KR100648857B1 - 파워업 신호 발생 장치 및 그 생성 방법 - Google Patents

Abstract

본 발명은 파워업 신호 발생장치 및 그 생성방법을 개시한다.

본 발명의 파워업 신호 발생장치는 외부전원의 크기를 분할하여 그 분할된 전압을 출력하는 외부전원 분할부; 상기 외부전원 분할부의 출력전압이 기 설정된 일정수준에 도달하면 감지신호를 활성화시키는 외부전원 감지부; 및 상기 감지신호 및 제 1 내부전원에 따라 파워업 신호를 출력하는 파워업 신호 발생부를 구비하여, 외부전원 뿐만 아니라 내부전원이 모두 충분한 레벨에 도달하는 경우에만 파워업 신호를 발생시킴으로써 파워업 신호의 변화정도(skew)를 줄여서 동작이 보다 안정되도록 해주어 소자의 신뢰성을 향상시킨다.

메모리, 외부전원, 내부전원, 파워업

Description

파워업 신호 발생 장치 및 그 생성 방법{Circuit and method for generating of power up signal}

도 1은 종래의 파워업 신호 발생장치의 구성을 나타내는 구성도.

도 2은 종래의 다른 파워업 신호 발생장치의 구성을 나타내는 구성도.

도 3은 종래의 또다른 파워업 신호 발생장치의 구성을 나타내는 구성도.

도 4는 본 발명의 제 1 실시예에 따른 파워업 신호 발생장치의 구성을 나타내는 회로도.

도 5는 본 발명의 제 2 실시예에 따른 파워업 신호 발생장치의 구성을 나타내는 회로도.

도 6은 본 발명의 제 3 실시예에 따른 파워업 신호 발생장치의 구성을 나타내는 회로도.

도 7은 본 발명의 제 4 실시예에 따른 파워업 신호 발생장치의 구성을 나타내는 회로도.

도 8a 내지 도 8e는 도 7에서 내부전원 분할부(80)의 실시예들을 나타내는 회로도.

본 발명은 파워업 신호 발생 장치 및 그 생성 방법에 관한 것으로서, 보다 상세하게는 외부전원 뿐만 아니라 내부전원을 이용하여 외부전원과 내부전원의 레벨이 모두 충분하게 안정되어진 후에 파워업 신호를 출력하는 파워업 신호 발생장치 및 그 생성 방법에 관한 것이다.

파워업 회로는 기판 바이어스 전압(Vbb)이 원하는 레벨을 확보했음을 감지하는 파워업 신호를 발생시키고, 내부 전원들이 일정 레벨로 안정화되어 셋업이 완료될 때까지 반도체 장치를 제어한다.

일반적으로 디램 칩은 외부전원 Vext 가 0V 레벨에서 목표레벨까지 올라갈 때 PMOS 트랜지스터와 NMOS 트랜지스터에 의해 각각 문턱전압 Vt 를 갖게 된다. 따라서, 디램 칩은 외부전원의 레벨이 PMOS 트랜지스터의 문턱전압과 NMOS 트랜지스터의 문턱전압의 합인 2Vt 가 되어야 동작 영역이 안정화되고, 외부전원 Vext에 의하여 만들어지는 내부전원들의 전위가 일정 레벨 이상이 되어야 안정된 동작을 할 수 있다. 이러한 동작의 제어를 위해서 파워업 신호를 인에이블시키는 시점을 일정하게 유지하는 것은 칩의 안정화 측면에서 매우 중요하다.

도 1은 종래의 파워업 신호 발생장치의 구성을 나타내는 구성도이다.

도 1의 파워업 신호 발생장치는 외부전원 분할부(1), 레벨 제어부(2), 파워업 신호 발생부(3), 및 버퍼부(4)를 구비한다.

외부전원 분할부(1)는 외부전원 Vext과 접지전원 Vss 사이에 직렬 연결된 저항 R1, R2를 이용하여 그 저항 값의 비율에 따라 외부전원 Vext의 크기를 일정 비율로 분할하여 출력함으로써 외부전원 Vext의 변화를 감지한다. 레벨 제어부(2)는 외부전원 분할부(1)의 출력전압이 일정 레벨 이상일 때 역방향의 NMOS 다이오드 N1 을 동작시켜 외부전원 분할부(1)의 출력전압 레벨을 제어한다. 파업업 신호 발생부(3)는 외부전원 Vext과 접지전원 Vss 사이에 직렬 연결된 PMOS 트랜지스터 P1와 NMOS 트랜지스터 N2를 구비하며, NMOS 트랜지스터 N2의 게이트로 외부전원 분할부(1)의 출력전압을 인가받아 외부전원 분할부(1)의 출력전압이 일정 수준 즉 NMOS 트랜지스터 N2의 문턱전압에 도달하면 감지신호 det를 발생시킨다. 버퍼부(4)는 인버터 IV1를 구비하여 감지신호 det를 일정 수준으로 버퍼링한 후 이를 파워업 신호 pwrup로서 출력한다.

이러한 구성을 갖는 파워업 신호 발생장치의 동작을 간략하게 설명하면 다음과 같다.

외부전원 Vext이 인가된 후 시간의 경과에 따라 그 크기가 상승하게 되면, 노드 A의 전압도 역시 상승된다. 이때, 외부전원 Vext의 증가로 파워업 신호 발생부(3)의 출력전압 det도 증가하여 하이상태가 되어 파워업 신호 pwrup는 로우상태를 유지한다. 시간이 경과되어, 노드 A의 전압이 일정 수준 즉 NMOS 트랜지스터 N2의 문턱전압에 도달되면 NMOS 트랜지스터 N2가 온되어 파워업 신호 발생부(3)의 출력전압 det는 로우로 천이되고, 이에 따라 파워업 신호 pwrup가 하이로 인에이블된다.

그런데, 상술된 구조의 파워업 신호 발생장치는 외부전원 Vext 만을 감지하여 파워업 신호 pwrup 를 발생시킨다.

외부전원 Vext이 노이즈나 다른 어떤 원인에 의해 불안정하게 되면 내부전원도 이에 따라 불안정하게 된다. 이때, 외부전원 Vext은 자체 캐패시턴스에 비해 칩 외부에서 큰 드라이버를 구비하여 이를 구동시킴으로써 빠른 회복이 가능하나, 내부전원은 칩 내부에 작은 드라이버만을 구비하기 때문에 회복이 느리다.

이러한 경우, 칩이 회복된 외부전원 Vext 만을 감지하여 파워업 신호 pwrup 를 발생시켜 동작의 정상화를 알리게 되면, 아직 회복되지 않은 내부전원으로 인해 칩은 초기의 안정화와 신뢰성 측면에서 많은 문제가 발생될 수 있다.

도 2 및 도 3은 종래의 다른 파워업 신호 발생장치의 구성을 나타내는 구성도로, 이러한 파워업 신호 발생장치는 각각 도 1의 파워업 신호 발생장치와 비교하여 외부전원 분할부(5, 7)와 버퍼부(6)의 구성이 상이하다.

즉, 외부전원 분할부(5, 6)는 각각 외부전원 분할부(1)에서 저항 R2 대신에 NMOS 다이오드 ND 또는 BJT 다이오드 BD가 사용되고, 버퍼부(6)는 인버터 IV1의 출력단에 인버터 IV2를 더 구비하는 차이가 있으나, 그 동작원리는 도 1과 유사하여 역시 도 1에서와 같은 문제를 가지고 있다.

따라서, 상술된 문제를 해결하기 위한 본 발명의 목적은 파워업 신호 발생회로의 구조를 개선하여 파워업 신호의 변화정도를 줄여줌으로써 디램이 보다 안정된 동작을 수행할 수 있도록 하여 소자의 신뢰성을 향상시키는데 있다.

위와 같은 목적을 달성하기 위한 본 발명의 파워업 신호 발생장치는 외부전원의 크기를 분할하여 그 분할된 전압을 출력하는 외부전원 분할부; 상기 외부전원 분할부의 출력전압이 기 설정된 일정수준에 도달하면 감지신호를 활성화시키는 외부전원 감지부; 및 상기 감지신호 및 제 1 내부전원에 따라 파워업 신호를 출력하는 파워업 신호 발생부를 구비한다.

본 발명의 파워업 신호 생성방법은 외부전원을 일정 비율로 분할하는 제 1 단계; 상기 분할된 외부전원이 기 설정된 일정 수준에 도달되면 감지신호를 생성하는 제 2 단계; 및 상기 감지신호와 내부전원이 모두 기 설정된 일정 수준에 도달되는 경우에 파워업 신호를 활성화시키는 제 3 단계를 포함한다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.

도 4는 본 발명의 제 1 실시예에 따른 파워업 신호 발생장치의 구성을 나타내는 회로도이다.

도 4의 파워업 신호 발생장치는 외부전원 분할부(10), 레벨 제어부(20), 외부전원 감지부(30) 및 파워업 신호 발생부(40)를 구비한다.

외부전원 분할부(10)는 시간의 경과에 따라 증가되는 외부전원 Vext을 일정 비율로 분할하여 그 분할된 전압을 출력함으로써 외부전원 Vext의 크기변화를 감지 한다. 이러한, 외부전원 분할부(10)는 외부전원 Vext과 접지전원 Vss 사이에 직렬 연결된 저항 R3, R4를 구비하여 그 저항의 크기에 따라 외부전원 Vext을 분할한다. 이때, 외부전원 분할부(10)에서 출력되는 전압의 크기는 R4/(R3+R4) * Vext 가 된다.

레벨 제어부(20)는 외부전원 분할부(10)의 출력전압이 일정 레벨에 도달하면 구동되어 외부전원 분할부(10)의 출력전압을 안정화시킨다. 이러한 레벨 제어부(20)는 외부전원 분할부(10)의 출력노드(A)에 게이트와 소오스가 공통 연결되며, 외부전원 Vext에 드레인이 연결되고 벌크에 접지전원 Vss이 인가되는 역방향 NMOS 다이오드 N3를 구비한다.

외부전원 감지부(30)는 외부전원 분할부(10)의 출력전압을 인가받아 외부전원 Vext가 기 설정된 일정 수준에 도달되었는지 여부를 감지하고 그 결과에 따라 감지신호 det를 선택적으로 활성화시킨다. 이러한 외부전원 감지부(30)는 외부전원 Vext과 접지전원 Vss 사이에 직렬 연결되는 PMOS 트랜지스터 P2 및 NMOS 트랜지스터 N4를 구비한다. PMOS 트랜지스터 P2의 게이트는 접지전원 Vss과 연결되고, NMOS 트랜지스터 N4의 게이트는 외부전원 분할부(10)의 출력단과 연결된다. 즉, 외부전원 감지부(30)는 전원 분할부(10)의 출력전압이 NMOS 트랜지스터 N4의 문턱전압에 도달되기 전에는 감지신호 det를 외부전원 Vext 레벨로 출력하고, 전원 분할부(10)의 출력전압이 NMOS 트랜지스터 N4의 문턱전압에 도달하면 감지신호 det를 접지전압 레벨로 다운시킨다.

파워업 신호 발생부(40)는 외부전원 감지부(30)의 출력전압인 감지신호 det 및 내부전원 Vint를 인가받아 두 신호 det, Vint의 크기에 따라 파워업 신호 pwrup를 출력한다. 즉, 외부전원 Vext의 크기를 감지하는 감지신호 det 의 상태 뿐만 아니라 내부전원 Vint의 상태를 모두 반영하여 파워업 신호 pwrup를 인에이블시킴으로써, 외부전원 Vext의 크기가 일정 레벨에 도달했더라도 내부전원 Vint의 크기가 충분히 안정된 일정 수준에 도달하지 않은 경우에는 파워업 신호 pwrup를 인에이블시키지 않는다.

이러한 파워업 신호 발생부(40)는 PMOS 트랜지스터 P3, NMOS 트랜지스터 N5, N6 및 인버터 N3 ∼ N5를 구비한다. PMOS 트랜지스터 P3는 외부전원 Vext과 NMOS 트랜지스터 N5 사이에 연결되며 게이트는 NMOS 트랜지스터 N6의 게이트와 공통 연결되어 외부전원 감지부(30)의 감지신호 det를 인가받는다. NMOS 트랜지스터 N5는 PMOS 트랜지스터 P3와 NMOS 트랜지스터 N6 사이에 연결되며 게이트로 내부전원 Vint을 인가받는다. NMOS 트랜지스터 N6는 NMOS 트랜지스터 N5 와 접지전원 Vss 사이에 연결되며 게이트는 PMOS 트랜지스터 P3의 게이트와 공통 연결되어 외부전원 감지부(30)의 감지신호 det를 인가받는다. 인버터 IV3, IV4는 입출력단자가 상호 연결되어 래치구조를 형성하여 NMOS 트랜지스터 N5와 N6의 공통연결단자에 연결된다. 인버터 IV5는 인버터 IV3의 출력단에 연결되어 파워업 신호 pwrup를 출력한다.

상술된 구조를 갖는 본 발명의 파워업 신호 발생장치의 동작을 설명하면 다음과 같다.

인가된 외부전원 Vext의 크기가 시간의 경과에 따라 점점 상승하게 되면, 외 부전원 분할부(10)의 출력전압( V_A = R4/(R3 + R4) * Vext )의 크기도 이에 따라 점점 상승하게 된다. 이때, 외부전원 Vext의 상승에 따라 PMOS 트랜지스터 P2를 통해 외부전원 Vext을 공급받는 감지신호 det의 크기도 상승하여 NMOS 트랜지스터 N6를 턴온 시키며, 이에 따라 파워업 신호 pwrup는 로우레벨을 유지한다.

그런데, 외부전원 Vext의 크기가 일정 수준 즉 NMOS 트랜지스터 N4의 문턱전압에 도달하면 NMOS 트랜지스터 N4가 온되어 감지신호 det는 접지전원 레벨로 다운된다. 이에 따라 NMOS 트랜지스터 N6는 턴오프 되고 PMOS 트랜지스터 P3가 턴온된다. 그러나, 이때까지 내부전원 Vint의 크기가 충분한 수준 즉 NMOS 트랜지스터 N5의 문턱전압에 도달되지 않은 경우, NMOS 트랜지스터 N5가 턴오프 상태를 유지하므로 파워업 신호 pwrup는 래치회로 IV3, IV4에 의해 로우레벨을 유지한다. 내부전원 Vint의 크기가 NMOS 트랜지스터 N5의 문턱전압에 도달하면 NMOS 트랜지스터 N5가 턴온됨으로써, 비로서 파워업 신호 pwrup가 하이레벨로 활성화된다. 이처럼, 본 발명의 파워업 신호 발생장치는 외부전원 뿐만 아니라 내부전원도 칩의 안정된 동작을 위한 충분한 수준에 도달해야지만 파워업 신호 pwrup가 활성화된다.

도 5는 본 발명의 제 2 실시예에 따른 파워업 신호 발생장치의 구성을 나타내는 회로도이다.

도 5의 파워업 신호 발생장치는 도 4의 파워업 신호 발생장치와 비교하여, 전원 분할부(50)와 파워업 신호 발생부(60)의 구성이 다르다. 즉, 도 5의 외부전원 분할부(50)는 도 4의 외부전원 분할부(10)에서 외부전원 Vext을 분할하는 수단 으로 저항 R4 대신에 NMOS 다이오드 ND를 사용하며, 파워업 신호 발생부(60)는 감지신호 det가 입력되는 입력단에 인버터 IV6를 더 구비한다. 이외의 다른 구성은 도 4에서와 동일하며 그에 따라 해당 구성요소들에는 도 4에서와 동일한 참조번호를 부여하였다.

도 5의 구성을 갖는 파워업 신호 발생장치는 외부전원 감지부(30)의 출력신호 det가 로우에서 하이로 변할 때 파워업 신호 pwrup를 인에이블시킨다. 즉, 외부전원 Vext이 상승하면 노드 A의 전압도 함께 상승하게 되며, 노드 A의 전압이 일정 수준 까지 상승하면 NMOS 트랜지스터 N4가 턴온되어 감지신호 det는 로우레벨이 된다. 여기에서, 외부전원 Vext이 더 상승하면 NMOS 다이오드 ND가 턴온되어 NMOS 트랜지스터 N4는 턴오프 된다. 이에 따라, 감지신호 det는 하이가 되며 이때 내부전원 Vint 이 충분히 높은 상태라면 파워업 신호 pwrup는 하이로 인에이블되어 칩을 구동시킨다.

따라서, 도 5의 파워업 신호 발생장치에서 파워업 신호 pwrup를 하이로 인에이블 시키는 외부전원 Vext의 크기는 NMOS 트랜지스터 N4의 문턱전압이 아니라 NMOS 다이오드 ND를 턴온 시키는 전압이 된다.

도 6은 본 발명의 제 3 실시예에 따른 파워업 신호 발생장치의 구성을 나타내는 회로도이다.

도 6에서는 외부전원 분할부(70)에 도 5의 외부전원 분할부(50)의 NMOS 다이오드 ND 대신에 바이폴라 졍션 트랜지스터(BJT) 다이오드 BD를 사용하는 것을 제외하고 다른 구성요소는 도 5에서와 동일하다. 따라서, 그 동작원리는 도 5에서와 동일하므로 이에 대한 설명은 생략한다.

도 7은 본 발명의 제 4 실시예에 따른 파워업 신호 발생장치의 구성을 나타내는 회로도이다.

도 7은 파워업 신호 발생부(40, 60)에 내부전원 Vint을 바로 인가하여 사용하지 않고, 내부전원 Vint의 크기를 적절히 분할하여 그 분할된 내부전원 Vint_divide을 파워업 신호 발생부(40, 60)에 인가함으로써, 상술된 제 1 내지 제 3 실시예에서 보다 큰 내부전원 Vint을 이용할 수 있는 경우이다.

이러한 도 7의 파워업 신호 발생장치는 파워업 신호 발생부(40, 60)의 내부전원 Vint 입력단에 내부전원 Vint의 크기를 분할하여 그 분할된 내부전원 Vint_divide을 NMOS 트랜지스터 N5의 게이트에 인가하는 내부전원 분할부(80)를 더 구비한다.

도 7에서는 도 4의 파워업 신호 발생장치에 내부전원 분할부(80)가 더 구비된 구성을 개시하고 있으나 이는 도 5 및 도 6의 파워업 신호 발생장치에도 동일한 원리로 적용될 수 있음은 자명하다.

도 8a 내지 도 8e는 도 7에서 내부전원 분할부(80)의 실시예들을 나타내는 회로도이다.

도 8a의 내부전원 분할부(80)는 내부전원 Vint과 접지전원 Vss 사이에 복수개의 저항들 R5 ∼ R8을 직렬 연결하고 그 중 일부의 저항들(본 실시예에서는 R6, R7) 각각에 병렬되게 퓨즈 F1, F2를 연결한다. 이에 따라, 설계자가 퓨즈를 선택적으로 단락시킴으로써 간단하게 내부전원 분할부(80)의 출력전압 즉 내부전원 Vint_divide의 크기를 임의의로 조절할 수 있다. 도 8a에서는 4개의 저항 R5 ∼ R8 만이 사용되고 있으나 이에 한정되지 않음은 당연하다.

도 8b 내지 도 8e에서는 내부전원 Vint과 접지전원 Vss 사이에 복수개의 PMOS 다이오드와 NMOS 다이오드들을 직렬연결 시키는 경우로 그 수를 조절함으로써 원하는 크기의 내부전원 Vint_divide를 얻을 수 있다.

상술한 바와 같이, 본 발명의 파워업 신호 발생장치는 외부전원 뿐만 아니라 내부전원을 이용하여 파워업 신호의 발생을 제어함으로써 파워업 신호의 변화정도(skew)를 줄여서 동작이 보다 안정되도록 해주어 소자의 신뢰성을 향상시킨다.

Claims (12)

1. 외부전원의 크기를 분할하여 그 분할된 전압을 출력하는 외부전원 분할부;

   상기 외부전원 분할부의 출력전압이 기 설정된 일정수준에 도달하면 감지신호를 활성화시키는 외부전원 감지부; 및

   상기 감지신호와 제 1 내부전원을 인가받아, 상기 감지신호가 활성화되고 상기 제1내부전원 역시 안정화되어 일정레벨에 도달하면 활성화된 파워업 신호를 출력하는 파워업 신호 발생부

   를 구비하는 파워업 신호 발생장치.
2. 제 1항에 있어서,

   상기 외부전원 분할부의 출력전압이 일정 레벨에 도달시 구동되어 상기 외부전원 분할부의 출력전압을 안정화시키는 레벨 제어부를 더 구비하는 것을 특징으로 하는 파워업 신호 발생장치.
3. 제 1항에 있어서,

   상기 파워업 신호 발생부는

   제 2 내부전원을 분할하여 그 분할된 전원을 상기 제 1 내부전원으로서 출력하는 내부전원 분할부를 더 구비하는 것을 특징으로 하는
4. 제 3항에 있어서,

   상기 내부전원 분할부는

   상기 제 2 내부전원과 접지전원 사이에 직렬 연결되어 상기 제 2 내부전원을 분할하는 복수개의 저항들; 및

   상기 저항들 중 적어도 하나와 병렬되는 적어도 하나의 퓨즈를 구비하는 것을 특징으로 하는 파워업 신호 발생장치.
5. 제 4항에 있어서,

   상기 내부전원 분할부는

   상기 제 2 내부전원과 접지전원 사이에 직렬 연결되어 상기 제 2 내부전원을 분할하는 복수개의 MOS 다이오드들을 구비하는 것을 특징으로 하는 파워업 신호 발생장치.
6. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

   상기 외부전원 분할부는

   상기 외부전원과 접지전원 사이에 직렬 연결되는 복수개의 저항을 구비하는 것을 특징으로 하는 파워업 신호 발생장치.
7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,

   상기 외부전원 분할부는

   상기 외부전원과 접지전원 사이에 직렬 연결되는 저항 및 MOS 다이오드를 구비하는 것을 특징으로 하는 파워업 신호 발생장치.
8. 제 7항에 있어서,

   상기 외부전원 감지부는

   상기 외부전원 분할부의 출력전압이 상기 MOS 다이오드를 턴온 시킬 때 상기 감지신호를 활성화시키는 것을 특징으로 하는 파워업 신호 발생장치.
9. 외부전원을 일정 비율로 분할하는 제 1 단계;

   상기 분할된 외부전원이 기 설정된 일정 수준에 도달되면 활성화된 감지신호를 생성하는 제 2 단계; 및

   상기 감지신호가 활성되고 내부전원 역시 안정화되어 일정수준에 도달되면 활성화된 파워업 신호를 생성하는 제 3 단계

   를 포함하는 파워업 신호 생성방법.
10. 제 9항에 있어서, 상기 제 1 단계는

    상기 외부전원과 접지전원 사이에 복수개의 저항들을 직렬 연결하여 그 저항들의 크기 비율로 상기 외부전원을 분할하는 것을 특징으로 하는 파워업 신호 생성방법.
11. 제 9항에 있어서, 상기 제 1 단계는

    상기 외부전원과 접지전원 사이에 저항과 MOS 다이오드를 직렬 연결하여 상기 외부전원을 분할하는 것을 특징으로 하는 파워업 신호 생성방법.
12. 제 11항에 있어서, 상기 제 2 단계에서 상기 분할된 외부전원은

    상기 MOS 트랜지스터를 턴온 시키는 크기를 갖는 것을 특징으로 하는 파워업 신호 생성방법.

Images