DE60212771T2

DE60212771T2 - Spannungsregler und integrierter Halbleiterschaltkreis

Info

Publication number: DE60212771T2
Application number: DE60212771T
Authority: DE
Inventors: c/oOki Electric Ind. Co.Ltd Yasutaka Takabayashi
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2001-07-30
Filing date: 2002-07-30
Publication date: 2007-06-28
Anticipated expiration: 2022-07-31
Also published as: EP1282072A1; US20040150382A1; US6967470B2; DE60225360T2; DE60212771D1; EP1622067B1; JP2003044151A; EP1622067A1; JP3539940B2; US20030030417A1; EP1282072B1; DE60225360D1; US6696822B2

Description

HINTERGRUND DER ERFINDUNG
GEBIET DER ERFINDUNG
Die vorliegende Erfindung betrifft allgemein einen Spannungsregler, der für eine Karte mit integriertem Schaltkreis und einem integrierten Halbleiterschaltkreis (er wird hierin nachfolgend einfach IC genannt) verwendet wird.
BESCHREIBUNG DES ZUGEHÖRIGEN STANDES DER TECHNIK
2 ist eine Figur einer Systemkonfiguration, die ein Beispiel einer Karte mit integriertem Schaltkreis zeigt. Die Karte mit integriertem Schaltkreis hat den internen Logikteil 2. Dieser interne Logikteil 2 hat einen EEPROM 1 (er ist ein nichtflüchtiger Speicher, der darin gespeicherte Daten elektrisch löschen kann) und eine CPU (Zentrale Verarbeitungseinheit) und einen ROM. Der EEPROM 1 ist ein Speicher zum Merken von Daten, wie beispielsweise persönlicher Information. Die CPU ist die Einrichtung zum Durchführen einer Datenverarbeitung.
Weiterhin hat die Karte mit integriertem Schaltkreis eine Bandlücke 4 und einen Spannungsregler 3. Der Spannungsregler 3 stellt eine Energieversorgungsspannung VDD, die von einer externen Vorrichtung zugeführt wird, ein und führt eine konstante Spannung VREG zum internen Logikteil 2 zu. Die Bandlücke 4 erzeugt eine Referenzspannung VR, die als die Referenz der Spannung VREG verwendet wird, und ein Konstantstrom-Steuersignal CS.
Der herkömmliche Spannungsregler, der für die Karte mit integriertem Schaltkreis verwendet wird, ist in 3(a) und 3(b) gezeigt. Ein Spannungsregler vom seriellen Typ ist in 3(a) gezeigt, und ein Spannungsregler vom Nebenschlusstyp ist in 3(b) gezeigt.
Der in 3(a) gezeigte Spannungsregler hat eine Differentialverstärkungsschaltung A, die einen invertierten Eingangsanschluss hat, an welchen die Referenzspannung VR angelegt wird. Ein Ausgang der Differentialverstärkungsschaltung A ist mit einem Gate eines P-Typ MOS-Transistors M1 verbunden. Eine Energiever sorgungsspannung VDD ist an einen Source des Transistors M1 angelegt und ein Drain des Transistors M1 ist mit einem Ausgangsknoten N1 verbunden. Eine Spannungsteilerschaltung, die aus einem Widerstand R1 und einem Widerstand R2 besteht, ist zwischen dem Ausgangsknoten N1 und einem Erdungspotential GND angeschlossen. Eine von der Spannungssteilerschaltung erzeugte Vergleichsspannung VC wird zu einem nicht invertierten Eingangsanschluss der Verstärkungsschaltung A zugeteilt.
Das Konstantstrom-Steuersignal CS zum Erzeugen eines konstanten Stroms wird zu der Verstärkungsschaltung A zugeteilt. Das Signal des Ausgangsknotens N1 wird zu der Verstärkungsschaltung A über eine Kondensator C1 zur Phasenkompensation zugeteilt. Ein Kondensator C2 für ein Abflachen und Glätten der Spannung ist zwischen dem Ausgangsknoten N1 und dem Erdungspotential GND angeschlossen.
Bei diesem Spannungsregler wird die Spannung VREG am Ausgangsknoten N1 durch den Widerstand R1 und den Widerstand R2 geteilt und wird an den nicht invertierten Eingangsanschluss der Verstärkungsschaltung A als die Vergleichsspannung VC (= VRED × R2/(R1 + R2)) angelegt. Der Spannungsregler empfängt die Spannung VRED am Ausgangsknoten N1 und die an den invertierten Eingangsanschluss der Verstärkungsschaltung A angelegte Referenzspannung VR und vergleicht und verstärkt die Spannungsdifferenz zwischen der Spannung VC und der Spannung VR.
Daher geht dann, wenn die Vergleichsspannung VC höher als die Referenzspannung VR ist, die Ausgangsspannung VO der Verstärkungsschaltung A auf hoch, wird ein interner Widerstandswert (ein Widerstandswert zwischen einem Source und einem Drain) des Transistors M1 größer und fällt die Spannung VREG des Ausgangsknotens N1 ab. Gegensätzlich dazu wird dann, wenn die Vergleichsspannung VC niedriger als die Referenzspannung VR ist, die Ausgangsspannung VO der Verstärkungsschaltung A niedrig, wird der interne Widerstandswert des Transistors M1 kleiner und geht die Spannung VREG des Ausgangsknotens N1 nach oben.
Durch die obige Rückkoppeloperation wird die Spannung VREG des Ausgangsknotens N1 in dem Zustand stabilisiert, in welchem die Vergleichsspannung VC mit der Referenzspannung VR übereinstimmt. Daher wird sie VREG = VR × (1 + R1/R2). Zu sätzlich wird deshalb, weil eine Spannungsänderung des Ausgangsknotens N1 durch die Rückkoppeloperation über dem Kondensator C1 zu der Verstärkungsschaltung A zurückkehrt, verhindert, dass die Verstärkungsschaltung A in einem Oszillationszustand sein wird. Darüber hinaus wird deshalb, weil eine sehr geringe Stromänderung, die durch eine an den Ausgangsknoten N1 angeschlossene Last verursacht wird, durch den Kondensator C2 absorbiert wird, die Spannung VREG des Ausgangsknotens N1 nahezu einheitlich beibehalten.
Der in 3(b) gezeigte Spannungsregler ist durch den Transistor M1 des in 3(a) gezeigten Spannungsreglers ersetzt und hat eine Konstantstromschaltung B, die einen konstanten Strom zu dem Ausgangsknoten N1 von der Energieversorgungsspannung VDD zuführt. Weiterhin hat dieser Spannungsregler einen N-Typ-MOS-Transistor M2, der zwischen dem Ausgangsknoten N1 und dem Erdungspotential GND angeschlossen ist und durch die Ausgangsspannung VO der Verstärkungsleitung A gesteuert wird.
Bei diesem Spannungsregler wird der konstante Strom immer zu dem Ausgangsknoten N1 durch die Konstantstromschaltung B von der Energieversorgungsspannung VDD zugeführt. Ein Reduzieren des Stroms, der für die an den Ausgangsknoten N1 angeschlossene Last fließt, erhöht die Spannung VREG des Ausgangsknotens N1. Dadurch erhöht sich die Ausgangsspannung VO der Verstärkungsschaltung A, wird der interne Widerstandswert des Transistor M2 kleiner und wird ein Strom, der zu diesem Transistor M2 fließt, größer. Gegensätzlich dazu reduziert eine Erhöhung des Stroms, der für eine Last fließt, die Spannung VREG des Ausgangsknotens N1. Dadurch fällt die Ausgangsspannung VO der Verstärkungsschaltung A ab, wird der interne Widerstandswert des Transistors M2 größer und wird ein Strom, der zu diesem Transistor M2 fließt, kleiner. Durch eine solche Rückführoperation erfolgt eine derartige Steuerung, dass die Summe aus einem Strom, der für die an den Ausgangsknoten N1 angeschlossene Last fließt, und einem Strom, der zum Transistor M2 fließt, immer konstant wird und die Spannung VREG des Ausgangsknotens N1 stabilisiert wird.
Jedoch traten beim herkömmlichen Spannungsregler folgende Dinge auf.
Beispielsweise wird bei dem Spannungsregler vom seriellen Typ, wenn die Energieversorgungsspannung VDD 5 V ist, die Spannung VREG am Ausgangsknoten N1 3 V ist und der Laststrombereich zwischen 0 und 10 mA ist, ein Strom von 0-10 mA von der Energieversorgungsspannung VDD entsprechend dem Laststrom zugeführt.
Daher wird das Produkt aus dem Spannungsabfall (2 V) bei dem Transistor M1 und dem Laststrom verloren, und es ist unter dem Gesichtspunkt eines Energieverbrauchs zufrieden stellend.
Jedoch gibt es deshalb, weil ein von der Energieversorgungsspannung VDD zugeführter Strom einem Laststrom entsprach, ein derartiges Problem, dass es durch Einwirken auf die Überwachungseinheit für die Änderung eines von außen zugeführten Stroms ermöglicht wird, einem Betrieb des internen Logikteils der Karte mit integriertem Schaltkreis zu analysieren.
Wenn eine Analysetechnik, wie beispielsweise DPA/SPA (differentielle Leistungsanalyse/einfache Leistungsanalyse), speziell verwendet wird, gibt es eine derartige Möglichkeit, dass das Problem auftreten kann, dass geheime Daten, die zur Sicherheit geschützt werden sollten, von einem Energieversorgungsstrom decodiert werden.
Andererseits gibt es bei dem in 3(b) gezeigten Spannungsregler vom Nebenschlusstyp deshalb, weil immer ein konstanter Strom von der Energieversorgungsspannung VDD durch die Konstantstromschaltung B fließt, keine Möglichkeit, dass ein interner Zustand durch die Überwachung einer Energieversorgungsstromwellenform decodiert werden kann. Jedoch war es aus diesem Grund, ungeachtet eines aktuellen Laststroms, nötig, dass ein Strom zugeführt wird, der immer 10 mA übersteigt, und es gibt ein Problem im Hinblick auf einen Energieverbrauch.
Daher gibt es einige Erhöhungen bezüglich eines Energieverbrauchs und der Spannungsregler und der IC mit einer schwierigen Betriebsanalyse einer internen Logikschaltung sind erwünscht gewesen.
EP-A-1 107 502 offenbart ein System und ein Verfahren zum Verhindern, dass eine differentielle Energieanalyse eine kryptographische Vorrichtung angreift. Dabei ist eine Konstantstromschaltung zum Verhindern von Angriffen durch eine differentielle Energieanalyse offenbart.
ZUSAMMENFASSUNG DER ERFINDUNG
Gemäß einem Aspekt der Erfindung wird ein Spannungsregler zur Verfügung gestellt, wie er im Anspruch definiert ist. Die Abhängigen Ansprüche definieren Ausführungsbeispiele der Erfindung.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Schaltungsdiagramm, das einen Spannungsregler gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
2 ist ein schematisches Blockdiagramm, das eine IC-Karte des Standes der Technik zeigt.
3(a) und 3(b) sind Schaltungsdiagramme, die Spannungsregler des zugehörigen Standes der Technik zeigen.
4(a) und (b) sind Schaltungsdiagramme, die einen Spannungsregler gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen.
5 ist ein Schaltungsdiagramm, das einen Spannungsregler gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
6 ist ein Schaltungsdiagramm, das einen Spannungsregler gemäß einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
7 ist ein Schaltungsdiagramm, das eine Verstärkerschaltung 10A in 6 zeigt.
8 ist ein Schaltungsdiagramm, das einen Spannungsregler gemäß einem vierten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
9 ist ein Schaltungsdiagramm, das eine Verstärkerschaltung 10B in 8 zeigt.
DETAILLIERTE BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
Ein Spannungsregler und eine integrierte Halbleiterschaltung gemäß der vorliegenden Erfindung werden hierin nachfolgend unter Bezugnahme auf Figuren erklärt werden.
Erstes bevorzugtes Ausführungsbeispiel
1 ist ein Schaltungsdiagramm, das einen Spannungsregler gemäß einem ersten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Dieser Spannungsregler hat eine Verstärkungsschaltung vom differentiellen Typ 101 und eine Verstärkungsschaltung 102, wo eine Referenzspannung VR an einen invertierten Eingangsanschluss angelegt ist, und eine Vergleichsspannung VC zu einem nicht invertierten Eingangsanschluss + zugeteilt ist. Die Verstärkungsschaltung 101 und die Verstärkungsschaltung 102 haben wechselseitig dieselben Strukturen. Der Ausgang der Verstärkungsschaltung 101 ist an ein Gate eines P-Kanal-MOS-Transistors 31 (der hierin nachfolgend PMOS genannt wird) angeschlossen und der Ausgang der Verstärkungsschaltung 102 ist an ein Gate eines N-Kanal-MOS-Transistors 32 (der hierin nachfolgend NMOS genannt wird) angeschlossen. Einem Source des PMOS 31 wird die Energieversorgungsspannung VDD zugeführt und ein Drain des PMOS 31 ist an den Ausgangsknoten NO angeschlossen. Ein Drain des NMOS 32 ist an den Ausgangsknoten NO angeschlossen und ein Source des NMOS 32 ist an ein Erdungspotential GND angeschlossen.
Das Konstantstrom-Steuersignal CS zum Erzeugen eines konstanten Stroms wird an die Verstärkungsschaltung 101 und die Verstärkungsschaltung 102 angelegt. Weiterhin empfangen die Verstärkungsschaltung 101 und die Verstärkungsschaltung 102 ein Phasenkompensationssignal PS über den Kondensator 33 und den Kondensator 34 für eine Phasenkompensation, so dass eine Operationsstabilisierung durchgeführt werden kann, ohne in einem Oszillationszustand zu sein.
Die Konstantstromschaltung 40 ist zwischen der Energieversorgungsspannung VDD und dem Ausgangsknoten NO angeschlossen. Die Konstantstromschaltung 40 ist derart aufgebaut, dass sie einen konstanten Strom mit etwa einer Hälfte eines durchschnittlichen Laststroms fließen lässt. Darüber hinaus ist zwischen dem Ausgangsknoten NO und dem Erdungspotential GND der Kondensator 35 für eine Abflachung und Glättung einer Spannung angeschlossen.
Weiterhin ist zwischen dem Ausgangsknoten NO und dem Erdungspotential GND eine Spannungsteilerschaltung, die aus einem Widerstand 36 und einem Widerstand 37 besteht, angeschlossen und ist die Vergleichsspannung VC, die durch die Spannungsteilerschaltung erzeugt wird, an den nicht invertierten Eingangsanschluss + der Verstärkungsschaltung 101 und den nicht invertierten Eingangsanschluss + der Verstärkungsschaltung 102 angelegt. Eine auf eine erwünschte konstante Spannung eingestellte Spannung VREG wird von dem Ausgangsknoten NO zu der nicht dargestellten Lastschaltung ausgegeben.
4(a) und 4(b) ist ein Schaltungsdiagramm, das ein Beispiel der Verstärkungsschaltung in 1 zeigt, und eine Konstantstromschaltung.
Diese Verstärkungsschaltung hat einen PMOS 11 und einen PMOS 12, die einen differentiellen Eingangsteil bilden. Die Referenzspannung VR wird an ein Gate des PMOS 11 angelegt und die Vergleichsspannung VC wird an ein Gate des PMOS 12 angelegt. Source-Anschlüsse des PMOS 11 und des PMOS 12 sind gemeinsam über eine PMOS 13 an die Energieversorgungsspannung VDD angeschlossen. Das Konstantstrom-Steuersignal CS ist an ein Gate des PMOS 11 angelegt und ein konstanter Strom versorgt den PMOS 11 und den PMOS 12 über diesen PMOS 13. Drain-Anschlüsse des PMOS 11 und des PMOS 12 sind über einen NMOS 14 und einen NMOS 15 an das Erdungspotential GND angeschlossen, wodurch eine Diodenschaltung jeweils in der Richtung einer Reihenfolge hergestellt wird.
Weiterhin hat diese Verstärkungsschaltung einen PMOS 16, der so gebildet ist, dass ein konstanter Strom basierend auf dem Konstantstrom-Steuerungssignal CS durchgelassen werden könnte, wobei ein Source dieses PMOS 16 an die Energieversorgungsspannung VDD angeschlossen ist und ein Drain dieses PMOS 16 an dem Knoten N11 angeschlossen ist. Ein Drain und ein Gate eines NMOS 17 sind an den Knoten N11 angeschlossen und ein Source dieses NMOS 17 ist an ein Gate und einen Source eines NMOS 18 angeschlossen. Der Source des NMOS 18 ist an das Erdungspotential GND angeschlossen.
Ein Gate eines NMOS 19 ist an den Knoten N11 angeschlossen und ein Source dieses NMOS 19 ist über einen NMOS 20 an das Erdungspotential GND angeschlossen. Darüber hinaus sind ein Gate des NMOS 20 und ein Gate eines NMOS 14 an einen Drain des NMOS 14 angeschlossen. Das Phasenkompensationssignal PS ist dem Gate des NMOS 20 zugeteilt. Ein Drain des NMOS 19 ist an einen Drain und ein Gate eines PMOS 231 angeschlossen und ein Source des PMOS 21 ist an die Energieversorgungsspannung VDD angeschlossen.
Weiterhin ist ein Gate eines NMOS 22 an dem Knoten N11 angeschlossen und ist ein Source des NMOS 22 über einen NMOS 23 an das Erdungspotential GND angeschlossen. Darüber hinaus sind ein Gate des NMOS 23 und ein Gate eines NMOS 15 an einen Drain des NMOS 15 angeschlossen. Ein Drain des NMOS 22 ist an einen Drain eines PMOS 24 angeschlossen. Ein Source und ein Gate des PMOS 24 sind jeweils an die Energieversorgungsspannung VDD und den PMOS 21 angeschlossen.
Bei einer solchen Verstärkungsschaltung wird die Spannungsdifferenz zwischen der Referenzspannung VR und der Vergleichsspannung VC, wie in den PMOS 11 und den PMOS 12 eingegeben werden, die aus einem Differentialeingangsteil bestehen, verstärkt. Die Ausgangsspannung VO wird von der Anschlussstelle der Drains des NMOS 22 und des PMOS 24 ausgegeben.
Andererseits hat, wie es in 4(b) gezeigt ist, eine Konstantstromschaltung einen PMOS 41, um einen konstanten Strom basierend auf dem Konstantstrom-Steuersignal CS fließen zu lassen. Ein Source PMOS 41 ist an die Energieversorgungsspannung BDD angeschlossen und ein Drain des PMOS 41 ist an ein Gate und ein Drain eines NMOS 42 angeschlossen. Ein Source des NMOS 42 ist an das Erdungspotential GND angeschlossen.
Ein Gate eines NMOS 43, der eine Stromspiegelschaltung zu dem NMOS 42 bildet, ist an einen Drain des NMOS 42 angeschlossen. Ein Source des NMOS 43 ist an das Erdungspotential GND angeschlossen und ein Drain des NMOS 43 ist an einen Drain und ein Gate des PMOS 44 angeschlossen. Ein Source des PMOS 44 ist an die Energieversorgungsspannung VDD angeschlossen.
Ein Gate eines PMOS 45, der eine Stromspiegelschaltung zu dem PMOS 44 bildet, ist an den Drain des PMOS 44 angeschlossen. Ein Source des PMOS 45 ist an die Energieversorgungsspannung VDD angeschlossen und ein Drain des PMOS 45 ist an einen Ausgangsknoten NO eines Spannungsreglers angeschlossen.
Bei einer solchen Konstantstromschaltung wird ein erwünschter konstanter Strom zu dem Ausgangsknoten NO durch Einstellen einer Dimension der Gatebreite und der Gatelänge von jedem Transistor so zugeführt, dass sie ein vorbestimmtes Verhältnis werden können. Beispielsweise dann, wenn ein Strom von 50 µA zu dem PMOS 41 und dem NMOS 42 basierend auf dem Konstantstrom-Steuersignal CS fließt, und zwar proportional zu einem Strom, der zu diesem NMOS 42 fließt, fließt ein Strom von 500 µA zum NMOS 43. Dadurch fließt auch ein Strom von 500 µA zum PMOS 44, und zwar proportional zu einem Strom, der zum PMOS 44 fließt, und fließt ein Strom von 5 mA zum NMOS 45. Ein konstanter Strom von 5 mA wird zum Ausgangsknoten NO zugeführt.
Als nächstes wird ein Betrieb der in 1 gezeigten Schaltung erklärt.
Zuerst wird die nicht dargestellte Lastschaltung an den Ausgangsknoten NO angeschlossen. Diese Lastschaltung hat einen Zustand, dass eine vorbestimmte Spannung VREG von 3 V an dem Ausgangsknoten NO erschienen ist und sich ein Laststrom in dem Bereich von 0-10 mA ändert, wenn die Lastschaltung an den Ausgangsknoten NO angeschlossen ist.
Von außen wird die Energieversorgungsspannung VDD von 5 V beispielsweise zugeführt, und dann, wenn eine stabile Referenzspannung VR und das Konstantstrom-Steuersignal CS angelegt werden, wird ein konstanter Strom von 5 mA über die Konstantstromschaltung 40 zu dem Ausgangsknoten NO zugeführt.
Gleichzeitig wird das Gate des als Konstantstromquelle dienenden PMOS 31, der zu der Konstantstromschaltung 40 parallelgeschaltet ist, durch die Ausgangsspannung VO1 der Verstärkungsschaltung 101 gesteuert. Darüber hinaus wird das Gate des NMOS 32, der zu der Lastschaltung parallelgeschaltet ist, durch die Ausgangsspannung VO2 der Verstärkungsschaltung 102 gesteuert.
Eine Spannung des Ausgangsknotens NO wird durch den Widerstand 36 und den Widerstand 37 aufgeteilt und wird zur Eingangsseite der Verstärkerschaltung 101 und der Verstärkungsschaltung 102 als die Vergleichsspannung VC zugeteilt. Die Referenzspannung VR, die so eingestellt ist, dass dieser Ausgangsknoten NO als vorbestimmte Spannung VREG dienen könnte, wird zur Eingangsseite der Verstärkungsschaltung 101 und der Verstärkungsschaltung 102 zugeteilt.
Dadurch werden dort, wo der Ausgangsknoten NO auf die Spannung VREG eingestellt ist, die Ausgangsspannung VO1 der Verstärkungsschaltung 101 und die Ausgangsspannung VO2 der Verstärkungsschaltung 102 stabilisiert und wird eine stabile konstante Spannung VREG ausgegeben.
Beispielsweise dann, wenn ein Laststrom 10 mA ist, wird 5 mA durch die Konstantstromschaltung 40 zugeführt und wird 5 mA eines Rests zum Ausgangsknoten NO über den PMOS 31 zugeführt. Weiterhin tritt der NMOS 32 in einen AUS-Zustand ein.
Darüber tritt der PMOS 31 dann, wenn ein Laststrom 1 mA ist, in einen AUS-Zustand ein, wird 1 mA zu der Lastschaltung bei zu dem Ausgangsknoten NO von der Konstantstromschaltung 40 zugeführten 5 mA zugeführt und fließen 4 mA für einen Rest (für ein Übriges) über den NMOS 32 zum Erdungspotential GND.
Wie es oben angegeben ist, hat der Spannungsregler des ersten bevorzugten Ausführungsbeispiels den PMOS 31 parallel zu der Konstantstromschaltung 40 vorgesehen und den NMOS 32 parallel zu der Lastschaltung vorgesehen. Dieser PMOS 31 und dieser NMOS 32 können so gesteuert werden, dass der Ausgangsknoten NO als Spannung VREG dienen kann.
Da von der Energieversorgungsspannung VDD zugeführter Strom ein konstanter Wert wird, bis nicht ein Laststrom, der in einer Lastschaltung fließt, die Kapazität der Konstantstromschaltung 40 übersteigt, wird die Analyse des internen Zustands der Lastschaltung (der internen Logikschaltung) durch die Überwachung einer Energieversorgungs-Stromwellenform unmöglich.
Darüber hinaus gibt es deshalb, weil nur der Rest vom PMOS 31 zugeführt wird, wenn ein Laststrom die Kapazität der Konstantstromschaltung 40 übersteigt, eine geringe Änderung eines Stroms, der von der Energieversorgungsspannung VDD zugeführt wird, und wird die Analyse des internen Zustands einer Lastschaltung sehr schwierig.
Daher kann durch Einstellen eines Stroms der Konstantstromschaltung 40 als geeigneten Wert der Spannungsregler, bei welchem nicht veranlasst wird, dass ein Energieverbrauch nahezu größer wird, und mit der schwierigen Analyse einer Lastschaltung eines Betriebs, erhalten werden.
Zweites bevorzugtes Ausführungsbeispiel
5 ist ein Schaltungsdiagramm, das einen Spannungsregler gemäß einem zweiten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt. In 5 sind gleichen Elementen gleiche Bezugszeichen wie in 1 zugeteilt.
Der Unterschied zwischen dem zweiten Ausführungsbeispiel und dem ersten Ausführungsbeispiel besteht darin, dass ein Widerstand 38 zwischen dem Widerstand 36 und dem Widerstand 37 angeschlossen ist. Die Summe aus einem Widerstandswert dieses Widerstands 36 und einem Widerstandswert des Widerstands 38 ist als der Widerstandswert des Widerstands 36 in 1 eingestellt. Die Vergleichsspannung VC1, die an einer Verbindungsstelle erschien, wo der Widerstand 36 und der Widerstand 38 aneinander angeschlossen sind, kann an den nicht invertierten Eingangsanschluss + der Verstärkungsschaltung 101 angelegt werden. Die Vergleichsspannung VC2, die an einer Verbindungsstelle erschien, wo der Widerstand 37 und der Widerstand 38 aneinander angeschlossen sind, kann an den nicht invertierten Eingangsanschluss + der Verstärkungsschaltung 102 angelegt werden.
Der Widerstandswert des Widerstands 38 wird als der Widerstandswert eingestellt, der die Potentialdifferenz eher als die Variationsspannung eines Offsets der Verstärkungsschaltung 101 und der Verstärkungsschaltung 102 dem nicht invertierten Eingangsanschluss + der Verstärkungsschaltung 101 und der Verstärkungsschaltung 102 zuteilen kann. Zusätzlich ist das Widerstandsverhältnis des Widerstands 36, des Widerstands 38 und des Widerstands 37 so eingestellt, dass die Vergleichsspannung VC2 gleich dem Pegel der Referenzspannung VR zu der Spannung VREG des Ausgangsknotens NO ist. Das heißt, dass dann, wenn der Widerstandswert des Widerstands 36, des Widerstands 38 und des Widerstands 37 jeweils R36 und R38 und R37 ist, die Referenzspannung VR mit der folgenden Formel ausgedrückt wird. VR = VREG × R37/(R36 + R38) + R37
Darüber hinaus ist die Treiberkapazität der Verstärkungsschaltung 102 auf größer als die der Verstärkungsschaltung 102 eingestellt. Andere Strukturen sind dieselben wie diejenigen der 1.
Als nächstes wird ein Betrieb erklärt.
Wenn die Energieversorgungsspannung VDD zugeführt wird und die Referenzspannung VR, das Konstantstrom-Steuersignal CS und die Konstantstromschaltung 40 stabilisiert werden, neigt die Ausgangsspannung VO1 der Verstärkerschaltung 101 dazu, das Gate des als Stromquelle dienenden PMOS 31 so zu steuern, dass die Vergleichsspannung VC1 auf denselben Pegel wie die Referenzspannung VR eingestellt wird. Darüber hinaus steuert die Ausgangsspannung VO2 der Verstärkungsschaltung 102 das Gate des NMOS 32 so, dass die Vergleichsspannung VC2 auf denselben Pegel wie die Referenzspannung VR eingestellt wird.
Zu dieser Zeit wird deshalb, weil die Antriebskapazität der Verstärkungsschaltung 101 größer als diejenige der Verstärkungsschaltung 102 ist, die Vergleichsspannung VC2 auf die Referenzspannung VR eingestellt. Weiterhin wird die Vergleichsspannung VC1 auf einen Pegel eingestellt, der gegenüber der Referenzspannung VR etwas höher ist, in der Widerstand 38 ausgebildet ist. Daher wird die Spannung VREG durch die Verstärkungsschaltung 102 und den NMOS 32 eine konstante Spannung und gelangt dahin, zu einer Innenseite als interne Spannung zugeführt zu werden.
Da die Vergleichsspannung VC1 höher als die Referenzspannung VR ist, ist die Ausgangsspannung VO1 der Verstärkerschaltung 101 auf einem H-Pegel und ist der als Stromquelle dienende PNOS 31 in einem AUS-Zustand. Das bedeutet normalerweise, dass eine Stromzufuhr zur Innenseite nur durch die Konstantstromschaltung 40 durchgeführt wird.
Wenn ein Stromverbrauch einer internen Schaltung die Versorgungskapazität der Konstantstromschaltung 40 übersteigt, fällt die Spannung VREG nach und nach ab und nähert sich die Vergleichsspannung VC1 der Referenzspannung VR. Wenn die Vergleichsspannung VC1 eher kleiner als die Referenzspannung VR ist, fällt die Ausgangsspannung VO1 der Verstärkungsschaltung 101 ab, wird der als Stromquelle dienende PMOS 31 in einen EIN-Zustand geändert und neigt die Vergleichsspannung VC1 dazu, anzusteigen. Wenn nämlich ein Stromverbrauch einer internen Schaltung die Versorgungskapazität der Konstantstromschaltung 40 übersteigt, wird die Spannung VREG des Ausgangsknotens NO durch die Verstärkungsschaltung 101 und die Verstärkungsschaltung 102 gesteuert, und den PMOS 31 und den NMOS 32.
Wie es oben angegeben ist, wird bei dem Spannungsregler des zweiten Ausführungsbeispiels die an die Verstärkungsschaltung 101 angelegte Vergleichsspannung VC1 so eingestellt, dass sie höher als die an die Verstärkungsschaltung 102 angelegte Vergleichsspannung VC2 werden kann. Dadurch wird eine Steuerung des NMOS 32 eine Priorität gegenüber dem PMOS 31 zugeteilt und wird eine Stromzufuhr zu einer internen Schaltung von der Konstantstromschaltung 40 zugeführt. Daher gibt es deshalb, weil ein Strom von dem PMOS 31 nur dann zugeführt wird, wenn die Versorgungskapazität der Konstantstromschaltung 40 überschritten ist, einen derartigen Vorteil, dass die Überwachung eines internen Stromverbrauchs schwierig wird und der Effekt der Maßnahme gegenüber einer Sicherheit viel größer wird.
Drittes bevorzugtes Ausführungsbeispiel
6 ist ein Schaltungsdiagramm, das einen Spannungsregler gemäß einem dritten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt. In 6 sind gleichen Elementen gleiche Bezugszeichen wie in 5 zugeteilt.
Dieser Spannungsregler ist an die Stelle der Verstärkungsschaltung 102 in 5 getreten und hat eine Verstärkungsschaltung 10A, deren Betrieb durch das Steuersignal S1 gesteuert wird. Darüber hinaus ist, während ein PMOS 51 für einen Schalter, durch welchen eine EIN/AUS-Steuerung mit einem Steuersignal S1 ausgeführt wird, zwischen der Energieversorgungsspannung VDD und der Konstantstromschaltung 40 in Reihe geschaltet vorgesehen ist, ein NMOS 52 für einen Schalter, durch welchen eine EIN/AUS-Steuerung mit diesem Steuersignal S1 ausgeführt wird, zwischen der Ausgangsseite der Verstärkungsschaltung 10A und dem Erdungspotential GND vorgesehen. Andere Strukturen sind dieselben wie diejenigen der 5.
7 ist ein Beispiel für ein Schaltungsdiagramm, das eine Verstärkerschaltung 10A in 6 zeigt. In 7 sind gleichen Elementen gleiche Bezugszeichen wie in 4(a) zugeteilt.
Bei dieser Verstärkungsschaltung 10A sind ein NMOS 25, ein PMOS 26, ein PMOS 27 und ein Inverter 28 zu der Verstärkungsschaltung der 4(a) hinzugefügt.
Der NMOS 25 ist zwischen dem Knoten N11 und dem Erdungspotential GND angeschlossen und ein Gate des NMOS 25 wird durch das Steuersignal S1 gesteuert. Der PMOS 26 ist zwischen Sourceanschlüssen des PMOS 11 und des PMOS 12 und einem Drain des PMOS 13 eingefügt, und ein Gate des PMOS 26 wird durch das Steuersignal S1 gesteuert. Darüber hinaus ist ein PMOS 27 zwischen dem Gate eines PMOS 24 und einem Source des PMOS 24 angeschlossen und wird ein Gate des PMOS 24 durch ein invertiertes Steuersignal S1 gesteuert, das durch den Inverter 28 invertiert ist.
Als nächstes wird ein Betrieb erklärt.
Wenn das Steuersignal S1 auf dem L-Pegel ist, ist der PMOS 51 in einem EIN-Zustand und ist der NMOS 52 in einem AUS-Zustand. Bei der Verstärkungsschaltung 10A sind der NMOS 25 und der PMOS 27 in AUS-Zuständen und ist der PMOS 26 in einem EIN-Zustand. Daher ist ein Betrieb des Spannungsreglers der 6 in einem Fall, in welchem das Steuersignal S1 auf einem L-Pegel ist, derselbe wie derjenige des Spannungsreglers der 5.
Wenn andererseits das Steuersignal S1 auf einem H-Pegel ist, ist der PMOS 51 in einem AUS-Zustand und ist der NMOS 52 in einem EIN-Zustand. Dadurch wird, während die Konstantstromschaltung 40 von der Energieversorgungsspannung VDD getrennt ist, die Ausgangsseite der Verstärkungsschaltung 10A auf den L-Pegel festgelegt und ist der NMOS 32 in einem AUS-Zustand. Bei der Verstärkungsschaltung 10A sind der NMOS 25 und der PMOS 27 in EIN-Zuständen und ist der PMOS 26 in einem AUS-Zustand. Daher wird nahezu das Gesamte des Stroms, der die Verstärkungsschaltung 10A durchläuft, abgetrennt.
Daher dient dann, wenn das Steuersignal S1 auf dem H-Pegel ist, dieser Spannungsregler als dieselbe Struktur wie der Spannungsregler des herkömmlichen seriellen Typs der 3(a).
Wie es oben angegeben ist, hat bei dem dritten bevorzugten Ausführungsbeispiel der Spannungsregler den PMOS 51 zum Trennen der Konstantstromschaltung 40 von der Energieversorgungsspannung VDD gemäß dem Steuersignal S1 und dem NMOS 52, der parallel zu dem Ausgangsknoten NO geschaltet ist, zum Ändern des NMOS 32 in einen AUS-Zustand. Weiterhin hat der Spannungsregler die Verstärkungsschaltung 10A, durch welche nahezu der gesamte Betrieb mit diesem Steuersignal S1 gestoppt wird. Aus diesem Grund gibt es zusätzlich zu demselben Vorteil wie bei dem zweiten Ausführungsbeispiel in dem Fall des Betriebszustands, in welchem eine Sicherheit kein Problem auferlegt, einen derartigen Vorteil, dass ein Ausführen einer Reduzierung eines Energieverbrauchs erfolgen kann, indem ermöglicht wird, einen Spannungsregler vom seriellen Typ zu bilden, indem das Steuersignal S1 auf den H-Pegel eingestellt wird.
Viertes bevorzugtes Ausführungsbeispiel
8 ist ein Schaltungsdiagramm, das einen Spannungsregler gemäß einem vierten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigt. In 8 sind gleichen Elementen gleiche Bezugszeichen wie in 6 zugeteilt.
Dieser Spannungsregler ist an die Stelle der Verstärkungsschaltung 102 in 6 getreten und hat eine Verstärkungsschaltung 10B, deren Betrieb durch ein Standby-Signal SA gesteuert wird. Darüber hinaus ist das logische ODER-Gatter 53 (das hierin nachfolgend OR genannt wird) zum Bilden der logischen Summe aus dem Standby-Signal SA und dem Steuersignal Sb vorgesehen. Die Verstärkungsschaltung 10A und der PMOS 51 und der NMOS 52 werden durch dieses Ausgangssignal von OR 53 gesteuert. Andere Strukturen sind dieselben wie diejenigen der 6.
9 ist ein Schaltungsdiagramm, das eine Verstärkerschaltung 10B in 8 zeigt. In 9 sind gleichen Elementen gleiche Bezugszeichen wie in 4(a) zugeteilt.
Bei dieser Verstärkungsschaltung 10B sind ein PMOS 29a und ein PMOS 29b, die in Reihe geschaltet sind, zu der Verstärkungsschaltung der 4(a) hinzugefügt. Weiterhin ist ein PMOS 13a mit einer kleinen Stromkapazität an die Stelle von PMOS 13 getreten.
Die Gatebreite des PMOS 13a ist auf die minimale Größe eingestellt, die den PMOS 31 durch die Verstärkungsschaltung 10B antreiben kann. Weiterhin ist die Gatebreite des PMOS 13a so eingestellt, dass die Gesamtsumme aus der Gatebreite dieses PMOS 13a und der Gatebreite des PMOS 29a gleich der Gatebreite des PMOS 13 werden kann.
Ein Source des PMOS 29a ist an die Energieversorgungsspannung VDD angeschlossen und ein Drain des PMOS 29a ist an einen Source des PMOS 29b angeschlossen. Weiterhin ist ein Drain des PMOS 29b an einen Drain des PMOS 13a angeschlossen. Das Konstantstrom-Steuersignal CS und das Standby-Signal SA werden an ein Gate des PMOS 29a bzw. an ein Gate des PMOS 29b angelegt. Andere Strukturen sind dieselben der 4(a).
Als nächstes wird ein Betrieb erklärt.
Wenn sowohl das Standby-Signal SA als auch das Steuersignal SB auf dem L-Pegel sind, ist der PMOS 51 in einem EIN-Zustand und ist der NMOS 52 in einem AUS-Zustand. Bei der Verstärkungsschaltung 10A sind der NMOS 25 und der PMNOS 27 in AUS-Zuständen und ist der PMOS 26 in einem EIN-Zustand. Weiterhin ist bei der Verstärkungsschaltung 10B der NMOS 29b in einem EIN-Zustand und sind der PMOS 13a und der PMOS 29a parallelgeschaltet. Daher ist ein Betrieb des Spannungsreglers der 8 in einem Fall, in welchem das Standby-Signal SA und das Steuersignal SB auf den L-Pegeln sind, derselbe wie derjenige des Spannungsreglers der 5.
Wenn as Standby-Signal SA auf dem L-Pegel ist und das Steuersignal SB auf dem H-Pegel ist, ist der PMOS 51 in einem AUS-Zustand und ist der NMOS 52 in einem EIN-Zustand. Dadurch ist, während die Konstantstromschaltung 40 von der Energieversorgungsspannung VDD elektrisch getrennt ist und die Ausgangsseite der Verstärkungsschaltung 10A auf den L-Pegel festgelegt ist, somit der NMOS 32 in einem AUS-Zustand. Darüber hinaus sind bei der Verstärkungsschaltung 10A der NMOS 25 und der PMOS 27 in EIN-Zuständen, ist der PMOS 26 in einem AUS-Zustand und somit wird nahezu der gesamte Strom, der in dieser Verstärkungsschaltung 10A verläuft, abgetrennt. Weiterhin ist bei der Verstärkungsschaltung 10B der PMOS 29b in einem EIN-Zustand und sind der PMOS 13a und der PMOS 29a parallelgeschaltet. Daher dient dort, wo das Standby-Signal auf dem L-Pegel ist und das Steuersignal SB auf dem H-Pegel ist, dieser Spannungsregler als die Struktur wie der Spannungsregler des herkömmlichen seriellen Typs der 3(a).
Wenn das Standby-Signal SA auf dem H-Pegel ist, ist ungeachtet des Pegels des Steuersignals SB der PMOS 51 in einem AUS-Zustand und ist der NMOS 52 in einem EIN-Zustand. Dadurch wird die Konstantstromschaltung 40 von der Energieversorgungsspannung VDD elektrisch getrennt und wird die Ausgangsseite der Verstärkungsschaltung 10A auf den L-Pegel festgelegt und somit ist der NMOS 32 in einem AUS-Zustand. Darüber hinaus sind bei der Verstärkungsschaltung 10A der NMOS 25 und der PMOS 27 in einem EIN-Zustand, ist der PMOS 26 in einem AUS-Zustand und wird nahezu der gesamte Strom, der in dieser Verstärkungsschaltung 10A verläuft, abgetrennt. Andererseits ist bei der Verstärkungsschaltung 10B der PMOS 29b in einem AUS-Zustand und ist der PMOS 13b abgetrennt. Dadurch wird, während die Antriebskapazität zu dem PMOS 31 der Verstärkungsschaltung 10B kleiner wird, der Energieverbrauch dieser Verstärkungsschaltung 10B kleiner. Daher dient dann, wenn das Steuersignal SA auf dem L-Pegel ist, dieser Spannungsregler als die Struktur vom seriellen Typ in dem Mode eines niedrigen Energieverbrauchs.
Wie es oben angegeben ist, hat der Spannungsregler beim vierten Ausführungsbeispiel die Verstärkungsschaltung 10B, die in den Mode eines niedrigen Energieverbrauchs gemäß dem Standby-Signal SA eintritt. Daher kann der Spannungsregler in dem Mode eines niedrigen Energieverbrauchs zu der Zeit eines Standbys bzw. Wartens betrieben werden, indem ein Standby-Signal SA und das Steuersignal SB verwendet werden.
Zusätzlich ist diese Erfindung nicht auf den oben angegebenen Betriebsfall beschränkt, sondern verschiedene Modifikationen sind für sie möglich. Als Modifikation gibt es beispielsweise folgendes:

(a) Ein Bipolartransistor kann an die Stelle des PMOS 31 und des NMOS 32 treten.
(b) Die Struktur der Verstärkungsschaltung 10 oder der Konstantstromschaltung 40 ist nicht darauf beschränkt, was dargestellt ist, sondern sie kann dann, wenn derselbe Betrieb möglich ist, die Sache von irgendwelchen Schaltungsstrukturen anwenden.
(c) Die Verbindungsstelle, wo der Kondensator 33 für eine Phasenkompensation und der Kondensator 34 für eine Phasenkompensation miteinander verbunden sind, ist nicht auf die Stelle beschränkt, die in den Figuren dargestellt ist. Die Verbindungsstelle kann bei einer derartigen Stelle eingestellt sein, dass eine Verstärkungsschaltung durch eine Phasenkompensation nicht in einen Oszillationszustand versetzt werden wird.
(d) Der PMOS, dessen EIN/AUS-Zustand durch die Steuersignale S1 gesteuert wird und der zwischen einem Ausgangsknoten NO und dem NMOS 32 angeschlossen ist, kann an die Stelle des NMOS 52 in 6 und in 8 treten.
(e) OR 53 in 8 wird weggelassen und die Verstärkungsschaltung 10A und die Verstärkungsschaltung 10B können veranlasst werden, durch das Standby-Signal SA gesteuert zu werden. In diesem Fall kann ein Sicherheitsmode für einen Betrieb, der eine Sicherheit benötigt, und ein Betriebsmode für einen niedrigen Energieverbrauch durch das Standby-Signal SA ausgewählt werden.

Wie es oben detailliert erklärt ist, hat der Spannungsregler gemäß dem ersten Ausführungsbeispiel der Erfindung die Konstantstromschaltung, die einen konstanten Strom zuführt, den ersten Transistor, der parallel zu dieser Konstantstromschaltung vorgesehen ist, und den zweiten Transistor, der zwischen einem Ausgangsknoten und einem gemeinsamen Potential vorgesehen ist. Dadurch wird dann, wenn ein Laststrom den konstanten Strom übersteigt, ein Strom eines Rests von dem ersten Transistor zugeführt. Daher wird die Erhöhung bezüglich eines Energieverbrauchs unterdrückt und wird die Analyse der Lastschaltung durch die Überwachung eines Laststroms eines Betriebs schwierig.
Gemäß dem zweiten Ausführungsbeispiel der Erfindung hat der Spannungsregler die erste Verstärkungsschaltung, die die erste geteilte Spannung und eine Referenzspannung vergleicht und die den ersten Transistor steuert, und die zweite Verstärkungsschaltung, die die zweite geteilte Spannung, die niedriger als die erste geteilte Spannung ist, und eine Referenzspannung vergleicht und die den zweiten Transistor steuert. Dadurch kann deshalb, weil der erste Transistor im Voraus gesteuert wird, ein Durchdringungsstrom, der von einer Energieversorgungsspannung zu dem gemeinsamen Potential über den ersten und den zweiten Transistor fließt, verhindert werden.
Gemäß dem dritten Ausführungsbeispiel der Erfindung hat der Spannungsregler eine Schaltereinrichtung zum Stoppen eines Stroms, der zu einer Konstantstromschaltung und dem zweiten Transistor fließt, gemäß dem Steuersignal. Dadurch kann ein unnützer Stromverbrauch bei der Anwendung verloren werden, die keine Sicherung benötigt.
Gemäß dem vierten Ausführungsbeispiel der Erfindung hat der Spannungsregler eine Schaltereinrichtung zum Stoppen eines Stroms, der zu einer Konstantstromschaltung und dem zweiten Transistor fließt, gemäß einem Steuersignal. Weiterhin hat es eine Struktur zum Stoppen eines Verstärkungsbetriebs der zweiten Verstärkungsschaltung mit diesem Steuersignal. Dadurch kann bei der Anwendung, die keine Sicherheit benötigt, ein Stromverbrauch weiter reduziert werden.
Gemäß dem fünften Ausführungsbeispiel der Erfindung hat der Spannungsregler eine Schaltereinrichtung zum Stoppen eines Stroms, der zu einer Konstantstromschaltung und dem zweiten Transistor fließt, wenn ein Standby-Signal oder ein Steuersignal angelegt ist. Weiterhin hat es eine derartige Struktur, dass ein Betrieb der zweiten Verstärkungsschaltung gestoppt werden kann. Weiterhin kann dann, wenn ein Standby-Signal empfangen wird, veranlasst werden, dass die erste Verstärkungsschaltung in den Mode eines niedrigen Stromverbrauchs gelangt. Dadurch wird bei der Anwendung, die keine Sicherheit benötigt, während ein Energieverbrauch reduziert werden kann, zu der Zeit eines Standbys bzw. Wartens eine weitere Reduzierung eines Energieverbrauchs durch den Mode für einen niedrigen Stromverbrauch erreicht.
Gemäß den sechsten bis achten Ausführungsbeispielen der Erfindung hat der Spannungsregler die erste Einstelleinrichtung, die einen Strom, der von einem Eingangsknoten zu dem ersten Knoten fließt, basierend auf der Spannungsdifferenz der ersten geteilten Spannung und eine Referenzspannung steuert, und die zweite Einstelleinrichtung, die einen Strom, der von dem ersten Knoten zu dem zweiten Knoten fließt, basierend auf der Spannungsdifferenz der zweiten geteilten Spannung und eine Referenzspannung steuert. Dadurch wird dann, wenn ein Laststrom die Versorgungskapazität der Konstantstromquelle übersteigt, ein Strom eines Rests von der ersten Einstelleinrichtung zugeführt. Daher wird die Analyse der Lastschaltung durch die Überwachung eines Laststroms eines Betriebs schwierig.
Während die bevorzugte Form der vorliegenden Erfindung beschrieben worden ist, ist es zu verstehen, dass Fachleuten auf dem Gebiet Modifikationen offensichtlich sein werden, ohne von der Erfindung, wie sie in den Ansprüchen definiert ist, abzuweichen. Der Schutzumfang der Erfindung ist nämlich einzig durch die folgenden Ansprüche zu bestimmen.

Claims

Spannungsregler, der folgendes aufweist: eine Konstantstromschaltung (40), die zwischen einem Eingangsknoten (VDD), mit welchem eine Energieversorgungsspannung zugeführt wird, und einem Ausgangsknoten (NO), an welchem eine Last angeschlossen ist, angeschlossen ist, wobei die Konstantstromschaltung (40) einen konstanten Strom zum Ausgangsknoten zuführt; gekennzeichnet durch einen ersten Transistor (31), der parallel zur Konstantstromschaltung vorgesehen ist und der einen zusätzlichen Strom zum Ausgangsknoten liefert, wenn ein durch die Last fließender Strom größer als der konstante Strom ist; einen zweiten Transistor (32), der zwischen dem Ausgangsknoten (NO) und einem Knoten gemeinsamen Potentials vorgesehen ist und der einen überschüssigen Strom bzw. Restrom zum Knoten gemeinsamen Potentials fließen lässt, wenn ein durch die Last fließender Strom kleiner als der konstante Strom ist; und eine Steuerschaltung (10₁ , 10₂ ), die einen leitenden Zustand des ersten und des zweiten Transistors (31, 32) so steuert, dass eine Ausgangsspannung (VREG) des Ausgangsknotens (NO) auf einer konstanten Spannung gehalten wird.
Spannungsregler nach Anspruch 1, wobei die Steuervorrichtung folgendes aufweist: eine Spannungsteilerschaltung (36, 37, 38), die die Ausgangsspannung teilt und die eine erste geteilte Spannung (VC1) und eine zweite geteilte Spannung (VC2), die niedriger als die erste geteilte Spannung ist, erzeugt; eine erste Verstärkungsschaltung (VO1), die eine Spannungsdifferenz zwischen der ersten geteilten Spannung und einer Referenzspannung (VR) verstärkt und die den ersten Transistor steuert; und eine zweite Verstärkungsschaltung (VO2), die eine Spannungsdifferenz zwischen der zweiten geteilten Spannung und der Referenzspannung verstärkt und die den zweiten Transistor steuert.
Spannungsregler nach Anspruch 1 oder 2, der weiterhin einen Schalter (51) aufweist, der einen durch die Konstantstromschaltung (40) und den zweiten Transistor (32) fließenden Strom stoppt, wenn der Schalter (51) ein Steuersignal (S1) empfängt.
Spannungsregler nach Anspruch 3, wobei die zweite Verstärkungsschaltung (VO2) einen Betrieb stoppt, wenn sie das Steuersignal (S1) empfängt.
Spannungsregler nach Anspruch 2, der weiterhin folgendes aufweist: einen Schalter (51), der einen durch die Konstantstromschaltung (40) und den zweiten Transistor (32) fließenden Strom stoppt, wenn der Schalter (51) ein Steuersignal empfängt, und wobei die erste Verstärkungsschaltung (VO1) in einen Mode niedrigen Energieverbrauchs eintritt, wenn sie ein Standby-Signal (CS) empfängt, und wobei die zweite Verstärkungsschaltung (VO2) einen Betrieb stoppt, wenn sie entweder das Standby-Signal (CS) oder das Steuersignal (S1) empfängt.