CN1845452B - 具有较小偏移的运算放大器 - Google Patents

Abstract

本发明涉及一种差分放大器，包括：输入级电路，其包括彼此互补的第一差分对和第二差分对；第一电流镜电路，其与该第一差分对连接且配置成用作有源负载；第二电流镜电路，其与该第二差分对连接且配置成用作有源负载；输出级电路，其具有串联地连接在较高电源和较低电源之间的一对输出晶体管；运算点设定电路，其配置成设定该输出晶体管的运算点；以及浮置恒流源，其连接在该第一电流镜电路的输入端子和该第二电流镜电路的输入端子之间，且配置成提供恒定电流。该第一电流镜电路和该第二电流镜电路将该输入级电路的输出叠加在相应于该浮置恒流源的电流上，以提供给该运算点设定电路。

Description

具有较小偏移的运算放大器

技术领域

本发明涉及一种运算放大器，更具体地涉及一种适合于驱动电容性负载的运算放大器。

背景技术

运算放大器常规地由双极晶体管形成。然而，近年来，因为与MOS电路共存的必要性和需要低功率，运算放大器一般由MOS晶体管形成。通过利用MOS晶体管特有的模拟特性，能够使用MOS晶体管运算放大器的电路结构，且该结构与双极晶体管的运算放大器不同。作为MOS晶体管运算放大器的应用领域中之一，有TFT_LCD(薄膜晶体管液晶显示器)驱动器LSI。该LCD驱动器LSI包含多个运算放大器，其每个都具有作为缓冲电路的电压跟随器。特别地，需要一种具有在该多个运算放大器之间偏移电压差较小的器件。这是因为TFT LCD的特性甚至会导致连10mV的电压差都会被人眼识别为不同的灰度。因此，该领域需要偏移电压很小的MOS运算放大器。

图1示出了日本特开专利公布(JP-A-Showa，61-35004)中公开的运算放大器结构的电路图。该常规的运算放大器是具有AB类输出电路的典型放大器，且包括驱动电路1、P沟道MOS晶体管2和3、N沟道MOS晶体管4和5以及恒流源8和9。驱动电路1的输出连接至P沟道MOS晶体管2的漏极、N沟道MOS晶体管4的源极、N沟道MOS晶体5的栅极和恒流源9，以基于供给输入端子的信号来驱动该输出电路。恒流源9的另一端连接至负电压电源V_ss2。N沟道MOS晶体管5的源极也连接至负电压电源V_ss2，且其漏极连接至输出端子VOUT和P沟道MOS晶体管3的漏极。P沟道MOS晶体管3的源极连接至正电压源V_DD2，且其栅极连接至恒流源8、P沟道MOS晶体管2的源极和N沟道MOS晶体管4的漏极。恒流源8的另一端也连接至正电压源V_DD2。P沟道MOS晶体管2的栅极经由恒压源6连接至正电压源V_DD2，且由比正电压电源VDD2低的恒定电压所偏置。N沟道MOS晶体管4的栅极经由恒压源7连接至负电压电源VSS2，且由比负电压电源高的恒定电压所偏置。

当使用该放大器作为运算放大器时，驱动电路1一般由差分放大器构成。图2示出了差分放大器的电路实例。该差分放大器包括差分对的P沟道MOS晶体管10和11、电流镜电路的N沟道MOS晶体管12和13、和恒流源14。P沟道MOS晶体管10和11的栅极分别连接至负反相输入端子Vin(-)和正输入端子Vin(+)。恒流源14连接在P沟道MOS晶体管10和11的源极与正电压源V_DD2之间。N沟道MOS晶体管12的源极连接至负电压电源V_SS2，且栅极和漏极连接至P沟道MOS晶体管10的漏极。N沟道MOS晶体管13的源极连接至负电压电源V_SS2，栅极连接至N沟道MOS晶体管12的栅极，以及其漏极连接至P沟道MOS晶体管11的漏极。连接P沟道MOS晶体管11的漏极和N沟道MOS晶体管13的漏极的节点用作差分放大器的输出端子Vout1。输出端子Vout1用作驱动电路1的输出，且连接至图1所示放大器的N沟道MOS晶体管5的栅极。施加到负输入端子Vin(-)和正输入端子Vin(+)的差分输入信号被P沟道MOS晶体管10和11接收。在P沟道MOS晶体管10和11的漏极中出现了来自差分对的输出。将差分输出信号提供给用作有源负载的电流镜电路(N沟道MOS晶体管12和13)。N沟道MOS晶体管12和13将差分输出信号转换成从输出端子Vout1输出的单端信号。在该差分级，当假设输入电压为Vin时，输入电压范围由以下式子表示。

0＜Vin＜V_GS(10/11)+V_DS(sat)(14)

其中，V_GS(10/11)是P沟道MOS晶体管10和11中每一个的栅极和源极之间的电压，而V_DS(sat)(14)是在恒流源14的P沟道MOS晶体管的饱和点处漏极和源极之间的电压。在该范围外，不能产生恒流源14的MOS晶体管的漏极和源极之间的电压。因而，恒流源14的电流I为0。因此，在该范围外该差分级不工作。

相反，确保在整个电压范围内工作的电路实例是图3中所示的所谓的轨对轨放大器(Rail-to-Rail amplifier)。该差分放大器包括P沟道差分对31的P沟道MOS晶体管19和20；N沟道差分对32的N沟道MOS晶体管21和22；电流镜电路35的N沟道MOS晶体管23和24；电流镜电路33的P沟道MOS晶体管15和16；电流镜电路34的P沟道MOS晶体管17和18；和恒流源25和26。

负输入端子Vin(-)和正输入端子Vin(+)分别连接至P沟道MOS晶体管19和20的栅极及N沟道MOS晶体管21和22的栅极。P沟道MOS晶体管19和20的源极彼此共同地连接且经由恒流源26连接至正电压源V_DD2。P沟道MOS晶体管19和20的漏极分别连接至N沟道MOS晶体管23和24的漏极，且进一步连接至P沟道MOS晶体管18和15的漏极。N沟道MOS晶体管23和24的栅极彼此共同地连接，且进一步连接至N沟道MOS晶体管23的漏极，并用作电流镜电路35的输入端子。同样，N沟道MOS晶体管23和24的源极彼此共同地连接，且连接至负电压电源V_SS2作为电流镜电路35的公共端子。N沟道MOS晶体管21和22的源极彼此共同地连接，且经由恒流源25连接至负电压电源V_SS2。N沟道MOS晶体管21和22的漏极分别连接至电流镜电路33和34的输入端子。电流镜电路33的输入端子是P沟道MOS晶体管15和16的栅极共同连接的节点，且连接至P沟道MOS晶体管16的漏极。P沟道MOS晶体管15和16的源极共同连接，且连接至正电压源V_DD2作为电流镜电路33公共端子。电流镜电路34的输入端子是P沟道MOS晶体管17和18的栅极共同连接的节点，且连接至P沟道MOS晶体管17的漏极。P沟道MOS晶体管17和18的源极彼此共同连接，且连接至正电压源V_DD2作为电流镜电路34公共端子。P沟道MOS晶体管15和20以及N沟道MOS晶体管24的漏极共同连接的节点是该差分放大器(驱动电路1)的输出端子Vout2，且连接至图1中N沟道MOS晶体管5的栅极。

该电路用作组合了P沟道差分对31和N沟道差分对32的差分级。因而，需要增加P沟道差分对31的输出和N沟道差分对32的输出。为此，构成N沟道差分对32的晶体管的各个漏极连接至各自电流镜电路33和34的输入端子。从电流镜电路33和34的输出端子输出的电流流经N沟道MOS晶体管24和23的各个漏极，且增加了该输出。因此，在P沟道差分对31不工作的电压范围的情况下，N沟道差分对32工作。相反，在N沟道差分对32不工作的电压范围的情况下，P沟道差分对31工作。因而，获得了在整个电压范围内工作的差分级。

为了使用这种驱动电路1以便图1中所示的运算放大器电路的输出级进行所谓的AB类操作，需要无效电流流经P沟道MOS晶体管3和N沟道MOS晶体管5。该电流值由P沟道MOS晶体管2、N沟道MOS晶体管4、恒流源8和9、及恒压源6和7确定，它们构成运算点设定电路。此时，设定恒压源6和7的电压，以使P沟道MOS晶体管2和N沟道MOS晶体管4的各自漏极电流彼此相等。就是说，每个漏极电流都是从恒流源8流出的电流的一半。此时，在输出级的P沟道MOS晶体管3的无效电流由恒压源6以及在P沟道MOS晶体管2的栅极和源极之间的电压来设定，其中所述电压由恒流源8电流一半的电流来偏置。

而且，从恒流源8流出的电流经由P沟道MOS晶体管2和N沟道MOS晶体管4流入恒流源9。当恒流源8和9的恒流值不同时，相应于该差的电流从恒流源8和9之间的节点流入或从该节点流出。因而，可以理解的是，当使恒流源8和9的恒流值彼此相等时，该电流不会流入驱动电路1的输出中。当按图2或3所示的电路配置驱动电路1时，这个事实是很重要的。就是说，如图2或3所示，假设该输出电流流入驱动电路1中。于是，产生了相应于该电流的差分偏移电压。具体地，当差分晶体管的跨导假设为gm以及流到输出的电流假设为Iout时，从以下等式获得差分偏移电压Vos。因而，为了防止产生偏移电压，需要恒流源8和9的恒流值彼此相等。

V_os＝I_out/g_m

如上所述，为了耦合图2或3中所示的放大电路作为图1中所示差分放大器的驱动电路，常规的电路需要恒流源8和恒流源9之间特性匹配的电流值。然而，当该差分放大器配置在LSI内部时，由于各个元件之间的特性偏差而难以精确地匹配这些元件。就是说，各个元件之间的特性的不同会导致恒流源8和恒流源9之间的差分电流流入驱动电路1中的输出端子(图2中的Vout1和图3中的Vout2)。因而，产生了偏移电压。

发明内容

因此，本发明的目的在于提供一种运算放大器，其具有简单的电路结构、较小的偏移电压和高精度。

在本发明的一个方面中，运算放大器包括：输入级电路，其包括彼此互补的第一差分对和第二差分对；第一电流镜电路，其与第一差分对连接且配置为用作有源负载；第二电流镜电路，其与第二差分对连接且配置为用作有源负载；输出级电路，其具有串联地连接在较高电源和较低电源之间的一对输出晶体管；运算点设定电路，其配置成设定输出晶体管的运算点；以及浮置恒流源，其连接在第一电流镜电路的输入端子和第二电流镜电路的输入端子之间，且配置成提供恒定电流。第一电流镜电路和所述的第二电流镜电路将所述输入级电路的输出与所述浮置恒流源的恒定电流相对应的电流相叠加，以提供给所述的运算点设定电路。该运算点设定电路可包括一对互补晶体管；和偏置设定电路，其配置为将偏置设定到该互补晶体管对的每一个上。从第一电流镜电路流出的电流可经由该互补晶体管对流入第二电流镜电路中，以及基于该互补晶体管中的栅极-源极电压，通过流出的电流和偏置来设定输出晶体管的运算点。

而且，第一差分对可包括第一N沟道MOS晶体管和第二N沟道MOS晶体管，它们的源极彼此共同连接。第一N沟道MOS晶体管的栅极和第二N沟道MOS晶体管的栅极可分别与差分输入端子连接。第一N沟道MOS晶体管的漏极可以与第一电流镜电路的输入端子连接，以及第二N沟道MOS晶体管的漏极可以与第一电流镜电路的输出端子连接。第二差分对可包括第一P沟道MOS晶体管和第二P沟道MOS晶体管，它们的源极共同地连接。第一P沟道MOS晶体管的栅极和第二P沟道MOS晶体管的栅极可分别与差分输入端子连接。第一P沟道MOS晶体管的漏极可与第二电流镜电路的输入端子连接，以及第二P沟道MOS晶体管的漏极可与第二电流镜电路的输出端子连接。

而且，该浮置恒流源可包括：P沟道MOS晶体管；N沟道MOS晶体管；第一恒压源，其配置为将偏置供给P沟道MOS晶体管的栅极；以及第二恒压源，其配置为将偏置供给N沟道MOS晶体管的栅极。可连接P沟道MOS晶体管的源极和N沟道MOS晶体管的漏极，以形成浮置恒流源的其中一个端子，以及可连接P沟道MOS晶体管的漏极和N沟道MOS晶体管的源极，以形成浮置恒流源的另一个端子。

在该情况下，第一恒压源可包括两个串联连接的P沟道MOS晶体管，以及第二恒压源可包括两个串联连接的N沟道MOS晶体管。

而且，第一恒压源可包括：第三P沟道MOS晶体管；第四P沟道MOS晶体管；和第一恒流源；它们串联连接在较高和较低电源线之间。第二恒压源可包括：第三N沟道MOS晶体管；第四N沟道MOS晶体管；和第二恒流源；它们串联连接在较高和较低电源连线之间。第四P沟道MOS晶体管的源极与连接第三P沟道MOS晶体管栅极和漏极的节点相连接，且第一恒流源的端子中的一个与连接第四P沟道MOS晶体管栅极和漏极的节点相连接。第四N沟道MOS晶体管的源极可与连接第三N沟道MOS晶体管栅极和漏极的节点连接，且第二恒流源其中一个的端子与连接第四N沟道MOS晶体管栅极和漏极的节点相连接。

而且，浮置恒流源可包括：第五和第六P沟道MOS晶体管，其栅极彼此连接；第五和第六N沟道MOS晶体管，其栅极彼此连接；第三恒压源；以及第三恒流源。第三恒压源、第六P沟道MOS晶体管、第六N沟道MOS晶体管和第三恒流源可串联连接在较高和较低电源线之间。第六P沟道MOS晶体管的漏极和栅极可彼此连接，以及第六N沟道MOS晶体管的漏极和栅极可彼此连接。

在本发明的另一方面中，一种运算放大器，包括：N沟道差分晶体管对，其与各输入端子连接；P沟道差分晶体管对，其与该各输入端子连接；第一电流镜电路，其配置在较高电源线和N沟道差分晶体管对之间，以具有与N沟道差分晶体管对的差分输出连接的输入和输出端子；第二电流镜电路，其配置在较低电源线和P沟道差分晶体管对之间，以具有与P沟道差分晶体管对的差分输出连接的输入和输出端子；浮置恒流源，其具有与第一电流镜电路的输入端子连接的一个端子，和与第二电流镜电路的输入端子连接的另一个端子；P沟道MOS晶体管，其具有与第一电流镜电路的输出端子连接的源极、与第一恒压源连接的栅极和与第二电流镜电路的输出端子连接的漏极；N沟道MOS晶体管，其具有与第二电流镜电路的输出端子连接的源极、与第二恒压源连接的栅极和与第一电流镜电路的输出端子连接的漏极；输出级P沟道MOS晶体管，其连接在外部输出端子和较高电源线之间，并且具有与第一电流镜电路的输出端子连接的栅极；以及输出级N沟道MOS晶体管，其连接在外部输出端子和较低电源线之间，并且具有与第二电流镜电路的输出端子连接的栅极。

在此，该浮置恒流源可包括：第一恒压源，其与较高电源线连接；第二恒压源，其与较低电源线连接；P沟道MOS晶体管，其具有与第一电流镜电路的输入端子连接的源极、与第一恒压源连接的栅极、与第二电流镜电路的输入端子连接的漏极；以及N沟道MOS晶体管，其具有与第二恒压源连接的栅极、与第二电流镜电路的输入端子连接的源极和与第一电流镜电路的输入端子连接的漏极。

而且，该浮置恒流源可包括：第一N沟道MOS晶体管，其具有共同连接的栅极和漏极；第一P沟道MOS晶体管，其具有与第一N沟道MOS晶体管源极连接的源极、和具有共同连接的栅极和漏极；第二N沟道MOS晶体管，其具有与第一N沟道MOS晶体管栅极连接的栅极，和与第一电流镜电路的输入端子连接的漏极；第二P沟道MOS晶体管，其具有与第一P沟道MOS晶体管栅极连接的栅极、与第二电流镜电路的输入端子连接的漏极，和与第二N沟道MOS晶体管源极连接的源极；恒流源，其连接在较高电源线与第一N沟道MOS晶体管的栅极和漏极之间；以及恒压源，其与第一P沟道MOS晶体管的栅极和漏极连接。

附图说明

图1示出了常规的运算放大器结构的电路图；

图2示出了常规的驱动电路结构的电路图；

图3示出了轨对轨***的常规驱动电路结构的电路图；

图4示出了根据本发明实施例的运算放大器结构的电路图；

图5示出了图4中所示的浮置恒流源结构的电路图；

图6示出了图4中所示的恒压源VN2和恒压源VP2结构的电路图；以及

图7示出了图4中所示的浮置恒流源另一结构的电路图。

具体实施方式

在下文中，将参考附图详细地描述具有本发明差分放大器的运算放大器。图4示出了根据本发明的运算放大器的等效电路。该运算放大器包括N沟道差分对DN1，其具有N沟道MOS晶体管MN1和N沟道MOS晶体管MN2；P沟道差分对DP1，其具有P沟道MOS晶体管MP1和P沟道MOS晶体管MP2；电流镜电路CM1和CM2；恒流源II1、II2和II3；恒压源VP1和VN1；P沟道MOS晶体管MP5和MP6；N沟道MOS晶体管MN5和MN6；和电容器C1和C2。

在N沟道差分对DN1中，N沟道MOS晶体管MN1和MN2的栅极分别连接至负输入端子In-和正输入端子In+，其漏极分别连接至电流镜电路CM1的输入端子和输出端子，以及其源极彼此连接并且连接至恒流源II2。在P沟道差分对DP1中，P沟道MOS晶体管MP1和MP2的漏极分别连接至电流镜电路CM2的输入端子和输出端子，其栅极分别连接至负输入端子In-和正输入端子In+，以及其源极彼此连接且连接至恒流源II1。

恒流源II1的一个端子连接至正电压电源V_DD，且电流I₁从正电压电源V_DD送到P沟道差分对DP1。恒流源II2的一个端子连接至负电压电源V_SS，且将电流I₂从N沟道差分对DN1送到负电压电源V_SS。

在电流镜电路CM1中，公共端子连接至正电压电源V_DD，输入端子连接至N沟道MOS晶体管MN1的漏极，且输出端子连接至N沟道MOS晶体管MN2的漏极、P沟道MOS晶体管MP5的源极、N沟道MOS晶体管MN5的漏极和P沟道MOS晶体管MP6的栅极。在电流镜电路CM2中，公共端子连接至负电压电源V_SS，输入端子连接至P沟道MOS晶体管MP1的漏极，且输出端子连接至P沟道MOS晶体管MP2的漏极、N沟道MOS晶体管MN5的源极、P沟道MOS晶体管MP5的漏极和N沟道MOS晶体管MP6的栅极。而且，恒流源II3连接在上述电流镜电路CM1和CM2之间。在恒流源II3中，将电流I₃从电流镜电路CM1送到电流镜电路CM2。

P沟道MOS晶体管MP5的栅极经由恒压源VP1连接至正电压电源V_DD。因而，P沟道MOS晶体管MP5的栅极被比正电压电源V_DD的电压低的恒定电压V_BP1偏置。假设P沟道MOS晶体管MP5的栅极和恒压源VP1之间的连接点为节点BP1。N沟道MOS晶体管MN5的栅极经由恒压源VN1连接至负电压电源VSS。因而，N沟道MOS晶体管MN5的栅极被比负电压电源V_SS的电位高的恒定电压V_BN1偏置。假设N沟道MOS晶体管MN5的栅极和恒压源VN1之间的连接点为节点BN1。

P沟道MOS晶体管MP6的源极连接至正电压电源V_DD，且N沟道MOS晶体管MN6的源极连接至负电压电源V_SS。P沟道MOS晶体管MP6的漏极和N沟道MOS晶体管MN6的漏极连接至输出端子Vout。电容器C2连接在输出端子Vout和P沟道MOS晶体管MP6的栅极之间，且电容器C1连接在输出端子Vout和N沟道MOS晶体管MN6的栅极之间。

与图1中所示的电路相比，在图4中所示的运算点设定电路中，可以理解的是，除添加的各电容器外，用电流镜电路CM1和CM2代替了图1中的运算点设定电路的恒流源8和9来供给电流。即，图1中的P沟道MOS晶体管2和3及N沟道MOS晶体管4和5分别相应于图4中的P沟道MOS晶体管MP5和MP6及N沟道MOS晶体管MN5和MN6。同样，图1中的恒压源6和7相应于图4中的恒压源VP1和VN1。

将N沟道差分对DN1的输出信号提供给P沟道MOS晶体管MP6(输出晶体管)的栅极。将P沟道差分对DP1的输出信号提供给N沟道MOS晶体管MN6(输出晶体管)的栅极。因此，各自的输出信号彼此加在一起，然后将相加的结果信号从输出端子Vout输出。在图1的电路中，为了防止产生偏移电压，在恒流源8和9之间的电流值匹配性能很重要。在该实施例中，即便用有源负载来代替那些恒流源，电流镜电路CM1和CM2也可操作。恒流源II3连接在所述电流镜电路CM1和CM2的输入端子之间。该恒流源II3用作浮置电流源，并且按从电流镜电路CM1的输入端子到电流镜电路CM2的输入端子的方向推送电流I₃。利用这种连接，电流镜电路CM1的输出进行与图1中所示的恒流源8相同的动作。同样，电流镜电路CM2的输出进行与图1中所示的恒流源9相同的操作。也就是说，有源负载用作恒流源。

以该方式，由于浮置恒流源II3连接在电流镜电路CM1的输入端子和电流镜电路CM2的输入端子之间，所以电流镜电路CM1和CM2的输入电流彼此精确地相等。因而，其输出电流彼此相等。就是说，充分满足电流特性匹配，且在差分放大器的输出中决不会产生偏移电压。以该方式，利用图4中所示的电路结构，获得了轨对轨放大器，其甚至当输入/输出信号处于电源电压的整个范围中时也能操作，且能缩小该放大器的偏移电压。同样，根据该电路结构，在简单的电路结构下能够获得需要相对高精度的两个电流源。

在此，P沟道MOS晶体管MP6(输出晶体管)、N沟道MOS晶体管MN6(输出晶体管)、P沟道MOS晶体管MP5、N沟道MOS晶体管MN5、恒压源VP1和恒压源VN1的各输出级的AB类操作与日本特开专利公布(JP-A-Showa，61-35004)中的描述相同。因而，在此省略了该描述。

同样，在图4所示的电路中，为了相位补偿***了电容器C1和电容器C2。在典型的MOS放大器中，为了消除相位延迟的零点，存在这样一种情况，即，与所述电容器C1和C2中的每一个串联地***电阻的情况(未示出)。

以该方式，驱动电路具有差分输入级和两个电流镜电路，并驱动该AB类输出电路。浮置恒流源连接在所述电流镜电路的各电流输入端子之间的设计允许撤掉在电流之间需要相对高精度的两个恒流源。差分输入级具有差分N沟道MOS晶体管和差分P沟道MOS晶体管。两个电流镜电路用作差分N沟道MOS晶体管和差分P沟道MOS晶体管中每一个的有源负载，并且还获得了从差分信号转换成单端信号的功能。因而，在简单的电路结构下，能够获得具有小偏移电压和高精度的运算放大器。

图5示出了表示运算放大器的电路结构的电路图，其中示出了图4中所示的电流镜电路CM1和CM2及浮置电流源II3的具体电路。除了它们之外的部分与图4中所示的电路部分相同，且分配有相同的符号。参考图5，电流镜电路CM1具有P沟道MOS晶体管MP3和MP4，其中该栅极和源极分别彼此共同地连接。该源极连接至正电压电源V_DD，且用作电流镜电路CM1的公共端子。同样，该栅极连接至P沟道MOS晶体管MP3的漏极，且用作电流镜电路CM1的输入端子。P沟道MOS晶体管MP4的漏极用作电流镜电路CM1的输出端子。电流镜电路CM2具有N沟道MOS晶体管MN3和MN4，其中的栅极和源极分别彼此共同地连接。该源极连接至负电压电源V_SS，且用作电流镜电路CM2的公共端子。同样，该栅极连接至N沟道MOS晶体管MN3的漏极，并且用作电流镜电路CM2的输入端子。N沟道MOS晶体管MN4的漏极用作电流镜电路CM2的输出端子。

浮置恒流源II3具有P沟道MOS晶体管MP7、N沟道MOS晶体管MN7和恒压源VP2和VN2。P沟道MOS晶体管MP7的源极和N沟道MOS晶体管MN7的漏极共同地连接并用作电流源II3的一个端子，并共同地连接至在电流镜电路CM1的输入端子和N沟道差分对DN1之间的连接节点，且电流I₃流动于其中。P沟道MOS晶体管MP7的漏极和N沟道MOS晶体管MN7的源极共同地连接且用作电流源II3的另一个端子。该端子共同地连接至在电流镜电路CM2的输入端子和P沟道差分对DP1之间的连接节点，且电流I₃从其流出。恒压源VP2连接在P沟道MOS晶体管MP7的栅极和正电压电源V_DD之间，且向P沟道MOS晶体管MP7施加偏置。假设在P沟道MOS晶体管MP7的栅极和恒压源VP2之间的连接点为节点BP2。将恒压源VN2连接在N沟道MOS晶体管MN7的栅极和负电压电源VSS之间，且向N沟道MOS晶体管MN7施加偏置。假设在N沟道MOS晶体管MN7的栅极和恒压源VN2之间的连接点为节点BN2。

浮置恒流源II3的特性通过设定恒流源VP2的电压V_BP2和恒流源VN2的电压V_BN2来确定。首先，连接至节点BP2的恒压源VP2的电压V_BP2等于P沟道MOS晶体管MP7的栅极和源极之间的电压V_GS(MP7)与P沟道MOS晶体管MP3的栅极和源极之间的电压V_GS(MP3)的和。因而，满足以下等式(1)。

V_BP2＝V_GS(MP7)+V_GS(MP3)    (1)

MOS晶体管的栅极和源极之间的电压V_GS由以下的等式(2)表示。

$V_{\mathrm{GS}}=\sqrt{\frac{2I_D}{\mathrm{\β}}}+V_T---\left(2\right)$

其中， $\mathrm{\β}=\frac{W}{L}\mathrm{\μ}{C}_0$

W表示栅极宽度，L表示栅极长度，μ表示迁移率，Co表示每单位的栅极氧化膜电容，以及V_T表示阈值电压。

当N沟道差分对DN1的N沟道MOS晶体管MN1和MN2进行放大操作时，两个漏极电流彼此相等。因而，漏极电流中的每一个都是I₂/2。同样，通常这样来确定节点BP2和BN2的偏置电压，以使浮置电流源II3的P沟道MOS晶体管MP7和N沟道MOS晶体管MN7的漏极电流彼此相等。因而，可以通过利用等式(2)从等式(1)获得以下等式(3)：

$V_{\mathrm{BP}2}=\sqrt{\frac{{2I}_{D\left(\mathrm{MP}7\right)}}{{\mathrm{\β}}_{\left(\mathrm{MP}7\right)}}}+\sqrt{\frac{{4I}_{D\left(\mathrm{MP}7\right)}+I_2}{{\mathrm{\β}}_{\left(\mathrm{MP}3\right)}}}+{2V}_T---\left(3\right)$

其中，I_D(MP7)和β_(MP7)分别表示P沟道MOS晶体管MP7的漏极电流和β，以及I_D(MP3)和β_(MP3)分别表示P沟道MOS晶体管MP3的漏极电流和β。

该等式(3)可以用于求解I_D(MP7)。由于实际的等式很复杂，所以这里省略了该等式。相似地，关于连接至节点BN2的恒压源VN2，确定电压V_BN2以使N沟道MOS晶体管MN7和P沟道MOS晶体管MP7的各自漏极电流彼此相等。以该方式，设定了该浮置恒流源II3。

在此，恒压源VP2和VN2变得更加能抵抗由元件偏差引起的变化，因为它们中每一个都具有其中如图6所示包含两个MOS晶体管和恒流源的结构。尽管随后将描述该电路结构，但当在该结构下确定电压V_BP2时，获得了[2V_T]项。因而，移除了等式(3)右侧和左侧的[2V_T]。

参考图6，恒压源VP2具有P沟道MOS晶体管MP8、P沟道MOS晶体管MP9和恒流源II4。P沟道MOS晶体管MP8的源极连接至正电压电源VDD，栅极和漏极共同地连接并进一步共同地连接至P沟道MOS晶体管MP9的源极。恒流源II4的一端共同地连接至P沟道MOS晶体管MP9的栅极和漏极，并且连接至P沟道MOS晶体管MP7的栅极作为节点BP2。恒流源II4的另一端连接至负电压电源V_SS。恒流源II4将电流I₄从P沟道MOS晶体管MP9的漏极送到负电压电源VSS。

恒压源VN2具有N沟道MOS晶体管MN8、N沟道MOS晶体管MN9和恒流源II5。N沟道MOS晶体管MN8的源极连接至负电压电源V_SS，且栅极和漏极共同连接并进一步共同地连接至N沟道MOS晶体管MN9的源极。恒流源II5的一端共同地连接至N沟道MOS晶体管MN9的栅极和漏极，并且连接至N沟道MOS晶体管MN7的栅极作为节点BN2。恒流源II5的另一端连接至正电压电源VDD。恒流源II5将电流I₅从正电压电源VDD送到N沟道MOS晶体管MN9的漏极。

由这种连接，恒压源VP2的电压V_BP2满足以下等式(4)。

$V_{\mathrm{BP}2}=\sqrt{\frac{{2I}_4}{{\mathrm{\β}}_{\left(\mathrm{MP}8\right)}}}+\sqrt{\frac{{2I}_4}{{\mathrm{\β}}_{\left(\mathrm{MP}9\right)}}}+{2V}_T---\left(4\right)$

其中，β_(MP8)和β_(MP9)分别是P沟道MOS晶体管MP8和MP9的β。相似地，恒压源VN2的电压V_BN2满足以下等式(5)。

$V_{\mathrm{BN}2}=\sqrt{\frac{{2I}_{54}}{{\mathrm{\β}}_{\left(\mathrm{MN}8\right)}}}+\sqrt{\frac{{2I}_5}{{\mathrm{\β}}_{\left(\mathrm{MN}9\right)}}}+{2V}_T---\left(5\right)$

其中，β_(MN8)和β_(MN9)分别是N沟道MOS晶体管MN8和MN9的β。

等式(4)和(5)中的项[2V_T]被等式(3)中的项[2V_T]相抵消。因而，可以理解，这可以有力地抵抗由元件偏差引起的变化。

图7示出了浮置恒流源II3的另一电路结构的实例。在图5和6的浮置恒流源II3中，例如，如果N沟道差分对DN1在接近电源的电位断开，则等式(3)右侧的电流I₂变成0，其会造成设定电流值的差。图7示出了使用浮置恒流源解决这个差的差分放大器的电路图。

浮置恒流源II3具有P沟道MOS晶体管MP10、N沟道MOS晶体管MN10、P沟道MOS晶体管MP11、N沟道MOS晶体管MN11、恒压源VN3和恒流源II6。P沟道MOS晶体管MP11的栅极和漏极彼此共同连接，并且连接至恒压源VN3。N沟道MOS晶体管MN11的栅极和漏极彼此共同连接，并且连接至恒流源II6。

P沟道MOS晶体管MP10和P沟道MOS晶体管MP11的栅极彼此共同连接。N沟道MOS晶体管MN10和N沟道MOS晶体管MN11的栅极彼此共同连接。N沟道MOS晶体管MN10的漏极连接至电流镜电路CM1的输入端子(MP3的漏极)，其中所述的电流镜电路CM1用作N沟道差分对DN1有源负载。P沟道MOS晶体管MP10的漏极连接至电流镜电路CM2的输入端子(MN3的漏极)，其中所述的电流镜电路CM2用作P沟道差分对DP1的有源负载。此时，N沟道MOS晶体管MN10和P沟道MOS晶体管MP10的各自漏极相应于浮置恒流源II3的两个端子。除了浮置恒流源II3的部分外，图7中所示的电路与图5和6中所示的那些相同。因而，省略了其描述。

分析图7中所示的浮置恒流源II3。假设P沟道MOS晶体管MP10和P沟道MOS晶体管MP11的尺寸相同，并且N沟道MOS晶体管MN10和N沟道MOS晶体管MN11的尺寸相同。假设恒流源II6的电流值为I₆。不同于双极晶体管，在MOS晶体管的情况下，漏极电流和源极电流彼此相等。由此，恒流源II6的电流I₆变成N沟道MOS晶体管MN11和P沟道MOS晶体管MP11的所有漏极电流。就是说，N沟道MOS晶体管MN11和P沟道MOS晶体管MP11的漏极电流彼此相等。相似地，由于N沟道MOS晶体管MN10的源极连接至P沟道MOS晶体管MP10的源极，所以N沟道MOS晶体管MN10和P沟道MOS晶体管MP10各自的漏极电流彼此相等。将N沟道MOS晶体管MN11中的栅极和源极之间的电压V_GS(MN11)与P沟道MOS晶体管MP11中的栅极和源极之间的电压V_GS(MP11)之和施加在N沟道MOS晶体管MN10的栅极和P沟道MOS晶体管MP10的栅极之间。

V_GS(MN11)+V_GS(MP11)＝V_GS(MN10)+V_GS(MP10)    (6)

从上述描述可知，当计算N沟道MOS晶体管MN10的漏极电流I_D(MN10)和P沟道MOS晶体管MP10的漏极电流I_D(MP10)时，满足以下等式(7)。

$\sqrt{\frac{{2I}_6}{{\mathrm{\β}}_{\left(\mathrm{MN}11\right)}}}+\sqrt{\frac{{2I}_6}{{\mathrm{\β}}_{\left(\mathrm{MP}11\right)}}}=\sqrt{\frac{{2I}_{D\left(\mathrm{MN}10\right)}}{{\mathrm{\β}}_{\left(\mathrm{MN}10\right)}}}+\sqrt{\frac{{2I}_{D\left(\mathrm{MP}10\right)}}{{\mathrm{\β}}_{\left(\mathrm{MP}10\right)}}}---\left(7\right)$

其中，β_(xx)表示晶体管XX的β。

在等式(7)中，P沟道MOS晶体管MP10和P沟道MOS晶体管MP11的尺寸彼此相等，以及N沟道MOS晶体管MN10和N沟道MOS晶体管MN11的尺寸彼此相等。因而，满足以下等式。

β_(MN11)＝β_(MN10)，β_(MP11)＝β_(MP10)    (8)

同样，N沟道MOS晶体管MN10的漏极电流I_D(MN10)和P沟道MOS晶体管MP10的漏极电流I_D(MP10)彼此相等。于是，将这假设为I_D。从以上等式(7)和(8)可知，I_D＝I₆。

就是说，通过使用该电路，允许设计这样的浮置恒流源，在所述浮置恒流源中可以使用恒流源II6以自由地设定恒定电流值。在此，优选这样设定恒压源VN3，以使共同连接的N沟道MOS晶体管MN11的源极和P沟道MOS晶体管MP11的源极节点变为V_DD/2。然而，如果N沟道MOS晶体管MN11和P沟道MOS晶体管MP11处于五极管操作区，则可使用任一电位而没有任何问题。例如，甚至在VN3＝0的情况下，该操作也没有任何问题。

以该方式，在本发明的运算放大器中，由于使用了平衡式浮置恒流源，所以能防止由于元件特性的偏差而导致所产生的偏移电压。因而，本发明的运算放大器适合于需要低输出偏移电压和高精度的放大器，且这适合于LCD源极驱动器的输出放大器。

Claims (9)

1.一种运算放大器，包括：

输入级电路，其包括彼此互补的第一差分对和第二差分对；

第一电流镜电路，其与所述的第一差分对连接且配置成用作有源负载；

第二电流镜电路，其与所述的第二差分对连接且配置成用作有源负载；

输出级电路，其具有串联地连接在较高电源和较低电源之间的一对输出晶体管；

运算点设定电路，其配置成设定所述输出晶体管的运算点；以及

浮置恒流源，其连接在所述第一电流镜电路的输入端子和所述第二电流镜电路的输入端子之间，且配置成提供恒定电流，

其中所述的第一电流镜电路和所述的第二电流镜电路将所述输入级电路的输出与所述浮置恒流源的恒定电流相对应的电流相叠加，以提供给所述的运算点设定电路，并且

其中所述的运算点设定电路包括：

互补晶体管对；和

偏置设定电路，其配置为将偏置设定到所述互补晶体管对的每一个上，

从所述的第一电流镜电路流出的电流经由所述的互补晶体管对流入所述的第二电流镜电路中，以及

基于所述互补晶体管中的栅极-源极电压，通过流出的电流和所述偏置来设定所述输出晶体管的运算点。

2.根据权利要求1的运算放大器，其中所述的第一差分对包括第一N沟道MOS晶体管和第二N沟道MOS晶体管，它们的源极彼此共同连接，

所述第一N沟道MOS晶体管的栅极和所述第二N沟道MOS晶体管的栅极分别与各差分输入端子连接，

所述第一N沟道MOS晶体管的漏极与所述第一电流镜电路的输入端子连接，且所述第二N沟道MOS晶体管的漏极与所述第一电流镜电路的输出端子连接，

所述第二差分对包括第一P沟道MOS晶体管和第二P沟道MOS晶体管，它们的源极共同地连接，

所述第一P沟道MOS晶体管的栅极和所述第二P沟道MOS晶体管的栅极分别与所述的各差分输入端子连接，

所述的第一P沟道MOS晶体管的漏极与所述第二电流镜电路的输入端子连接，以及

所述的第二P沟道MOS晶体管的漏极与所述第二电流镜电路的输出端子连接。

3.根据权利要求1的运算放大器，其中所述的浮置恒流源包括：

P沟道MOS晶体管；

N沟道MOS晶体管；

第一恒压源，其配置为将偏置供给所述P沟道MOS晶体管的栅极；以及

第二恒压源，其配置为将偏置供给所述N沟道MOS晶体管的栅极，

连接所述P沟道MOS晶体管的源极和所述N沟道MOS晶体管的漏极，以形成所述浮置恒流源的各端子中的一个，以及

连接所述P沟道MOS晶体管的漏极和所述N沟道MOS晶体管的源极，以形成所述浮置恒流源的另一个端子。

4.根据权利要求3的运算放大器，其中所述的第一恒压源包括两个串联连接的P沟道MOS晶体管，以及

所述第二恒压源包括两个串联连接的N沟道MOS晶体管。

5.根据权利要求3的运算放大器，其中所述的第一恒压源包括：

第三P沟道MOS晶体管；

第四P沟道MOS晶体管；和第一恒流源；

它们串联连接在较高和较低电源线之间，

所述第二恒压源包括：

第三N沟道MOS晶体管；

第四N沟道MOS晶体管；和第二恒流源；

它们串联连接在较高和较低电源线之间，

所述第四P沟道MOS晶体管的源极与连接了所述第三P沟道MOS晶体管的栅极和漏极的节点相连接，且所述第一恒流源的各端子中的一个与连接了所述第四P沟道MOS晶体管的栅极和漏极的节点相连接，以及

所述第四N沟道MOS晶体管的源极与连接了所述第三N沟道MOS晶体管的栅极和漏极的节点相连接，且所述第二恒流源的各端子中的一个与连接了所述第四N沟道MOS晶体管的栅极和漏极的节点相连接。

6.根据权利要求1的运算放大器，其中所述的浮置恒流源包括：

第五和第六P沟道MOS晶体管，它们的栅极彼此连接；

第五和第六N沟道MOS晶体管，它们的栅极彼此连接；

第三恒压源；以及

第三恒流源；

所述的第三恒压源、所述的第六P沟道MOS晶体管、所述的第六N沟道MOS晶体管和所述的第三恒流源串联连接在该较高和较低电源线之间；

所述的第六P沟道MOS晶体管的漏极和栅极彼此连接，以及

所述的第六N沟道MOS晶体管的漏极和栅极彼此连接。

7.一种运算放大器，包括：

N沟道差分晶体管对，其与各输入端子连接；

P沟道差分晶体管对，其与该各输入端子连接；

第一电流镜电路，其设置在较高电源线和所述N沟道差分晶体管对之间，以具有与所述N沟道差分晶体管对的各差分输出连接的各输入和输出端子；

第二电流镜电路，其设置在较低电源线和所述P沟道差分晶体管对之间，以具有与所述P沟道差分晶体管对的各差分输出连接的各输入和输出端子；

浮置恒流源，其具有与所述第一电流镜电路的输入端子连接的一个端子，和与所述第二电流镜电路的输入端子连接的另一个端子；

P沟道MOS晶体管，其具有与所述第一电流镜电路的输出端子连接的源极、与第一恒压源连接的栅极、和与所述第二电流镜电路的输出端子连接的漏极；

N沟道MOS晶体管，其具有与所述第二电流镜电路的输出端子连接的源极、与第二恒压源连接的栅极、和与所述第一电流镜电路的输出端子连接的漏极；

输出级P沟道MOS晶体管，其连接在外部输出端子和该较高电源线之间，并且具有与所述第一电流镜电路的输出端子连接的栅极；以及

输出级N沟道MOS晶体管，其连接在该外部输出端子和该较低电源线之间，并且具有与所述第二电流镜电路的输出端子连接的栅极。

8.根据权利要求7的运算放大器，其中所述的浮置恒流源包括：

第一恒压源，其与该较高电源线连接；

第二恒压源，其与该较低电源线连接；

P沟道MOS晶体管，其具有与所述第一电流镜电路的输入端子连接的源极、与所述第一恒压源连接的栅极、和与所述第二电流镜电路的输入端子连接的漏极；以及

N沟道MOS晶体管，其具有与所述第二恒压源连接的栅极、与所述第二电流镜电路的输入端子连接的源极、和与所述第一电流镜电路的输入端子连接的漏极。

9.根据权利要求7的运算放大器，其中所述的浮置恒流源包括：

第一N沟道MOS晶体管，其具有共同连接的栅极和漏极；

第一P沟道MOS晶体管，其具有与所述第一N沟道MOS晶体管的源极连接的源极、和共同连接的栅极和漏极；

第二N沟道MOS晶体管，其具有与所述第一N沟道MOS晶体管的栅极连接的栅极、和与所述第一电流镜电路的输入端子连接的漏极；

第二P沟道MOS晶体管，其具有与所述第一P沟道MOS晶体管的栅极连接的栅极、与所述第二电流镜电路的输入端子连接的漏极、和与所述第二N沟道MOS晶体管的源极连接的源极；

恒流源，其连接在该较高电源线与所述第一N沟道MOS晶体管的栅极和漏极之间；以及

恒压源，其与所述第一P沟道MOS晶体管的栅极和漏极连接。

Images