CN216774725U - 用于输入级的差分对和运算放大器 - Google Patents

Abstract

本公开涉及用于输入级的差分对和运算放大器。在实施例中，用于输入级的差分对包括：两个并联的相同分支，每个分支包括串联布置的第一MOS晶体管和第二MOS晶体管，其中第一晶体管和第二晶体管具有相同类型的沟道，并且其中第一晶体管和第二晶体管中的每个晶体管均具有耦合到差分对的相同对应输入的栅极；以及电路，被配置为向每个第一晶体管施加第一晶体管的源机与沟道形成区域之间的电位差。

Description

用于输入级的差分对和运算放大器

相关申请的交叉引用

本申请要求于2020年9月7日提交的法国专利申请No.2009059的权益，该申请于此通过引用并入文本。

技术领域

本公开总体上涉及运算放大器，并且更具体地涉及用于输入级的差分对和运算放大器。

背景技术

运算放大器目前被用于电子设备或电路中。运算放大器通常包括输入级、一个或多个增益级、输出级，以及可能的一个或多个中间级。

这里特别考虑了具有输入级的运算放大器，其输入级包括至少一个 CMOS(“互补金属氧化物半导体”)技术的差分对，例如，轨至轨运算放大器，其输入级包括P沟道MOS晶体管或PMOS晶体管的差分对，与N沟道MOS晶体管或NMOS晶体管的差分对并联。

这种已知运算放大器的差分对具有不理想的输入偏移。

实用新型内容

需要克服已知运算放大器的全部或部分缺点，并且特别是用于运算放大器输入级的已知差分对的缺点。具体地，期望使差分对适合用于运算放大器的输入级，其输入偏移不随差分对的输入之间的共模值 (common-mode value)变化。

因此，实施例克服了已知运算放大器的全部或部分缺点。

例如，实施例克服了已知运算放大器输入级的全部或部分缺点。

例如，实施例克服了适合用于运算放大器的输入级的已知差分对的全部或部分缺点。

例如，实施例提供了一种能够用于运算放大器输入级的差分对，其具有的输入偏移与施加在差分对的输入之间的共模值无关。

一个实施例提供了一种用于输入级的差分对，包括：两个并联的相同分支，每个分支包括串联布置的第一MOS晶体管和第二MOS晶体管，其中所述第一晶体管和所述第二晶体管具有相同类型的沟道，而且其中所述第一晶体管和所述第二晶体管中的每个晶体管均具有耦合到所述差分对的相同对应输入的栅极；以及电路，被配置为向每个所述第一晶体管施加所述第一晶体管的源极与沟道形成区域之间的电势差。

在某些实施例中，每个第一晶体管的尺寸比是每个第二晶体管的尺寸比的X倍。

在某些实施例中，X在4至10的范围内。

在某些实施例中，X在5至6的范围内。

在某些实施例中，所述电势差被配置为以绝对值增加所述第一晶体管的导通阈值。

在某些实施例中，所述电势差被配置为使所述第一晶体管处于饱和状态。

在某些实施例中，所述电势差被配置为使每个第一晶体管的漏-源电压的绝对值大于所述第一晶体管的栅-源电压的绝对值减去所述第一晶体管的所述导通阈值的绝对值。

在某些实施例中，其中每个分支中的所述第一晶体管具有与所述分支的第一端耦合的源极，其中每个分支中的所述第二晶体管具有通过所述分支的有源负载耦合到所述分支的第二端的漏极，其中所述分支的所述第一端通过电流源耦合到第一节点，所述第一节点被配置为处于第一直流电压，以及其中所述分支的所述第二端耦合到第二节点，所述第二节点被配置为处于第二直流电压。

在某些实施例中，所述第一直流电压是Vdd，并且所述第二直流电压是GND。

在某些实施例中，所述第一直流电压是GND，并且所述第二直流电压是Vdd。

在某些实施例中，其中所述有源负载包括与第三MOS晶体管串联的电阻器，所述第三MOS晶体管具有的沟道的类型与所述第一晶体管和所述第二晶体管的沟道的类型相反，其中所述电阻器被耦合到所述分支的所述第二端，并且所述第三晶体管的漏极被耦合到所述分支的所述第二晶体管的漏极，所述第三晶体管是第四MOS晶体管的镜像，并且所述第三晶体管和所述第四晶体管是相同的。

在某些实施例中，所述电流源包括电流源MOS晶体管，所述电流源MOS晶体管具有的沟道的类型与所述第一晶体管和所述第二晶体管的沟道的类型相同，所述电流源MOS晶体管具有栅极，所述电流源MOS 晶体管的所述栅极被配置为处于偏置电势。

在某些实施例中，所述电路包括：电路MOS晶体管，所述电路MOS 晶体管具有的沟道的类型与所述第一晶体管和所述第二晶体管的沟道的类型相同，其中所述电路MOS晶体管具有耦合至所述第一节点的源极和连接至每个所述第一晶体管的沟道形成区域的漏极，以及其中所述电路MOS晶体管的所述漏极通过电阻器进一步耦合至每个所述第一晶体管的所述源极。

在某些实施例中，在每个分支中，所述第二晶体管包括连接至所述第一晶体管的漏极的导电端子，以及形成所述差分对的输出的导电端子。

在某些实施例中，连接至所述漏极的所述导电端子是源极。

还提供了一种运算放大器，包括：包括根据本公开所述的第一差分对的所述输入级。

在某些实施例中，所述第一差分对的所述第一晶体管和所述第二晶体管具有P沟道。

在某些实施例中，所述输入级进一步包括与所述第一差分对并联连接的第二差分对，所述第二差分对与所述第一差分对的结构相同，其中所述第二差分对的第一晶体管和第二晶体管具有N沟道，并且其中所述运算放大器是轨至轨型放大器。

在某些实施例中，在所述第一差分对的每个分支中，所述第二晶体管包括连接至所述第一晶体管的漏极的导电端子、以及形成所述差分对的输出的导电端子，并且其中所述差分对具有的输出被耦合到对应的折叠共源共栅级。

在某些实施例中，连接至所述第一晶体管的漏极的所述导电端子是源极。

附图介绍

上述以及其他特点和优点，将在下面参照附图，以说明而非限制的方式对具体实施例进行详细描述，其中：

图1示意性地示出了运算放大器的输入级的差分对的示例。

图2示意性地示出了运算放大器的输入级的差分对的实施例。

图3示出了对于图2的差分对和图1类型的差分对的示例，输入偏移量作为输入共模的函数而变化的示例。

图4示意性地示出了运算放大器的输入级的差分对的另一实施例；以及

图5示意性地以图块的形式示出了运算放大器输入级的实施例。

具体实施方式

在各图中，类似的特征已被指定为类似的参考文献。具体地，各实施例中共同的结构和/或功能特征可能具有相同的参考文献，并可能具有相同的结构、尺寸和材料特性。

为了清楚起见，只详细说明和描述了对理解本文所述实施例有用的步骤和要素。具体地，运算放大器的输入级和运算放大器的其他级(中间级、增益级和输出级)没有详细说明，这些都是本领域技术人员已知的。

除非另有说明，当提到两个元件连接在一起时，这意味着直接连接，没有除导体以外的任何中间元件，而当提到两个元件耦合在一起时，这意味着这两个元件可以连接，或者它们可以通过一个或多个其他元件耦合。

在以下公开内容中，除非另有规定，当提及绝对位置限定词，如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等，或提及相对位置限定词，如术语“以上”、“以下”、“更高”、“更低”等，或提及方向限定词，如“水平”、“垂直”等，均是指图中所示方向。

除非另有规定，否则“约”、“大约”、“基本上”和“近似于”的表达方式表示在10％以内，优选地在5％以内。

图1示意性地示出了运算放大器的输入级IN的差分对100的示例。在图1中，只示出了运算放大器的输入级IN的一部分和增益级G的示例的一部分。

差分对100包括两个相同的分支101和102，并联连接在应用直流电位Vcc的节点或轨道104和应用直流电位GND的节点或轨道106之间。电位Vdd是运算放大器的电源电位。电位Vdd是正的，并参考运算放大器的另一电源电位，或参考电位，这里是电位GND。

每个分支101、102包括一个P沟道MOS或PMOS晶体管T1。每个分支101、102的晶体管T1的源极连接到分支的第一端，其漏极通过有源负载108(在本例中为电流源)耦合到分支的第二端，其栅极连接到差分对100的相应输入in_n或in_p，或者说，输入级IN。在图1的示例中，分支101的晶体管T1的栅极连接到输入in_n，分支102的晶体管T1的栅极连接到输入in_p。

分支101和102的第一端是相互连接的，或者说，是混在一起的。分支101和102的第一端通过同一电流源110进一步耦合到节点104，该电流源被配置为提供偏置电流I0。此外，每个分支101、102的第二端与节点106相连。

每个分支101、102的晶体管T1的漏极形成差分对100的对应输出端out_n或out_p，或者换句话说，输入级IN的输出端。在图1的示例中，分支101的晶体管T1的漏极形成输出端out_n，分支102的晶体管 T1的漏极形成输出端out_p。

在图1的示例中，连接在输入级IN之后的增益级G包括折叠共源共栅电路111，电路111具有连接到输出out_n的输入和连接到输出out_p 的输入。

更具体地说，在图1的示例中，电路111包括两个相同的电路112 和114。每个电路112、114包括MOS晶体管T2，其沟道类型与晶体管 T1相反，即，在本示例中具有N沟道。电路112、114的晶体管T2的源极分别形成了电路111的输入端，该输入端分别与级IN的输出端out_n 和out_p耦合。每个电路112、114进一步包括用于控制其晶体管T2的电路116，这里示意性地示出为运算放大器。每个电路116被配置为向它所控制的晶体管T2的栅极提供控制电位，以便在稳定状态下，电位 Vref(例如正电位且参考地线GND)被施加到级IN的对应输出out_n或 out_p。因此，每个电路116包括与对应的输出out_n或out_p耦合的输入、与电位Vref耦合的输入、以及与它控制的晶体管T2的栅极耦合的输出。每个电路116由运算放大器实现，例如具有接收电位Vref的非反相输入的运算放大器、以及与对应的输出out_n或out_p耦合(优选为连接)的反相输入。

图1中部分表示的运算放大器是轨至轨类型的情况，在此当作示例。在这种情况下，虽然没有显示，级IN包括附加的差分对与差分对100 并联连接。该附加的差分对是对差分对100的补充。具体地，互补差分对的晶体管T1是N沟道型的。

在本示例中，差分对100被配置为在共模输入值范围内工作，例如，从-200mV到Vdd-1.5V的范围值。因此，每个晶体管T1的漏源电压在绝对值范围内，从Vdd-1.5+Vgs-Vref到本例中的-0.2+Vgs-Vref，Vgs 是晶体管的栅-源电压的绝对值，并且Vref例如等于0.3V。因此，每个晶体管T1的漏-源电压随着输入in_n和in_p的共模值而变化。

本发明人观察到，差分对100的输入偏移随晶体管T1的漏源电压变化，从而随差分对100的共模输入值变化，这是不理想的。

因此，本发明人提供了使晶体管T1的漏-源电压恒定，同时确保后者工作在饱和状态。为此，本发明人提供了将每个晶体管T1置于共源共栅，或者换句话说，通过将共源共栅组装的晶体管的栅极互连，与具有相同类型但尺寸较小的通道的MOS晶体管串联。因此，每个晶体管T1的漏源电压是恒定的，并由晶体管T1的栅-源电压和与之共源共栅组装的晶体管的栅-源电压设置。此外，为了确保每个晶体管T1保持饱和状态，或者换句话说，在提供差分对操作的整个共模输入值范围内保持饱和，本发明人为每个晶体管T1提供了在晶体管T1的源极和沟道形成或主体区域之间施加一个非零电压，该电压被配置为增加晶体管T1的绝对值，从而在晶体管T1工作于饱和状态时增加其栅极源电压。在所提供的解决方案中，晶体管T1确保了放大功能，从而决定了差分对的输入偏移，共源共栅组装的晶体管被用来保持晶体管T1的漏-源电压恒定。

图2示意性地示出了这种差分对200的实施例，差分对200适合用于运算放大器(例如，轨至轨放大器)的输入级。

差分对200包括两个相同的分支201和202，相互并联连接。

每个分支201、202包括具有P型沟道的MOS晶体管(或PMOS晶体管)T1以及具有P型沟道的MOS晶体管T3。

在每个分支201、202中，晶体管T1和T3是共源共栅组装的。换句话说，晶体管T3的源极或第一导电端子被连接至晶体管T1的漏极。

进一步，在每个分支201、202中，晶体管T1和T3具有的栅极相互连接并耦合，优选地连接到差分对200的对应输入in_n或in_p。在图 2的示例中，201支路的晶体管T1和T3的栅极被耦合，优选地连接到差分对200的输入in_n，202支路的晶体管T1和T3的栅极被耦合，优选地连接到差分对200的输入in_p。

因此，在每个分支201、202中，晶体管T1的漏-源电压等于晶体管 T1的门-源电压减去晶体管T3的栅-源电压。该漏-源电压因此是恒定的，因为在修改共源共栅组装的晶体管T1和T3的栅极电位时，晶体管T1 的栅-源电压的修改被晶体管T3的栅-源电压的修改所抵消。

作为一个示例，在每个分支201、202中，晶体管T3的漏极或第二导电端子形成或对应于差分对200的输出out_n或out_p。在图2的示例中，分支201的晶体管T3的漏极形成输出端out_n，分支202的晶体管 T3的漏极形成输出端out_p。虽然这在图2中没有说明，但当差分对200 在运算放大器的输入级中实现时，差分对200的每个输出out_p、out_n 被耦合，最好连接到增益级的对应输入。例如，输出out_n和out_p连接到折叠共源共栅电路的相应输入端，优选地与图1有关的电路111。

差分对200进一步包括一个电路204(在图2中用虚线划定)。电路204被配置为对每个晶体管T1施加晶体管源极和晶体管T1的本体区域之间的非零电压。换句话说，电路204被配置为对每个晶体管T1施加一个非零的源极-本体电压。

根据实施例，源极-本体电压被配置为在绝对值上增加晶体管T1的开启阈值，而在通常情况下，每个晶体管T1的本体区被连接至该晶体管T1的源极，如图1中的情况。这使得当差分对200的晶体管T1工作在饱和状态时，能够增加它们的栅极-源极电压，从而增加这些晶体管 T1的漏极-源极电压。

更特别的是，根据实施例，该源-体电压被配置为使晶体管T1在提供给差分对200工作的整个共模输入值范围内保持饱和。

因此，根据实施例，该源-体电压被配置为使每个晶体管T1的漏极- 源极电压的绝对值大于晶体管T1的栅极-源极电压的绝对值减去该晶体管T1的开启阈值的绝对值，在提供给差分对200用于操作的整个共模输入值范围内。

根据实施例，每个晶体管T1的尺寸比比每个晶体管T3的尺寸比大 X倍。优选地，因子X小于或等于10，更优选地仍然小于或等于6，以便晶体管T3的栅极-源极电压不会太高。事实上，晶体管T3的栅极-源极电压越高，施加在晶体管T1上的源极-本体电压就越高，以提供晶体管T1在饱和状态下的操作。此外，优选地，因子X大于4，或甚至是5。事实上，因子X越低，晶体管T3的杂散电容就越高，这是不理想的。特别地，晶体管T3的输入电容越高，包括作为输入级的一对200的运算放大器的输入电容就越大，而优选地运算放大器的输入电容尽可能地低。

在图2中，每个分支201、202的晶体管T1有其源头耦合，优选地连接到分支的第一端206。分支201和202的两端206在此被混淆。此外，分支201和202的晶体管T3所具有的漏极通过所述分支的有源负载210分别耦合到分支的第二端208和209。

在该实施例中，晶体管T1和T3具有P沟道，分支201和202的第一端206通过电流源214耦合到轨道或节点212，节点212被配置为接收直流电源电位Vdd。电流源214提供恒定的电流I0'。

此外，在晶体管T1和T3具有P沟道的这个实施例中，分支201和 202的第二端208和209被耦合，优选地连接到被配置为接收直流参考电位GND的轨道或节点216。电位Vdd是正的，并参考电位GND。当差分对200在运算放大器的输入级中实现时，后者最好用电位Vdd和GND之间的差来供应。

根据实施模式的示例，电流源214是P沟道MOS晶体管，其源极被耦合，优选地连接到轨道212；其漏极被耦合，优选地连接到分支201 和202的端206，并且其栅极接收偏置电势Vb。

根据实施例，每个分支201、202的负载210包括与N沟道MOS晶体管T4串联的电阻器R1。分支201、202的电阻器R1分别在所述分支的端208、209的一侧，分别与所述分支的端208、209耦合，例如连接。两个分支201和202的晶体管T4被组装成同一晶体管T5的镜像，即晶体管T5的漏极和栅极连接在一起并与晶体管T4的栅极连接。

更确切地说，在图2的示例中，分支201、202的电阻器R1分别包括与分支的端208、209耦合，优选地，连接。分支201、202的电阻器 R1分别包括第二端子，优选地连接至该分支的晶体管T4的源极。在每个分支201、202中，该分支的晶体管T4的漏极与该分支的晶体管T3的漏极耦合，优选地连接。

进一步，在图2的示例中，与晶体管T4类似，晶体管T5的源极通过电阻器R2耦合到节点216，晶体管T5例如与晶体管T4相同，并且电阻器R2例如与电阻器R1相同。晶体管T5的漏极例如被电流源218 耦合到节点212，提供恒定的电流I0"，例如，等于电流I0'。作为示例，电流源218是P沟道MOS晶体管，其源头耦合、优选地连接到轨道212；其漏极耦合，优选地连接到晶体管T5的漏极，并且其栅极接收直流偏置电势Vb'。优选地，晶体管218和214是相同的，并且电位Vb和Vb' 是相同的。

根据实施例，电路204包括P沟道MOS晶体管T6，其源极耦合，优选地连接到节点212，其漏极连接到每个晶体管T1的本体区域，并且其栅极接收直流偏置电势Vb”。电路204进一步包括电阻器R3，将晶体管T6的漏极与每个晶体管T1的源极耦合。例如，电阻器R3的第一端子连接到晶体管T6的漏极，电阻器R3的第二端子连接到晶体管T1的本体区域。晶体管T6形成电流源，被配置为提供流经电阻器R3的电流，电阻器R3的两端之间的压降决定了晶体管T1的源极-本体电压。优选地，由晶体管T6提供的电流与由电流源214提供的电流I0'相比可以忽略不计，例如，至少小10倍，优选地至少小20倍，更优选地至少小30 倍。

优选地，晶体管T6和214的栅极连接在一起，然后电位Vb”与电位 Vb相同。在这种情况下，晶体管T6的尺寸比晶体管214的尺寸至少小 10倍，优选地至少小20倍，更优选地至少小30倍。

作为示例，当差分对在轨至轨运算放大器中实现并被提供为在从 -200mV到Vdd-1.5V的共模输入值范围内工作时，晶体管T1的源极-本体电压可以被选择为使晶体管T1的漏极-源极电压等于150mV。

对于上段的示例，本发明人观察到，在整个共模输入值范围内，输入偏移值最多变化2μV，而对于具有与差分对200相同的晶体管T1的差分对100(图1)，在这个相同的共模输入值范围内输入偏移值至少变化 200μV。

差分对200可用于轨至轨运算放大器的输入级，但也可用于非轨至轨类型的运算放大器。

根据实施例，差分对200在轨至轨运算放大器的输入级中实现，输入级进一步包括另一个带有N沟道MOS晶体管的差分对，与差分对200 并联连接在节点212和216之间。本领域的技术人员知道如何用N沟道晶体管形成这样的差分对。

图3通过曲线301、302和303示出了输入偏移量Vio(微伏)作为输入共模Vicm值(伏)的函数的示例，用于差分对200(曲线301)和与图1有关的类型的差分对的示例(曲线302和303)的变化。

在轨至轨运算放大器中实现、并且企图在输入共模Vicm值从-200 mV到Vdd-1.5V的范围内工作(Vdd等于5V)的差分对这里视作一个示例。对于差分对200，例如选择晶体管T1的源极-本体电压，使晶体管T1的漏极-源极电压等于150mV。

如差分对200的曲线301所示，在整个考虑的输入共模Vicm值的范围内，输入偏移Vio是恒定的，为正或负2μV。

另一方面，如曲线302和303所示，在图1所述类型的差分对中，输入偏移Vio在整个考虑的输入共模Vicm值范围内的变化范围为几百微伏。

到目前为止，已经描述了一个带有P沟道MOS晶体管T1的差分对 200。本发明人提供的降低差分对在共模输入值范围内的输入偏移量变化的解决方案，差分对被提供用于工作，也可以在具有N沟道MOS晶体管T1的差分对中实现，现在将进行描述。

图4示意性地示出了适于在运算放大器的输入级中使用的差分对 300的另一实施例，例如，轨至轨运算放大器。

更具体地说，图4的差分对300与图2的差分对相似，不同之处在于：

P沟道晶体管，具体为放大差分模式的晶体管T1，被替换成N沟道晶体管；

N沟道晶体管被替换为P沟道晶体管；

接收相应电位GND和Vdd的轨道216和212被交换；以及

电位Vb、Vb'和Vb"相应地被调整。

当表示在图4中，接收相应电位GND和Vdd的轨道216和212相对于已经描述的图2进行交换时，这意味着当元件或端子耦合或连接到图2中的两个轨道216和212之一时，该元件或该端子分别连接或连接到图4中的两个轨道216和212的另一个。例如，分支201和202的第二端208和209与图2中接收电位GND的轨道216耦合，优选地连接，而它们与图4中接收电位Vdd的轨道212耦合，优选地连接。

其余的，与图2相关的对差分对200的描述适用于图4的差分对 300，不同的是，轨道212和216被交换，这尤其意味着，在图4中，差分对300的分支201和202的端206在电位GND处耦合到轨道216，而差分对300的各分支201和202的端208和209在电位Vdd处耦合到轨道212。

此外，与图2的差分对200的情况类似，差分对300的输出out_n 和out_p可以连接到折叠共源共栅电路，例如，折叠共源共栅电路，它与电路111(图1)的不同之处在于它接收的电位Vref的值和它的晶体管T2具有P沟道。

图5以图块的形式示意了运算放大器的输入级IN'的实施例，特别地轨至轨放大器的实施例。

输入级IN'包括以块的形式显示的差分对200。差分对200连接在轨道212和216之间，如图2所示。差分对200的输入in_n、in_p被分别耦合、优选地连接到IN'级的输入IN_n、IN_p，输入IN_n和IN_p分别对应于运算放大器的倒相和非倒相输入。差分对200的输出out_n和 out_p形成级IN'的相应输出OUT_n1和OUT_p1。

根据实施例，输入级IN'进一步包括以块状形式显示的差分对300。差分对300连接在轨道212和216之间，如图4所示。差分对300的输入in_n、in_p被分别耦合，优选地连接到级IN'的输入IN_n、IN_p。差分对300的输出out_n和out_p形成阶段IN'的相应输出OUT_n2和OUT_p2。

因此，阶段IN'包括两个输入IN_n和IN_p以及四个输出OUT_n1、 OUT_n2、OUT_p1和OUT_p2。通过在放大器的中间级(未示出)一级处将差分对200的输出OUT_n1或OUT_p1与差分对300的输出OUT_n2 和OUT_p2相结合，放大器就实现了轨至轨操作。

在另一未说明的实施例中，由N沟道晶体管T1组成的差分对300 被替换为由N沟道MOS晶体管组成的普通差分对。然后可以提供校准由N沟道MOS晶体管组成的差分对的步骤，以确保在使用差分对200 的输出的共模输入值范围，和使用由N沟道MOS晶体管组成的差分对的输出的共模输入值范围之间输入偏移的连续性。

由P沟道MOS晶体管组成的差分对的输出与由N沟道MOS晶体管组成的差分对的输出并联在由P沟道MOS晶体管组成的差分对上的组合是本领域技术人员已知的，在差分对200与差分对300并联或与由N 沟道MOS晶体管组成的通常差分对并联的情况下能够实现这种组合。

进一步地，尽管这在图5中没有示出，但优选地，在被组合到中间级的水平处之前，其实现在本领域技术人员的能力范围内，输出 OUT_n1、OUT_n2、OUT_p1和OUT_p2各自被送到增益级，例如，送到该增益级的各自电路，每个电路例如是折叠共源共栅电路，优选地是折叠共源共栅电路，例如与图1有关的描述。在差分对300的输出OUT_n2 和OUT_p2各自提供给与图1有关的类型的折叠共源共栅电路的情况下，电位Vref被适配为例如等于Vdd-0.3V，这些电路的晶体管T2具有 N沟道而不是P沟道。

各种实施例和变体已经被描述。本领域技术人员应理解，这些不同的实施例和变体的某些特征可以结合起来，也会出现其他变体。

最后，所描述的实施例和变体的实际实施是在本领域技术人员的能力范围内，基于上文给出的功能指示。具体地，在本领域技术人员的能力范围内，可以将差分对200和/或差分对300与不同于本文所述的折叠共源共栅电路，或甚至与非折叠共源共栅电路的增益电路相关联。

Claims (20)

1.一种用于输入级的差分对，其特征在于，包括：

两个并联的相同分支，每个分支包括串联布置的第一晶体管和第二晶体管，其中所述第一晶体管和所述第二晶体管具有相同类型的沟道，而且其中所述第一晶体管和所述第二晶体管中的每个晶体管均具有耦合到所述差分对的相同对应输入的栅极；以及

电路，被配置为向每个所述第一晶体管施加所述第一晶体管的源极与沟道形成区域之间的电势差。

2.根据权利要求1所述的差分对，其特征在于，每个第一晶体管的尺寸比是每个第二晶体管的尺寸比的X倍。

3.根据权利要求2所述的差分对，其特征在于，X在4至10的范围内。

4.根据权利要求3所述的差分对，其特征在于，X在5至6的范围内。

5.根据权利要求1所述的差分对，其特征在于，所述电势差被配置为以绝对值增加所述第一晶体管的导通阈值。

6.根据权利要求5所述的差分对，其特征在于，所述电势差被配置为使所述第一晶体管处于饱和状态。

7.根据权利要求5所述的差分对，其特征在于，所述电势差被配置为使每个第一晶体管的漏-源电压的绝对值大于所述第一晶体管的栅-源电压的绝对值减去所述第一晶体管的所述导通阈值的绝对值。

8.根据权利要求1所述的差分对，其特征在于，

其中每个分支中的所述第一晶体管具有与所述分支的第一端耦合的源极，

其中每个分支中的所述第二晶体管具有通过所述分支的有源负载耦合到所述分支的第二端的漏极，

其中所述分支的所述第一端通过电流源耦合到第一节点，所述第一节点被配置为处于第一直流电压，以及

其中所述分支的所述第二端耦合到第二节点，所述第二节点被配置为处于第二直流电压。

9.根据权利要求8所述的差分对，其特征在于，所述第一直流电压是Vdd，并且所述第二直流电压是GND。

10.根据权利要求8所述的差分对，其特征在于，所述第一直流电压是GND，并且所述第二直流电压是Vdd。

11.根据权利要求8所述的差分对，其特征在于，

其中所述有源负载包括与第三晶体管串联的电阻器，所述第三晶体管具有的沟道的类型与所述第一晶体管和所述第二晶体管的沟道的类型相反，

其中所述电阻器被耦合到所述分支的所述第二端，并且所述第三晶体管的漏极被耦合到所述分支的所述第二晶体管的漏极，所述第三晶体管是第四晶体管的镜像，并且所述第三晶体管和所述第四晶体管是相同的。

12.根据权利要求11所述的差分对，其特征在于，所述电流源包括电流源MOS晶体管，所述电流源MOS晶体管具有的沟道的类型与所述第一晶体管和所述第二晶体管的沟道的类型相同，所述电流源MOS晶体管具有栅极，所述电流源MOS晶体管的所述栅极被配置为处于偏置电势。

13.根据权利要求8所述的差分对，其特征在于，所述电路包括：

电路MOS晶体管，所述电路MOS晶体管具有的沟道的类型与所述第一晶体管和所述第二晶体管的沟道的类型相同，其中所述电路MOS晶体管具有耦合至所述第一节点的源极和连接至每个所述第一晶体管的沟道形成区域的漏极，以及其中所述电路MOS晶体管的所述漏极通过电阻器进一步耦合至每个所述第一晶体管的所述源极。

14.根据权利要求1所述的差分对，其特征在于，在每个分支中，所述第二晶体管包括连接至所述第一晶体管的漏极的导电端子，以及形成所述差分对的输出的导电端子。

15.根据权利要求14所述的差分对，其特征在于，连接至所述漏极的所述导电端子是源极。

16.一种运算放大器，其特征在于，包括：

包括根据权利要求1所述的第一差分对的所述输入级。

17.根据权利要求16所述的运算放大器，其特征在于，所述第一差分对的所述第一晶体管和所述第二晶体管具有P沟道。

18.根据权利要求17所述的运算放大器，其特征在于，所述输入级进一步包括与所述第一差分对并联连接的第二差分对，所述第二差分对与所述第一差分对的结构相同，其中所述第二差分对的第一晶体管和第二晶体管具有N沟道，并且其中所述运算放大器是轨至轨型放大器。

19.根据权利要求16所述的运算放大器，其特征在于，在所述第一差分对的每个分支中，所述第二晶体管包括连接至所述第一晶体管的漏极的导电端子、以及形成所述差分对的输出的导电端子，并且其中所述差分对具有的输出被耦合到对应的折叠共源共栅级。

20.根据权利要求19所述的运算放大器，其特征在于，连接至所述第一晶体管的漏极的所述导电端子是源极。

Images