JP2020136902A - 半導体装置及びメモリシステム - Google Patents

半導体装置及びメモリシステム Download PDF

Info

Publication number
JP2020136902A
JP2020136902A JP2019027851A JP2019027851A JP2020136902A JP 2020136902 A JP2020136902 A JP 2020136902A JP 2019027851 A JP2019027851 A JP 2019027851A JP 2019027851 A JP2019027851 A JP 2019027851A JP 2020136902 A JP2020136902 A JP 2020136902A
Authority
JP
Japan
Prior art keywords
transistor
circuit
signal
differential amplifier
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019027851A
Other languages
English (en)
Inventor
陽平 安田
Yohei Yasuda
陽平 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019027851A priority Critical patent/JP2020136902A/ja
Priority to TW108124436A priority patent/TWI702609B/zh
Priority to TW109124158A priority patent/TWI794622B/zh
Priority to CN201910729612.7A priority patent/CN111583978B/zh
Priority to US16/557,019 priority patent/US10819295B2/en
Publication of JP2020136902A publication Critical patent/JP2020136902A/ja
Priority to US17/022,386 priority patent/US11152902B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45264—Complementary cross coupled types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

【課題】差動増幅回路の動作を高速化できる半導体装置及びメモリシステムを提供する。【解決手段】半導体装置１において、差動増幅回路１０を、トランジスタＴｒ１とトランジスタＴｒ２のゲート及びドレインがクロスカップル接続された負荷回路１２と、トランジスタＴｒ６及びＴｒ７から構成されるアシスト回路ＡＳ１とを組み合わせることにより、ダイオード接続されたトランジスタを用いる必要がなくなるため、内部ノードＮ１の信号振幅を適切化でき、差動増幅回路１０のゲインを増加できるので、差動増幅回路１０の動作を高速化できる。【選択図】図１

Description

本実施形態は、半導体装置及びメモリシステムに関する。
差動対を構成する一対のトランジスタで入力信号及び参照信号をそれぞれ受ける差動増幅回路を含む半導体装置では、電源電圧を用いて入力信号及び参照信号の差分を増幅して出力信号を生成する。このとき、差動増幅回路の動作を高速化することが望まれる。
米国特許第９６３４６２９号明細書 米国特許第９５７１１０１号明細書
一つの実施形態は、差動増幅回路の動作を高速化できる半導体装置及びメモリシステムを提供することを目的とする。
一つの実施形態によれば、第１の差動増幅回路を有する半導体装置が提供される。第１の差動増幅回路は、第１のトランジスタと第２のトランジスタと第３のトランジスタと第４のトランジスタと第５のトランジスタと第６のトランジスタとを有する。第２のトランジスタは、第１のトランジスタに対してゲート及びドレイン側が接続されている。第３のトランジスタは、第１のトランジスタを介して又は第１のトランジスタを介さずにダイオード接続されている。第４のトランジスタは、第２のトランジスタを介して又は第２のトランジスタを介さずにダイオード接続されている。第５のトランジスタは、第３のトランジスタと第１のカレントミラー回路を構成する。第６のトランジスタは、第１のトランジスタのドレイン側に対して第３のトランジスタと並列に接続されている。第６のトランジスタは、第５のトランジスタと第２のカレントミラー回路を構成する。
図１は、第１の実施形態にかかる半導体装置の構成を示す回路図である。 図２は、第１の実施形態にかかる半導体装置の動作を示す波形図である。 図３は、第１の実施形態の変形例にかかる半導体装置の構成を示す回路図である。 図４は、第２の実施形態にかかる半導体装置の構成を示す回路図である。 図５は、第２の実施形態にかかる半導体装置の動作を示す波形図である。 図６は、第３の実施形態にかかる半導体装置の構成を示す回路図である。 図７は、第４の実施形態にかかる半導体装置の構成を示す回路図である。 図８は、第５の実施形態にかかる半導体装置の構成を示す回路図である。 図９は、第６の実施形態にかかる半導体装置の構成を示す回路図である。 図１０は、第７の実施形態にかかる半導体装置の構成を示す回路図である。 図１１は、第８の実施形態にかかる半導体装置の構成を示す回路図である。 図１２は、第９の実施形態にかかる半導体装置の構成を示す回路図である。 図１３は、第１０の実施形態にかかる半導体装置の構成を示す回路図である。 図１４は、第１１の実施形態にかかる半導体装置の構成を示す回路図である。 図１５は、第１２の実施形態にかかる半導体装置の構成を示す回路図である。 図１６は、第１の実施形態〜第１２の実施形態及びその変形例にかかる半導体装置を適用可能なメモリシステムの構成を示すブロック図である。
以下に添付図面を参照して、実施形態にかかる半導体装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
（第１の実施形態）
第１の実施形態にかかる半導体装置は、差動増幅回路を含む。差動増幅回路は、差動対を構成する一対のトランジスタで入力信号及び参照信号をそれぞれ受ける。差動増幅回路は、電源電圧を用いて入力信号及び参照信号の差分を増幅して出力信号を生成する。差動増幅回路を含む半導体装置が、半導体メモリの高速インターフェースにおけるレシーバとして用いられることがある。このとき、差動増幅回路の動作を高速化することが望まれる。
例えば、差動増幅回路において、ゲート及びドレインがクロスカップル接続された２つのトランジスタのそれぞれに並列にダイオード接続のトランジスタ（ダイオード負荷）が接続された回路（クロスカップル回路）により、出力側の２つのノードの振幅を抑制できる。この構成により、高速動作時でも出力側の２つのノードにおいて周期内に充放電を完了でき、ＩＳＩ（Ｉｎｔｅｒ Ｓｙｍｂｏｌ Ｉｎｔｅｒｆｅｒｅｎｃｅ）を抑制でき、波形におけるＶａｌｉｄ Ｗｉｎｄｏｗの劣化を小さくすることができる。
また、差動増幅回路において、ダイオード接続のトランジスタと入力信号をゲートで受けるトランジスタとが縦積みされた構成のそれぞれに並列にダイオード接続のトランジスタ（ダイオード負荷）が接続されたアシスト回路が入力信号側と参照信号側とにそれぞれ設けられることがある。これらのアシスト回路により、入力信号に応じてカレントミラーのミラー比を変化させることができ、差動増幅回路を高速に動作させることができる。すなわち、アシスト回路の効果で差動増幅回路全体のゲインを増大させることができ、差動増幅回路の高速化につながる。
クロスカップル回路とアシスト回路とは、どちらも差動増幅回路の内部ノードの振幅を抑制し内部ノードの充放電を短い時間で完了させることに寄与できる。これにより、クロスカップル回路とアシスト回路との両方を用いることで、高速に応答する差動増幅回路を構成できるようにも考えられる。
しかし、これらの回路は並列にダイオード接続のトランジスタ（ダイオード負荷）が接続されているため、内部ノードの振幅が小さくなりすぎてしまうことがある。例えば、入力信号がＨレベルになったとき、内部ノードを充電する力が強くなるため、内部ノードの信号振幅（ＨレベルとＬレベルとの差分）が小さくなりすぎてしまうことがある。すなわち、内部ノードの信号振幅が小さくなりすぎると差動増幅回路のゲインが低下し、ミラー先のトランジスタのばらつきも強調してしまい高速動作に必要な精度を得られなくなる可能性がある。このため、差動増幅回路の高速動作を実現するためには内部ノードの信号振幅を適切な大きさに制御することが望まれる。
そこで、第１の実施形態では、半導体装置の差動増幅回路において、クロスカップル回路とアシスト回路とを組み合わせるとともにダイオード接続のトランジスタ（ダイオード負荷）を除去することで、内部ノードの信号振幅の適切化及びそれによる差動増幅回路の高速化を図る。
具体的には、半導体装置１は、図１に示すように構成され得る。図１は、半導体装置１の構成を示す図である。
半導体装置１は、差動増幅回路１０を有する。半導体装置１は、差動増幅回路１０をシングル入力・シングル出力の差動増幅回路として用いてもよい。差動増幅回路１０には、入力信号ＶＩＮがシングル入力として入力される。差動増幅回路１０は、差動対を構成する一対のトランジスタＴｒｉｎ１，Ｔｒｉｎ２で入力信号ＶＩＮ及び参照信号ＶＲＥＦをそれぞれ受ける。差動増幅回路１０は、電源電圧ＶＣＣＱを用いて入力信号ＶＩＮ及び参照信号ＶＲＥＦの差分を増幅して出力信号ＯＵＴ，ＯＵＴＢを生成する。出力信号ＯＵＴと出力信号ＯＵＴＢとは、互いに論理的に反転したレベルを有し得る。差動増幅回路１０は、出力信号ＯＵＴをシングル出力として出力する。
差動増幅回路１０は、差動回路１１、負荷回路１２、転送回路１３、転送回路１４、アシスト回路ＡＳ１、及びアシスト回路ＡＳ２を有する。差動回路１１は、グランド電位と負荷回路１２との間に配されている。負荷回路１２は、差動回路１１と電源電位ＶＣＣＱとの間に配されている。負荷回路１２は、２つのトランジスタのゲート及びドレインがクロスカップル接続された回路（クロスカップル回路）で構成されている。アシスト回路ＡＳ１は、負荷回路１２と転送回路１３との間に配されている。アシスト回路ＡＳ２は、負荷回路１２と転送回路１４との間に配されている。
転送回路１３は、トランジスタＴｒ５を有する。トランジスタＴｒ５は、ＰＭＯＳトランジスタで構成され得る。トランジスタＴｒ５は、ゲートがバイアスラインＩＮＢを介してアシスト回路ＡＳ１に接続されている。トランジスタＴｒ５は、ドレインがノードＮ２０に接続され、ソースが電源電位ＶＣＣＱに接続されている。
転送回路１４は、トランジスタＴｒ１３を有する。トランジスタＴｒ１３は、ＰＭＯＳトランジスタで構成され得る。トランジスタＴｒ１３は、ゲートがバイアスラインＲＥＦＢを介してアシスト回路ＡＳ２に接続されている。トランジスタＴｒ１３は、ドレインがノードＮ２０ｂに接続され、ソースが電源電位ＶＣＣＱに接続されている。
差動回路１１は、トランジスタＴｒｉｎ１、トランジスタＴｒｉｎ２、及び電流源ＣＳ１を有する。トランジスタＴｒｉｎ１とトランジスタＴｒｉｎ２とは、差動対を構成する。トランジスタＴｒｉｎ１とトランジスタＴｒｉｎ２とは、それぞれ、ＮＭＯＳトランジスタで構成され得る。トランジスタＴｒｉｎ１は、入力信号ＶＩＮをゲートで受け、ドレインがノードＮ１に電気的に接続され、ソースが電流源ＣＳ１の一端に電気的に接続されている。トランジスタＴｒｉｎ２は、参照信号ＶＲＥＦをゲートで受け、ドレインがノードＮ２に電気的に接続され、ソースが電流源ＣＳ１の一端に電気的に接続されている。電流源ＣＳ１の他端は、グランド電位に電気的に接続されている。
負荷回路１２は、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４を有する。トランジスタＴｒ１及びトランジスタＴｒ２は、ゲート及びドレインが互いにクロスカップル接続されている。トランジスタＴｒ３は、トランジスタＴｒ１に直列に接続され、トランジスタＴｒ１を介してダイオード接続されている。トランジスタＴｒ４は、トランジスタＴｒ２に直列に接続され、トランジスタＴｒ２を介してダイオード接続されている。トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４は、それぞれ、ＰＭＯＳトランジスタで構成され得る。
トランジスタＴｒ１は、ゲートがトランジスタＴｒ４のゲート及びトランジスタＴｒ２のドレインに接続され、ソースがトランジスタＴｒ３のドレインに接続され、ドレインがノードＮ１に接続されている。
トランジスタＴｒ２は、ゲートがトランジスタＴｒ３のゲート及びトランジスタＴｒ１のドレインに接続され、ソースがトランジスタＴｒ４のドレインに接続され、ドレインがノードＮ２に接続されている。
トランジスタＴｒ３は、ゲートがトランジスタＴｒ２のゲート及びトランジスタＴｒ１のドレインに接続され、ソースが電源電位ＶＣＣＱに接続され、ドレインがトランジスタＴｒ１のソースに接続されている。トランジスタＴｒ３は、ゲートがトランジスタＴｒ１を介してトランジスタＴｒ３のドレインに接続されているとともにノードＮ１を介してバイアスラインＩＮＢに接続されており、トランジスタＴｒ５とカレントミラー回路を形成している。
トランジスタＴｒ４は、ゲートがトランジスタＴｒ１のゲート及びトランジスタＴｒ２のドレインに接続され、ソースが電源電位ＶＣＣＱに接続され、ドレインがトランジスタＴｒ２のソースに接続されている。トランジスタＴｒ４は、ゲートがトランジスタＴｒ２を介してトランジスタＴｒ４のドレインに接続されているとともにノードＮ２を介してバイアスラインＲＥＦＢに接続されており、トランジスタＴｒ１３とカレントミラー回路を形成している。
アシスト回路ＡＳ１は、トランジスタＴｒ６及びトランジスタＴｒ７を有する。トランジスタＴｒ６及びトランジスタＴｒ７は、ノードＮ１及び電源電位ＶＣＣＱの間に直列に且つトランジスタＴｒ１，Ｔｒ３に並列に接続されている。トランジスタＴｒ６は、ダイオード接続されており、トランジスタＴｒ５とカレントミラー回路を形成している。トランジスタＴｒ６は、ゲートがバイアスラインＩＮＢに接続され、ドレインがノードＮ１とトランジスタＴｒ６のゲートとに接続され、ソースがトランジスタＴｒ７のドレインに接続されている。トランジスタＴｒ７は、入力信号ＶＩＮをゲートで受け、ドレインがトランジスタＴｒ６のソースに接続され、ソースが電源電位ＶＣＣＱに接続されている。
すなわち、トランジスタＴｒ３は、自身がダイオード接続されていることに加えて、トランジスタＴｒ６を介してダイオード接続されている。これにより、トランジスタＴｒ３のドレイン電流（負荷回路１２側からノードＮ１に流れ込む電流）に対するトランジスタＴｒ５のドレイン電流のミラー比を、トランジスタＴｒ７がゲートで受ける入力信号ＶＩＮのレベルに応じて変化させることができる。
アシスト回路ＡＳ２は、トランジスタＴｒ８及びトランジスタＴｒ９を有する。トランジスタＴｒ８及びトランジスタＴｒ９は、ノードＮ２及び電源電位ＶＣＣＱの間に直列に且つトランジスタＴｒ２，Ｔｒ４に並列に接続されている。トランジスタＴｒ８は、ダイオード接続されており、トランジスタＴｒ１３とカレントミラー回路を形成している。トランジスタＴｒ８は、ゲートがバイアスラインＲＥＦＢに接続され、ドレインがノードＮ２とトランジスタＴｒ８のゲートとに接続され、ソースがトランジスタＴｒ９のドレインに接続されている。トランジスタＴｒ９は、参照信号ＶＲＥＦをゲートで受け、ドレインがトランジスタＴｒ８のソースに接続され、ソースが電源電位ＶＣＣＱに接続されている。
すなわち、トランジスタＴｒ４は、自身がダイオード接続されていることに加えて、トランジスタＴｒ８を介してダイオード接続されている。これにより、トランジスタＴｒ４のドレイン電流（負荷回路１２側からノードＮ２に流れ込む電流）に対するトランジスタＴｒ１３のドレイン電流のミラー比を、トランジスタＴｒ９がゲートで受ける参照信号ＶＲＥＦのレベルに応じて変化させることができる。
ここで、仮に、図１に示す構成において、ノードＮ１及び電源電位ＶＣＣＱの間で、トランジスタＴｒ１，Ｔ３の直接接続とトランジスタＴｒ６，Ｔ７の直接接続とに対して並列に、ダイオード接続のトランジスタ（ダイオード負荷）が接続されている構成を考える。この構成では、図２に示す入力信号ＶＩＮに対して、内部ノードＮ１の電位、すなわちバイアスラインＩＮＢの信号レベルＶＩＮＢは、図２の波線で示すように変化し得る。すなわち、ダイオード接続のトランジスタ（ダイオード負荷）の作用により、ノードＮ１を充電する力が強くなるため、ノードＮ１の信号振幅（ＨレベルとＬレベルとの差分）が小さくなりすぎてしまう傾向にある。これにより、バイアスラインＩＮＢの信号振幅（内部ノードＮ１の信号振幅）ΔＶＩＮＢ１は、入力信号振幅ΔＶＩＮに比べて比較的小さくなる可能性があり、それに応じて、出力信号振幅ΔＯＵＴ１が比較的小さくなる可能性がある。これにより、差動増幅回路１０のゲインが低下する可能性がある。
それに対して、第１の実施形態では、図１に示す構成において、ノードＮ１及び電源電位ＶＣＣＱの間で、トランジスタＴｒ１，Ｔ３の直接接続とトランジスタＴｒ６，Ｔ７の直接接続とに対して並列に、ダイオード接続のトランジスタ（ダイオード負荷）が接続されていない。これにより、ノードＮ１が過度に充電されることを避けながら、クロスカップル回路（負荷回路１２）とアシスト回路ＡＳ１，ＡＳ２とによる高速化の効果を維持できる。これにより、図２に示すように、バイアスラインＩＮＢの信号振幅（内部ノードＮ１の信号振幅）ΔＶＩＮＢ２は、信号振幅ＶＩＮＢ１に比べて大きくすることができ、それに応じて、出力信号振幅ΔＯＵＴ２を出力信号振幅ΔＯＵＴ１に比べて大きくすることができる。これにより、差動増幅回路１０のゲインを増加できる。なお、図２は、半導体装置１の動作を示す波形図である。
以上のように、第１の実施形態では、半導体装置１における差動増幅回路１０を、クロスカップル回路とアシスト回路とを組み合わせるとともにダイオード接続のトランジスタ（ダイオード負荷）を除去して構成する。これにより、内部ノードＮ１の信号振幅を適切化でき、差動増幅回路１０のゲインを増加できるので、差動増幅回路１０の動作を高速化できる。
なお、半導体装置１ｓは、負荷回路１２（図１参照）に代えて、図３に示す負荷回路１２ｓを有していてもよい。図３は、第１の実施形態の変形例にかかる半導体装置１ｓの構成を示す回路図である。負荷回路１２ｓは、トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４を有する。トランジスタＴｒ４及びトランジスタＴｒ３は、ゲート及びドレイン側が互いにクロスカップル接続されている。トランジスタＴｒ３は、トランジスタＴｒ１に直列に接続され、トランジスタＴｒ４のゲートがトランジスタＴｒ１を介してトランジスタＴｒ３のドレインに接続されている。トランジスタＴｒ４は、トランジスタＴｒ２に直列に接続され、トランジスタＴｒ３のゲートがトランジスタＴｒ２を介してトランジスタＴｒ４のドレインに接続されている。トランジスタＴｒ１は、トランジスタＴｒ３を介さずに、ダイオード接続されている。トランジスタＴｒ２は、トランジスタＴｒ４を介さずに、ダイオード接続されている。トランジスタＴｒ１、トランジスタＴｒ２、トランジスタＴｒ３、トランジスタＴｒ４は、それぞれ、ＰＭＯＳトランジスタで構成され得る。このような構成によっても、第１の実施形態と同様の効果を実現可能である。
（第２の実施形態）
次に、第２の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態と異なる部分を中心説明する。
第１の実施形態にかかる半導体装置１では、内部ノードＮ１の信号振幅を大きく確保することで差動増幅回路１０のゲインを改善できるが、それにより、信号波形のデータ部分の時間幅が狭くなり、タイミングマージンが制限されることがある。このため、差動増幅回路の更なる高速動作を実現するためには、タイミングマージンを拡大できるように、内部ノードの信号振幅をさらに適切化することが望まれる。
そこで、第２の実施形態では、半導体装置の差動増幅回路において、アシスト回路内の中間ノードの電位を調整する電位調整回路を追加することで、アシスト回路による内部ノードの信号振幅の調整の更なる適切化及びそれによる差動増幅回路の更なる高速化を図る。
具体的には、半導体装置１ｉは、図４に示すように構成され得る。図４は、第２の実施形態にかかる半導体装置１ｉの構成を示す回路図である。
半導体装置１ｉは、差動増幅回路１０（図１参照）に代えて、差動増幅回路１０ｉを有する。差動増幅回路１０ｉは、電位調整回路ＶＡ１及び電位調整回路ＶＡ２をさらに有する。
電位調整回路ＶＡ１は、ノードＮ３に接続され、ノードＮ３の電位を調整可能に構成されている。電位調整回路ＶＡ１は、制御ノードがバイアスラインＩＮＢに接続され、入力ノードが電源電位ＶＣＣＱに接続され、出力ノードがノードＮ３に接続されている。これにより、電位調整回路ＶＡ１は、バイアスラインＩＮＢの信号レベルに応じて、ノードＮ３の電位を調整できる。ノードＮ３は、アシスト回路ＡＳ１における中間ノードであり、トランジスタＴｒ７のドレイン及びトランジスタＴｒ６のソースに接続されている。
電位調整回路ＶＡ１は、トランジスタＴｒ１０を有する。トランジスタＴｒ１０は、トランジスタＴｒ６のソースに対してトランジスタＴｒ７と並列に接続されている。トランジスタＴｒ１０は、トランジスタＴｒ６を介してダイオード接続されている。トランジスタＴｒ１０は、ゲートがバイアスラインＩＮＢに接続され、ソースが電源電位ＶＣＣＱに接続され、ドレインがノードＮ３に接続されている。
すなわち、トランジスタＴｒ１０は、バイアスラインＩＮＢ及びトランジスタＴｒ６を介してダイオード接続されている。これにより、バイアスラインＩＮＢの信号振幅の抑制は、アシスト回路ＡＳ１の中間ノードＮ３の電位調整を介して間接的に行われる。このため、ダイオード接続のトランジスタ（ダイオード負荷）をバイアスラインＩＮＢに直接接続する場合（図２に波線で示す場合）に比べて、バイアスラインＩＮＢの信号振幅を緩やかに抑制できる。
電位調整回路ＶＡ２は、ノードＮ４に接続され、ノードＮ４の電位を調整可能に構成されている。電位調整回路ＶＡ２は、制御ノードがバイアスラインＲＥＦＢに接続され、入力ノードが電源電位ＶＣＣＱに接続され、出力ノードがノードＮ４に接続されている。これにより、電位調整回路ＶＡ２は、バイアスラインＲＥＦＢの信号レベルに応じて、ノードＮ４の電位を調整できる。ノードＮ４は、アシスト回路ＡＳ２における中間ノードであり、トランジスタＴｒ９のドレイン及びトランジスタＴｒ８のソースに接続されている。
電位調整回路ＶＡ２は、トランジスタＴｒ１１を有する。トランジスタＴｒ１１は、トランジスタＴｒ８のソースに対してトランジスタＴｒ９と並列に接続されている。トランジスタＴｒ１１は、トランジスタＴｒ８を介してダイオード接続されている。トランジスタＴｒ１１は、ゲートがバイアスラインＲＥＦＢに接続され、ソースが電源電位ＶＣＣＱに接続され、ドレインがノードＮ４に接続されている。
すなわち、トランジスタＴｒ１１は、バイアスラインＲＥＦＢ及びトランジスタＴｒ８を介してダイオード接続されている。これにより、バイアスラインＲＥＦＢの信号振幅の抑制は、アシスト回路ＡＳ２の中間ノードＮ４の電位調整を介して間接的に行われる。このため、ダイオード接続のトランジスタ（ダイオード負荷）をバイアスラインＲＥＦＢに直接接続する場合に比べて、バイアスラインＲＥＦＢの信号振幅を緩やかに抑制できる。
ここで、仮に、図４に示す構成において、ノードＮ３に、電位調整回路ＶＡ１が接続されていない構成を考える。この構成では、図５に示すように、入力信号ＶＩＮがＬ→Ｈ→Ｌと変化した場合に、内部ノードＮ１の電位、すなわちバイアスラインＩＮＢの信号レベルＶＩＮＢは、図５の波線で示すように変化し得る。信号レベルＶＩＮＢの信号振幅ΔＶＩＮＢ２が大きく確保されていることに伴い、ノードＮ３の充電時間ＣＴ２が長くなりやすく、信号レベルＶＩＮＢがＨ→Ｌ→Ｈと変化する際におけるＬレベルを判定するためのタイミングマージンΔＴＭ２が比較的狭くなる傾向にある。これにより、入力信号ＶＩＮの高速化（高周波数化）が制限される可能性がある。
それに対して、第２の実施形態では、図４に示す構成において、ノードＮ３に、電位調整回路ＶＡ１が接続されている。これにより、ノードＮ３の電位調整を介してバイアスラインＩＮＢの信号振幅を緩やかに抑制できる。これにより、図５に示すように、信号レベルＶＩＮＢの信号振幅ΔＶＩＮＢ３を信号振幅ΔＶＩＮＢ２に比べて緩やかに抑制でき、ノードＮ３の充電時間ＣＴ３を充電時間ＣＴ２に比較して短縮でき、信号レベルＶＩＮＢがＨ→Ｌ→Ｈと変化する際におけるＬレベルを判定するためのタイミングマージンΔＴＭ３をタイミングマージンΔＴＭ２に比べて広く確保できる。これにより、入力信号ＶＩＮの容易に高速化（高周波数化）できる。
以上のように、第２の実施形態では、半導体装置１ｉの差動増幅回路１０ｉにおいて、アシスト回路ＡＳ１内の中間ノードＮ３の電位を調整する電位調整回路を追加する。これにより、中間ノードＮ３の電位調整を介して内部ノードＮ１の信号振幅を緩やかに抑制でき、内部ノードＮ１の信号振幅をさらに適切化できる。この結果、差動増幅回路１０ｉの動作のタイミングマージンを確保できるので、差動増幅回路１０ｉの動作をさらに高速化できる。
（第３の実施形態）
次に、第３の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態及び第２の実施形態と異なる部分を中心説明する。
差動増幅回路では、複数の素子の間での製造過程ばらつき等により、信号のデューティ比が適正な範囲から逸脱することがある。これにより、ＤＣＤ（Ｄｕｔｙ Ｃｙｃｌｅ Ｄｉｓｔｏｒｔｉｏｎ）が増大し、信号のセットアップ時間及び／又はホールド時間が要求される仕様を満たさなくなることなどにより、信号が出力先の内部回路で適正に使用できなくなる可能性がある。
そこで、第３の実施形態では、半導体装置を、互いに極性が反転された２つの差動増幅回路により構成することで、信号のデューティ比の改善を図る。
具体的には、半導体装置２０１は、図６に示すように構成され得る。図６は、半導体装置２０１の構成を示す回路図である。
半導体装置２０１は、互いに極性が反転された２つの差動増幅回路を用いることで、シングル入力・シングル出力の回路を実現している。半導体装置２０１は、入力信号ＶＩＮをシングル入力として受け、入力信号ＶＩＮを２つの差分信号に変換して増幅し、増幅後の２つの差分信号が合成された信号から出力信号ＯＵＴを生成してシングル出力として出力する。
半導体装置２０１は、差動増幅回路２１０、差動増幅回路２２０、レベルシフタ２５０、及び出力回路２３０を有する。差動増幅回路２１０及び差動増幅回路２２０は、レベルシフタ２５０の入力側で互いに並列に配されている。レベルシフタ２５０は、差動増幅回路２１０及び差動増幅回路２２０と出力回路２３０との間に配されている。
差動増幅回路２１０は、差動対を構成する一対のトランジスタＴｒｉｎ１，Ｔｒｉｎ２で入力信号ＩＮ及び参照信号ＶＲＥＦをそれぞれ受け、電源電圧ＶＣＣＱを用いて入力信号ＩＮ及び参照信号ＶＲＥＦの差分を増幅して差分信号ＶＯ１０を生成する。
差動増幅回路２２０は、差動対を構成する一対のトランジスタＴｒｉｎ３，Ｔｒｉｎ４で入力信号ＩＮ及び参照信号ＶＲＥＦをそれぞれ受け、電源電圧ＶＣＣＱを用いて入力信号ＩＮ及び参照信号ＶＲＥＦの差分を増幅して差分信号ＶＯ２０を生成する。
レベルシフタ２５０は、差分信号ＶＯ１０を差動増幅回路２１０から受け、差分信号ＶＯ２０を差動増幅回路２２０から受ける。レベルシフタ２５０は、電源電圧ＶＣＣＱ及び電源電圧ＶＤＤＣを用いて、差分信号ＶＯ１０及び差分信号ＶＯ２０が合成された信号のレベルをシフトして出力回路２３０へ転送する。電源電圧ＶＤＤＣのレベルは、電源電圧ＶＣＣＱのレベルと異なり、例えば、電源電圧ＶＣＣＱのレベルより低く設定され得る。電源電圧ＶＤＤＣは、例えば、半導体装置２０１の後段の動作に用いられる電源電圧である。出力回路２３０は、電源電圧ＶＤＤＣを用いて、転送された信号に応じた出力信号ＯＵＴを生成して出力する。
差動増幅回路２１０は、差動増幅回路１０（図１参照）から転送回路１４が省略されて構成される。
差動増幅回路２２０は、差動増幅回路２１０に対して対称的に（すなわち、含まれる素子の極性が反転されて）構成される。
すなわち、差動増幅回路２２０は、差動回路２１、負荷回路２２、転送回路２３、アシスト回路ＡＳ２１、及びアシスト回路ＡＳ２２を有する。差動回路２１は、電源電位ＶＣＣＱと負荷回路２２との間に配されている。負荷回路２２は、差動回路２１とグランド電位との間に配されている。負荷回路２２は、２つのトランジスタのゲート及びドレインがクロスカップル接続された回路（クロスカップル回路）で構成されている。アシスト回路ＡＳ２１は、負荷回路２２と転送回路２３との間に配されている。アシスト回路ＡＳ２２は、負荷回路２２に対してアシスト回路ＡＳ２１の反対側に配されている。
転送回路２３は、トランジスタＴｒ２５を有する。トランジスタＴｒ２５は、ＮＭＯＳトランジスタで構成され得る。トランジスタＴｒ２５は、ゲートがバイアスラインＮＰを介してアシスト回路ＡＳ２１に接続されている。トランジスタＴｒ２５は、ドレインがノードＮ２３２に接続され、ソースがグランド電位に接続されている。
差動回路２１は、トランジスタＴｒｉｎ３、トランジスタＴｒｉｎ４、及び電流源ＣＳ２を有する。トランジスタＴｒｉｎ３とトランジスタＴｒｉｎ４とは、差動対を構成する。トランジスタＴｒｉｎ３とトランジスタＴｒｉｎ４とは、それぞれ、ＰＭＯＳトランジスタで構成され得る。トランジスタＴｒｉｎ３は、入力信号ＶＩＮをゲートで受け、ドレインがノードＮ２１に電気的に接続され、ソースが電流源ＣＳ２の一端に電気的に接続されている。トランジスタＴｒｉｎ４は、参照信号ＶＲＥＦをゲートで受け、ドレインがノードＮ２２に電気的に接続され、ソースが電流源ＣＳ２の一端に電気的に接続されている。電流源ＣＳ２の他端は、電源電位ＶＣＣＱに電気的に接続されている。
負荷回路２２は、トランジスタＴｒ２１、トランジスタＴｒ２２、トランジスタＴｒ２３、トランジスタＴｒ２４を有する。トランジスタＴｒ２１及びトランジスタＴｒ２２は、ゲート及びドレインが互いにクロスカップル接続されている。トランジスタＴｒ２３は、トランジスタＴｒ２１に直列に接続され、トランジスタＴｒ２１を介してダイオード接続されている。トランジスタＴｒ２４は、トランジスタＴｒ２２に直列に接続され、トランジスタＴｒ２２を介してダイオード接続されている。トランジスタＴｒ２１、トランジスタＴｒ２２、トランジスタＴｒ２３、トランジスタＴｒ２４は、それぞれ、ＮＭＯＳトランジスタで構成され得る。
トランジスタＴｒ２１は、ゲートがトランジスタＴｒ２４のゲート及びトランジスタＴｒ２２のドレインに接続され、ソースがトランジスタＴｒ２３のドレインに接続され、ドレインがノードＮ２１に接続されている。
トランジスタＴｒ２２は、ゲートがトランジスタＴｒ２３のゲート及びトランジスタＴｒ２１のドレインに接続され、ソースがトランジスタＴｒ２４のドレインに接続され、ドレインがノードＮ２２に接続されている。
トランジスタＴｒ２３は、ゲートがトランジスタＴｒ２２のゲート及びトランジスタＴｒ２１のドレインに接続され、ソースがグランド電位に接続され、ドレインがトランジスタＴｒ２１のソースに接続されている。トランジスタＴｒ２３は、ゲートがトランジスタＴｒ２１を介してトランジスタＴｒ２３のドレインに接続されているとともにノードＮ２１を介してバイアスラインＮＰに接続されており、トランジスタＴｒ２５とカレントミラー回路を形成している。
トランジスタＴｒ２４は、ゲートがトランジスタＴｒ２１のゲート及びトランジスタＴｒ２２のドレインに接続され、ソースがグランド電位に接続され、ドレインがトランジスタＴｒ２２のソースに接続されている。トランジスタＴｒ２４は、ゲートがトランジスタＴｒ２２を介してトランジスタＴｒ２４のドレインに接続されているとともにノードＮ２２に接続されている。
アシスト回路ＡＳ２１は、トランジスタＴｒ２６及びトランジスタＴｒ２７を有する。トランジスタＴｒ２６及びトランジスタＴｒ２７は、ノードＮ２１及びグランド電位の間に直列に且つトランジスタＴｒ２１，Ｔｒ２３に並列に接続されている。トランジスタＴｒ２６は、ダイオード接続されており、トランジスタＴｒ２５とカレントミラー回路を形成している。トランジスタＴｒ２６は、ゲートがバイアスラインＮＰに接続され、ドレインがノードＮ２１とトランジスタＴｒ２６のゲートとに接続され、ソースがトランジスタＴｒ２７のドレインに接続されている。トランジスタＴｒ２７は、入力信号ＶＩＮをゲートで受け、ドレインがトランジスタＴｒ２６のソースに接続され、ソースがグランド電位に接続されている。
すなわち、トランジスタＴｒ２３は、自身がダイオード接続されていることに加えて、トランジスタＴｒ２６を介してダイオード接続されている。これにより、トランジスタＴｒ２３のドレイン電流（負荷回路２２側からノードＮ２１に流れ込む電流）に対するトランジスタＴｒ２５のドレイン電流のミラー比を、トランジスタＴｒ２７がゲートで受ける入力信号ＶＩＮのレベルに応じて変化させることができる。
アシスト回路ＡＳ２２は、トランジスタＴｒ２８及びトランジスタＴｒ２９を有する。トランジスタＴｒ２８及びトランジスタＴｒ２９は、ノードＮ２２及びグランド電位の間に直列に且つトランジスタＴｒ２２，Ｔｒ２４に並列に接続されている。トランジスタＴｒ２８は、ダイオード接続されており、トランジスタＴｒ２３とカレントミラー回路を形成している。トランジスタＴｒ２８は、ゲートがバイアスラインＲＥＦＢに接続され、ドレインがノードＮ２２とトランジスタＴｒ２８のゲートとに接続され、ソースがトランジスタＴｒ２９のドレインに接続されている。トランジスタＴｒ２９は、参照信号ＶＲＥＦをゲートで受け、ドレインがトランジスタＴｒ２８のソースに接続され、ソースがグランド電位に接続されている。
なお、レベルシフタ２５０は、複数のインバータＩＶ５，ＩＶ６，ＩＶ７，ＩＶ８を有する。インバータＩＶ５は、入力ノードがノードＮ２３１に接続され、出力ノードがインバータＩＶ６に接続されている。インバータＩＶ６は、入力ノードがインバータＩＶ５に接続され、出力ノードが出力回路２３０に接続されている。インバータＩＶ７は、入力ノードがノードＮ２３２に接続され、出力ノードがインバータＩＶ８に接続されている。インバータＩＶ８は、入力ノードがインバータＩＶ７に接続され、出力ノードが出力回路２３０に接続されている。インバータＩＶ５は、電源電圧ＶＣＣＱを用いて動作し、インバータＩＶ６〜ＩＶ８は、電源電圧ＶＤＤＣを用いて動作する。この構成により、差分信号ＶＯ１０及び差分信号ＶＯ２０のレベルをそれぞれシフトして出力回路３０へ転送する。
また、出力回路２３０は、複数のインバータＩＶ１，ＩＶ２を有する。インバータＩＶ１は、入力ノードがレベルシフタ２５０に接続され、出力ノードがインバータＩＶ２に接続されている。インバータＩＶ２は、入力ノードがインバータＩＶ１に接続され、出力ノードが半導体装置２０１の出力ノードＮｏｕｔに接続されている。この構成により、出力回路２３０は、差分信号ＶＯ１０及び差分信号ＶＯ２０に応じて、出力信号ＯＵＴを生成して出力する。
以上のように、第３の実施形態では、半導体装置２０１を、互いに極性が反転された２つの差動増幅回路２１０，２２０により構成する。これにより、製造ばらつき等の影響を抑制でき、出力信号のデューティ比を適正な範囲（例えば、デューティ比５０％近傍の範囲）に収めることができ、出力信号のデューティ比を改善できる。
（第４の実施形態）
次に、第４の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態〜第３の実施形態と異なる部分を中心説明する。
図６に示す参照信号側のアシスト回路ＡＳ２，ＡＳ２２では、トランジスタＴｒ８，Ｔｒ２８に対して、トランジスタＴｒ９，Ｔｒ２９が参照信号ＶＲＥＦに応じた負荷として補助的に動作している。アシスト回路ＡＳ２，ＡＳ２２は、トランジスタＴｒ９，Ｔｒ２９が省略されても動作可能である。
このような考えに基づき、第４の実施形態にかかる半導体装置２０１ｉは、図７に示すように構成され得る。図７は、第４の実施形態にかかる半導体装置２０１ｉの構成を示す回路図である。半導体装置２０１ｉは、差動増幅回路２１０及び差動増幅回路２２０（図６参照）に代えて、差動増幅回路２１０ｉ及び差動増幅回路２２０ｉを有する。
差動増幅回路２１０ｉは、参照信号側のアシスト回路として、アシスト回路ＡＳ２ｉを有する。アシスト回路ＡＳ２ｉは、アシスト回路ＡＳ２（図６参照）から、トランジスタＴｒ９が省略されて構成される。これにより、アシスト回路ＡＳ２ｉを構成するトランジスタのトータルのディメンジョン（＝Ｗ×Ｌ、Ｗ：ゲート幅、Ｌ：ゲート長）を小さくすることができるので、アシスト回路ＡＳ２ｉによる内部ノードＮ２の電位振幅の抑制効果を緩和できる。また、アシスト回路ＡＳ２ｉの構成を簡略化できるので、回路面積を小さくすることができる（例えば、回路面積をアシスト回路ＡＳ２の１／２０にすることができる）。
差動増幅回路２２０ｉは、参照信号側のアシスト回路として、アシスト回路ＡＳ２２ｉを有する。アシスト回路ＡＳ２２ｉは、アシスト回路ＡＳ２２（図６参照）から、トランジスタＴｒ２９が省略されて構成される。これにより、アシスト回路ＡＳ２２ｉを構成するトランジスタのトータルのディメンジョンを小さくすることができるので、アシスト回路ＡＳ２２ｉによる内部ノードＮ２の電位振幅の抑制効果を緩和できる。また、アシスト回路ＡＳ２２ｉの構成を簡略化できるので、回路面積を小さくすることができる（例えば、回路面積をアシスト回路ＡＳ２２の１／２０にすることができる）。
以上のように、第４の実施形態では、半導体装置２０１ｉの差動増幅回路２１０ｉ，２２０ｉにおける参照信号側のアシスト回路ＡＳ１２ｉ，ＡＳ２２ｉの構成を簡略化でき、回路面積を小さくすることができるので、半導体装置２０１ｉを容易に低コスト化できる。
（第５の実施形態）
次に、第５の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態〜第４の実施形態と異なる部分を中心説明する。
図７に示す差動回路１１，２１では、入力信号ＶＩＮの極性に応じて、電流源ＣＳ１，ＣＳ２が流すべき電流量が変化することがある。例えば、入力信号ＶＩＮがＨレベルであれば、トランジスタＴｒｉｎ１がオンし、トランジスタＴｒｉｎ３がオフするので、電流源ＣＳ１に比べて電流源ＣＳ２が流す電流は少なくし得る。入力信号ＶＩＮがＬレベルであれば、トランジスタＴｒｉｎ３がオンし、トランジスタＴｒｉｎ１がオフするので、電流源ＣＳ２に比べて電流源ＣＳ１が流す電流は少なくし得る。すなわち、入力信号ＶＩＮの極性に応じて、各電流源ＣＳ１，ＣＳ２で流すべき電流量を制限させることが可能である。
このような考えに基づき、第５の実施形態にかかる半導体装置２０１ｊは、図８に示すように構成され得る。図８は、第５の実施形態にかかる半導体装置２０１ｊの構成を示す回路図である。半導体装置２０１ｊは、差動増幅回路２１０ｉ及び差動増幅回路２２０ｉ（図７参照）に代えて、差動増幅回路２１０ｊ及び差動増幅回路２２０ｊを有し、制御回路２４０ｊをさらに有する。
差動増幅回路２１０ｊは、差動回路１１ｊを有する。差動回路１１ｊは、可変電流回路ＣＣ１を有する。可変電流回路ＣＣ１は、入力ノードがトランジスタＴｒｉｎ１のソースとトランジスタＴｒｉｎ２のソースとに接続され、出力ノードがグランド電位に接続され、制御ノードが制御回路２４０ｊに接続されている。可変電流回路ＣＣ１は、制御回路２４０ｊから受ける制御信号のレベルに応じて、入力ノードから出力ノードへ第１の電流量を流す状態と第１の電流量より多い第２の電流量を流す状態とを切り替える。制御信号は、そのレベルが入力信号ＶＩＮの極性に応じて変わる。
可変電流回路ＣＣ１は、電流源ＣＳ１１、電流源ＣＳ１２、及びトランジスタＴｒ３１を有する。グランド電位とトランジスタＴｒｉｎ１，Ｔｒｉｎ２との間において、電流源ＣＳ１１と電流源ＣＳ１２及びトランジスタＴｒ３１の直列接続とは、互いに並列に接続される。電流源ＣＳ１１及び電流源ＣＳ１２は、等価的に、電流源ＣＳ１（図７参照）が分割されて構成され得る。電流源ＣＳ１１及び電流源ＣＳ１２は、次の数式１を満たすように構成され得る。
Ｉ１１＋Ｉ１２≒Ｉ１・・・数式１
数式１において、Ｉ１１，Ｉ１２，Ｉ１は、それぞれ、電流源ＣＳ１１が流す電流量、電流源ＣＳ１２が流す電流量、電流源ＣＳ１（図７参照）が流す電流量を表す。
電流源ＣＳ１１は、一端がトランジスタＴｒｉｎ１のソースとトランジスタＴｒｉｎ２のソースとに接続され、他端がグランド電位に接続される。トランジスタＴｒ３１は、ＮＭＯＳトランジスタで構成され得る。トランジスタＴｒ３１は、ゲートが制御回路２４０ｊに接続され、ソースが電流源ＣＳ１２の一端に接続され、ドレインがトランジスタＴｒｉｎ１のソースとトランジスタＴｒｉｎ２のソースとに接続される。電流源ＣＳ１２の他端は、グランド電位に接続される。
この構成により、可変電流回路ＣＣ１は、制御信号のレベルに応じて、入力ノードから出力ノードへ電流量Ｉ１１を流す状態と電流量Ｉ１１＋Ｉ１２（＞Ｉ１１）を流す状態とを切り替えることができる。
差動増幅回路２２０ｊは、差動回路２１ｊを有する。差動回路２１ｊは、可変電流回路ＣＣ２を有する。可変電流回路ＣＣ２は、入力ノードがトランジスタＴｒｉｎ３のソースとトランジスタＴｒｉｎ４のソースとに接続され、出力ノードがグランド電位に接続され、制御ノードが制御回路２４０ｊに接続されている。可変電流回路ＣＣ２は、制御回路２４０ｊから受ける制御信号のレベルに応じて、入力ノードから出力ノードへ第３の電流量を流す状態と第３の電流量より多い第４の電流量を流す状態とを切り替える。制御信号は、そのレベルが入力信号ＶＩＮの極性に応じて変わる。
可変電流回路ＣＣ２は、電流源ＣＳ２１、電流源ＣＳ２２、及びトランジスタＴｒ３２を有する。グランド電位とトランジスタＴｒｉｎ３，Ｔｒｉｎ４との間において、電流源ＣＳ２１と電流源ＣＳ２２及びトランジスタＴｒ３２の直列接続とは、互いに並列に接続される。電流源ＣＳ２１及び電流源ＣＳ２２は、等価的に、電流源ＣＳ２（図７参照）が分割されて構成され得る。電流源ＣＳ２１及び電流源ＣＳ２２は、次の数式２を満たすように構成され得る。
Ｉ２１＋Ｉ２２≒Ｉ２・・・数式２
数式１において、Ｉ２１，Ｉ２２，Ｉ２は、それぞれ、電流源ＣＳ２１が流す電流量、電流源ＣＳ２２が流す電流量、電流源ＣＳ２（図７参照）が流す電流量を表す。
電流源ＣＳ２１は、一端がトランジスタＴｒｉｎ３のソースとトランジスタＴｒｉｎ４のソースとに接続され、他端がグランド電位に接続される。トランジスタＴｒ３２は、ＮＭＯＳトランジスタで構成され得る。トランジスタＴｒ３２は、ゲートが制御回路２４０ｊに接続され、ソースが電流源ＣＳ２２の一端に接続され、ドレインがトランジスタＴｒｉｎ３のソースとトランジスタＴｒｉｎ４のソースとに接続される。電流源ＣＳ２２の他端は、グランド電位に接続される。
この構成により、可変電流回路ＣＣ２は、制御信号のレベルに応じて、入力ノードから出力ノードへ電流量Ｉ２１を流す状態と電流量Ｉ２１＋Ｉ２２（＞Ｉ２１）を流す状態とを切り替えることができる。
制御回路２４０ｊは、入力ノードがノードＮ２３１及びノードＮ２３２に接続され、出力ノードが可変電流回路ＣＣ１の制御ノードと可変電流回路ＣＣ２の制御ノードとに接続されている。制御回路２４０ｊは、差分信号ＶＯ１０を差動増幅回路２１０ｊから受け、差分信号ＶＯ２０を差動増幅回路２２０ｊから受ける。制御回路２４０ｊは、差分信号ＶＯ１０及び差分信号ＶＯ２０が合成された信号に応じて、制御信号を生成して可変電流回路ＣＣ１及び可変電流回路ＣＣ２へ供給する。信号のレベルは、入力信号ＶＩＮのレベルに応じて変わる。制御信号のレベルは、信号のレベルに応じて変わる。このため、制御信号のレベルは、入力信号ＶＩＮのレベルに応じて変わる。
すなわち、制御回路２４０ｊは、入力信号ＶＩＮのレベルに応じて、可変電流回路ＣＣ１及び可変電流回路ＣＣ２の電流量をそれぞれ制御する。制御回路２４０ｊは、入力信号ＶＩＮが第１のレベルにあるときに、可変電流回路ＣＣ１が第１の電流量を流している状態にし、可変電流回路ＣＣ２が第４の電流量を流している状態にする。制御回路２４０ｊは、入力信号ＶＩＮが第２のレベルにあるときに、可変電流回路ＣＣ１が第２の電流量を流している状態にし、可変電流回路ＣＣ２が第３の電流量を流している状態にする。
制御回路２４０ｊは、インバータＩＮ１０を有する。インバータＩＮ１０は、入力ノードがノードＮ２３１及びノードＮ２３２に接続され、出力ノードが可変電流回路ＣＣ１の制御ノードと可変電流回路ＣＣ２の制御ノードとに接続されている。インバータＩＮ１０は、信号を受け、信号のレベルを論理的に反転させて制御信号を生成して可変電流回路ＣＣ１及び可変電流回路ＣＣ２へそれぞれ供給する。
例えば、入力信号ＶＩＮがＨレベルに変わると、信号がＨレベルに変わり、それに応じて、制御回路２４０ｊは、制御信号をＬレベルに変える。これにより、トランジスタＴｒ３１がオンして可変電流回路ＣＣ１が電流量Ｉ１１＋Ｉ１２で電流を流し、トランジスタＴｒ３２がオフして可変電流回路ＣＣ２が電流量Ｉ２１で電流を流す。
あるいは、入力信号ＶＩＮがＬレベルに変わると、信号がＬレベルに変わり、それに応じて、制御回路２４０ｊは、制御信号をＨレベルに変える。これにより、トランジスタＴｒ３２がオンして可変電流回路ＣＣ２が電流量Ｉ２１＋Ｉ２２で電流を流し、トランジスタＴｒ３１がオフして可変電流回路ＣＣ１が電流量Ｉ１１で電流を流す。
以上のように、第５の実施形態では、半導体装置２０１ｊにおいて、差動回路１１ｊ，２１ｊ内に可変電流回路ＣＣ１，ＣＣ２を設け、入力信号ＶＩＮの極性に応じて、それぞれ、流すべき電流量を制限させる。これにより、半導体装置２０１ｊの消費電流を低減できる。
（第６の実施形態）
次に、第６の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態〜第５の実施形態と異なる部分を中心説明する。
図７に示す半導体装置２０１ｉでは、内部ノードＮ１，Ｎ２１の信号振幅を大きく確保することで差動増幅回路２１０ｉ，２２０ｉのゲインを改善できるが、それにより、信号波形のデータ部分の時間幅が狭くなり、タイミングマージンが制限されることがある。タイミングマージンを拡大するためには、アシスト回路内の中間ノードの電位調整を介して間接的に内部ノードＮ１，Ｎ２１の電位を調整することが有効であると考えられる。
このような考えに基づき、第６の実施形態にかかる半導体装置２０１ｋは、図９に示すように構成され得る。図９は、第６の実施形態にかかる半導体装置２０１ｋの構成を示す回路図である。半導体装置２０１ｋは、差動増幅回路２１０ｉ及び差動増幅回路２２０ｉ（図７参照）に代えて、差動増幅回路２１０ｋ及び差動増幅回路２２０ｋを有する。
差動増幅回路２１０ｋは、電位調整回路ＶＡ１をさらに有する。電位調整回路ＶＡ１は、ノードＮ３に接続され、ノードＮ３の電位を調整可能に構成されている。電位調整回路ＶＡ１は、制御ノードがバイアスラインＮＮに接続され、入力ノードが電源電位ＶＣＣＱに接続され、出力ノードがノードＮ３に接続されている。これにより、電位調整回路ＶＡ１は、バイアスラインＮＮの信号レベルに応じて、ノードＮ３の電位を調整できる。ノードＮ３は、アシスト回路ＡＳ１における中間ノードであり、トランジスタＴｒ７のドレイン及びトランジスタＴｒ６のソースに接続されている。
電位調整回路ＶＡ１は、トランジスタＴｒ１０を有する。トランジスタＴｒ１０は、トランジスタＴｒ６のソースに対してトランジスタＴｒ７と並列に接続されている。トランジスタＴｒ１０は、トランジスタＴｒ６を介してダイオード接続されている。トランジスタＴｒ１０は、ゲートがバイアスラインＮＮに接続され、ソースが電源電位ＶＣＣＱに接続され、ドレインがノードＮ３に接続されている。
すなわち、トランジスタＴｒ１０は、バイアスラインＮＮ及びトランジスタＴｒ６を介してダイオード接続されている。これにより、バイアスラインＮＮの信号振幅の抑制は、アシスト回路ＡＳ１の中間ノードＮ３の電位調整を介して間接的に行われる。このため、ダイオード接続のトランジスタ（ダイオード負荷）をバイアスラインＮＮに直接接続する場合に比べて、バイアスラインＮＮの信号振幅を緩やかに抑制できる。
差動増幅回路２２０ｋは、電位調整回路ＶＡ２１をさらに有する。電位調整回路ＶＡ２１は、ノードＮ２３に接続され、ノードＮ２３の電位を調整可能に構成されている。電位調整回路ＶＡ２１は、制御ノードがバイアスラインＮＰに接続され、入力ノードがグランド電位に接続され、出力ノードがノードＮ２３に接続されている。これにより、電位調整回路ＶＡ２１は、バイアスラインＮＰの信号レベルに応じて、ノードＮ２３の電位を調整できる。ノードＮ２３は、アシスト回路ＡＳ２１における中間ノードであり、トランジスタＴｒ２７のドレイン及びトランジスタＴｒ２６のソースに接続されている。
電位調整回路ＶＡ２１は、トランジスタＴｒ３０を有する。トランジスタＴｒ３０は、トランジスタＴｒ２６のソースに対してトランジスタＴｒ２７と並列に接続されている。トランジスタＴｒ３０は、トランジスタＴｒ２６を介してダイオード接続されている。トランジスタＴｒ３０は、ゲートがバイアスラインＮＰに接続され、ソースがグランド電位に接続され、ドレインがノードＮ２３に接続されている。
すなわち、トランジスタＴｒ３０は、バイアスラインＮＰ及びトランジスタＴｒ２６を介してダイオード接続されている。これにより、バイアスラインＮＰの信号振幅の抑制は、アシスト回路ＡＳ２１の中間ノードＮ２３の電位調整を介して間接的に行われる。このため、ダイオード接続のトランジスタ（ダイオード負荷）をバイアスラインＮＰに直接接続する場合に比べて、バイアスラインＮＰの信号振幅を緩やかに抑制できる。
以上のように、第６の実施形態では、半導体装置の各差動増幅回路２１０ｋ，２２０ｋにおいて、アシスト回路ＡＳ１，ＡＳ２１内の中間ノードＮ３，Ｎ２３の電位を調整する電位調整回路ＶＡ１，ＶＡ２１を追加する。これにより、中間ノードＮ３，Ｎ２３の電位調整を介して内部ノードＮ１，Ｎ２１の電位調整を間接的に行うことができるので、内部ノードＮ１，Ｎ２１の信号振幅をさらに適切化できる。この結果、差動増幅回路２１０ｋ，２２０ｋの動作のタイミングマージンを確保できるので、差動増幅回路２１０ｋ，２２０ｋの動作を高速化できる。
（第７の実施形態）
次に、第７の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態〜第６の実施形態と異なる部分を中心説明する。
図９に示す半導体装置２０１ｋでは、アシスト回路ＡＳ１，ＡＳ２１から転送回路１３，２３への信号転送が、バイアスラインＮＮ，ＮＰに対する電荷の充放電を介して行われる。このため、バイアスラインＮＮ，ＮＰに対する電荷の充放電を速めれば、アシスト回路ＡＳ１，ＡＳ２１から転送回路１３，２３への信号転送の高速化が期待できる。
このような考えに基づき、第７の実施形態にかかる半導体装置２０１ｎは、図１０に示すように構成され得る。図１０は、第７の実施形態にかかる半導体装置２０１ｎの構成を示す回路図である。半導体装置２０１ｎは、キックキャップ回路２６０ｎをさらに有する。キックキャップ回路２６０ｎは、差動増幅回路２１０ｋ及び差動増幅回路２２０ｋに対するフィードバック制御を行う。
キックキャップ回路２６０ｎは、転送回路１３からバイアスラインＮＮに帰還する経路上に配されており、転送回路２３からバイアスラインＮＰに帰還する経路上に配されている。キックキャップ回路２６０ｎは、インバータＩＶ２０、カップリング容量素子Ｃ１、及びカップリング容量素子Ｃ２を有する。
転送回路１３→インバータＩＶ２０→カップリング容量素子Ｃ１→バイアスラインＮＮ→転送回路１３を含むループは、差動増幅回路２１０ｋに対するフィードバック制御を行うための第１のフィードバックループを構成する。第１のフィードバックループは、カップリング容量素子Ｃ１でＤＣ的に遮断された、すなわちＤＣカットされたループである。このため、第１のフィードバック制御は、転送回路１３から転送される差分信号ＶＯ１０のレベルが遷移する場合に選択的に行われ得る。これにより、バイアスラインＮＮの電位振幅に対する影響を抑制しながら、バイアスラインＮＮの電位レベルをＨレベル→Ｌレベル又はＬレベル→Ｈレベルへ高速に遷移させることができる。
転送回路２３→インバータＩＶ２０→カップリング容量素子Ｃ２→バイアスラインＮＰ→転送回路２３を含むループは、差動増幅回路２２０ｋに対するフィードバック制御を行うための第２のフィードバックループを構成する。第２のフィードバックループは、カップリング容量素子Ｃ２でＤＣ的に遮断された、すなわちＤＣカットされたループである。このため、第２のフィードバック制御は、転送回路２３から転送される差分信号ＶＯ２０のレベルが遷移する場合に選択的に行われ得る。これにより、バイアスラインＮＰの電位振幅に対する影響を抑制しながら、バイアスラインＮＰの電位レベルをＨレベル→Ｌレベル又はＬレベル→Ｈレベルへ高速に遷移させることができる。
以上のように、第７の実施形態では、半導体装置２０１ｎにおいて、差動増幅回路２１０ｋ及び差動増幅回路２２０ｋに対するフィードバック制御を行うキックキャップ回路２６０ｎを追加する。これにより、バイアスラインＮＮ，ＮＰの電位レベルの遷移を速めることができ、差動増幅回路２１０ｋ，２２０ｋの動作をさらに高速化できる。
（第８の実施形態）
次に、第８の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態〜第７の実施形態と異なる部分を中心説明する。
半導体メモリの高速インターフェースでレシーバでは、差動信号を受信することがある。半導体装置で差動信号を受信する場合、半導体装置における差動増幅回路を全差動化することが有効である。
このような考えに基づき、第８の実施形態にかかる半導体装置３００は、図１１に示すように構成され得る。図１１は、第８の実施形態にかかる半導体装置３００の構成を示す回路図である。
半導体装置３００は、互いに極性が反転された２つの差動増幅回路を用いることで、差動入力・差動出力の回路を実現している。半導体装置３００は、入力信号ＶＩＮ及び入力信号ＶＩＮＢを差動入力として受け、入力信号ＶＩＮ及び入力信号ＶＩＮＢのそれぞれを増幅し、増幅後の信号から出力信号ＯＵＴ及び出力信号ＯＵＴＢをそれぞれ生成して差動出力として出力する。
半導体装置３００は、図１０に示す構成に対して、次の変更を行うことで構成され得る。差動増幅回路２１０ｋ，２２０ｋを、それぞれ、図４に示す差動増幅回路１０ｉに対応して構成し、差動増幅回路３１０，３２０とする。出力信号（非反転出力信号）ＯＵＴ側に配置されたキックキャップ回路２６０ｎ、レベルシフタ２５０、出力回路２３０に対応してそれぞれ構成されたキックキャップ回路３６０、レベルシフタ３５０、出力回路３３０を、出力信号（反転出力信号）ＯＵＴＢ側に追加する。
差動増幅回路３１０は、差動回路１１、負荷回路１２、転送回路１３、転送回路１４、アシスト回路ＡＳ１、アシスト回路ＡＳ２、電位調整回路ＶＡ１、及び電位調整回路ＶＡ２を有する。差動増幅回路３２０は、差動回路２１、負荷回路２２、転送回路２３、転送回路２４、アシスト回路ＡＳ２１、アシスト回路ＡＳ２２、電位調整回路ＶＡ２１、及び電位調整回路ＶＡ２２を有する。各差動増幅回路３１０，３２０における各内部回路の構成及び機能については、差動回路１１，２１においてトランジスタＴｒｉｎ１，Ｔｒｉｎ３が入力信号（非反転入力信号）ＶＩＮをゲートで受け、トランジスタＴｒｉｎ２，Ｔｒｉｎ４が入力信号（反転入力信号）ＶＩＮＢをゲートで受ける点以外、第１の実施形態及び第２の実施形態と同様である。
キックキャップ回路２６０ｎは、転送回路１３から非反転側のバイアスラインＮＮに帰還する経路上に配されており、転送回路２３から非反転側のバイアスラインＮＰに帰還する経路上に配されている。キックキャップ回路３６０は、転送回路１４から反転側のバイアスラインＮＮＢに帰還する経路上に配されており、転送回路２４から反転側のバイアスラインＮＰＢに帰還する経路上に配されている。これにより、非反転側のバイアスラインＮＮ，ＮＰと反転側のバイアスラインＮＮＢ，ＮＰＢとのそれぞれの電位レベルの遷移を速めることができ、差動増幅回路３１０，３２０の動作を非反転側及び反転側のそれぞれで高速化できる。
以上のように、第８の実施形態では、半導体装置３００における各差動増幅回路３１０，３２０を全差動化し、それに応じて、非反転側の回路に対応した回路を反転側に追加する。これにより、半導体装置３００で差動入力・差動出力の回路を実現できる。
（第９の実施形態）
次に、第９の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態〜第８の実施形態と異なる部分を中心説明する。
図１１に示す半導体装置３００では、差動出力のそれぞれがノイズ成分（例えば、電源ノイズ及び／又はコモンモードノイズ）の影響を受けることがある。ノイズ成分の影響を抑制するには、差動出力のそれぞれについてノイズ成分を抑制するための回路を設けることが有効である。
このような考えに基づき、第９の実施形態にかかる半導体装置３００ｉは、図１２に示すように、補正回路３７０ｉ，３８０ｉを有する。
補正回路３７０ｉは、差動増幅回路３１０における非反転側のバイアスラインＮＮと差動増幅回路３２０における反転側のバイアスラインＮＰＢとに接続されている。補正回路３７０ｉは、トランジスタＴｒ４１及びトランジスタＴｒ４２を有する。トランジスタＴｒ４１は、ＰＭＯＳトランジスタで構成され得る。トランジスタＴｒ４２は、ＮＭＯＳトランジスタで構成され得る。トランジスタＴｒ４１は、ゲートがバイアスラインＮＮに接続され、ソースが電源電位ＶＣＣＱに接続され、ドレインがバイアスラインＮＰＢに接続されている。トランジスタＴｒ４２は、ゲートがバイアスラインＮＰＢに接続され、ソースがグランド電位に接続され、ドレインがバイアスラインＮＮに接続されている。これにより、補正回路３７０ｉは、非反転側のバイアスラインＮＮと反転側のバイアスラインＮＰＢとの間で相互にノイズ成分を伝達可能である。
補正回路３８０ｉは、差動増幅回路３１０における反転側のバイアスラインＮＮＢと差動増幅回路３２０における非反転側のバイアスラインＮＰとに接続されている。補正回路３８０ｉは、トランジスタＴｒ４３及びトランジスタＴｒ４４を有する。トランジスタＴｒ４３は、ＰＭＯＳトランジスタで構成され得る。トランジスタＴｒ４４は、ＮＭＯＳトランジスタで構成され得る。トランジスタＴｒ４３は、ゲートがバイアスラインＮＮＢに接続され、ソースが電源電位ＶＣＣＱに接続され、ドレインがバイアスラインＮＰに接続されている。トランジスタＴｒ４４は、ゲートがバイアスラインＮＰに接続され、ソースがグランド電位に接続され、ドレインがバイアスラインＮＮＢに接続されている。これにより、補正回路３８０ｉは、反転側のバイアスラインＮＮＢと非反転側のバイアスラインＮＰとの間で相互にノイズ成分を伝達可能である。
補正回路３７０ｉ及び補正回路３８０ｉの動作により、転送回路１３からレベルシフタ２５０へ転送される差分信号ＶＯ１０に含まれるノイズ成分と転送回路２３からレベルシフタ２５０へ転送される差分信号ＶＯ２０に含まれるノイズ成分とが互いに逆極性で近い振幅となり得る。これにより、レベルシフタ２５０は、差分信号ＶＯ１０及び差分信号ＶＯ２０を合成して、ノイズ成分が低減された信号を生成できる。
同様に、補正回路３７０ｉ及び補正回路３８０ｉの動作により、転送回路１４からレベルシフタ３５０へ転送される差分信号ＶＯ１０Ｂに含まれるノイズ成分と転送回路２４からレベルシフタ３５０へ転送される差分信号ＶＯ２０Ｂに含まれるノイズ成分とが互いに逆極性で近い振幅となり得る。これにより、レベルシフタ３５０は、差分信号ＶＯ１０Ｂ及び差分信号ＶＯ２０Ｂを合成して、ノイズ成分が低減された信号を生成できる。
以上のように、第９の実施形態では、半導体装置３００ｉにおいて、非反転側のバイアスラインＮＮと反転側のバイアスラインＮＰＢとの間に補正回路３７０ｉを設け、反転側のバイアスラインＮＮＢと非反転側のバイアスラインＮＰとの間に補正回路３８０ｉを設ける。これにより、半導体装置３００ｉにおけるノイズ成分（例えば、電源ノイズ及び／又はコモンモードノイズ）の影響を抑制でき、半導体装置３００ｉのノイズ除去比（例えば、ＰＳＲＲ（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ）及び／又はＣＭＲＲ（Ｃｏｍｍｏｎ Ｍｏｄｅ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ））を向上できる。
（第１０の実施形態）
次に、第１０の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態〜第９の実施形態と異なる部分を中心説明する。
図１２に示す半導体装置３００ｉでは、ノイズ成分が逆極性で含まれるように補正された２つの信号を合成することでノイズ成分を低減しているが、ノイズ成分が同極性で含まれるように補正された２つの信号の差分を取ることによってもノイズ成分の低減が可能である。
このような考えに基づき、第１０の実施形態にかかる半導体装置３００ｊは、図１３に示すように、補正回路３７０ｊ，３８０ｊ、レベルシフタ２５０ｊ，３５０ｊ、及び出力回路２３０ｊ，３３０ｊを有する。図１３は、第１０の実施形態にかかる半導体装置３００ｊの構成を示す回路図である。
補正回路３７０ｊは、レベルシフタ２５０ｊにおける非反転側の入力ノードと差動増幅回路３２０における反転側のバイアスラインＮＰＢとに接続されたラインを含む。これにより、補正回路３７０ｊは、レベルシフタ２５０ｊにおける非反転側の入力ノードと反転側のバイアスラインＮＰＢとの間で相互にノイズ成分を伝達可能である。
補正回路３８０ｊは、レベルシフタ３５０ｊにおける反転側の入力ノードと差動増幅回路３２０における非反転側のバイアスラインＮＰとに接続されたラインを含む。これにより、補正回路３８０ｊは、レベルシフタ３５０ｊにおける反転側の入力ノードと非反転側のバイアスラインＮＰとの間で相互にノイズ成分を伝達可能である。
レベルシフタ２５０ｊは、差動増幅回路３２０と転送回路２３（トランジスタＴｒ２５）を共有し、差動アンプで構成されている。キックキャップ回路２６０ｎは、差動アンプにおける出力ノードと差動段・負荷段との間に接続されている。
レベルシフタ２５０ｊは、トランジスタＴｒ２５、トランジスタＴｒ５１、トランジスタＴｒ５２、及びトランジスタＴｒ５３を有する。トランジスタＴｒ２５及びトランジスタＴｒ５１は、差動段を構成し、トランジスタＴｒ５２及びトランジスタＴｒ５３は、カレントミラー回路を形成し、負荷段を構成する。トランジスタＴｒ２５、トランジスタＴｒ５１は、それぞれ、ＮＭＯＳトランジスタで構成され得る。トランジスタＴｒ５２及びトランジスタＴｒ５３は、それぞれ、ＰＭＯＳトランジスタで構成され得る。トランジスタＴｒ２５のゲートは、差動段における反転側の入力ノードとして機能し、トランジスタＴｒ５１のゲートは、差動段における非反転側の入力ノードとして機能する。トランジスタＴｒ２５は、ゲートがバイアスラインＮＰに接続され、ドレインがトランジスタＴｒ５２のドレインに接続され、ソースがグランド電位に接続されている。トランジスタＴｒ５１は、ゲートが補正回路３７０ｊを介してバイアスラインＮＰＢに接続され、ドレインがカップリング容量素子Ｃ２の一端に接続され、ソースがグランド電位に接続されている。トランジスタＴｒ５２は、ゲートがトランジスタＴｒ５２のドレインとトランジスタＴｒ５３のゲートとカップリング容量素子Ｃ１の一端とに接続され、ソースが電源電位ＶＤＤＣに接続されている。トランジスタＴｒ５３は、ゲートがトランジスタＴｒ５２のドレインとトランジスタＴｒ５２のゲートとカップリング容量素子Ｃ１の一端とに接続され、ソースが電源電位ＶＤＤＣに接続され、ドレインがレベルシフタ２５０ｊの出力ノードに接続されている。レベルシフタ２５０ｊの出力ノードは、キックキャップ回路２６０ｎの入力ノードと出力回路２３０ｊの入力ノードとに接続されている。出力回路２３０ｊは、奇数個のインバータＩＶ１〜ＩＶ３の直列接続を含む。
レベルシフタ３５０ｊは、差動増幅回路３２０と転送回路２４を共有し、差動アンプで構成されている。キックキャップ回路３６０は、差動アンプにおける出力ノードと差動段・負荷段との間に接続されている。
この構成により、非反転側のバイアスラインＮＰから反転側の入力ノードへ転送される信号に含まれるノイズ成分と反転側のバイアスラインＮＰＢから非反転側の入力ノードへ転送される信号に含まれるノイズ成分とが同極性で近い振幅となり得る。これにより、レベルシフタ２５０ｊは、バイアスラインＮＰの信号とバイアスラインＮＰＢの信号との差分を取り、ノイズ成分が低減された差分信号をレベルシフトできる。すなわち、レベルシフタ２５０ｊは、信号をＶＣＣＱ領域でフルスイングさせず、ＶＤＤＣ領域へレベルシフトした後にフルスイングにすることで、ノイズ除去比（例えば、ＰＳＲＲ及び／又はＣＭＲＲ）をさらに向上できる。
また、レベルシフタ２５０ｊは、バイアスラインＮＰの信号とバイアスラインＮＰＢの信号との差分を取ることで、信号のデューティ比を適正範囲（例えば、５０％近傍の範囲）に収めることができる。
レベルシフタ３５０ｊは、トランジスタＴｒ２３、トランジスタＴｒ５４、トランジスタＴｒ５５、及びトランジスタＴｒ５６を有する。トランジスタＴｒ２３及びトランジスタＴｒ５４は、差動段を構成し、トランジスタＴｒ５５及びトランジスタＴｒ５６は、カレントミラー回路を形成し、負荷段を構成する。トランジスタＴｒ２３、トランジスタＴｒ５４は、それぞれ、ＰＭＯＳトランジスタで構成され得る。トランジスタＴｒ５５及びトランジスタＴｒ５６は、それぞれ、ＮＭＯＳトランジスタで構成され得る。トランジスタＴｒ２３のゲートは、差動段における非反転側の入力ノードとして機能し、トランジスタＴｒ５４のゲートは、差動段における反転側の入力ノードとして機能する。トランジスタＴｒ２３は、ゲートがバイアスラインＮＰＢに接続され、ドレインがトランジスタＴｒ５５のドレインに接続され、ソースがグランド電位に接続されている。トランジスタＴｒ５４は、ゲートが補正回路３８０ｊを介してバイアスラインＮＰに接続され、ドレインがカップリング容量素子Ｃ４の一端に接続され、ソースがグランド電位に接続されている。トランジスタＴｒ５５は、ゲートがトランジスタＴｒ５５のドレインとトランジスタＴｒ５６のゲートとカップリング容量素子Ｃ３の一端とに接続され、ソースが電源電位ＶＤＤＣに接続されている。トランジスタＴｒ５６は、ゲートがトランジスタＴｒ５５のドレインとトランジスタＴｒ５５のゲートとカップリング容量素子Ｃ３の一端とに接続され、ソースが電源電位ＶＤＤＣに接続され、ドレインがレベルシフタ２５０ｊの出力ノードに接続されている。レベルシフタ２５０ｊの出力ノードは、キックキャップ回路３６０の入力ノードと出力回路２３０ｊの入力ノードとに接続されている。キックキャップ回路３６０は、インバータＩＶ３０及びカップリング容量素子Ｃ３，Ｃ４を含む。出力回路３３０ｊは、奇数個のインバータＩＶ３１〜ＩＶ３３の直列接続を含む。
この構成により、反転側のバイアスラインＮＰＢから非反転側の入力ノードへ転送される信号に含まれるノイズ成分と非反転側のバイアスラインＮＰＢから反転側の入力ノードへ転送される信号に含まれるノイズ成分とが同極性で近い振幅となり得る。これにより、レベルシフタ３５０ｊは、バイアスラインＮＰＢの信号とバイアスラインＮＰの信号との差分を取り、ノイズ成分が低減された差分信号をレベルシフトできる。すなわち、レベルシフタ３５０ｊは、信号をＶＣＣＱ領域でフルスイングさせず、ＶＤＤＣ領域へレベルシフトした後にフルスイングにすることで、ノイズ除去比（例えば、ＰＳＲＲ及び／又はＣＭＲＲ）をさらに向上できる。
また、レベルシフタ３５０ｊは、バイアスラインＮＰＢの信号とバイアスラインＮＰの信号との差分を取ることで、信号のデューティ比を適正範囲（例えば、５０％近傍の範囲）に収めることができる。
以上のように、第１０の実施形態では、半導体装置３００ｊにおいて、レベルシフタ２５０ｊ，３５０ｊが、ノイズ成分が同極性で含まれるように補正された２つの信号の差分を取る。これにより、半導体装置３００ｉにおけるノイズ成分の影響をさらに抑制でき、半導体装置３００ｉのノイズ除去比をさらに向上できる。
（第１１の実施形態）
次に、第１１の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態〜第１０の実施形態と異なる部分を中心説明する。
図１３に示す半導体装置３００ｊでは、ノイズ成分が同極性で含まれるように補正された２つの信号の差分を取ることでノイズ成分を低減しているが、ノイズ成分が同極性で含まれるように補正された２つの信号の差分を互いに逆極性の差動増幅回路３１０，３２０について２組取り、各組で信号を合成することも可能である。
このような考えに基づき、第１１の実施形態にかかる半導体装置３００ｋは、図１４に示すように、補正回路３７１ｋ，３７２ｋ，３８１ｋ，３８２ｋ、接続回路３９１ｋ，３９２ｋ、及びレベルシフタ２５０ｋ，３５０ｋを有する。図１４は、第１１の実施形態にかかる半導体装置３００ｋの構成を示す回路図である。
補正回路３８１ｋは、差動増幅回路３１０における非反転側のバイアスラインＮＮと反転側のバイアスラインＮＮＢとに接続されているとともに、差動増幅回路３１０と転送回路１３を共有し、差動アンプで構成されている。補正回路３８１ｋでは、非反転側のバイアスラインＮＮから反転側の入力ノードへ転送される信号に含まれるノイズ成分と反転側のバイアスラインＮＮＢから非反転側の入力ノードへ転送される信号に含まれるノイズ成分とが同極性で近い振幅となり得る。これにより、補正回路３８１ｋは、バイアスラインＮＮの信号とバイアスラインＮＮＢの信号との差分を取り、ノイズ成分が低減された差分信号ＶＯ３８１ｋを接続回路３９１ｋにおけるノード３９１ｋ１へ供給する。
補正回路３７２ｋは、差動増幅回路３２０における非反転側のバイアスラインＮＰと反転側のバイアスラインＮＰＢとに接続されているとともに、差動増幅回路３２０と転送回路２３を共有し、差動アンプで構成されている。補正回路３７２ｋでは、非反転側のバイアスラインＮＰから反転側の入力ノードへ転送される信号に含まれるノイズ成分と反転側のバイアスラインＮＰＢから非反転側の入力ノードへ転送される信号に含まれるノイズ成分とが同極性で近い振幅となり得る。これにより、補正回路３７２ｋは、バイアスラインＮＰの信号とバイアスラインＮＰＢの信号との差分を取り、ノイズ成分が低減された差分信号ＶＯ３７２ｋを接続回路３９２ｋにおけるノード３９２ｋ２へ供給する。
接続回路３９１ｋは、補正回路３８１ｋ（差動アンプ）の出力ノードと補正回路３７２ｋ（差動アンプ）の出力ノードとレベルシフタ２５０ｋの入力ノードとを互いに接続するラインを含む。接続回路３９１ｋは、ノード３９１ｋ１を介して受けた差分信号ＶＯ３８１ｋとノード３９１ｋ２を介して受けた差分信号ＶＯ３７２ｋとを合成し、合成された信号をノード３９１ｋ３経由でレベルシフタ２５０ｋへ供給する。
レベルシフタ２５０ｋは、レベルシフタ２５０（図６参照）に対して、ノード３９１ｋ３及びインバータＩＶ５，ＩＶ７との間にインバータＩＶ４１，ＩＶ４２の直列接続が追加されている。レベルシフタ２５０ｋは、接続回路３９１ｋから受けた信号をレベルシフトさせて出力回路２３０へ転送する。
補正回路３７１ｋは、差動増幅回路３１０における非反転側のバイアスラインＮＮと反転側のバイアスラインＮＮＢとに接続されているとともに、差動増幅回路３１０と転送回路１４を共有し、差動アンプで構成されている。補正回路３７１ｋでは、非反転側のバイアスラインＮＮから反転側の入力ノードへ転送される信号に含まれるノイズ成分と反転側のバイアスラインＮＮＢから非反転側の入力ノードへ転送される信号に含まれるノイズ成分とが同極性で近い振幅となり得る。これにより、補正回路３７１ｋは、バイアスラインＮＮの信号とバイアスラインＮＮＢの信号との差分を取り、ノイズ成分が低減された差分信号ＶＯ３７１ｋを接続回路３９２ｋにおけるノード３９２ｋ１へ供給する。
補正回路３８２ｋは、差動増幅回路３２０における非反転側のバイアスラインＮＰと反転側のバイアスラインＮＰＢとに接続されているとともに、差動増幅回路３２０と転送回路２３を共有し、差動アンプで構成されている。補正回路３８２ｋでは、非反転側のバイアスラインＮＰから反転側の入力ノードへ転送される信号に含まれるノイズ成分と反転側のバイアスラインＮＰＢから非反転側の入力ノードへ転送される信号に含まれるノイズ成分とが同極性で近い振幅となり得る。これにより、補正回路３８２ｋは、バイアスラインＮＰの信号とバイアスラインＮＰＢの信号との差分を取り、ノイズ成分が低減された差分信号ＶＯ３８２ｋを接続回路３９２ｋにおけるノード３９２ｋ２へ供給する。
接続回路３９２ｋは、補正回路３７１ｋ（差動アンプ）の出力ノードと補正回路３８２ｋ（差動アンプ）の出力ノードとレベルシフタ３５０ｋの入力ノードとを互いに接続するラインを含む。接続回路３９２ｋは、ノード３９２ｋ１を介して受けた差分信号ＶＯ３７１ｋとノード３９２ｋ２を介して受けた差分信号ＶＯ３８２ｋとを合成し、合成された信号をノード３９２ｋ３経由でレベルシフタ３５０ｋへ供給する。
レベルシフタ３５０ｋは、レベルシフタ２５０ｋと同様の構成を有している。レベルシフタ３５０ｋは、接続回路３９２ｋから受けた信号をレベルシフトさせて出力回路３３０へ転送する。
以上のように、第１１の実施形態では、半導体装置３００ｋにおいて、補正回路３７１ｋ，３７２ｋ，３８１ｋ，３８２ｋが、ノイズ成分が同極性で含まれるように補正された２つの信号の差分を互いに逆極性の差動増幅回路３１０，３２０について２組取り、２組の２つの差分信号を生成する。接続回路３９１ｋ，３９２ｋは、各組で２つの差分信号を合成する。これにより、半導体装置３００ｉにおけるノイズ成分の影響をさらに抑制でき、半導体装置３００ｉのノイズ除去比を向上できる。また、製造ばらつき等の影響を抑制でき、出力信号のデューティ比を適正な範囲（例えば、デューティ比５０％近傍の範囲）に収めることができ、出力信号のデューティ比を改善できる。
（第１２の実施形態）
次に、第１２の実施形態にかかる半導体装置について説明する。以下では、第１の実施形態〜第１１の実施形態と異なる部分を中心説明する。
図１３に示す半導体装置３００ｋは、ノイズ成分が同極性で含まれるように補正された２つの信号の差分を取ることによるノイズ成分の低減を全差動化された構成で行っているが、このノイズ成分の低減は、シングルエンドの構成にも適用可能である。
このような考えに基づき、第１２の実施形態にかかる半導体装置４００は、図１５に示すように構成される。図１５は、第１２の実施形態にかかる半導体装置４００の構成を示す回路図である。
半導体装置４００は、図１０に示す構成に対して、図１４に示す補正回路３７２ｋ，３８１ｋ及び接続回路３９１ｋを追加し、レベルシフタ２５０を図１４に示すレベルシフタ２５０ｋで置き換えることで構成される。補正回路３７２ｋ，３８１ｋ、接続回路３９１ｋ、及びレベルシフタ２５０ｋの動作は、第１１の実施形態と同様である。
また、半導体装置４００は、図１４に示す構成と比較すると、より対称性の高い構成となっており、反転側及び非反転側間の遅延差の影響を回避して信号を出力することができる。
以上のように、第１２の実施形態では、半導体装置４００において、補正回路３７２ｋ，３８１ｋが、ノイズ成分が同極性で含まれるように補正された２つの信号の差分を互いに逆極性の差動増幅回路３１０，３２０について取り、２つの差分信号を生成する。接続回路３９１ｋは、２つの差分信号を合成する。これにより、半導体装置４００におけるノイズ成分の影響をさらに抑制でき、半導体装置４００のノイズ除去比を向上できる。また、製造ばらつき等の影響を抑制でき、出力信号のデューティ比を適正な範囲（例えば、デューティ比５０％近傍の範囲）に収めることができ、出力信号のデューティ比を改善できる。
次に、第１の実施形態〜第１２の実施形態にかかる半導体装置が適用されるメモリシステム１０００について図１６を用いて説明する。図１６は、第１の実施形態〜第１２の実施形態にかかる半導体装置が適用されるメモリシステム１０００の構成を示す図である。
メモリシステム１０００は、ホスト２０００に接続可能であり、ホスト２０００の外部記憶媒体として機能し得る。ホスト２０００は、例えば、パーソナルコンピュータであり、メモリシステム１０００は、例えば、ＳＳＤである。メモリシステム１０００は、コントローラ１１００、半導体メモリ１２００、及び電源回路１３００を有する。コントローラ１１００は、ハードウェアとしての回路であり、ホストインターフェース回路（ホストＩ／Ｆ）１１１０、信号処理回路１１２０、メモリインターフェース回路（メモリＩ／Ｆ）１１３０を有する。電源回路１３００は、複数の種類の電源電圧（例えば、電源電圧ＶＣＣＱ，ＶＤＤＣなど）を生成してメモリシステム１０００における各部へ供給する。
例えば、半導体メモリ１２００は、半導体装置１ｂをレシーバとして有する。メモリＩ／Ｆ１１３０は、所定の信号を信号処理回路１１２０から受けて半導体装置１ｂへ転送する。半導体装置１ｂは、電源回路１３００から受けた電源回路１３００（例えば、電源電圧ＶＣＣＱ，ＶＤＤＣなど）を用いて動作し、メモリＩ／Ｆ１１３０から転送された信号を受信する。半導体装置１ｂは、受信された信号を半導体メモリ１２００へ供給する。
このような信号は、例えば、ライトデータ、リファレンス電位、チップ選択信号（ＣＥ）、コマンドラッチイネーブル信号（ＣＬＥ）、アドレスラッチイネーブル信号（ＡＬＥ）、ライトイネーブル信号（ＷＥ）、ライトプロテクト信号（ＷＰ）などのシングルエンド信号であってもよい。この場合、半導体装置１ｂは、第１の実施形態〜第７の実施形態及び第１２の実施形態にかかる半導体装置のいずれも適用可能である。
あるいは、このような信号は、例えば、ライト時のデータストローブ信号（ＤＱＳ／ＢＤＱＳ）、リードイネーブル信号（ＲＥ／ＢＲＥ）などの差動信号であってもよい。この場合、半導体装置１ｂは、第８の実施形態〜第１１の実施形態にかかる半導体装置のいずれも適用可能である。
メモリＩ／Ｆ１１３０は、半導体装置１ａをレシーバとして有する。半導体メモリ１２００は、所定の信号を半導体装置１ａへ転送する。半導体装置１ａは、電源回路１３００から受けた電源回路１３００（例えば、電源電圧ＶＣＣＱ，ＶＤＤＣなど）を用いて動作し、半導体メモリ１２００から転送された信号を受信する。半導体装置１ａは、受信された信号を信号処理回路１１２へ供給する。
このような信号は、例えば、リードデータ、レディ／ビジー信号（Ｒ／Ｂ）などのシングルエンド信号であってもよい。この場合、半導体装置１ａは、第１の実施形態〜第７の実施形態及び第１２の実施形態にかかる半導体装置のいずれも適用可能である。
あるいは、このような信号は、例えば、リード時のデータストローブ信号（ＤＱＳ／ＢＤＱＳ）などの差動信号であってもよい。この場合、半導体装置１ａは、第８の実施形態〜第１１の実施形態にかかる半導体装置のいずれも適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，１ｉ，２０１，２０１ｉ，２０１ｊ，２０１ｋ，２０１ｎ，３００，３００ｉ，３００ｊ，３００ｋ，４００ 半導体装置、１０，１０ｉ，２１０，２２０，２１０ｉ，２２０ｉ，２１０ｊ，２２０ｊ，２１０ｋ，２２０ｋ，３１０，３２０ 差動増幅回路。

Claims (10)

  1. 第１の差動増幅回路を備え、
    前記第１の差動増幅回路は、
    第１のトランジスタと、
    前記第１のトランジスタに対してゲート及びドレイン側が接続された第２のトランジスタと、
    前記第１のトランジスタを介して又は前記第１のトランジスタを介さずにダイオード接続された第３のトランジスタと、
    前記第２のトランジスタを介して又は前記第２のトランジスタを介さずにダイオード接続された第４のトランジスタと、
    前記第３のトランジスタと第１のカレントミラー回路を構成する第５のトランジスタと、
    前記第１のトランジスタのドレイン側に対して前記第３のトランジスタと並列に接続され、前記第５のトランジスタと第２のカレントミラー回路を構成する第６のトランジスタと、
    を有する
    半導体装置。
  2. 前記第１の差動増幅回路は、
    前記第６のトランジスタに直列に接続され、第１の入力信号をゲートで受ける第７のトランジスタと、
    前記第２のトランジスタのドレインに対して前記第４のトランジスタと並列に接続される第８のトランジスタと、
    をさらに有する
    請求項１に記載の半導体装置。
  3. 前記第１の差動増幅回路は、
    前記第７のトランジスタと差動対を構成し、前記第８のトランジスタにソース側で直列に接続され、参照信号をゲートで受ける第９のトランジスタをさらに有する
    請求項２に記載の半導体装置。
  4. 前記第１の差動増幅回路は、
    前記第７のトランジスタと差動対を構成し、前記第８のトランジスタにソース側で直列に接続され、前記第１の入力信号に対して論理的に反転された第２の入力信号をゲートで受ける第９のトランジスタをさらに有する
    請求項２に記載の半導体装置。
  5. 前記第６のトランジスタのソースに接続された電位調整回路をさらに有する
    請求項３又は４に記載の半導体装置。
  6. 前記電位調整回路は、
    前記第６のトランジスタのソースに対して前記第７のトランジスタと並列に接続され、前記第６のトランジスタを介してダイオード接続された第１０のトランジスタを有する
    請求項５に記載の半導体装置。
  7. 前記第１の差動増幅回路は、
    前記第４のトランジスタと第３のカレントミラー回路を構成し、前記第８のトランジスタと第４のカレントミラー回路を構成する第１１のトランジスタをさらに有し、
    前記第１の差動増幅回路は、前記第５のトランジスタを介して転送される信号に応じて、第１の出力信号を生成し、前記第１１のトランジスタを介して転送される信号に応じて、前記第１の出力信号に対して論理的に反転された第２の出力信号を生成する
    請求項４に記載の半導体装置。
  8. 前記第１の差動増幅回路は、
    前記第１のトランジスタのドレインに接続され、第１の入力信号をゲートで受ける第１の入力トランジスタと、
    前記第２のトランジスタのドレインに接続され、参照信号をゲートで受ける第２の入力トランジスタと、
    前記第１の入力トランジスタのソースと前記第２の入力トランジスタのソースとに接続され、前記第１の入力信号の極性に応じて電流量を変化させる可変電流回路と、
    をさらに有する
    請求項１に記載の半導体装置。
  9. 前記第１の差動増幅回路と極性が反転された第２の差動増幅回路をさらに備え、
    前記第１の差動増幅回路は、
    前記第１のトランジスタのドレインに接続され、第１の入力信号をゲートで受ける第１の入力トランジスタと、
    前記第２のトランジスタのドレインに接続され、参照信号をゲートで受ける第２の入力トランジスタと、
    前記第２の差動増幅回路は、
    第１２のトランジスタと、
    前記第１２のトランジスタに対してゲート及びドレインがクロスカップル接続された第１３のトランジスタと、
    前記第１２のトランジスタを介してダイオード接続された第１４のトランジスタと、
    前記第１３のトランジスタを介してダイオード接続された第１５のトランジスタと、
    前記第１４のトランジスタと第３のカレントミラー回路を構成する第１６のトランジスタと、
    前記第１２のトランジスタのドレインに対して前記第１４のトランジスタと並列に接続され、前記第１６のトランジスタと第４のカレントミラー回路を構成する第１７のトランジスタと、
    前記第１２のトランジスタのドレインに接続され、前記第１の入力信号をゲートで受ける第３の入力トランジスタと、
    前記第１３のトランジスタのドレインに接続され、前記参照信号をゲートで受ける第４の入力トランジスタと、
    を有する
    請求項１に記載の半導体装置。
  10. 請求項１から９のいずれか１項に記載の半導体装置を含むレシーバと、
    前記レシーバを用いて動作する半導体メモリと、
    を備えたメモリシステム。
JP2019027851A 2019-02-19 2019-02-19 半導体装置及びメモリシステム Pending JP2020136902A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019027851A JP2020136902A (ja) 2019-02-19 2019-02-19 半導体装置及びメモリシステム
TW108124436A TWI702609B (zh) 2019-02-19 2019-07-11 半導體裝置及記憶體系統
TW109124158A TWI794622B (zh) 2019-02-19 2019-07-11 半導體裝置及記憶體系統
CN201910729612.7A CN111583978B (zh) 2019-02-19 2019-08-08 半导体装置及存储器***
US16/557,019 US10819295B2 (en) 2019-02-19 2019-08-30 Semiconductor device and memory system
US17/022,386 US11152902B2 (en) 2019-02-19 2020-09-16 Semiconductor device and memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019027851A JP2020136902A (ja) 2019-02-19 2019-02-19 半導体装置及びメモリシステム

Publications (1)

Publication Number Publication Date
JP2020136902A true JP2020136902A (ja) 2020-08-31

Family

ID=72043702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019027851A Pending JP2020136902A (ja) 2019-02-19 2019-02-19 半導体装置及びメモリシステム

Country Status (4)

Country Link
US (2) US10819295B2 (ja)
JP (1) JP2020136902A (ja)
CN (1) CN111583978B (ja)
TW (2) TWI702609B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020057934A (ja) * 2018-10-02 2020-04-09 株式会社村田製作所 電力増幅回路
JP2020136902A (ja) * 2019-02-19 2020-08-31 キオクシア株式会社 半導体装置及びメモリシステム
US11381207B2 (en) * 2020-04-02 2022-07-05 Stmicroelectronics International N.V. Apparatus and method for an analog to digital converter
CN113364278B (zh) * 2020-04-08 2022-07-12 澜起电子科技(昆山)有限公司 开关电流源电路及开关电流源快速建立方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3464372B2 (ja) * 1997-11-19 2003-11-10 日本プレシジョン・サーキッツ株式会社 発振器
JP3920236B2 (ja) * 2003-03-27 2007-05-30 Ｎｅｃエレクトロニクス株式会社 差動増幅器
DE102005054216B4 (de) * 2004-11-25 2017-10-12 Infineon Technologies Ag Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe
JP4789136B2 (ja) * 2005-04-07 2011-10-12 ルネサスエレクトロニクス株式会社 演算増幅器
JP4724670B2 (ja) 2007-01-22 2011-07-13 富士通株式会社 半導体集積回路装置
WO2010008586A2 (en) 2008-07-18 2010-01-21 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
TWI405406B (zh) * 2010-08-20 2013-08-11 Ili Technology Corp Differential amplifier circuit
JP2012253404A (ja) 2011-05-31 2012-12-20 Renesas Electronics Corp 半導体装置
WO2013043738A1 (en) * 2011-09-19 2013-03-28 The Regents Of The University Of California Body voltage sensing based short pulse reading circuit
JP5848679B2 (ja) * 2012-09-04 2016-01-27 ルネサスエレクトロニクス株式会社 差動出力回路および半導体装置
JP2015019158A (ja) * 2013-07-09 2015-01-29 株式会社東芝 半導体回路
US9355734B2 (en) * 2014-03-04 2016-05-31 Silicon Storage Technology, Inc. Sensing circuits for use in low power nanometer flash memory devices
US9634629B2 (en) 2014-07-31 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor amplifier circuit
US9571101B2 (en) 2015-05-27 2017-02-14 Kabushiki Kaisha Toshiba Semiconductor device
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
JP2018133503A (ja) * 2017-02-16 2018-08-23 東芝メモリ株式会社 半導体記憶装置
JP2020136902A (ja) * 2019-02-19 2020-08-31 キオクシア株式会社 半導体装置及びメモリシステム

Also Published As

Publication number Publication date
US20200412310A1 (en) 2020-12-31
US10819295B2 (en) 2020-10-27
CN111583978A (zh) 2020-08-25
US11152902B2 (en) 2021-10-19
TW202109518A (zh) 2021-03-01
US20200266783A1 (en) 2020-08-20
TWI794622B (zh) 2023-03-01
TW202032541A (zh) 2020-09-01
TWI702609B (zh) 2020-08-21
CN111583978B (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
CN111583978B (zh) 半导体装置及存储器***
US8879335B2 (en) Input circuit
CN106487375B (zh) 缓冲器电路、接收器和使用接收器的***
CN110492858B (zh) 放大器及使用该放大器的接收电路、半导体装置和***
KR20150062473A (ko) 반도체 장치의 버퍼 회로
TWI448069B (zh) 多級接收器
KR100416625B1 (ko) 기준전압 변동을 감소시키는 차동 타입의 입출력 버퍼
US20060214717A1 (en) Low amplitude differential output circuit and serial transmission interface using the same
JP2007060344A (ja) レベルシフト回路
KR100656471B1 (ko) 입력 버퍼
JP3852447B2 (ja) 出力回路及びそれを内蔵する半導体集積回路
JP6929812B2 (ja) 半導体装置及びメモリシステム
US7948814B2 (en) Semiconductor memory device
TWI828971B (zh) 半導體裝置及記憶體系統
KR20090006577A (ko) 반도체메모리소자의 입력 버퍼
KR100924354B1 (ko) 입력 버퍼
TWI791184B (zh) 半導體積體電路
JP2004015714A (ja) 半導体装置
JP2022096144A (ja) 半導体装置
US20160164459A1 (en) Oscillator and semiconductor device including the same
KR100406544B1 (ko) 반도체 장치
US20070085605A1 (en) Differential amplifier
KR100365942B1 (ko) 데이타출력버퍼
JP2011090363A (ja) 定電圧発生回路及びそれを内蔵した半導体集積回路
JP2012217065A (ja) 可変遅延回路