DE102007021254B4

DE102007021254B4 - Buffertreiber

Info

Publication number: DE102007021254B4
Application number: DE102007021254A
Authority: DE
Inventors: Bernhard Wolfgang Dr. Ruck
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 2007-05-07
Filing date: 2007-05-07
Publication date: 2009-08-06
Anticipated expiration: 2027-05-08
Also published as: DE102007021254A1; WO2008135590A1; US7583147B2; EP2153520A1; US20080278233A1; EP2153520B1

Abstract

CMOS-Bufferkreis (BUF1, BUF2) für Flüssigkristallanzeigen-(LCD-)Treiber, umfassend
ein erstes differenzielles Paar Transistoren (MN13, MN14), die so gekoppelt sind, dass sie eine differenzielle Eingangsspannung empfangen, um als Reaktion auf eine positive differenzielle Eingangsspannung einen Ausgangsstrom in einem Ausgangsstrompfad zu erzeugen,
ein zweites differenzielles Paar Transistoren (MN21, MN22), die so gekoppelt sind, dass sie die invertierte differenzielle Eingangsspannung empfangen, um als Reaktion auf eine negative Eingangsspannung einen Ausgangsstrom in einem Ausgangsstrompfad zu erzeugen, wobei
die Ausgangsstrompfade beider differenzieller Transistorpaare in einem gemeinsamen Strompfad vereint sind, wobei der CMOS-Bufferkreis außerdem umfasst:
einen einstufigen Transkonduktanz-Operationsverstärker (OTA) mit einem weiteren differenziellen Paar Transistoren (MN0, MN1) für den Empfang der differenziellen Eingangsspannung, einer mit dem differenziellen Paar gekoppelten Vorstromquelle (Biss-Stromquelle) und einem asymmetrischen Ausgang (Out), wobei
das erste differenzielle Paar Transistoren (MN13, MN14) eine erste Vorstromerzeugungsstufe (I1, I2, MP11, MP12, MN13, MN14, MP15, MP16, MP17, MP18) bildet;
das zweite differenzielle Paar...

Description

Die vorliegende Erfindung betrifft allgemein einen Buffertreiber. Die vorliegende Erfindung betrifft einen Bufferkreis zur Steuerung von Flüssigkristallanzeigen.
Flüssigkristallanzeigen (LCDs) in tragbaren elektronischen Geräten werden normalerweise durch eine Schaltmatrix gesteuert, die Segmente des LCDs mit Buffertreibern koppelt. Die Buffer werden zur Ansteuerung der LCD-Segmente mit einer stabilen Spannung verwendet. Bei Änderung der Anzahl und der Position der durch die Schaltmatrix mit den Buffern verbundenen LCD-Segmente ändert sich jedoch abrupt die kapazitive Last in den Buffern. Damit die benötigten hohen Ströme von den Treiberkreisen gezogen werden können, sind die Buffer so dimensioniert, dass sie die Maximalströme abdecken können. Hieraus ergibt sich ein erhöhter Gesamtleistungsverbrauch. Eine herkömmliche Lösung ist in „An Adaptive Biasing 1-Stage CMOS Operational Amplifier for Driving High Capacitive Loads", von Parzhuber; H., Steinhagen, W. in IEEE Journal of Solid-State Circuits, Band 26, AUSGABE 10, Okt. 1991, Seite(n): 1457–1460 beschrieben. Diese Lösung nach dem Stand der Technik schlägt vor, einen einstufigen CMOS-Operationsverstärker als Buffer zu verwenden, bei dem zu den Ausgangszweigen des CMOS-Operationsverstärkers ein zusätzlicher Ausgangsstrom hinzugefügt wird. Der adaptiv vorgespannte Operationsverstärker nach dem Stand der Technik ist jedoch nicht in der Lage, dieselbe Menge an zusätzlichem Ausgangsstrom schnell genug bereitzustellen, da die Geschwindigkeit des Verstärkers unverändert bleibt. Andere Lösungen mit einer besseren Geschwindigkeit verwenden mehrere Verstärkungsstufen und haben eine eingeschränkte Stabilität, insbesondere für größere kapazitive Lasten.
US 2005/0275459 A1 offenbart einen Differenzverstärker für schnelle differenzielle Schnittstellenschaltungen, beispielsweise für die Bereitstellung einer Schnittstelle zwischen einem LCD-Treiber und Zeitsteuerschaltungen. Der Differenzverstärker umfasst eine Eingangsdifferenzstufe und eine zweite Differenzstufe vom Typ der gefalteten Kaskode.
US 2006/0226877 A1 offenbart einen Operationsverstärker zum Treiben einer kapazitiven Last. Der Differenzverstärker umfasst eine Eingangsstufe und eine Ausgangsstufe sowie eine schwebende Konstantstromquelle.
Es ist ein Ziel der vorliegenden Erfindung, eine verbesserte Architektur für einen zur plötzlichen Veränderung von kapazitiven Lasten zu verwendenden Buffer bereitzustellen, der schneller ist und einen verringerten Leistungsverbrauch aufweist.
Dementsprechend wird ein CMOS-Bufferkreis für Flüssigkristallanzeigen-(LCD-)Treiber bereitgestellt, einschließlich eines einstufigen Transkonduktanz-Operationsverstärkers (OTA), der ein differenzielles Paar Transistoren für den Empfang einer differenziellen Eingangsspannung, eine mit dem differenziellen Paar gekoppelte Vorstromquelle (Biss-Stromquelle) und einen asymmetrischen Ausgang umfasst, einer ersten Vorstromerzeugungsstufe mit einem differenziellen Paar Transistoren, die so gekoppelt sind, dass sie die differenzielle Eingangsspannung empfangen, um als Reaktion auf eine positive differenzielle Eingangsspannung einen Ausgangsstrom in einem Ausgangsstrompfad zu erzeugen, einer zweiten Vorstromerzeugungsstufe mit einem differenziellen Paar Transistoren, die so gekoppelt sind, dass sie die invertierte differenzielle Eingangsspannung empfangen, um als Reaktion auf eine negative Eingangsspannung einen Ausgangsstrom in einem Ausgangsstrompfad zu erzeugen, wobei die Ausgangsstrompfade beider Vorstromerzeugungsstufen in einem gemeinsamen Strompfad vereint sind, und ein Strom in dem gemeinsamen Strompfad in die Vorstromquelle des einstufigen OTA gespiegelt wird, um den Vorstrom durch die Vorstromquelle als Reaktion auf einen ansteigenden Wert der differenziellen Eingangsspannung zu erhöhen. Dementsprechend wird ein einstufiger Transkonduktanz-Operationsverstärker bereitgestellt, der von Natur aus stabil ist, insbesondere, wenn große kapazitive Lasten mit dem Ausgang des Verstärkers gekoppelt sind. Die erste und die zweite Vorstromerzeugungsstufe sind so gekoppelt, dass sie dem differenziellen Paar des OTA als Reaktion auf entweder eine positive oder eine negative Spannungsdifferenz an dem differenziellen Spannungseingang des OTA einen erhöhten Vorstrom bereitstellen. Die differenzielle Eingangsspannung ist ebenfalls mit den Eingängen der ersten und der zweiten Vorstromerzeugungsstufe gekoppelt. Eine Vorstromerzeugungsstufe empfängt die differenzielle Eingangsspannung mit entgegengesetzter Polarität. Diese Konfiguration berücksichtigt den Bedarf, auf differenzielle Spannungen in positiver und negativer Richtung zu reagieren. Ein erhöhter Vorstrom in dem differenziellen Paar des einstufigen OTA hat einen zweifachen Effekt. Erstens erhöht sich die Steilheit gm der Eingangsstufe und die Gesamtgeschwindigkeit des OTA ist höher, wenn der Strom in der Eingangsstufe ansteigt. Zweitens wird ebenso der Ausgangsstrom zur Ladung und Entladung der kapazitiven Lasten erhöht, wenn der Vorstrom von der Eingangsstufe in die Ausgangszweige gespiegelt wird.
Gemäß einem Aspekt der vorliegenden Erfindung sind die zweiten Vorstromerzeugungsstufen im Wesentlichen gleich. Der einzige Unterschied zwischen den beiden Stufen besteht in der Kopplung der Eingangsspannung mit entgegengesetzter Polarität für eine der Vorstromerzeugungsstufen. Dies gestattet es, für Spannungsdifferenzen der Eingangsspannung unabhängig von der Polarität der Eingangsspannung einen erhöhten Strom bereitzustellen. Durch die Verwendung derselben Grundarchitektur für die Vorstromerzeugungsstufen wird das Aufbau- und Entwurfsverfahren vereinfacht.
Vorzugsweise erhöht sich der Strom durch die Vorstromquelle des OTA exponentiell als Reaktion auf einen ansteigenden Wert der differenziellen Spannung, die dem Stromspiegel von den beiden Vorstromkreisen zugeführt wird. Hierdurch kann der OTA schnell auf eine Änderung der Eingangsspannung reagieren. Die spezifische Umsetzung einer Vorstromerzeugungsstufe kann wie folgt durchgeführt werden. Danach hat jede Vorstromerzeugungsstufe zwei als Diode gekoppelte Lasttransistoren, die mit den Transistoren des differenziellen Paars gekoppelt sind, und eine Konstantstromquelle, die mit der Sourcezusammenschaltung des differenziellen Paars gekoppelt ist. Der CMOS-Buffer enthält ferner einen ersten und eine zweiten Transistor, deren Gates mit den Gates der entsprechenden Lasttransistoren des differenziellen Paars gekoppelt sind, und die Sourcezusammenschaltung des ersten und des zweiten Transistors ist mit dem Drain eines dritten Transistors gekoppelt. Der Drain des ersten Transistors ist mit Masse gekoppelt, und ein Drain des zweiten Transistors ist mit einer Konstantstromquelle gekoppelt, wobei die Source des dritten Transistors mit einer Versorgungsspannung verbunden ist, und das Gate des dritten Transistors mit dem Drain des zweiten Transistors verbunden ist. Letztendlich ist ein vierter Transistor mit seinem Gate mit dem dritten Transistor gekoppelt, um Strom durch den dritten Transistor in den vierten Transistor zu spiegeln. Je nach Wert und Polarität der mit dem differenziellen Eingangspaar der Stromerzeugungsstufe gekoppelten Eingangsspannung nimmt die Gate-Source-Spannung des dritten Transistors zu oder ab, so dass der Strom durch den vierten Transistor entsprechend dem Strom durch den dritten Transistor erhöht oder verringert wird. Insbesondere nimmt der Strom als Reaktion auf einen Anstieg der Spannungsdifferenz der differenziellen Eingangsspannung exponentiell zu.
Wenn der Ausgang des OTA mit einem negativen Eingang des differenziellen Paars des OTA verbunden ist, arbeitet der OTA als Spannungsfolger mit einem Verstärkungsfaktor von 1. Wenn sich die mit dem Ausgang des Spannungsfolgers gekoppelte kapazitive Last plötzlich ändert, nimmt die Spannungsdifferenz an den Eingängen des OTA zu. Dementsprechend stellen die Vorstromerzeugungsstufen (je nach Polarität der Eingangsspannung entweder die erste oder die zweite) der Vorstromquelle des einstufigen OTA einen erhöhten Strom bereit. Folglich wird der OTA so vorgespannt, dass er auf eine Änderung der Ausgangskapazität sofort reagiert. Wenn der Ausgangsbuffer gemäß der vorliegenden Erfindung die Änderung der Kapazität kompensiert hat, geht die Spannungsdifferenz an den Eingängen des OTA im Wesentlichen auf Null zurück, und der Vorstrom durch die Vorstromquelle des OTA geht auf seinen Minimalwert zurück. Der Leistungsverbrauch des Buffers gemäß der vorliegenden Erfindung wird minimiert, da dem differenziellen Paar des OTA lediglich die Menge an Strom zugeführt wird, die benötigt wird, um eine schnelle Kompensation der Änderung der Kapazität zu ermöglichen. Dementsprechend haben die oberen Schaltkreise gemäß der vorliegenden Erfindung einen niedrigen Ruhestrom, sind stabil mit jeder beliebigen kapazitiven Last und in der Lage, sich ändernde kapazitive Lasten schnell zu steuern.
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden Beschreibung einer bevorzugten Ausführungsform und aus den beigefügten Zeichnungen. Es zeigen:
1 einen Buffertreiber gemäß der vorliegenden Erfindung; und
2 ein vereinfachtes Schaubild eine LCD-Treibers unter Verwendung des Buffers gemäß der vorliegenden Erfindung.
1 zeigt einen Buffertreiber mit einem Stromspiegel, der zwei komplementäre Transistorenpaare enthält. Ein N-Kanal-MOS-Transistor MN1 und ein P-Kanal-MOS-Transistor MP4 haben miteinander verbundene Drain-Anschlüsse und bilden das erste komplementäre Paar MOS-Transistoren, und ein N-Kanal-MOS-Transistor MN0 und ein P-Kanal-MOS-Transistor MP3 haben ebenfalls miteinander verbundene Drain-Anschlüsse und bilden das zweite komplementäre Paar MOS-Transistoren. Der Gate-Anschluss des Transistors MN1 kann so betrieben werden, dass er ein Eingangssignal Inp empfängt, und der Gate-Anschluss des Transistors MN0 kann so betrieben werden, dass er ein Eingangssignal Inm empfängt. Die Source-Anschlüsse der Transistoren MN0 und MN1 sind ebenso wie die Source-Anschlüsse der Transistoren MP3 und MP4 miteinander verbunden. Der Gate- und der Drain-Anschluss des Transistors MP3 sind miteinander verbunden, und der Gate- und der Drain-Anschluss des Transistors MP4 sind miteinander verbunden. Ein Knoten, der die Source-Anschlüsse der Transistoren MN0 und MN1 miteinander verbindet, ist mit dem Drain-Anschluss eines N-Kanal-MOS-Transistors MN9 verbunden. Der Source-Anschluss des Transistors MN9 ist mit Masse verbunden.
Source-Anschlüsse der Transistoren MP3 und MP4 sind ebenfalls mit den Source-Anschlüssen eines P-Kanal-MOS-Transistors MP2 bzw. MP5 verbunden. Die Transistoren MP2 und MP3 haben wie die Transistoren MP4 und MP5 miteinander verbundene Gate-Anschlüsse. Der Drain-Anschluss des Transistors MP2 ist mit dem Drain-Anschluss eines N-Kanal-MOS-Transistors MN7 verbunden, und der Drain-Anschluss des Transistors MP5 ist mit dem Drain-Anschluss eines N-Kanal-MOS-Transistors MN8 verbunden. Gate-Anschlüsse der Transistoren MN7 und MN8 sind miteinander verbunden. Der Gate- und der Drain-Anschluss des Transistors MN7 sind miteinander verbunden. Source-Anschlüsse der Transistoren MN7 und MN8 sind mit Masse verbunden, so dass die Source-Anschlüsse der Transistoren MN7, MN8 und MN9 miteinander verbunden sind.
Die Transistoren MN0, MN1, MP2, MP3, MP4, MP5, MN7 und MN8 bilden dann einen CMOS-Stromspiegel, bei dem es sich um einen Buffertreiberkreis handelt. Das Ausgangssignal von dem Stromspiegel wird an einem Knoten, der die Drain-Anschlüsse der Transistoren MP5 und MN8 miteinander verbindet, bereitgestellt. Der Gate-Anschluss des Transistors MN9 ist mit dem Gate-Anschluss eines weiteren N-Kanal-MOS-Transistors MN10 verbunden. Der Source-Anschluss des Transistors MN10 ist mit Masse verbunden. Der Gate-Anschluss und der Drain-Anschluss des Transistors MN10 sind miteinander verbunden, so dass sowohl der Gate-Anschluss als auch der Drain-Anschluss des Transistors MN10 mit zwei Schaltkreisen verbunden sind, die beide so betrieben werden können, dass sie dem Stromspiegel einen Vorstrom bereitstellen.
Der erste Schaltkreis zur Erzeugung eines Vorstroms umfasst zwei komplementäre Paare von MOS-Transistoren. Zwei P-Kanal-MOS-Transistoren MP11 und MP12 haben miteinander verbundene Source-Anschlüsse. Der Transistor MP11 hat einen Drain-Anschluss, der mit dem Drain-Anschluss eines N-Kanal-MOS-Transistors MN13 verbunden ist, und der Transistor MP12 hat einen Drain-Anschluss, der mit dem Drain eines N-Kanal-MOS-Transistors MN14 verbunden ist. Die Source-Anschlüsse der Transistoren MP11 und MP12 sind miteinander verbunden, und die Source-Anschlüsse der Transistoren MN13 und MN14 sind miteinander verbunden. Ein Knoten, der die Source-Anschlüsse der Transistoren MN13 und MN14 miteinander verbindet, ist mit einer Stromquelle I1 verbunden.
Der Gate-Anschluss des Transistors MN13 ist mit dem Eingang Inp verbunden, und der Gate-Anschluss des Transistors MN14 ist mit dem Eingang Inm verbunden. Der Gate- und der Drain-Anschluss des Transistors MP11 sind miteinander verbunden, und der Gate- und der Drain-Anschluss des Transistors MP12 sind ebenfalls miteinander verbunden. Der Gate- und der Drain-Anschluss des Transistors MP12 sind ebenfalls mit dem Gate-Anschluss eines P-Kanal-MOS-Transistors MP15 verbunden, und der Gate- und der Drain-Anschluss des Transistors MP11 sind mit dem Gate-Anschluss eines P-Kanal-MOS-Transistors MP16 verbunden. Die Source-Anschlüsse der Transistoren MP15 und MP16 sind ebenfalls mit dem Drain-Anschluss eines weiteren P-Kanal-MOS-Transistors MP17 verbunden. Der Source-Anschluss des Transistors MP17 ist mit den Source-Anschlüssen der Transistoren MP11 und MP12 und mit dem Source-Anschluss eines weiteren P-Kanal-MOS-Transistors MP18 verbunden. Die Gate-Anschlüsse der Transistoren MP17 und MP18 sind miteinander verbunden, und ein Knoten, der die Gate-Anschlüsse der Transistoren MP17 und MP18 miteinander verbindet, ist mit dem Drain-Anschluss des Transistors MP16 verbunden. Der Drain-Anschluss des Transistors MP16 und die Gate-Anschlüsse der Transistoren MP17 und MP18 sind dann mit einer zweiten Stromquelle I2 verbunden. Die Stromquellen I1 und I2 sind wie der Drain-Anschluss des Transistors MP15 ebenfalls mit Masse verbunden. Der Drain-Anschluss des Transistors MP18 ist mit dem Drain-Anschluss des Transistors MN10 sowie mit einem Knoten, der die Gate-Anschlüsse der Transistoren MN9 und MN10 miteinander verbindet, verbunden.
Der zweite Schaltkreis zur Erzeugung eines Vorstroms, der so betrieben werden kann, dass er dem Stromspiegel zugeführt werden kann, umfasst zwei komplementäre Paare von MOS-Transistoren. Das erste Paar besteht aus einem P-Kanal-MOS-Transistor MP19, der einen mit dem Drain-Anschluss eines N-Kanal-MOS-Transistors MN21 verbundenen Drain-Anschluss aufweist, und das zweite Paar besteht aus einem P-Kanal-MOS-Transistor MP20, der einen mit dem Drain-Anschluss eines N-Kanal-MOS-Transistors MN22 verbundenen Drain-Anschluss aufweist. Die Source-Anschlüsse der Transistoren MP19 und MP20 und die Source-Anschlüsse der Transistoren MN21 bzw. MN22 sind miteinander verbunden. Der Gate-Anschluss des Transistors MN21 kann so betrieben werden, dass er das Eingangssignal Inm empfängt, und der Gate-Anschluss des Transistors MN22 kann so betrieben werden, dass er das Eingangssignal Inp empfängt. Der Gate- und der Drain-Anschluss des Transistors MP19 sind wie der Gate- und der Drain-Anschluss des Transistors MP20 miteinander verbunden. Ein Knoten, der den Gate- und den Drain-Anschluss des Transistors MP19 miteinander verbindet, ist mit dem Gate-Anschluss eines P-Kanal-MOS-Transistors MP24 verbunden, und ein Knoten, der den Gate- und den Drain-Anschluss des Transistors MP20 miteinander verbindet, ist mit dem Gate-Anschluss eines P-Kanal-MOS-Transistors MP23 verbunden. Die Source-Anschlüsse der Transistoren MP23 und MP24 sind miteinander und ebenfalls mit dem Drain-Anschluss eines weiteren P-Kanal-MOS-Transistors MP25 verbunden. Der Source-Anschluss des Transistors MP25 ist mit den Source-Anschlüssen der Transistoren MP19 und MP20 und ebenfalls mit dem Source-Anschluss eines weiteren P-Kanal-MOS-Transistors MP26 verbunden. Die Gate-Anschlüsse der Transistoren MP25 und MP26 sind ebenfalls miteinander verbunden, und ein Knoten, der die Gate-Anschlüsse der Transistoren MP25 und MP26 miteinander verbindet, ist mit dem Drain-Anschluss des Transistors MP24 verbunden.
Ein Knoten, der die Source-Anschlüsse der Transistoren MN21 und MN22 miteinander verbindet, ist mit einer Stromquelle I3 verbunden, und ein Knoten, der beide Gate-Anschlüsse der Transistoren MP25 und MP26 mit dem Drain-Anschluss des Transistors MP24 verbindet, ist mit einer weiteren Stromquelle I4 verbunden. Die anderen Anschlüsse der Stromquellen I3 und I4 sind wie der Drain-Anschluss des Transistors MP23 ebenfalls mit Masse verbunden.
Der Drain-Anschluss des Transistors MP26 ist mit dem N-Kanal-Transistor MN10 an dessen Drain-Anschluss verbunden und ebenfalls mit einem Knoten, der die Gate-Anschlüsse der Transistoren MN9 und MN10 miteinander verbindet. Somit sind beide Stromerzeugungsschaltkreise über die Transistoren MN9 und MN10 mit dem Stromspiegelschaltkreis verbunden.
Folglich sind die beiden Vorstromerzeugungsschaltkreise identisch, abgesehen von der Tatsache, dass die Eingangssignale Inp und Inm entsprechenden, einander gegenüberliegenden Transistoren zugeführt werden.
Im Betrieb wird den Transistoren MN13 und MN22 ein Eingangssignal Inp zugeführt, und den Transistoren MN14 und MN21 wird ein Eingangssignal Inm zugeführt. In dem ersten Vorstromerzeugungsschaltkreis, d. h. in den Transistoren MP11 bis MP18, teilt die Differenz zwischen den Spannungen der Eingangssignale Inp und Inm den Strom von der Stromquelle I1 proportional auf, wobei ein Bruchteil des Stroms durch jeden Transistor MN13 und MN14 geleitet wird. Dasselbe geschieht in dem zweiten Vorstromerzeugungsschaltkreis, umfassend die Transistoren MN19 bis MN26; die Spannungsdifferenz zwischen den Eingangssignalen Inp und Inm teilt den Strom von der Stromquelle I3 proportional zwischen den Transistoren MN21 und MN22 auf.
Wenn die Spannung des Eingangssignals Inp niedriger als das Signal Inm ist, wird der Großteil des Stroms von der Stromquelle I1 durch den Transistor MN14 geleitet, und der Großteil des Stroms von der Stromquelle I3 wird durch den Transistor MN21 geleitet. Für den ersten Vorstromerzeugungsschaltkreis MP11 bis MP18 fließt mehr Strom durch die Transistoren MP12 und MP15 als durch die Transistoren MP11 und MP16. Der Spannungsabfall über MP16 nimmt zu, und die Gate-Spannung der Transistoren MP17 und MP18 wird negativer, d. h. bewegt sich näher auf Masse (GND) zu. Eine niedrige Gate-Spannung schaltet die Transistoren MP17 und MP18 durch und erhöht den Strom durch MP18. Der Effekt für den zweiten Vorstromerzeugungsschaltkreis MP19 bis MP26 ist unterschiedlich. Durch die Transistoren MP19 und MP24 fließt mehr Strom als durch die Transistoren MP20 und MP23. Trotzdem wird der Strom durch den Transistor MP24 durch die Stromquelle I4 auf einen Konstantstrom begrenzt. MP23 trägt nur einen geringen oder gar keinen Strom bei. Somit wird der Strom durch MP25 im Grunde durch I4 festgelegt. Dieser Strom wird an MP26 gespiegelt und legt den minimalen Ausgangsstrom durch MP26 fest, wenn MP23 gesperrt ist. Mit einem gesperrten MP23 trägt der zweite Vorstromerzeugungsschaltkreis lediglich einen Minimalstrom durch MN10 bei.
Wenn Inm niedriger als Inp ist, nähert sich der Strom durch MP18 einer unteren Grenze an, die durch die Stromquelle I2, die auf dieselbe Weise wie oben erläutert mit MP16 und MP17 gekoppelt ist, festgelegt wird. Die genauen Proportionen der Ströme hängen von den Dimensionen der Transistoren ab. Im Allgemeinen gibt es immer einen größeren Strom durch M10, entweder von dem ersten oder von dem zweiten Vorstromerzeugungsschaltkreis, der an MN9 gespiegelt wird. Wenn die Differenz zwischen den Eingangssignalen Inp und Inm Null beträgt, wird lediglich ein äußerst niedriger Vorstrom bereitgestellt. Für korrekt dimensionierte Transistoren hängt der Ausgangsstrom der Vorstromerzeugungsschaltkreise exponentiell von der Spannungsdifferenz zwischen den Eingangssignalen Inp und Inm ab. Diese exponentielle Zunahme des Vorstroms ermöglicht eine äußerst schnelle Aufladung von kapazitiven Lasten. Des Weiteren nehmen die Ströme wieder einen Minimalwert an, wenn die Ausgangsspannung den Endwert erreicht, wodurch ein niedriger durchschnittlicher Stromverbrauch ermöglicht wird. Im Vergleich zu Mehrstufen-OTAs ist der Schaltkreis gemäß der vorliegenden Erfindung von Natur aus stabil.
2 zeigt ein vereinfachtes Schaubild und eine schematische Darstellung einer LCD-Treiberkonfiguration gemäß der vorliegenden Erfindung. Eine Gleichspannung V_LCD wird zum Beispiel durch eine Ladungspumpe oder ein ähnliches Mittel als Versorgungsspannung bereitgestellt. Die Versorgungsspannung V_LCD wird durch den Kondensator CO gebuffert. Der Widerstandsteiler, bestehend aus den Widerständen R1, R2, R3 und R4, wird dazu verwendet, Bruchteile der Versorgungsspannung V_LCD wie zum Beispiel 2/3 V_LCD, 1/2 V_LCD oder 1/3 V_LCD bereitzustellen. Die entsprechenden Bruchteile der Versorgungsspannung werden durch die Kondensatoren C1, C2, C3 und C4 gebuffert. Die Bufferkreise gemäß der vorliegenden Erfindung werden als Buffer BUF1 und BUF2 verwendet. Die Spannungen 2/3 V_LCD, 1/2 V_LCD und 1/3 V_LCD werden der LCD-Schaltmatrix LCD-SM zugeführt, die als Verbindung mit dem LCD-Display verwendet wird, bei dem es sich vorzugsweise um ein Multisegment-LCD-Display handelt. Die Schalter SW1 und SW2 dienen zur Bereitstellung von entweder 2/3 V_LCD oder 1/2 V_LCD für BUF1. Der Wert der Bruchteile der Versorgungsspannung V_LCD hängt von dem konkreten LCD-Display ab und kann für verschiedene Anwendungen unterschiedlich sein. Das Schalten der Schaltmatrix LCD-SM wandelt die Eingangsgleichspannung V_LCD (und ebenso die Bruchteile 2/3 V_LCD, 1/2 V_LCD und 1/3 V_LCD) in eine Wechselspannung für das LCD-Display LCD-DISP um. Wenn die Schaltmatrix LCD-SM die Buffer BUF1 und BUF2 mit verschiedenen Segmenten des LCD-Displays LCD-DISP verbindet, findet an den Ausgängen von BUF1 oder/und BUF2 eine plötzliche Änderung der kapazitiven Last statt. Dementsprechend muss der Ausgangsstrom sofort erhöht werden. Wenn der OTA gemäß der vorliegenden Erfindung als Spannungsfolger gekoppelt ist, zieht eine plötzliche Änderung der Ausgangskapazität eine Änderung der differenziellen Eingangsspannung für jeden OTA nach sich. Eine unterschiedliche Spannung an den Eingängen des OTA und den entsprechenden wie oben erläuterten Vorstromerzeugungsstufen führt zu einem erhöhten Vorstrom durch die Vorstromquelle des OTA. Dementsprechend kann der OTA auf eine Änderung der Ausgangskapazität schnell mit einem erhöhten Ausgangsstrom reagieren. Nach dem Laden oder Entladen der Last an dem Ausgang der Buffer BUF1 und/oder BUF2 kehren die Buffer in ihren Ruhezustand zurück, und es wird kein zusätzlicher Strom von den Vorstromstufen bereitgestellt, da das differenzielle Eingangssignal auf einen Wert von null Volt zurückkehrt.
Obwohl die vorliegende Erfindung unter Bezugnahme auf eine bestimmte Ausführungsform beschrieben wurde, ist diese nicht auf diese Ausführungsform beschränkt und dem Fachmann fallen zweifellos weitere Alternativen ein, die innerhalb des beanspruchten Schutzumfangs der Erfindung liegen.

Claims

CMOS-Bufferkreis (BUF1, BUF2) für Flüssigkristallanzeigen-(LCD-)Treiber, umfassend ein erstes differenzielles Paar Transistoren (MN13, MN14), die so gekoppelt sind, dass sie eine differenzielle Eingangsspannung empfangen, um als Reaktion auf eine positive differenzielle Eingangsspannung einen Ausgangsstrom in einem Ausgangsstrompfad zu erzeugen, ein zweites differenzielles Paar Transistoren (MN21, MN22), die so gekoppelt sind, dass sie die invertierte differenzielle Eingangsspannung empfangen, um als Reaktion auf eine negative Eingangsspannung einen Ausgangsstrom in einem Ausgangsstrompfad zu erzeugen, wobei die Ausgangsstrompfade beider differenzieller Transistorpaare in einem gemeinsamen Strompfad vereint sind, wobei der CMOS-Bufferkreis außerdem umfasst: einen einstufigen Transkonduktanz-Operationsverstärker (OTA) mit einem weiteren differenziellen Paar Transistoren (MN0, MN1) für den Empfang der differenziellen Eingangsspannung, einer mit dem differenziellen Paar gekoppelten Vorstromquelle (Biss-Stromquelle) und einem asymmetrischen Ausgang (Out), wobei das erste differenzielle Paar Transistoren (MN13, MN14) eine erste Vorstromerzeugungsstufe (I1, I2, MP11, MP12, MN13, MN14, MP15, MP16, MP17, MP18) bildet; das zweite differenzielle Paar Transistoren (MN21, MN22) eine zweite Vorstromerzeugungsstufe (I3, I4, MP19, MP20, MN21, MN22, MP23, MP24, MP25, MP26) bildet; und die Ausgangsstrompfade beider Vorstromerzeugungsstufen in dem gemeinsamen Strompfad vereint sind, und der Strom in dem gemeinsamen Strompfad in die Vorstromquelle des einstufigen OTA gespiegelt wird, um den Vorstrom durch die Vorstromquelle als Reaktion auf einen ansteigenden Wert der differenziellen Eingangsspannung zu erhöhen.
CMOS-Bufferkreis (BUF1, BUF2) gemäß Anspruch 1, bei dem die erste und die zweite Vorstromerzeugungsstufe im Wesentlichen gleich sind, mit der Ausnahme, dass die erste Vorstromerzeugungsstufe so gekoppelt ist, dass sie die erste differenzielle Eingangsspannung empfängt, und die zweite Vorstromerzeugungsstufe so gekoppelt ist, dass sie die invertierte Eingangsspannung empfängt.
CMOS-Bufferkreis (BUF1, BUF2) gemäß Anspruch 1 oder 2, bei dem sich der Strom durch die Vorstromquelle des OTA exponentiell als Reaktion auf einen ansteigenden Wert der differenziellen Spannung, die dem Stromspiegel von den beiden Vorstromkreisen zugeführt wird, erhöht.
CMOS-Bufferkreis gemäß Anspruch 3, bei dem jede Vorstromerzeugungsstufe zwei als Diode gekoppelte Lasttransistoren (MP19, MP20; MP11, MP12), die mit den Transistoren (MN21, MN22; MN13, MN14) des differenziellen Paars gekoppelt sind, und eine Konstantstromquelle (I3; I1), die mit der Sourcezusammenschaltung des differenziellen Paars gekoppelt ist, hat, wobei der CMOS-Buffer ferner einen ersten und einen zweiten Transistor (MP23, MP24; MP15, MP16), deren Gates mit den Gates des entsprechenden Lasttransistors gekoppelt sind, und eine Sourcezusammenschaltung umfasst, die mit dem Drain eines dritten Transistors (MP25; MP17) gekoppelt ist, wobei der Drain des ersten Transistors mit Masse gekoppelt ist, und der Drain des zweiten Transistors mit einer Konstantstromquelle (I4; I2) gekoppelt ist, wobei die Source des dritten Transistors mit einer Versorgungsspannung verbunden ist, und das Gate des dritten Transistors mit dem Drain des zweiten Transistors gekoppelt ist, und wobei ein vierter Transistor (MP26; MP18) mit seinem Gate mit dem dritten Transistor gekoppelt ist, um den Strom durch den dritten Transistor in den vierten Transistor zu spiegeln.
CMOS-Bufferkreis gemäß einem der vorhergehenden Ansprüche, bei dem der Ausgang des OTA mit einem negativen Eingang des differenziellen Paars verbunden ist, um als Spannungsfolger zu arbeiten.