JPH0758872B2 - 電力増幅回路 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、CMOS（相補性絶縁ゲート型）電力増幅回路に
係り、たとえば音声合成用LSIに設けられて直接にスピ
ーカを駆動する場合などに使用される。

（従来の技術） この種の従来のCMOS電力増幅回路は、第８図に示すよう
な演算増幅器が用いられている。即ち、81,82は差動入
力増幅用の差動対をなすＮチャネルMOSトランジスタで
あり、その定電流源としてＮチャネルMOSトランジスタ8
3のゲートにバイアス電圧V_BIASが与えられている。84,8
5は上記増幅用トランジスタの負荷として接続されるカ
レントミラー回路を形成するＰチャネルMOSトランジス
タである。86はV_DD電源端と出力端OUTとの間に接続され
た出力駆動用のＰチャネルMOSトランジスタであり、そ
のゲートに前記差動増幅用トランジスタ81,82の増幅出
力が入力し、ゲート，ソース間に位相補正用容量Ｃが接
続されている。87は上記出力駆動用トランジスタ86の定
電流源として前記出力端OUTとV_SS電源端（接地端）との
間に接続されたＮチャネルMOSトランジスタであり、そ
のゲートに前記バイアス電圧V_BIASが与えられている。

上記回路はＡ級増幅動作を行なうものであり、出力端OU
Tにたとえば８Ω系スピーカ（図示せず）を直接に接続
して最大出力として±2Vの波形を出力するためには、出
力端OUTの電流I₁またはI₂の最大値として±250mAを流す
必要がある。また、出力駆動用トランジスタ86がカット
オフしたときに出力端OUTの電流I₂は定電流源87の電流I
₃と等しくなり、定電流源の電流値は250mA以上でなけれ
ばならない。

しかし、このようなＡ級増幅器は定常状態における消費
電力が非常に大きく、電池電源により動作させることが
実用上困難であると共に集積回路チップの発熱が大きく
なるので、回路動作の信頼性が低下し易いという問題が
ある。

一方、特開昭60−38907号公報に開示されたCMOS電力増
幅回路は、AB級動作を行なうようにし、出力駆動用トラ
ンジスタのアイドリング電流を低く抑えることができる
ので、消費電力の点で非常に有利である。しかし、この
回路は、第９図に示すように差動回路または演算増幅器
が３個A1,A2,A3必要であるので、使用素子数が多く、チ
ップ面積が大きくなるという問題がある。また、出力電
圧V_outがＮチャネルトランジスタの閾値電圧V_thn以下に
なると、レベルシフタ用トランジスタ91がカットオフし
てしまって低電源側出力駆動用トランジスタ92に帰還が
かからなくなり、出力波形が歪む原因となり、これを避
けようとすると出力振幅を電源電圧振幅まで十分にとる
ことが不可能となる。

（発明が解決しようとする問題点） 本発明は上記したような消費電力が大きいとか使用素子
数が多くてチップ面積が大きく、出力振幅が十分にとれ
ないという問題点を解決すべくなされたもので、AB級動
作を行なうことで消費電力が小さくて済み、しかも回路
構成が簡単で使用素子数が少なくてチップ面積が小さく
て済み、出力振幅をほぼ電源電圧いっぱいまでとること
が可能な電力増幅回路を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明の電力増幅回路は、第１電源端と出力端との間に
出力駆動用のＰチャネルトランジスタを接続し、上記出
力端と第２電源端との間に出力駆動用のＮチャネルトラ
ンジスタを接続し、差動入力信号を増幅して上記Ｐチャ
ネルトランジスタ、Ｎチャネルトランジスタの各ゲート
を別々に直接または間接的に駆動する差動増幅回路を設
け、一方の出力駆動用トランジスタの同一チャネル型で
あるソース接地トランジスタを設けてそのゲートを上記
一方の出力駆動用トランジスタのゲートに接続し、上記
ソース接地トランジスタのドレインを他方の出力駆動用
トランジスタを駆動している回路の電流路に接続してな
ることを特徴とする。

（作用） 上記ソース接地型トランジスタとこれにゲート，ソース
が共通接続された一方の出力駆動用トランジスタとの電
流比はそれぞれのW/Lの比によって定まる。これによっ
て、出力端の出力電流が零のときにおける出力駆動用ト
ランジスタのアイドリング電流が僅かな状態で回路動作
が安定になるように制御することが可能になり、また、
差動入力信号に対して出力駆動用トランジスタをAB級で
動作させることが可能になる。

（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。第１図（ａ）に示すCMOS電力増幅回路は集積回路化
されており、Q₁₀₁はV_DD電源端と出力端OUTとの間に接続
されたＰチャネルMOS FET（電界効果トランジスタ）、Q
₁₀₂は上記出力端OUTとV_SS電源端（接地端）との間に接
続されたＮチャネルMOS FETである。C₁，C₂は上記Ｐチ
ャネルトランジスタQ₁₀₁、ＮチャネルトランジスタQ₁₀₂
それぞれのゲート・ドレイン間に接続された位相補正用
容量である。Diff1,Diff2は差動入力ト端1,2の作動入力
電圧をそれぞれ差動増幅する第1,第２の差動増幅回路で
あり、それぞれの増幅出力は対応して前記Ｐチャネルト
ランジスタQ₁₀₁、ＮチャネルトランジスタQ₁₀₂のゲート
に与えられている。上記第１の差動増幅回路Diff1にお
いて、Q₁，Q₂は差動増幅対をなすＮチャネルトランジス
タであり、その動作バイアス電流はゲートにバイアス電
圧V_BNが与えられる定電流源用のＮチャネルトランジス
タQ₉により与えられ、増幅負荷としてカレントミラー回
路を形成するＰチャネルトランジスタQ₃，Q₄が接続され
ている。また、前記第２の差動増幅回路Diff2は、差動
増幅対をなすＰチャネルトランジスタQ₅，Q₆と、その定
電流源をなすゲートにバイアス電圧V_BPが与えられたＰ
チャネルトランジスタQ₁₀と、増幅負荷としてカレント
ミラー回路を形成するＮチャネルトランジスタQ₇，Q₈と
からなる。

一方、ＰチャネルトランジスタQ₂₀₁は、そのゲート，ソ
ースが前記出力駆動用のＰチャネルトランジスタQ₁₀₁の
ゲート，ソースに対応して接続され、そのドレインと接
地端との間にはゲートにバイアス電圧V_BNが与えられた
定電流源用のＮチャネルトランジスタQ₂₀₂が接続されて
いる。そして、このソース接地されたＰチャネルトラン
ジスタQ₂₀₁のドレインは、前記出力駆動用のＮチャネル
トランジスタQ₁₀₂を駆動するための前記第２の差動増幅
回路Diff2における電流路に接続されている。

次に、上記第１図（ａ）の回路の動作を説明する。出力
駆動用トランジスタQ₁₀₁、ソース接地トランジスタQ₂₀₁
はゲート，ソースが共通接続されているので、それぞれ
のドレイン電流I₁₀₁，I₂₀₁の比はそれぞれのチャネル寸
法比W/Lの比に比例する。

I₁₀₁：I₂₀₁＝W/L（Q₁₀₁）:W/L（Q₂₀₁） ……（１） 出力端OUTの出力電流I₀＝０のとき（負荷に電圧を供給
していないとき）、出力駆動用トランジスタQ₁₀₂のドレ
イン電流I₁₀₂は前記出力駆動用トランジスタQ₁₀₁のドレ
イン電流I₁₀₁に等しくなければならない。

I₁₀₁＝I₁₀₂ ……（２） いま、出力電流I₀が零でない比較的小さな値の場合（ト
ランジスタQ₁₀₁，Q₁₀₂それぞれのゲート・ソース間電圧
V_GSの絶対値｜V_GS｜がトランジスタの閾値電圧Vth以
上、電源電圧以下の場合）、トランジスタQ₁₀₁のV_GSがV
_DD，V_SS電位の中間値（1/2V_DD）を持っている、即ち、
第１の差動増幅回路Diff1の出力ノードａが上記中間値
を持っている。したがって、トランジスタQ₁₀₁のゲート
に電流は流れず、第１の差動増幅回路Diff1における上
記出力ノードａに接続されているトランジスタQ₃，Q₁の
電流I₃，I₁は等しく、さらにカレントミラー回路のトラ
ンジスタQ₄および増幅用トランジスタQ₂の電流I₂は上記
I₃に等しい。

I₃＝I₁ ……（３） I₃＝I₂ ……（４） ∴I₁＝I₂ ……（５） このことから、このときには第１の差動増幅回路Diff1
における差動増幅対トランジスタQ₁，Q₂の各ゲート電位
IN＋,IN−は同一電位でなくてはならない。よって、第
２の差動増幅回路Diff2において、差動増幅対トランジ
スタQ₅，Q₆の各ゲート電位も等しいはずであり、上記ト
ランジスタQ₅，Q₆の各電流I₅，I₆は等しい。

I₅＝I₆ ……（６） ところで、トランジスタQ₁₀₂のV_GSが前記中間値を持っ
ている、即ち、第２の差動増幅回路Diff2の出力ノード
ｂが中間値を持っているから、トランジスタQ₁₀₂のゲー
トに電流は流れず、上記出力ノードｂに接続されている
トランジスタQ₅，Q₇の各電流I₅，I₇は等しく、さらにカ
レントミラー回路のトランジスタQ₈の電流I₈は上記I₇に
等しい。

I₇＝I₅ ……（７） I₇＝I₈ ……（８） ∴I₅＝I₈ ……（９） 上式（６），（９）より I₆＝I₈ ……（10） でなければならず、ソース接地トランジスタQ₂₀₁のドレ
インから第２の差動増幅回路Diff2の電流路に流れる電
流Ixは零でなければならない。

Ix＝０ ……（11） したがって、ソース接地トランジスタQ₂₀₁の電流I₂₀₁と
その定電流源用トランジスタQ₂₀₂の電流I₂₀₂とが等しい
状態で安定する。

I₂₀₁＝I₂₀₂ ……（12） このときの出力駆動用トランジスタのアイドリング電流
（I₁₀₁またはI₁₀₂）は、前式（１）より となり、上式（１）′に前式（12）を代入して となる。

ここで、たとえば W/L（Q₁₀₁）＝16000/4、W/L（Q₂₀₁）＝1000/4、I₂₀₂＝3
75μＡとすると、アイドリング電流は6mAとなる。な
お、上記電流I₂₀₂は、トランジスタQ₂₀₂のW/Lおよびそ
のゲートバイアス電圧V_BNで決められる。

上述したように、第１図（ａ）の回路は、I₀＝０のとき
に前式（13）で示した僅かのアイドリング電流が流れた
状態で安定し、このとき差動入力電圧IN＋,IN−は等し
くなければならない。

次に、上記第１図（ａ）の回路における増幅動作におい
て出力振幅がほぼ電源電圧いっぱいまで十分にとれるこ
とについて説明する。

（イ）差動入力電圧IN＋,IN−がIN＋＞IN−のとき。こ
のとき、第１の差動増幅回路Diff1においては、 I₁＞I₂ ……（14） となるので I₁＞I₃ ……（15） となり、出力ノードａの電位VaがV_SS電位に近づく。よ
って、トランジスタQ₂₀₁，Q₁₀₁がオンし、その電流
I₂₀₁，I₁₀₁が大きくなり、 I₂₀₁＞I₂₀₂ ……（16） となり、トランジスタQ₁₀₁のドレインから第１の差動増
幅回路Diff1に流れる電流Ixは Ix＞０ ……（17） となる。さらに、第２の差動増幅回路Diff2においては I₅＜I₆ ……（18） となり、 I₇＝I₈＝I₆＋Ix ……（19） であり、上式（17），（18），（19）から I₅＜I₇ ……（20） となり、出力ノードｂの電位VbもV_SS電位に近づく。こ
れによって、トランジスタQ₁₀₂はカットオフし、その電
流I₁₀₂が減少する。

I₀＝I₁₀₁−I₁₀₂ ……（21） であるから、I₀が正に増大し、出力端OUTの負荷を正側
に駆動するようになる。この場合、負荷が軽ければ、ほ
ぼV_DD電位まで駆動することができる。

（ロ）差動入力電圧IN＋,IN−がIN＋＜IN−のとき。こ
のとき、第１の差動増幅回路Diff1においては I₁＜I₂ ……（22） となるので I₁＜I₃ ……（23） となり、出力ノードａの電位VaがV_DD電位に近づく。よ
って、トランジスタQ₂₀₁，Q₁₀₁がカットオフし、その電
流I₂₀₁，I₁₀₁が減少し、 I₂₀₁＜I₂₀₂ ……（24） となり、 Ix＜０ ……（25） となる。さらに、第２の差動増幅回路Diff2においては I₅＞I₆ ……（26） となり、 I₇＝I₈＝I₆＋Ix ……（27） であり、上式（25），（26），（27）から I₅＞I₇ ……（28） となり、出力ノードｂの電位VbもV_DD電位に近づく。こ
れによって、トランジスタQ₁₀₂はオンし、その電流I₁₀₂
が増加する。

I₀＝I₁₀₁−I₁₀₂ ……（29） であるから、I₀が負に増大し、出力端OUTの負荷を負側
に駆動するようになる。この場合、負荷が軽ければ、ほ
ぼV_SS電位まで駆動することができる。

上述したように、差動入力電圧IN＋,IN−の電位差にし
たがって出力端OUTの負荷が駆動され、第１図（ａ）の
回路は電力増幅回路として動作する。

次に、他の実施例を説明する。第１図（ｂ）の回路は、
第１図（ａ）の回路に比べて、トランジスタQ₂₀₂に代え
てV_DD電源端と出力ノードｂとの間にゲートにバイアス
電圧V_BPが与えられる定電流源用のＰチャネルトランジ
スタQ₂₁₂を接続した点が異なり、その他の部分は同一で
あるので第１図（ａ）中と同一符号を付している。この
第１図（ｂ）の回路において、トランジスタQ₁₀₂のゲー
トに流れる変位電流I_GCは、トランジスタQ₂₁₂の電流をI
₂₁₂で表わすと I_GC＝I₅＋I₂₁₂−I₇ ＝I₅＋I₂₁₂−I₈ ＝I₅＋I₂₁₂−（I₆＋I₂₀₁） ＝I₅−I₆−I₂₀₁＋I₂₁₂ ……（30） となる。これに対して、前記第１図（ａ）の回路におい
て、トランジスタQ₁₀₂のゲートに流れる変位電流I_Gb
は、 I_Gb＝I₅−I₇ ＝I₅−I₈ ＝I₅−（I₆＋I₂₀₁−I₂₀₂） ＝I₅−I₆−I₂₀₁＋I₂₀₂ ……（31） となる。上式（30），（31）を比較すると、I₂₀₂，I₂₁₂
が異なるだけである。よって、I₂₁₂＝I₂₀₂となるように
トランジスタQ₂₁₂とそのゲートバイアス電圧V_BPを設定
すれば、第１図（ｂ）の回路は第１図（ａ）の回路と同
一の動作を行なう。

第２図（ａ），（ｂ），（ｃ）の回路は、第１図
（ａ），（ｂ）に示したような電力増幅回路Ａの出力端
OUTにたとえば８ΩのスピーカSPを接続した応用回路を
示しており、INは入力信号であり、R₁，R₂は帰還抵抗で
あって上記増幅回路Ａの利得を決めている。この場合、
第２図（ａ）の回路は、反転増幅器を構成し、電源とし
て±2.5Vの２電源を用いた例を示しており、その利得Ｇ
は である。第２図（ｂ）の回路は、＋5Vの１電源を用いた
反転増幅器を示しており、抵抗R₃，R₄は一般に同一抵抗
値であり、 を増幅回路Ａの非反転入力端＋に与えている。C₃，C₄は
結合容量であり、直流分をカットしている。この場合の
利得Ｇは上式（32）と同じである。第２図（ｃ）の回路
は、±2.5Vの２電源を用いた正転増幅器を示しており、
その利得Ｇは である。なお、第２図（ａ），（ｂ），（ｃ）の回路以
外にも、一般の演算増幅器を構成するのと同様に増幅回
路Ａを用いて種々の増幅器を構成することが可能であ
る。

第３図（ａ）の回路は、第１図（ａ）の回路に比べて、
トランジスタQ₃，Q₄，Q₇，Q₈を省略し、Ｐチャネルトラ
ンジスタQ₃₀₁〜Q₃₀₄、Q₃₁₁，Q₃₁₂、Ｎチャネルトランジ
スタQ₃₀₅〜Q₃₁₀を付加し、ソース接地トランジスタQ₂₀₁
のドレインをトランジスタQ₃₁₁のドレインに接続した点
が異なり、その他は同じである。即ち、第１の差動増幅
回路におけるトランジスタQ₁の負荷としてトランジスタ
Q₃₀₁，Q₃₀₂からなるカレントミラー回路を接続し、この
カレントミラー回路の出力トランジスタQ₃₀₂の負荷とし
てトランジスタQ₃₀₉，Q₃₁₀からなるカレントミラー回路
を接続し、このカレントミラー回路の出力トランジスタ
Q₃₁₀の出力端をトランジスタQ₁₀₁のゲートに接続してい
る。また、上記第１の差動増幅回路にトランジスタQ₂の
負荷としてトランジスタQ₃₀₃，Q₃₀₄からなるカレントミ
ラー回路を接続し、このカレントミラー回路の出力トラ
ンジスタQ₃₀₄の出力端を前記トランジスタQ₂₀₁，Q₁₀₁の
ゲートに接続している。さらに、第２の差動増幅回路に
おけるトランジスタQ₅の負荷としてトランジスタQ₃₀₅，
Q₃₀₆からなるカレントミラー回路を接続し、このカレン
トミラー回路の出力トランジスタQ₃₀₆の負荷としてトラ
ンジスタQ₃₁₁，Q₃₁₂からなるカレントミラー回路を接続
し、このカレントミラー回路の出力トランジスタQ₃₁₂の
出力端をトランジスタQ₁₀₂のゲートに接続している。ま
た、上記第２の差動増幅回路におけるトランジスタQ₆の
負荷としてトランジスタQ₃₀₇，Q₃₀₈からなるカレントミ
ラー回路を接続し、このカレントミラー回路の出力トラ
ンジスタQ₃₀₈の出力端をトランジスタQ₁₀₂のゲートに接
続している。

上記第３図（ａ）の回路において、トランジスタQ₃₀₁〜
Q₃₁₂の各電流をI₃₀₁〜I₃₁₂で表わすと、I₁＝I₃₀₁＝I₃₀₂
＝I₃₀₉＝I₃₁₀、I₂＝I₃₀₃＝I₃₀₄、I₅＝I₃₀₅＝I₃₀₆、I₆＝
I₃₀₇＝I₃₀₈、I₃₁₁＝I₃₁₂であり、トランジスタQ₁₀₁のゲ
ートの変位電流I_Gdは I_Gd＝I₃₀₄−I₃₁₀ ＝I₂−I₃₀₂ ＝I₂−I₁ ……（34） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
eは I_Ge＝I₃₁₂−I₃₀₈ ＝I₃₁₁−I₆ ＝（I₃₀₆＋I₂₀₂−I₂₀₁）−I₆ ＝I₅−I₆−I₂₀₁＋I₂₀₂ ……（35） である。これに対して、前記第１図（ａ）の回路におい
て、トランジスタQ₁₀₁のゲートの変位電流I_Gaは I_Ga＝I₃−I₁ ＝I₂−I₁ ……（36） であり、トランジスタQ₁₀₂のゲートの変位電流I_Gbは第
１図の（ｂ）の回路と同様に I_Gb＝I₅−I₆−I₂₀₁＋I₂₀₂ ……（31） である。上記第３図（ａ）の回路を第１図（ａ）の回路
と比較すると、式（34），（36）が等しく、式（35），
（31）が等しいのでトランジスタQ₁₀₁，Q₁₀₂のゲート電
流が等しく、同一の動作を行なうことが分る。但し、第
１図（ａ）の回路においては、差動増幅回路Diff1,Diff
2の出力電位Va,Vbは線形な範囲が狭く、トランジスタQ
₁₀₁，Q₁₀₂のゲートを十分大きい振幅で駆動することが
できない。これに対して、第３図（ａ）の回路における
トランジスタQ₁₀₁，Q₁₀₂のゲート（ａ点,b点）はそれぞ
れカレントミラー回路で駆動されているので、ほぼ（V
_DD−V_SS）の全範囲で線形に働らかせることができる。
よって、上記トランジスタQ₁₀₁，Q₁₀₂のゲートは十分大
きな振幅で駆動され、出力端OUTの負荷を強力に駆動で
きる。

第３図（ｂ）の回路は、第３図（ａ）の回路に比べて、
ソース接地トランジスタQ₂₀₁のドレインをトランジスタ
Q₆のドレインに接続するように変更した点が異なり、I
₃₀₇＝I₆＋I₂₀₁−I₂₀₂になる。この第３図（ｂ）の回路
において、トランジスタQ₁₀₁のゲートの変位電流I_Gdは
第３図（ａ）の回路と同様に I_Gd＝I₂−I₁ ……（34） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
eは I_Ge＝I₃₁₂−I₃₀₈ ＝I₃₀₆−I₃₀₇ ＝I₅−（I₆＋I₂₀₁−I₂₀₂） ＝I₅−I₆−I₂₀₁＋I₂₀₂ ……（37） である。上式（37）は第３図（ａ）における式（35）と
等しく、第３図（ｂ）の回路は第３図（ａ）と同一の動
作を行なうことが分る。

第３図（ｃ）の回路は、第３図（ａ）の回路に比べて、
トランジスタQ₂₀₂に代えてV_DD電源端とトランジスタQ
₃₁₂のドレインとの間にゲートにバイアス電圧V_BPが与え
られる定電流源用のＰチャネルトランジスタQ₂₁₂（その
電流をI₂₁₂で表わす）を接続した点が異なる。この第３
図（ｃ）の回路において、トランジスタQ₁₀₁のゲートの
変位電流I_Gdは第３図（ａ）の回路と同様に I_Gd＝I₂−I₁ ……（34） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
eは I_Ge＝I₃₁₂＋I₂₁₂−I₃₀₈ ＝I₃₁₁＋I₂₁₂−I₆ ＝（I₃₀₆−I₂₀₁）＋I₂₁₂−I₆ ＝I₅−I₆−I₂₀₁＋I₂₁₂ ……（38） である。ここで、上式（38）のI₂₁₂を前式（35）のI₂₀₂
と同じに設定すれば、両式（38），（35）は等しくな
り、第３図（ｃ）の回路は第３図（ａ）の回路と同一の
動作を行なう。

第３図（ｄ）の回路は、第３図（ｃ）の回路に比べて、
トランジスタQ₂₀₁のドレインをトランジスタQ₆のドレイ
ンに接続するように変更し、トランジスタQ₂₁₂をV_DD電
源端とトランジスタQ₅のドレインとの間に接続した点が
異なる。この第３図（ｄ）の回路において、トランジス
タQ₁₀₁のゲートの変位電流I_Gdは第３図（ｃ）の回路と
同様に I_Gd＝I₂−I₁ ……（34） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
eは I_Ge＝I₃₁₂−I₃₀₈ ＝I₃₀₆−I₃₀₇ ＝（I₅＋I₂₁₂）−（I₆＋I₂₀₁） ＝I₅−I₆−I₂₀₁＋I₂₁₂ ……（39） である。上式（39）は前式（38）に等しく、第３図
（ｄ）の回路は第３図（ｃ）の回路と同一の動作を行な
う。

上述したように、第１図（ａ），（ｂ）および第３図
（ａ），（ｂ），（ｃ），（ｄ）は全て同一の動作を行
なう。

第４図（ａ）の回路は、第３図（ａ）の回路に比べて、
トランジスタQ₅，Q₆，Q₁₀，Q₃₀₅〜Q₃₀₈，Q₃₁₁，Q₃₁₂を
省略し、ＮチャネルトランジスタQ₃₁₃，Q₃₁₄、Ｐチャネ
ルトランジスタQ₃₁₅，Q₃₁₆を付加し、トランジスタQ₂₀₁
のドレインをトランジスタQ₃₁₃のドレインに接続した点
が異なる。即ち、トランジスタQ₃₁₃をトランジスタQ₃₀₁
にカレントミラー接続し、トランジスタQ₃₁₄をトランジ
スタQ₃₀₃にカレントミラー接続し、上記トランジスタQ
₃₁₃，Q₃₁₄の負荷としてカレントミラー回路を形成する
トランジスタQ₃₁₅，Q₃₁₆を接続し、このカレントミラー
回路の出力トランジスタQ₃₁₆の出力端をトランジスタQ
₁₀₂のゲートに接続している。

上記第４図（ａ）の回路において、トランジスタQ₃₁₃〜
Q₃₁₆の各電流をI₃₁₃〜I₃₁₆で表わすと、I₁＝I₃₁₃，I₂＝
I₃₁₄である。そして、トランジスタQ₁₀₁のゲートの変位
電流I_Gfは I_Gf＝I₃₀₄−I₃₁₀ ＝I₂−I₃₀₂ ＝I₂−I₁ ……（40） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
gは I_Gg＝I₃₁₄−I₃₁₆ ＝I₃₁₄−I₃₁₅ ＝I₂−（I₃₁₃＋I₂₀₁−I₂₀₂） ＝I₂−（I₁＋I₂₀₁−I₂₀₂） ＝I₂−I₁＋I₂₀₂−I₂₀₁ ……（41） である。上記第４図（ａ）の回路と第３図（ａ）の回路
とを比較すると、式（40），（34）が等しいのでトラン
ジスタQ₁₀₁は同一の動作を行なう。また、式（41），
（35）を比較すると、 I₂＝I₅，I₆＝I₁ ……（42） であれば、両式（41），（35）は等しくなる。この場
合、第３図（ａ）の回路において、差動入力電位IN＋,I
N−が等しく、定電流源トランジスタQ₉，Q₁₀の電流I₉，
I₁₀が等しければ I₁＝I₂＝I₅＝I₆ ……（43） となる。また、トランジスタQ₁，Q₂，Q₅，Q₆のgmが等し
ければ、入力電圧が変化した場合における電流I₁の増加
分（電流I₂の減少分）と電流I₆の増加分（電流I₅の減少
分）は等しいので、前式（42）が成立する。したがっ
て、第４図（ａ）の回路は第３図（ａ）の回路と同一の
動作を行なう。

第４図（ｂ）の回路は、第４図（ａ）の回路に比べて、
トランジスタQ₂₀₂に代えてV_DD電源端とトランジスタQ
₃₁₄のドレインとの間にゲートにバイアス電圧V_BPが与え
られたＰチャネルトランジスタQ₂₁₂（その電流をI₂₁₂で
表わす）を接続するように変更している。この第４図
（ｂ）の回路において、トランジスタQ₁₀₁のゲートの変
位電流I_Gfは第４図（ａ）の回路と同様に I_Gf＝I₂−I₁ ……（40） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
gは I_Gg＝I₃₁₄＋I₂₁₂−I₃₁₆ ＝I₂＋I₂₁₂−I₃₁₅ ＝I₂＋I₂₁₂−（I₃₁₃＋I₂₀₁） ＝I₂＋I₂₁₂−（I₁＋I₂₀₁） ＝I₂−I₁＋I₂₁₂−I₂₀₁ ……（44） である。よって、I₂₁₂＝I₂₀₂となるように設定すれば、
上式（44）と第４図（ａ）の回路における前式（41）と
は等しく、第４図（ｂ）の回路は第４図（ａ）の回路と
同一の動作を行なう。

第４図（ｃ）の回路は、第４図（ａ）の回路に比べて、
ソース接地トランジスタQ₂₀₁および定電流源トランジス
タQ₂₀₂に代えて、Ｎチャネルの出力駆動用トランジスタ
Q₁₀₂のゲート，ソースに各対応してゲート，ソースを共
通接続したＮチャネルトランジスタQ₂₀₃（ソース接地ト
ランジスタ）を設け、そのドレインとV_DD電源端との間
にゲートにバイアス電圧V_BPが与えられた定電流源用の
ＰチャネルトランジスタQ₂₀₄を接続し、上記ソース接地
トランジスタQ₂₀₃のドレインをトランジスタQ₃₀₂のドレ
インに接続するように変更している。上記トランジスタ
Q₂₀₃，Q₂₀₄の各電流をI₂₀₃，I₂₀₄で表わせば、トランジ
スタQ₁₀₁のゲートの変位電流I_Gfは I_Gf＝I₃₀₄−I₃₁₀ ＝I₂−I₃₀₉ ＝I₂−（I₃₀₂＋I₂₀₄−I₂₀₃） ＝I₂−I₁−I₂₀₄＋I₂₀₃ ……（45） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
gは I_Gg＝I₃₁₄−I₃₁₆ ＝I₂−I₃₁₃ ＝I₂−I₁ ……（46） である。上式（45），（46）のI₁，I₂の項は、入力信号
が出力駆動用トランジスタQ₁₀₁，Q₁₀₂のゲートを駆動す
ることを意味しており、第４図（ａ）の回路における式
（40），（41）も同様な意味を有する。そして、式（4
1）のI₂₀₂，I₂₀₁の項は、トランジスタQ₁₀₁に適切なア
イドリング電流が流れたとき、トランジスタQ₁₀₂のゲー
ト電位を制御してトランジスタQ₁₀₂にもアイドリング電
流が安定に流れるように制御している。同様に、式（4
5）において、I₂₀₃，I₂₀₄はトランジスタQ₁₀₂に適切な
アイドリング電流が流れたとき、トランジスタQ₁₀₁のゲ
ート電位を制御してトランジスタQ₁₀₁にも安定にアイド
リング電流が流れるように制御している。よって、第４
図（ｃ）の回路も第４図（ａ）の回路と同様な電力増幅
回路として働らく。

第４図（ｄ）の回路は、第４図（ｃ）の回路に比べて、
定電流源用トランジスタQ₂₀₄に代えてトランジスタQ₃₀₄
のドレインとV_SS電源端との間にベースにバイアス電圧V
_BNが与えられた定電流源用のＮチャネルトランジスタQ
₂₁₄（その電流をI₂₁₄で表わす）を接続するように変更
している。この第４図（ｄ）の回路において、トランジ
スタQ₁₀₁のゲートの変位電流I_Gfは I_Gf＝I₃₀₄−I₂₁₄−I₃₁₀ ＝I₂−I₂₁₄−I₃₀₉ ＝I₂−I₂₁₄−（I₃₀₂−I₂₀₃） ＝I₂−I₂₁₄−（I₁−I₂₀₃） ＝I₂−I₁−I₂₁₄＋I₂₀₃ ……（47） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
gは第４図（ｃ）の回路と同様に I_Gg＝I₂−I₁ ……（46） である。よって、前式（47）のI₂₁₄と前式（45）のI₂₀₄
とを同一値に設定すれば、式（47），（45）は等しくな
り、第４図（ｄ）の回路は第４図（ｃ）の回路と同一の
動作を行なう。

上述したように、第４図（ａ），（ｂ），（ｃ），
（ｄ）の回路は同様の動作を行ない、第３図（ａ），
（ｂ），（ｃ），（ｄ）および第１図（ａ），（ｂ）の
回路とも同様の動作を行なう。

第５図（ａ）の回路は、第４図（ａ）の回路に比べて、
第３図（ａ）の回路におけると同様のトランジスタQ₅，
Q₆，Q₉，Q₃₀₅〜Q₃₀₈からなる第２の差動増幅回路を付加
し、上記トランジスタQ₃₀₆の出力端をトランジスタQ₂の
ドレインに接続し、トランジスタQ₃₀₈のドレインをトラ
ンジスタQ₁のドレインに接続している。

上記第５図（ａ）の回路において、トランジスタQ₁₀₁の
ゲートの変位電流I_Ghは I_Gh＝I₃₀₄−I₃₁₀ ＝I₃₀₃−I₃₀₂ ＝（I₂＋I₃₀₆）−I₃₀₁ ＝（I₂＋I₅）−（I₁＋I₃₀₈） ＝（I₂＋I₅）−（I₁＋I₆） ……（48） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
iは I_Gi＝I₃₁₄−I₃₁₆ ＝I₃₀₃−I₃₁₅ ＝（I₂＋I₃₀₆）−（I₃₁₃＋I₂₀₁−I₂₀₂） ＝（I₂＋I₅）−（I₃₀₁＋I₂₀₁−I₂₀₂） ＝（I₂＋I₅）−（I₁＋I₃₀₈＋I₂₀₁−I₂₀₂） ＝（I₂＋I₅）−（I₁＋I₆）＋I₂₀₂−I₂₀₁……（49） である。差動入力電圧IN＋,IN−が与えられると、この
電位差に応じてI₁が増大（または減少）したときI₆も増
大（または減少）し、I₂が減少（または増大）したとき
I₅も減少（または増大）する。よって、上式（48），
（49）の（I₁＋I₆）と（I₂＋I₅）は入力電圧によって制
御される電流である。即ち、第４図（ａ）の回路におけ
る式（40），（41）のI₁，I₂を第５図（ａ）の回路では
（I₁＋I₆），（I₂＋I₅）と置き換えたものと考えること
ができ、式（40），（48）は等しく、式（41），（49）
は等しいので、第５図（ａ）の回路は第４図（ａ）の回
路と同様の動作を行なう。

第５図（ｂ）の回路は、第５図（ａ）の回路に比べて、
定電流源用トランジスタQ₂₀₂に代えてV_DD電源端とトラ
ンジスタQ₃₁₄のドレインとの間にゲートにバイアス電圧
V_BPが与えられた定電流源用のＰチャネルトランジスタQ
₂₁₂（その電流をI₂₁₂で表わす）を接続するように変更
している。この第５図（ｂ）の回路において、トランジ
スタQ₁₀₁のゲートの変位電流I_Ghは第５図（ａ）の回路
と同様に I_Gh＝（I₂＋I₅）−（I₁＋I₆） ……（48） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
iは I_Gi＝I₃₁₄＋I₂₁₂−I₃₁₆ ＝I₃₀₃＋I₂₁₂−I₃₁₅ ＝（I₂＋I₃₀₆）＋I₂₁₂−（I₂₀₁＋I₃₁₃） ＝（I₂＋I₅）＋I₂₁₂−I₂₀₁−I₃₀₁ ＝（I₂＋I₅）−（I₁＋I₃₀₈）＋I₂₁₂−I₂₀₁ ＝（I₂＋I₅）−（I₁＋I₆）＋I₂₁₂−I₂₀₃……（50） である。上式（50）のI₂₁₂と第５図（ａ）の回路におけ
る式（49）のI₂₀₂とが同一になるように設定すれば、両
式（50），（49）は等しくなり、第５図（ｂ）の回路は
第５図（ａ）の回路と同一の動作を行なう。

第５図（ｃ）の回路は、第５図（ａ）の回路に比べてソ
ース接地トランジスタQ₂₀₁および定電流源トランジスタ
Q₂₀₂に代えて、Ｎチャネルの出力駆動用トランジスタQ
₁₀₂のゲート，ソースに各対応してゲート，ソースを共
通接続したＮチャネルトランジスタQ₂₀₃（ソース接地ト
ランジスタ）を設け、そのドレインとV_DD電源端との間
にゲートにバイアス電圧V_BPが与えられた定電流源用の
ＰチャネルトランジスタQ₂₀₄を接続し、上記ソース接地
トランジスタQ₂₀₃のドレインをトランジスタQ₃₀₂のドレ
インに接続するように変更している。上記トランジスタ
Q₂₀₃，Q₂₀₄の各電流をI₂₀₃，I₂₀₄で表わせば、トランジ
スタQ₁₀₁のゲートの変位電流I_Ghは I_Gh＝I₃₀₄−I₃₁₀ ＝I₃₀₃−I₃₀₉ ＝（I₂＋I₃₀₆）−（I₃₀₂＋I₂₀₄−I₂₀₃） ＝（I₂＋I₅）−I₃₀₁−I₂₀₄＋I₂₀₃ ＝（I₂＋I₅）−（I₁＋I₃₀₈）−I₂₀₄＋I₂₀₃ ＝（I₂＋I₅）−（I₁＋I₆）−I₂₀₄＋I₂₀₃……（51） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
iは I_Gi＝I₃₁₄−I₃₁₆ ＝I₃₀₃−I₃₁₃ ＝（I₂＋I₃₀₆）−I₃₀₁ ＝（I₂＋I₅）−（I₁＋I₃₀₈） ＝（I₂＋I₅）−（I₁＋I₆） ……（52） である。上式（51），（52）の（I₂＋I₅），（I₁＋I₆）
は第４図（ｃ）の回路における式（45），（46）のI₂，
I₁と置き換えたものと考えることができ、式（51），
（45）は等しく、式（52），（46）は等しいので、第５
図（ｃ）の回路は第４図（ｃ）の回路と同様な動作を行
なう。

第５図（ｄ）の回路は、第５図（ｃ）の回路に比べて、
定電流源用トランジスタQ₂₀₄に代えてトランジスタQ₃₀₄
のドレインとV_SS電源端との間にベースにバイアス電圧V
_BNが与えられた定電流源用のＮチャネルトランジスタQ
₂₁₄（その電流をI₂₁₄で表わす）を接続するように変更
している。この第５図（ｄ）の回路において、トランジ
スタQ₁₀₁のゲートの変位電流I_Ghは I_Gh＝I₃₀₄−I₂₁₄−I₃₁₀ ＝I₃₀₃−I₂₁₄−I₃₀₉ ＝（I₂＋I₃₀₆）−（I₃₀₂−I₂₀₃）−I₂₁₄ ＝（I₂＋I₅）−I₃₀₁＋I₂₀₃−I₂₁₄ ＝（I₂＋I₅）−（I₁＋I₃₀₈）−I₂₁₄＋I₂₀₃ ＝（I₂＋I₅）−（I₁＋I₆）−I₂₁₄＋I₂₀₃……（53） である。また、トランジスタQ₁₀₂のゲートの変位電流I_G
iは I_Gi＝I₃₁₄−I₃₁₆ ＝I₃₀₃−I₃₁₃ ＝（I₂＋I₃₀₆）−I₃₀₁ ＝（I₂＋I₅）−（I₁＋I₃₀₈） ＝（I₂＋I₅）−（I₁＋I₆） ……（54） である。上式（53）のI₂₁₄と第５図（ｃ）の回路におけ
る式（51）のI₂₀₄とを等しく設定すると、式（53），
（51）は等しく、式（54），（52）は等しいので、第５
図（ｄ）の回路は第５図（ｃ）の回路と同一の動作を行
なう。

上述したように、第５図（ａ），（ｂ），（ｃ），
（ｄ）は同様の動作を行ない、第４図（ａ），（ｂ），
（ｃ），（ｄ）、第３図（ａ），（ｂ），（ｃ），
（ｄ）および第１図（ａ），（ｂ）の回路とも同様な動
作を行なう。

第６図（ａ）の回路は、第３図（ａ）の回路に比べて、
カスケード用のＰチャネルトランジスタQ₄₀₁，Q₄₀₂，Q
₄₀₃、ＮチャネルトランジスタQ₄₀₄，Q₄₀₅およびパワー
ダウン制御用のＰチャネルトランジスタQ₅₀₁、Ｎチャネ
ルトランジスタQ₅₀₂を付加して図示の如く接続すると共
に図示の如くバイアス電圧V_BPC，V_BNCおよびパワーダウ
ン制御信号▲▼,PDN入力をゲートに与えている点
が異なる。上記PDN入力がハイ“H"レベルのとき、全て
の電流路がオフになり、回路の消費電流は殆んど零にな
り、PDN入力がロウ“L"レベルのとき、各トランジスタ
に正常なバイアス電流が流れて電力増幅回路として働ら
く。

第６図（ｂ）の回路は、上記第６図（ａ）の回路に各バ
イアス電圧V_BP，V_BPC，V_BNC，V_BNを与えるためのもので
ある。R_Bはバイアス決定用の抵抗であり、PDN入力が
“L"、▲▼入力が“H"のときにトランジスタ
Q₅₀₃，Q₅₀₄をオンにしてトランジスタQ₆₀₂，Q₆₀₁に電流
を流してV_BP，V_BPCを発生する。トランジスタQ₆₀₃，Q
₆₀₂はカレントミラー回路を構成しており、電流I₆₀₃を
発生する。トランジスタQ₆₀₄はトランジスタQ₆₀₃のカス
ケード用である。上記電流I₆₀₃はトランジスタQ₆₀₅，Q
₆₀₆に流れ、V_BNC，V_BNが発生する。PDN入力が“H"、▲
▼入力が“L"のとき、トランジスタQ₅₀₇、Q₅₀₈が
オン、トランジスタQ₅₀₅，Q₅₀₆がオンになり、V_BNC，V
_BNはそれぞれV_SS電位になり、V_BP，V_BPCはそれぞれV_DD
電位になり、第６図（ａ）の回路におけるトランジスタ
Q₉，Q₁₀，Q₄₀₁〜Q₄₀₅，Q₂₀₂を全てカットオフさせる。
なお、第６図（ｂ）中、61,62はインバータである。

第７図に示す特性は、第６図（ａ），（ｂ）の回路を当
業界で周知のCADシミュレーターを用いてシミュレーシ
ョンした結果であり、出力端OUTの出力電流Ioutが０の
とき、出力電圧Voutも0vであり、このとき出力駆動用ト
ランジスタQ₁₀₁，Q₁₀₂の各電流I_P，I_Nはアイドリング電
流が流れており、I_P＝I_Nである。このアイドリング電流
は約6mAであり、自由に設定できる。出力電流Ioutが正
に増大し、出力電圧Voutも正に増大すると、トランジス
タQ₁₀₁の電流I_Pが増加し、トランジスタQ₁₀₂の電流I_Nが
０になり、Iout＝I_Pである。出力電流Ioutが負に増大
し、出力電圧Voutが負に増大すると、トランジスタQ₁₀₁
の電流I_Pはアイドリング電流のまま一定であり、トラン
ジスタQ₁₀₂の電流I_Nが増大する。このように、第６図
（ａ），（ｂ）の回路はAB級電力増幅回路として働らく
ことが証明された。なお、第８図に示した従来のＡ級電
力増幅回路では、アイドリング電流がたとえば250mA必
要であったが、上記第６図（ａ）の回路によれば、約6m
A（設計によりもっと少なくすることも可能である）と
なり、消費電流が非常に少なくなった。

なお、本発明は上記各実施例に限らず、本発明の技術的
思想の範囲内で種々の変形実施が可能である。たとえば
第６図（ａ），（ｂ）の回路でも示したが、前記各実施
例の回路にカスケード用トランジスタを付加しても基本
的動作が変わるわけではない。また、前記各実施例のト
ランジスタのＰチャネルとＮチャネルとを置き換え、V
_DD電源、V_SS電源の接続関係を逆にしても動作すること
は言うまでもない。また、前記各実施例中、カレントミ
ラー回路を多用しているが、カレントミラー回路におけ
る入力側トランジスタと出力側トランジスタとのW/Lは
異なってもよい。このときの上記入力側トランジスタと
出力側トランジスタとの電流比は上記W/Lの比に等しく
なる。また、前記各実施例中における定電流源用トラン
ジスタQ₂₀₂またはQ₂₁₂，Q₂₀₄，Q₂₁₄を省略し、差動増幅
回路、カレントミラー回路における対になっているトラ
ンジスタのW/Lを異ならせてもよい。即ち、上記各実施
例では、ソース接地トランジスタQ₂₀₁またはQ₂₀₃がある
電流（トランジスタQ₂₀₂またはQ₂₁₂またはQ₂₀₄またはQ
₂₁₄の定電流に等しい電流）を流したとき、回路全体が
安定し、アイドリング電流が流れるものとして説明し
た。しかし、差動増幅回路、カレントミラー回路におけ
るトランジスタ対のW/Lを異ならせてそのバランスを崩
しておき、ソース接地トランジスタQ₂₀₁またはQ₂₀₃にあ
る電流が流れたときに回路全体の動作のバランスがと
れ、アイドリング電流が正しく流れるように設計するこ
とも可能である。

〔発明の効果〕

上述したように本発明の電力増幅回路によれば、AB級動
作を行なうもので消費電力が非常に小さく、集積回路チ
ップの発熱量が小さいので回路動作の信頼性が高くな
る。また、回路構成として最低限必要とするのは、出力
駆動用トランジスタとソース接地トランジスタと差動増
幅回路とで済むので簡易であり、使用素子数が少ないの
でチップ面積が小さくて済む。しかも出力振幅をほぼ電
源電圧いっぱいまで正常に得ることができる。したがっ
て、本発明回路はたとえば音声合成用LSIに用いてスピ
ーカを直接駆動する場合などに好適である。

【図面の簡単な説明】

第１図（ａ）は本発明の電力増幅回路の一実施例を示す
回路図、第１図（ｂ）は同じく他の実施例を示す回路
図、第２図（ａ），（ｂ），（ｃ）はそれぞれ本発明の
応用例を示す回路図、第３図（ａ）乃至（ｄ）、第４図
（ａ）乃至（ｄ）、第５図（ａ）乃至（ｄ）、第６図
（ａ）はそれぞれ本発明の他の実施例を示す回路図、第
６図（ｂ）は同図（ａ）の回路にバイアス電圧を与える
回路を示す回路図、第７図は第６図（ａ），（ｂ）の回
路についてのコンピュータシミュレーションの結果を示
す特性図、第８図および第９図はそれぞれ従来の電力増
幅回路を示す回路図である。 Q₁₀₁……Ｐチャネルトランジスタ、Q₁₀₂……Ｎチャネル
トランジスタ、OUT……出力端、Diff1,Diff2……差動増
幅回路、Q₂₀₁，Q₂₀₃……ソース接地トランジスタ、
Q₅₀₁，Q₅₀₂……パワーダウン制御用トランジスタ。

Claims (14)

【特許請求の範囲】
1. 【請求項１】差動入力信号で制御される第１導電型の一
   対の第１差動入力トランジスタ、これら第１差動入力ト
   ランジスタの電流通路の一端にそれぞれ等しい第1,第２
   の電流を供給するカレントミラー回路構成の電流供給手
   段、及び上記第１差動入力トランジスタの電流通路の他
   端にそれぞれ接続される第１電流源を有する第１の差動
   増幅回路と、 第１の電源端と出力端との間に接続され、上記一対の第
   １差動入力トランジスタの一方を流れる電流に基づいて
   制御される第２導電型の第１出力駆動用トランジスタ
   と、 上記差動入力信号で制御される第２導電型の一対の第２
   差動入力トランジスタ、これら第２差動入力トランジス
   タの電流通路の一端にそれぞれ接続される第２電流源、
   及び上記第２差動入力トランジスタの電流通路の他端か
   らそれぞれ等しい第3,第４の電流を排出するカレントミ
   ラー回路構成の電流排出手段を有する第２の差動増幅回
   路と、 第２の電源端と上記出力端との間に接続され、上記一対
   の第２差動入力トランジスタの一方を流れる電流に基づ
   いて制御される第１導電型の第２出力駆動用トランジス
   タと、 電流通路の一端が上記第１の電源端に接続され、制御端
   が上記第１出力駆動用トランジスタの制御端に接続され
   る第２導電型のトランジスタと、 上記第２導電型のトランジスタの電流通路の他端と第２
   の電源端との間に設けられる第３の電流源と、 を具備し、 上記第２導電型のトランジスタの電流通路の他端と上記
   第３の電流源との接続点の電流を、上記一対の第２差動
   入力トランジスタの他方と上記電流排出手段との接続点
   に流すことを特徴とする電力増幅回路。
2. 【請求項２】差動入力信号で制御される第１導電型の一
   対の第１差動入力トランジスタ、これら第１差動入力ト
   ランジスタの電流通路の一端にそれぞれ等しい第1,第２
   の電流を供給するカレントミラー回路構成の電流供給手
   段、及び上記第１差動入力トランジスタの電流通路の他
   端にそれぞれ接続される第１電流源を有する第１の差動
   増幅回路と、 第１の電源端と出力端との間に接続され、上記一対の第
   １差動入力トランジスタの一方を流れる電流に基づいて
   制御される第２導電型の第１出力駆動用トランジスタ
   と、 上記差動入力信号で制御される第２導電型の一対の第２
   差動入力トランジスタ、これら第２差動入力トランジス
   タの電流通路の一端にそれぞれ接続される第２電流源、
   及び上記一対の第２差動入力トランジスタの電流通路の
   他端からそれぞれ等しい第3,第４の電流を排出するカレ
   ントミラー回路構成の電流排出手段を有する第２の差動
   増幅回路と、 第２の電源端と上記出力端との間に接続され、上記一対
   の第２差動入力トランジスタの一方を流れる電流に基づ
   いて制御される第１導電型の第２出力駆動用トランジス
   タと、 電流通路の一端が上記第１の電源端に接続され、制御端
   が上記第１出力駆動用トランジスタの制御端に接続さ
   れ、電流通路の他端が上記一対の第２差動入力トランジ
   スタの他方と上記電流排出手段との接続点に接続される
   第２導電型のトランジスタと、 上記一対の第２差動入力トランジスタの一方と上記電流
   排出手段との接続点と上記第１の電源端間に接続される
   第３の電流源と、 を具備することを特徴とする電力増幅回路。
3. 【請求項３】差動入力信号で制御される第１導電型の一
   対の差動入力トランジスタと、 これら差動入力トランジスタの電流通路の一端にそれぞ
   れ第1,第２の電流を供給する第1,第２の電流供給手段
   と、 上記差動入力トランジスタの電流通路の他端にそれぞれ
   接続される第１電流源と、 第１の電源端と出力端との間に接続される第２導電型の
   第１出力駆動用トランジスタと、 第１のカレントミラー回路、この第１のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第３の電流供給手段、及び上
   記第１のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第４
   の電流供給手段を備え、上記第４の電流供給手段と上記
   第１のカレントミラー回路との接続点の電流に基づいて
   上記第１出力駆動用トランジスタを制御する第１の制御
   手段と、 第２の電源端と上記出力端との間に接続される第１導電
   型の第２出力駆動用トランジスタと、 第２のカレントミラー回路、この第２のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第５の電流供給手段、及び上
   記第２のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第６
   の電流供給手段を備え、上記第６の電流供給手段と上記
   第２のカレントミラー回路との接続点の電流に基づいて
   上記第２出力駆動用トランジスタを制御する第２の制御
   手段と、 電流通路の一端が上記第１の電源端に接続され、制御端
   が上記第１出力駆動用トランジスタの制御端に接続され
   る第２導電型のトランジスタと、 上記第２導電型のトランジスタの電流通路の他端と第２
   の電源端との間に設けられる第２電流源と、 を具備し、 上記第２導電型のトランジスタの電流通路の他端と上記
   第２電流源との接続点の電流に基づいて、上記第５の電
   流供給手段から上記第２のカレントミラー回路に供給さ
   れる電流を制御することを特徴とする電力増幅回路。
4. 【請求項４】差動入力信号で制御される第１導電型の一
   対の差動入力トランジスタと、 これら差動入力トランジスタの電流通路の一端にそれぞ
   れ第1,第２の電流を供給する第1,第２の電流供給手段
   と、 上記差動入力トランジスタの電流通路の他端にそれぞれ
   接続される第１電流源と、 第１の電源端と出力端との間に接続される第２導電型の
   第１出力駆動用トランジスタと、 第１のカレントミラー回路、この第１のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第３の電流供給手段、及び上
   記第１のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第４
   の電流供給手段を備え、上記第４の電流供給手段と上記
   第１のカレントミラー回路との接続点の電流に基づいて
   上記第１出力駆動用トランジスタを制御する第１の制御
   手段と、 第２の電源端と上記出力端との間に接続される第１導電
   型の第２出力駆動用トランジスタと、 第２のカレントミラー回路、この第２のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第５の電流供給手段、及び上
   記第２のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第６
   の電流供給手段を備え、上記第６の電流供給手段と上記
   第２のカレントミラー回路との接続点の電流に基づいて
   上記第２出力駆動用トランジスタを制御する第２の制御
   手段と、 電流通路の一端が上記第１の電源端に接続され、制御端
   が上記第１出力駆動用トランジスタの制御端に接続さ
   れ、電流通路の他端が上記第５の電流供給手段と上記第
   ２のカレントミラー回路との接続点に接続される第２導
   電型のトランジスタと、 上記第６の電流供給手段と上記第２のカレントミラー回
   路との接続点と上記第１の電源端間に設けられる第２電
   流源と、 を具備することを特徴とする電力増幅回路。
5. 【請求項５】差動入力信号で制御される第１導電型の一
   対の第１差動入力トランジスタ、これら第１差動入力ト
   ランジスタの電流通路の一端にそれぞれ第1,第２の電流
   を供給する第1,第２の電流供給手段、及び上記第１差動
   入力トランジスタの電流通路の他端にそれぞれ接続され
   る第１電流源を有する第１の差動増幅回路と、 上記差動入力信号で制御される第２導電型の一対の第２
   差動入力トランジスタ、これら第２差動入力トランジス
   タの電流通路の一端にそれぞれ接続される第２電流源、
   上記一対の第２差動入力トランジスタの一方の電流通路
   の他端から上記第２の電流供給手段の出力電流と等しい
   電流を排出する第１の電流排出手段、及び上記一対の第
   ２差動入力トランジスタの他方の電流通路の他端から上
   記第１の電流供給手段の出力電流と等しい電流を排出す
   る第２の電流排出手段を有する第２の差動増幅回路と、 第１の電源端と出力端との間に接続される第２導電型の
   第１出力駆動用トランジスタと、 第１のカレントミラー回路、この第１のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第３の電流供給手段、及び上
   記第１のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第４
   の電流供給手段を備え、上記第４の電流供給手段と上記
   第１のカレントミラー回路との接続点の電流に基づいて
   上記第１出力駆動用トランジスタを制御する第１の制御
   手段と、 第２の電源端と上記出力端との間に接続される第１導電
   型の第２出力駆動用トランジスタと、 第２のカレントミラー回路、この第２のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第５の電流供給手段、及び上
   記第２のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第６
   の電流供給手段を備え、上記第６の電流供給手段と上記
   第２のカレントミラー回路との接続点の電流に基づいて
   上記第２出力駆動用トランジスタを制御する第２の制御
   手段と、 電流通路の一端が上記第１の電源端に接続され、制御端
   が上記第１出力駆動用トランジスタの制御端に接続され
   る第２導電型のトランジスタと、 上記第２導電型のトランジスタの電流通路の他端と第２
   の電源端との間に設けられる第３電流源と、 を具備し、 上記第２導電型のトランジスタの電流通路の他端と上記
   第３電流源との接続点の電流に基づいて、上記第５の電
   流供給手段から上記第２のカレントミラー回路に供給さ
   れる電流を制御することを特徴とする電力増幅回路。
6. 【請求項６】差動入力信号で制御される第１導電型の一
   対の第１差動入力トランジスタ、これら第１差動入力ト
   ランジスタの電流通路の一端にそれぞれ第1,第２の電流
   を供給する第1,第２の電流供給手段、及び上記第１差動
   入力トランジスタの電流通路の他端にそれぞれ接続され
   る第１電流源を有する第１の差動増幅回路と、 上記差動入力信号で制御される第２導電型の一対の第２
   差動入力トランジスタ、この第２差動入力トランジスタ
   の電流通路の一端にそれぞれ接続される第２電流源、上
   記一対の第２差動入力トランジスタの一方の電流通路の
   他端から上記第２の電流供給手段の出力電流と等しい電
   流を排出する第１の電流排出手段、及び上記一対の第２
   差動入力トランジスタの他方の電流通路の他端から上記
   第１の電流供給手段の出力電流と等しい電流を排出する
   第２の電流排出手段を有する第２の差動増幅回路と、 第１の電源端と出力端との間に接続される第２導電型の
   第１出力駆動用トランジスタと、 第１のカレントミラー回路、この第１のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第３の電流供給手段、及び上
   記第１のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第４
   の電流供給手段を備え、上記第４の電流供給手段と上記
   第１のカレントミラー回路との接続点の電流に基づいて
   上記第１出力駆動用トランジスタを制御する第１の制御
   手段と、 第２の電源端と上記出力端との間に接続される第１導電
   型の第２出力駆動用トランジスタと、 第２のカレントミラー回路、この第２のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第５の電流供給手段、及び上
   記第２のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第６
   の電流供給手段を備え、上記第６の電流供給手段と上記
   第２のカレントミラー回路との接続点の電流に基づいて
   上記第２出力駆動用トランジスタを制御する第２の制御
   手段と、 電流通路の一端が上記第１の電源端に接続され、制御端
   が上記第１出力駆動用トランジスタの制御端に接続さ
   れ、電流通路の他端が上記第５の電流供給手段と上記第
   ２カレントミラー回路との接続点に接続される第２導電
   型のトランジスタと、 上記第６の電流供給手段と上記第２カレントミラー回路
   との接続点と上記第１の電源端との間に設けられる第３
   電流源と、 を具備することを特徴とする電力増幅回路。
7. 【請求項７】差動入力信号で制御される第１導電型の一
   対の差動入力トランジスタと、 これら差動入力トランジスタの電流通路の一端にそれぞ
   れ第1,第２の電流を供給する第1,第２の電流供給手段
   と、 上記差動入力トランジスタの電流通路の他端にそれぞれ
   接続される第１電流源と、 第１の電源端と出力端との間に接続される第２導電型の
   第１出力駆動用トランジスタと、 第１のカレントミラー回路、この第１のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第３の電流供給手段、及び上
   記第１のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第４
   の電流供給手段を備え、上記第４の電流供給手段と上記
   第１のカレントミラー回路との接続点の電流に基づいて
   上記第１出力駆動用トランジスタを制御する第１の制御
   手段と、 第２の電源端と上記出力端との間に接続される第１導電
   型の第２出力駆動用トランジスタと、 第２のカレントミラー回路、この第２のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第５の電流供給手段、及び上
   記第２のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第６
   の電流供給手段を備え、上記第６の電流供給手段と上記
   第２のカレントミラー回路との接続点の電流に基づいて
   上記第２出力駆動用トランジスタを制御する第２の制御
   手段と、 電流通路の一端が上記第２の電源端に接続され、制御端
   が上記第２出力駆動用トランジスタの制御端に接続され
   る第１導電型のトランジスタと、 上記第１導電型のトランジスタの電流通路の他端と第１
   の電源端との間に設けられる第２電流源と、 を具備し、 上記第１導電型のトランジスタの電流通路の他端と上記
   第２電流源との接続点の電流に基づいて、上記第３の電
   流供給手段から上記第１のカレントミラー回路に供給さ
   れる電流を制御することを特徴とする電力増幅回路。
8. 【請求項８】差動入力信号で制御される第１導電型の一
   対の差動入力トランジスタと、 これら差動入力トランジスタの電流通路の一端にそれぞ
   れ第1,第２の電流を供給する第1,第２の電流供給手段
   と、 上記差動入力トランジスタの電流通路の他端にそれぞれ
   接続される第１電流源と、 第１の電源端と出力端との間に接続される第２導電型の
   第１出力駆動用トランジスタと、 第１のカレントミラー回路、この第１のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第３の電流供給手段、及び上
   記第１のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第４
   の電流供給手段を備え、上記第４の電流供給手段と上記
   第１のカレントミラー回路との接続点の電流に基づいて
   上記第１出力駆動用トランジスタを制御する第１の制御
   手段と、 第２の電源端と上記出力端との間に接続される第１導電
   型の第２出力駆動用トランジスタと、 第２のカレントミラー回路、この第２のカレントミラー
   回路の一方の電流路に上記第１の電流供給手段の出力電
   流と等しい電流を供給する第５の電流供給手段、及び上
   記第２のカレントミラー回路の他方の電流路に上記第２
   の電流供給手段の出力電流と等しい電流を供給する第６
   の電流供給手段を備え、上記第６の電流供給手段と上記
   第２のカレントミラー回路との接続点の電流に基づいて
   上記第２出力駆動用トランジスタを制御する第２の制御
   手段と、 電流通路の一端が上記第２の電源端に接続され、制御端
   が上記第２出力駆動用トランジスタの制御端に接続さ
   れ、電流通路の他端が上記第３の電流供給手段と上記第
   １のカレントミラー回路との接続点に接続される第１導
   電型のトランジスタと、 上記第４の電流供給手段と上記第１のカレントミラー回
   路との接続点と上記第２の電源端間に設けられる第２電
   流源と、 を具備することを特徴とする電力増幅回路。
9. 【請求項９】差動入力信号で制御される第１導電型の一
   対の第１差動入力トランジスタ、これら一対の第１差動
   入力トランジスタの一方の電流通路の一端に第１の電流
   路が接続され第１の電流を供給する第１のカレントミラ
   ー回路、上記一対の第１差動入力トランジスタの他方の
   電流通路の一端に第１の電流路が接続され第２の電流を
   供給する第２のカレントミラー回路、及び上記第１差動
   入力トランジスタの電流通路の他端にそれぞれ接続され
   る第１電流源を有する第１の差動増幅回路と、 第１の電源端と出力端との間に接続され、上記第２のカ
   レントミラー回路の第２の電流路から供給される電流に
   基づいて制御される第２導電型の第１出力駆動用トラン
   ジスタと、 第１の電流路に上記第１のカレントミラー回路の第２の
   電流路から電流が供給され、第２の電流路から上記第１
   出力駆動用トランジスタの制御端の電流を排出する第３
   のカレントミラー回路と、 上記差動入力信号で制御される第２導電型の一対の第２
   差動入力トランジスタ、これら第２差動入力トランジス
   タの電流通路の一端にそれぞれ接続される第２電流源、
   上記一対の第２差動入力トランジスタの一方の電流通路
   の他端に第１の電流路が接続され第３の電流を排出する
   第４のカレントミラー回路、及び上記一対の第２差動入
   力トランジスタの他方の電流通路の他端に第１の電流路
   が接続され第４の電流を排出する第５のカレントミラー
   回路を有する第２の差動増幅回路と、 第２の電源端と上記出力端との間に接続され、上記第５
   のカレントミラー回路の第２の電流路を流れる電流に基
   づいて制御される第１導電型の第２出力駆動用トランジ
   スタと、 第１の電流路から上記第４のカレントミラー回路の第２
   の電流路に電流を供給し、第２の電流路から上記第１出
   力駆動用トランジスタの制御端及び上記第５のカレント
   ミラー回路の第２の電流路に電流を供給する第６のカレ
   ントミラー回路と、 電流通路の一端が上記第１の電源端に接続され、制御端
   が上記第１出力駆動用トランジスタの制御端に接続され
   る第２導電型のトランジスタと、 上記第２導電型のトランジスタの電流通路の他端と第２
   の電源端との間に設けられる第３の電流源と、 を具備し、 上記第２導電型のトランジスタの電流通路の他端と上記
   第３の電流源との接続点の電流を、上記第４カレントミ
   ラー回路の第２の電流路に流すことを特徴とする電力増
   幅回路。
10. 【請求項１０】差動入力信号で制御される第１導電型の
    一対の第１差動入力トランジスタ、これら一対の第１差
    動入力トランジスタの一方の電流通路の一端に第１の電
    流路が接続され第１の電流を供給する第１のカレントミ
    ラー回路、上記一対の第１差動入力トランジスタの他方
    の電流通路の一端に第１の電流路が接続され第２の電流
    を供給する第２のカレントミラー回路、及び上記第１差
    動入力トランジスタの電流通路の他端にそれぞれ接続さ
    れる第１電流源を有する第１の差動増幅回路と、 第１の電源端と出力端との間に接続され、上記第２のカ
    レントミラー回路の第２の電流路から供給される電流に
    基づいて制御される第２導電型の第１出力駆動用トラン
    ジスタと、 第１の電流路に上記第１のカレントミラー回路の第２の
    電流路から電流が供給され、第２の電流路から上記第１
    出力駆動用トランジスタの制御端の電流を排出する第３
    のカレントミラー回路と、 上記差動入力信号で制御される第２導電型の一対の第２
    差動入力トランジスタ、これら第２差動入力トランジス
    タの電流通路の一端にそれぞれ接続される第２電流源、
    上記一対の第２差動入力トランジスタの一方の電流通路
    の他端に第１の電流路が接続され第３の電流を排出する
    第４のカレントミラー回路、及び上記一対の第２差動入
    力トランジスタの他方の電流通路の他端に第１の電流路
    が接続され第４の電流を排出する第５のカレントミラー
    回路を有する第２の差動増幅回路と、 第２の電源端と上記出力端との間に接続され、上記第５
    のカレントミラー回路の第２の電流路を流れる電流に基
    づいて制御される第１導電型の第２出力駆動用トランジ
    スタと、 第１の電流路から上記第４のカレントミラー回路の第２
    の電流路に電流を供給し、第２の電流路から上記第１出
    力駆動用トランジスタの制御端及び上記第５のカレント
    ミラー回路の第２の電流路に電流を供給する第６のカレ
    ントミラー回路と、 電流通路の一端が上記第１の電源端に接続され、制御端
    が上記第１出力駆動用トランジスタの制御端に接続され
    る第２導電型のトランジスタと、 上記第２導電型のトランジスタの電流通路の他端と第２
    の電源端との間に設けられる第３の電流源と、 を具備し、 上記第２導電型のトランジスタの電流通路の他端と上記
    第３の電流源との接続点の電流を、上記第５カレントミ
    ラー回路の第１の電流路に流すことを特徴とする電力増
    幅回路。
11. 【請求項１１】差動入力信号で制御される第１導電型の
    一対の第１差動入力トランジスタ、これら一対の第１差
    動入力トランジスタの一方の電流通路の一端に第１の電
    流路が接続され第１の電流を供給する第１のカレントミ
    ラー回路と、上記一対の第１差動入力トランジスタの他
    方の電流通路の一端に第１の電流路が接続され第２の電
    流を供給する第２のカレントミラー回路、及び上記第１
    差動入力トランジスタの電流通路の他端にそれぞれ接続
    される第１電流源を有する第１の差動増幅回路と、 第１の電源端と出力端との間に接続され、上記第２のカ
    レントミラー回路の第２の電流路から供給される電流に
    基づいて制御される第２導電型の第１出力駆動用トラン
    ジスタと、 第１の電流路に上記第１のカレントミラー回路の第２の
    電流路から電流が供給され、第２の電流路から上記第１
    出力駆動用トランジスタの制御端の電流を排出する第３
    のカレントミラー回路と、 上記差動入力信号で制御される第２導電型の一対の第２
    差動入力トランジスタ、これら第２差動入力トランジス
    タの電流通路の一端にそれぞれ接続される第２電流源、
    上記一対の第２差動入力トランジスタの一方の電流通路
    の他端に第１の電流路が接続され第３の電流を排出する
    第４のカレントミラー回路、及び上記一対の第２差動入
    力トランジスタの他方の電流通路の他端に第１の電流路
    が接続され第４の電流を排出する第５のカレントミラー
    回路を有する第２の差動増幅回路と、 第２の電源端と上記出力端との間に接続され、上記第５
    のカレントミラー回路の第２の電流路を流れる電流に基
    づいて制御される第１導電型の第２出力駆動用トランジ
    スタと、 第１の電流路から上記第４のカレントミラー回路の第２
    の電流路に電流を供給し、第２の電流路から上記第１出
    力駆動用トランジスタの制御端及び上記第５のカレント
    ミラー回路の第２の電流路に電流を供給する第６のカレ
    ントミラー回路と、 電流通路の一端が上記第１の電源端に接続され、制御端
    が上記第１出力駆動用トランジスタの制御端に接続さ
    れ、電流通路の他端が前記第４のカレントミラー回路の
    第２の電流路に接続される第２導電型のトランジスタ
    と、 上記第６のカレントミラー回路の第２の電流路と上記第
    １の電源端との間に設けられる第３の電流源と、 を具備することを特徴とする電力増幅回路。
12. 【請求項１２】差動入力信号で制御される第１導電型の
    一対の第１差動入力トランジスタ、これら第１差動入力
    トランジスタの一方の電流通路の一端に第１の電流路が
    接続され第１の電流を供給する第１のカレントミラー回
    路と、上記一対の第１差動入力トランジスタの他方の電
    流通路の一端に第１の電流路が接続され第２の電流を供
    給する第２のカレントミラー回路、及び上記一対の第１
    差動入力トランジスタの電流通路の他端にそれぞれ接続
    される第１電流源を有する第１の差動増幅回路と、 第１の電源端と出力端との間に接続され、上記第２のカ
    レントミラー回路の第２の電流路から供給される電流に
    基づいて制御される第２導電型の第１出力駆動用トラン
    ジスタと、 第１の電流路に上記第１のカレントミラー回路の第２の
    電流路から電流が供給され、第２の電流路から上記第１
    出力駆動用トランジスタの制御端の電流を排出する第３
    のカレントミラー回路と、 上記差動入力信号で制御される第２導電型の一対の第２
    差動入力トランジスタ、これら第２差動入力トランジス
    タの電流通路の一端にそれぞれ接続される第２電流源、
    上記一対の第２差動入力トランジスタの一方の電流通路
    の他端に第１の電流路が接続され第３の電流を排出する
    第４のカレントミラー回路、及び上記一対の第２差動入
    力トランジスタの他方の電流通路の他端に第１の電流路
    が接続され第４の電流を排出する第５のカレントミラー
    回路を有する第２の差動増幅回路と、 第２の電源端と上記出力端との間に接続され、上記第５
    のカレントミラー回路の第２の電流路を流れる電流に基
    づいて制御される第１導電型の第２出力駆動用トランジ
    スタと、 第１の電流路から上記第４のカレントミラー回路の第２
    の電流路に電流を供給し、第２の電流路から上記第１出
    力駆動用トランジスタの制御端及び上記第５のカレント
    ミラー回路の第２の電流路に電流を供給する第６のカレ
    ントミラー回路と、 電流通路の一端が上記第１の電源端に接続され、制御端
    が上記第１出力駆動用トランジスタの制御端に接続さ
    れ、電流通路の他端が上記一対の第２の差動入力トラン
    ジスタの他方と第５のカレントミラー回路との接続点に
    接続される第２導電型のトランジスタと、 上記一対の第２の差動入力トランジスタの一方と第４の
    カレントミラー回路との接続点と上記第１の電源端との
    間に設けられる第３の電流源と、 を具備することを特徴とする電力増幅回路。
13. 【請求項１３】差動入力信号で制御される第１導電型の
    一対の第１差動入力トランジスタ、これら第１差動入力
    トランジスタの電流通路の一端にそれぞれ第1,第２の電
    流を供給する第1,第２の電流供給手段、及び上記第１差
    動入力トランジスタの電流通路の他端にそれぞれ接続さ
    れる第１電流源を有する第１の差動増幅回路と、 上記差動入力信号で制御される第２導電型の一対の第２
    差動入力トランジスタ、これら第２差動入力トランジス
    タの電流通路の一端にそれぞれ接続される第２電流源、
    上記一対の第２差動入力トランジスタの一方の電流通路
    の他端から上記第２の電流供給手段の出力電流と等しい
    電流を排出する第１の電流排出手段、及び上記一対の第
    ２差動入力トランジスタの他方の電流通路の他端から上
    記第１の電流供給手段の出力電流と等しい電流を排出す
    る第２の電流排出手段を有する第２の差動増幅回路と、 第１の電源端と出力端との間に接続される第２導電型の
    第１出力駆動用トランジスタと、 第１のカレントミラー回路、この第１のカレントミラー
    回路の一方の電流路に上記第１の電流供給手段の出力電
    流と等しい電流を供給する第３の電流供給手段、及び上
    記第１のカレントミラー回路の他方の電流路に上記第２
    の電流供給手段の出力電流と等しい電流を供給する第４
    の電流供給手段を備え、上記第４の電流供給手段と上記
    第１のカレントミラー回路との接続点の電流に基づいて
    上記第１出力駆動用トランジスタを制御する第１の制御
    手段と、 第２の電源端と上記出力端との間に接続される第１導電
    型の第２出力駆動用トランジスタと、 第２のカレントミラー回路、この第２のカレントミラー
    回路の一方の電流路に上記第１の電流供給手段の出力電
    流と等しい電流を供給する第５の電流供給手段、及び上
    記第２のカレントミラー回路の他方の電流路に上記第２
    の電流供給手段の出力電流と等しい電流を供給する第６
    の電流供給手段を備え、上記第６の電流供給手段と上記
    第２のカレントミラー回路との接続点の電流に基づいて
    上記第２出力駆動用トランジスタを制御する第２の制御
    手段と、 電流通路の一端が上記第２の電源端に接続され、制御端
    が上記第２出力駆動用トランジスタの制御端に接続され
    る第１導電型のトランジスタと、 上記第１導電型のトランジスタの電流通路の他端と第１
    の電源端との間に設けられる第３電流源と、 を具備し、 上記第１導電型のトランジスタの電流通路の他端と上記
    第３電流源との接続点の電流に基づいて、上記第３の電
    流供給手段から上記第１のカレントミラー回路に供給さ
    れる電流を制御することを特徴とする電力増幅回路。
14. 【請求項１４】差動入力信号で制御される第１導電型の
    一対の第１差動入力トランジスタ、これら第１差動入力
    トランジスタの電流通路の一端にそれぞれ第1,第２の電
    流を供給する第1,第２の電流供給手段、及び上記第１差
    動入力トランジスタの電流通路の他端にそれぞれ接続さ
    れる第１電流源を有する第１の差動増幅回路と、 上記差動入力信号で制御される第２導電型の一対の第２
    差動入力トランジスタ、この第２差動入力トランジスタ
    の電流通路の一端にそれぞれ接続される第２電流源、上
    記一対の第２差動入力トランジスタの一方の電流通路の
    他端から上記第２の電流供給手段の出力電流と等しい電
    流を排出する第１の電流排出手段、及び上記一対の第２
    差動入力トランジスタの他方の電流通路の他端から上記
    第１の電流供給手段の出力電流と等しい電流を排出する
    第２の電流排出手段を有する第２の差動増幅回路と、 第１の電源端と出力端との間に接続される第２導電型の
    第１出力駆動用トランジスタと、 第１のカレントミラー回路、この第１のカレントミラー
    回路の一方の電流路に上記第１の電流供給手段の出力電
    流と等しい電流を供給する第３の電流供給手段、及び上
    記第１のカレントミラー回路の他方の電流路に上記第２
    の電流供給手段の出力電流と等しい電流を供給する第４
    の電流供給手段を備え、上記第４の電流供給手段と上記
    第１のカレントミラー回路との接続点の電流に基づいて
    上記第１出力駆動用トランジスタを制御する第１の制御
    手段と、 第２の電源端と上記出力端との間に接続される第１導電
    型の第２出力駆動用トランジスタと、 第２のカレントミラー回路、この第２のカレントミラー
    回路の一方の電流路に上記第１の電流供給手段の出力電
    流と等しい電流を供給する第５の電流供給手段、及び上
    記第２のカレントミラー回路の他方の電流路に上記第２
    の電流供給手段の出力電流と等しい電流を供給する第６
    の電流供給手段を備え、上記第６の電流供給手段と上記
    第２のカレントミラー回路との接続点の電流に基づいて
    上記第２出力駆動用トランジスタを制御する第２の制御
    手段と、 電流通路の一端が上記第２の電源端に接続され、制御端
    が上記第２出力駆動用トランジスタの制御端に接続さ
    れ、電流通路の他端が上記第３の電流供給手段と上記第
    １のカレントミラー回路との接続点に接続される第１導
    電型のトランジスタと、 上記第４の電流供給手段と上記第１のカレントミラー回
    路との接続点と上記第２の電源端との間に設けられる第
    ３電流源と、 を具備することを特徴とする電力増幅回路。