JP4095174B2 - 液晶ディスプレイ装置 - Google Patents
液晶ディスプレイ装置 Download PDFInfo
- Publication number
- JP4095174B2 JP4095174B2 JP22155298A JP22155298A JP4095174B2 JP 4095174 B2 JP4095174 B2 JP 4095174B2 JP 22155298 A JP22155298 A JP 22155298A JP 22155298 A JP22155298 A JP 22155298A JP 4095174 B2 JP4095174 B2 JP 4095174B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- current
- output
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば所定の期間毎に変化する入力信号電圧に応じて容量性負荷を駆動する増幅回路及びこれを用いた液晶ディスプレイ装置に係り、特に、集積化のための小面積、低消費電力の増幅回路に関する。
【０００２】
【従来の技術】
一般に、液晶ディスプレイ装置は、液晶セルがマトリクス状に配列され、画像信号が供給される複数本の信号線と複数本の走査線が交差して配設されて構成された液晶ディスプレイパネルと、画像信号を信号線に供給して液晶ディスプレイパネルを駆動するための液晶ディスプレイ駆動回路および走査線を選択的に駆動する走査線選択回路により構成される。
【０００３】
この液晶ディスプレイ装置の液晶ディスプレイ駆動回路の信号線駆動回路は、ボルテージフォロア構成の増幅回路が用いられてきた。増幅回路の利得Ａが有限であるために、ボルテージフォロア構成で生じる入出力間の誤差は入力電圧の１／Ａで表される。この誤差を小さくするため、信号線駆動回路の増幅回路としては２段構成のものが使用されてきた。具体的には、入力増幅段と、位相補償容量Ｃｆを有する出力増幅段とにより構成されていた。
【０００４】
【発明が解決しようとする課題】
従来の構成では、出力増幅段に接続される負荷容量が大きいとき、増幅回路を低消費電力で安定に動作させるためには、位相補償容量を例えば３〜５ｐＦ程度と大きくせざるを得ない。また、バイアス電流を大きくすることにより２段目の増幅段のトランスコンダクタを大きくせざるを得ない。従って、この増幅回路を例えば３００個含んだ駆動回路を集積化した場合、１つの増幅回路当たり３〜５ｐＦの位相補償容量Ｃｆを必要とすることから、全体で９００〜１５００ｐＦの容量が必要となり、チップ面積が非常に大きくなるという問題があった。また、安定化のために消費電流が増大するという問題があった。
【０００５】
上述したように、大容量の容量性負荷に接続される増幅回路において、位相補償容量により増幅回路を安定化させる従来の手法では、複数個の増幅回路を集積化する際に必要となる位相補償容量の総和が非常に大きくなり、チップ面積が増大してコストが高くなるという問題があった。また、消費電流が増大するという問題があった。
【０００６】
【課題を解決するための手段】
本発明は、安定化のための位相補償容量を不要とするか、大幅に低減できるようにしてチップ面積を削減し、かつ安定に動作し、さらには消費電流を低減する増幅回路を提供することを目的とする。
【０００７】
本発明は、信号入力端子と容量性負荷が接続される信号出力端子との間に縦続接続され、少なくとも入力増幅段および出力増幅段を有する複数の増幅段と、出力増幅段の出力端と信号出力端子との間に挿入された少なくとも一つの抵抗を含む抵抗回路とにより構成される増幅回路を提供する。
【０００８】
この抵抗回路は複数の抵抗により構成され、これら複数の抵抗から選択された少なくとも一つの抵抗が出力増幅段と信号出力端子との間に接続される。また、この抵抗回路は複数の抵抗と複数のスイッチとで構成され、スイッチのオン・オフにより抵抗回路の抵抗値が設定される。さらに、抵抗回路は電界効果トランジスタのオン抵抗により構成されてもよい。
【０００９】
本発明では、出力増幅段の出力端から入力増幅段の入力端に帰還を施す帰還経路が設けられ、増幅回路がボルテージフォロワに構成される。
【００１０】
このように構成された増幅回路では、開ループ周波数特性に現われる第２のポールの周波数が増幅回路の利得が１になる周波数より低く、該開ループ周波数特性に現われる第１のゼロ点の周波数が増幅回路の利得が１になる周波数より低くなるようにすることが望ましい。
【００１１】
また、例えば入力換算オフセット電圧モードで増幅回路の信号出力端子と容量性負荷が切り離され、等価的に負荷容量が小さくなった場合の安定化のために、出力増幅段の入出力端間に容量（位相補償容量）を含む帰還経路が設けられてもよい。
【００１２】
本発明の増幅回路では、出力増幅段の出力端と信号出力端子間に挿入された抵抗回路の抵抗成分と容量性負荷の容量成分により、増幅回路の開ループ周波数特性に第１のゼロ点が形成され、このゼロ点で位相が進むことにより、出力増幅段でポールによる位相の遅れを補償することができる。すなわち、利得が１となるときの位相と−１８０°の差である位相余裕を大きくすることができるので、増幅回路の動作安定化のための位相補償容量を必要としない。また、位相補償容量を必要とする場合でも、その値は非常に小さくてよいので、位相補償容量を形成するために必要であったチップ面積を削減することができる。さらには、消費電流を低減することができる。
【００１３】
本発明の増幅回路では、信号入力端子に所定の期間毎に変化する入力信号電圧が入力される場合、抵抗回路と容量性負荷の容量成分による時定数を該所定の期間の１／５以下とすることが望ましい。この場合の抵抗回路の抵抗値は、例えば５０ｋΩ以下が適当である。
【００１４】
本発明の増幅回路には、信号入力端子に入力される入力信号電圧が所定の極性に変化したことを検出して出力増幅段のバイアス電流を制御する制御部がさらに設けられてもよい。
【００１５】
本発明は、入力増幅段が所定のコモン電圧に対して正側および負側にそれぞれ変化する第１および第２の入力信号をそれぞれ入力する正側増幅回路および負側増幅回路を有する２入力用増幅回路にも適用できる。
【００１６】
２入力用増幅回路の好ましい態様によれば、正側増幅回路は第１の入力信号を入力する第１の差動トランジスタ対と、該第１の差動トランジスタ対にテール電流を与える第１の電流源と、第１の差動トランジスタ対の二つの出力端に電流入力端および電流出力端がそれぞれ接続された第１のカレントミラーと、第１の差動トランジスタ対の二つの出力端間に設けられた第１のスイッチとで構成され、負側増幅回路は第２の入力信号を入力する第２の差動トランジスタ対と、該第２の差動トランジスタ対にテール電流を与える第１の電流源と、第２の差動トランジスタ対の二つの出力端に電流入力端および電流出力端がそれぞれ接続された第２のカレントミラーと、第２の差動トランジスタ対の二つの出力端間に設けられた第２のスイッチとで構成され、第１の入力信号が正側増幅回路に入力されるときは、第１のスイッチがオフ状態、第２のスイッチがオン状態にそれぞれ制御され、第２の入力信号が負側増幅回路に入力されるときは、第１のスイッチがオン状態、第２のスイッチがオフ状態にそれぞれ制御される。
【００１７】
一方、出力増幅段はそれぞれのドレインまたはコレクタが該出力増幅段の出力端に共通接続されたコンプリメンタリ・トランジスタ対により構成され、該コンプリメンタリ・トランジスタ対の一方のゲートまたはベースが正側増幅回路の一方の出力端に接続され、該コンプリメンタリ・トランジスタ対の他方のゲートまたはベースが負側増幅回路の一方の出力端に接続される。
【００１８】
このように構成される２入力用増幅回路では、先と同様に位相補償容量を不要とするか、または極く小容量のもので済ませることができる上、正側および負側増幅回路のうち、入力信号電圧が入力されず使用されない方の増幅回路における差動トランジスタ対の出力端間をスイッチで短絡することにより、出力増幅段のバイアス電流を簡単に設定することが可能となる。
【００１９】
さらに、２入力用増幅回路の他の態様として、上記の２入力用増幅回路の構成に加えて、正側増幅回路および負側増幅回路に第１および第２の電流源をオン・オフさせるための第３および第４のスイッチを追加するとともに、第１のカレントミラーの第２の電流出力端を第５のスイッチを介して第２のカレントミラーの電流入力端に接続し、第２のカレントミラーの第２の電流出力端を第６のスイッチを介して第１のカレントミラーの電流入力端に接続し、第１の入力信号が正側増幅回路に入力されるときは、第１、第４および第６のスイッチがオフ状態、第２、第３および第５のスイッチがオン状態にそれぞれ制御され、第２の入力信号が負側増幅回路に入力されるときは、第１、第４および第６のスイッチがオン状態、第２、第３および第５のスイッチがオフ状態にそれぞれ制御されるようにしてもよく、このようにするとさらに低消費電力化が可能となる。
【００２０】
上記のように構成される本発明の増幅回路は、複数の画素と、これらの各画素に画像信号に応じた信号電圧を選択的に与えるための信号線および該信号線と交差する走査線が配列形成された液晶ディスプレイと、信号線を画像信号に応じて駆動する駆動回路と、走査線を順次選択する選択回路とを有する液晶ディスプレイ装置における駆動回路の増幅回路として有用である。
【００２１】
本発明は、複数の画素、前記複数の画素の各々に画像信号に応じた信号電圧を選択的に与えるための信号線および該信号線と交差する走査線が配列形成された液晶ディスプレイと、信号線を画像信号に応じて駆動する駆動回路と、走査線を順次選択する選択回路とで構成され、駆動回路は、入力信号が供給される信号入力端子と容量性負荷が接続される信号出力端子との間に縦続接続された少なくとも入力増幅段および出力増幅段を有する複数の増幅段と、前記出力増幅段の出力端と前記信号出力端子との間に挿入された少なくとも一つの抵抗を含む抵抗回路とにより構成される増幅回路を含む、液晶ディスプレイ装置を提供する。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の一実施形態に係る増幅回路の基本構成を示す図である。この増幅回路１は、一対の信号入力端子ＩＮ＋，ＩＮ−間に入力された差動の入力信号を増幅して信号出力端子ＯＵＴより出力する回路であり、入力増幅段２とこの入力増幅段２の出力をさらに増幅する出力増幅段３を縦続接続して構成される。出力増幅段３の出力端と増幅回路１の信号出力端子ＯＵＴの間に、本発明に従った抵抗回路４が挿入されている。
【００２３】
また、必要に応じて出力増幅段３の出力端から入力増幅段２の入力端（信号入力端子ＩＮ−）に帰還を施す帰還回路５が設けられる。さらに、必要に応じて出力増幅段３の入出力端間に、微小な容量値の位相補償容量Ｃｆを含む帰還回路を挿入してもよい。
【００２４】
次に、図１の増幅回路１の作用を説明する。
【００２５】
図２は、増幅回路１の等価回路であり、ｇｍ１は入力増幅段２のトランスコンダクタンス、Ｒ１は入力増幅段２の出力抵抗と出力増幅段３の入力抵抗との並列合成抵抗、Ｃ１は入力増幅段２の出力端に付加される容量成分、ｇｍ２は出力増幅段３のトランスコンダクタンス、Ｒ２は出力増幅段３の出力抵抗、Ｒｆは抵抗回路４の抵抗成分、ＣＬは負荷容量をそれぞれ表している。また、ｖｉは信号入力端子ＩＮ＋およびＩＮ−への入力信号電圧、ｖ１は入力増幅段２の出力電圧、ｖ２は出力増幅段３の出力電圧、ｖｏは信号出力端子ＯＵＴへの出力信号電圧をそれぞれ表す。
【００２６】
ここで、図１の増幅回路１ではその開ループ周波数特性に現れる第２のポールの周波数が増幅回路１の利得が１となる周波数より低くなり、かつ出力増幅段３の出力端と信号出力端子ＯＵＴとの間に抵抗回路４を挿入することによって、この開ループ周波数特性に第１のゼロ点を導入することができる。すなわち、図２の等価回路を用いて導き出した入力信号電圧ｖｉから出力電圧ｖ２に対する伝達特性より、増幅回路１の第１、第２のポールおよび第１のゼロ点は、以下のように求められる。
【００２７】
第１のポール周波数(rad/sec) ：１／（（Ｒ２＋Ｒｆ）ＣＬ）
（但し、Ｒ２＞＞Ｒｆより、近似的に１／（Ｒ２・ＣＬ））
第２のポール周波数(rad/sec) ：１／（Ｒ１・Ｃ１）
第１のゼロ点周波数(rad/sec) ：１／（Ｒｆ・ＣＬ）
図３の（ａ）および（ｂ）の実線に、抵抗回路４を設けた場合の振幅および位相の開ループ周波数特性を示す。また、比較のために抵抗回路４がないとき（Ｒｆ＝０）の開ループ周波数特性を破線で示す。図３の（ｂ）に示すように、第１、第２のポールで遅れた位相を本発明に基づく抵抗回路４によって形成されるゼロ点により進めることができ、位相余裕を改善することができる。従って、増幅回路１の動作安定化のために、従来必要としたような位相補償容量を必要としないので、位相補償容量を形成するために必要であったチップ面積を削減することが可能となる。
【００２８】
また、従来の位相補償では、第２のポール周波数は、大容量負荷に対してｇｍ２／ＣＬと近似されるので、出力増幅段の電流を大きくすることにより位相余裕を改善できたが、消費電力の増加となっていた。これに対し、本発明では、トランスコンダクタそのものが直接ポールの周波数に関係ないため、低周波電力で位相補償を行うことができる。
【００２９】
このように本発明の増幅回路では、基本的には位相補償容量が不要となるが、以下に説明するように微小な位相補償容量Ｃｆを増幅回路１に付加してもよい。増幅回路１は、一般的に入力換算オフセット電圧（Ｖos）を有している。この入力換算オフセット電圧Ｖosは、例えば図４の（ａ）に示すように、オフセットのない増幅回路の一方の入力（ここでは非反転入力）に入力換算オフセット電圧Ｖosに相当する電圧源が入った形で、モデル化できる。図４の（ｂ）に示すように、増幅回路に負帰還を施して増幅回路をボルテージフォロア構成で用いると、出力信号電圧Ｖout は入力信号電圧Ｖinを入力換算オフセット電圧Ｖos分の電圧だけオフセットした電圧が出力される。
【００３０】
この入力換算オフセット電圧Ｖosをキャンセルするため、従来では図５の（ａ）に示すように容量ＣｈとスイッチＳＷ１〜ＳＷ３を用い、一度ＳＷ１，ＳＷ３を閉じ、ＳＷ２を開いて増幅回路をボルテージフォロア構成にすることによって、容量Ｃｈに入力換算オフセット電圧Ｖosがかかるようにし（入力換算オフセット検知モード）、次に図５の（ｂ）に示すようにスイッチＳＷ１，ＳＷ３を開き、スイッチＳＷ２を閉じてオフセット電圧Ｖosがかかった容量Ｃｈが増幅回路の他方の入力（反転入力）に直列に入るように接続を変えることで、入力換算オフセットＶosをキャンセルする方法をとっていた。
【００３１】
このように入力換算オフセット電圧キャンセルのためには、図５の（ａ）のオフセット電圧検知のための時間が必要となり、この時間を短くするために通常、増幅回路の信号出力端子と負荷容量ＣＬとはスイッチＳＷ４により切断されている。
【００３２】
この入力換算オフセット電圧キャンセルの手法を本発明の増幅回路にそのまま適用すると、図５の（ａ）のオフセット電圧検知モードでは図１の増幅回路１の信号出力端子ＯＵＴが負荷容量ＣＬから切断されるため、図６に示すように第１のポールおよび第１のゼロ点の周波数が実線で示す状態から周波数の高い方にシフトする結果、位相余裕が低減してしまう。そこで、オフセット電圧検知モードのように実効的な負荷容量ＣＬが小さくなった状態に対応して、図１中に破線で示すように位相補償容量Ｃｆを併用すれば、このような問題を避けることができ、位相余裕を確保することができる。この場合、位相補償容量Ｃｆは例えば０．５ｐＦといった小さな値でよいから、チップ面積の増大は僅かで済み、本発明の利点は損なわれない。
【００３３】
次に、図７〜図２２を参照して図１の増幅回路の具体的回路構成を説明する。
図７〜図９に、図１の増幅回路の第１の具体例を示す。図７に示す第１の増幅回路は増幅段が２段の構成であり、差動トランジスタ対を構成するトランジスタＭｐ１，Ｍｐ２と該差動トランジスタ対にテール電流を与えるトランジスタＭｐ４による電流源および差動トランジスタ対の二つの出力端であるドレインに電流入力端および電流出力端が接続されたトランジスタＭｎ１，Ｍｎ２によるカレントミラーからなる入力増幅段と、トランジスタＭｐ３，Ｍｎ３によるコンプリメンタリ・トランジスタ対からなる出力増幅段と、抵抗回路を構成する抵抗Ｒｆによって構成される。なお、ＭｐｘはＰチャネルＭＯＳトランジスタ、ＭｎｘはＮチャネルＭＯＳトランジスタをそれぞれ表す（以下、同様）。
【００３４】
図８は、図７の抵抗Ｒｆの代わりにトランジスタＭｐｒ，Ｍｎｒのオン抵抗を用いた増幅回路の第２の具体例を示している。これによると、抵抗回路を構成するＰチャンネルＭＯＳトランジスタＭｐｒとＮチャンネルＭＯＳトランジスタＭｎｒのソースとドレインが互いに接続され、トランジスタＭｐ３とＭｎ３のノードと出力端子ＯＵＴとの間に接続され、トランジスタＭｐｒとＭｎｒのゲートは電源ＶｄｄとＶｓｓにそれぞれ接続される。
【００３５】
図９は、図４および図５で説明した増幅回路の入力換算オフセット電圧キャンセル動作で必要なスイッチＳＷ４の機能を図８のトランジスタＭｐｒ，Ｍｎｒが兼ねるようにした増幅回路の第３の具体例を示す。この増幅回路によると、トランジスタＭｎｒのゲートがインバータＩＮを介してトランジスタＭｐｒのゲートに接続される。この回路によると、スイッチング信号が信号ラインＳＬに入力されると、両トランジスタＭｐｒ，Ｍｎｒがオンとなり、このオン抵抗が抵抗Ｒｆの機能を果たす。
【００３６】
図１０に、図７の増幅回路において負荷容量ＣＬの値を１５０ｐＦにしたときの利得および位相の周波数特性のシミュレーション結果を示す。抵抗Ｒｆが無い場合にくらべ、抵抗Ｒｆを設けることにより、大幅に位相余裕が改善されていることが分かる。
【００３７】
また、上述したように入力換算オフセット電圧検知モードなどで、信号出力端子ＯＵＴが負荷容量ＣＬと切断され、等価的に負荷容量ＣＬの値が例えば２ｐＦと小さくなった場合、図１１に示すように得られる位相余裕が小さくなる。これに対しては、例えば０．５ｐＦと小さな位相補償容量Ｃｆを併用することにより、図１２に示すように大きな負荷容量でも小さな負荷容量でも、共に大きな位相余裕を確保することができる。
【００３８】
図１３に示すように、容量が小さくとも、位相補償容量Ｃｆの併用により大容量負荷のときは位相余裕が若干少なくなる。図１４は、この点を改善するため、位相補償容量Ｃｆに直列接続されたスイッチＳＷＣを設けることにより、入力換算オフセット電圧検知モードなどで信号出力端子ＯＵＴが負荷容量ＣＬから切断され、等価的に負荷容量ＣＬが例えば２ｐＦと小さくなった場合のみスイッチＳＷＣを閉じるようにした増幅回路の第４の具体例を示している。これによると、スイッチＳＷＣがトランジスタＭｎ２とＭｎ３とのノードとキャパシタＣｆとの間に接続され、負荷容量ＣＬが小さくなったとき、このスイッチＳＷＣが閉成される。これによって本発明による本来の位相余裕を確保することもできる。
【００３９】
液晶ディスプレイの信号線は、上述したような単純な容量モデルから、図１５に示すようなπ型モデルなどで表される。π型モデルのように、負荷に抵抗成分ＲＬを含んでいても、図１６に示すシミュレーション結果から明らかなように周波数特性はほとんど変わらない。
【００４０】
図１７に、図７に示した増幅回路の出力増幅段の出力端（トランジスタＭｎ３およびＭｐ３のドレイン）から負側の信号入力端子ＩＮ−に帰還を施したボルテージフォロア構成で、入力信号電圧として矩形波を入力したときのシミュレーション結果を示す。図７の増幅回路では、立上がりのスルーレートはトランジスタＭｐ３から供給される電流と負荷容量値ＣＬの値により決定されており、トランジスタＭｐ３から供給される電流が小さいため、十分なスルーレートが得られない。
【００４１】
この点については、増幅回路の入力信号電圧が正側に変動したことを検出して、出力増幅段のバイアス電流を供給するトランジスタＭｐ３の出力電流を増加させることにより、立上がりのスルーレートを改善することができる。
【００４２】
図１８は、この原理で立上がりのスルーレートを改善した増幅回路の第５の具体例であり、この増幅回路は、トランジスタＭｎ４，Ｍｐ６により入力信号電圧が正極性に変化したことを検出し、入力信号電圧が正極性に変動したときにトランジスタＭｐ７をオンさせて、電流源ＩＬより供給される電流をトランジスタＭｐ３のゲートバイアス電圧を決定しているダイオード接続されたトランジスタＭｐ５に流し、トランジスタＭｐ３のゲートバイアス電圧を大きくする構成となっている。
【００４３】
図１８の回路についてより詳細に説明すると、トランジスタＭｐ６は電流源を構成し、そのゲートはバイアス電流決定用トランジスタＭｐ５のドレインおよびゲートに接続されている。トランジスタＭｐ７はゲートがトランジスタＭｎ４およびＭｐ６のドレインに接続され、ソースがバイアス電流決定用トランジスタＭｐ５のドレインおよびゲートに接続され、ドレインが定電流源ＩＬに接続されている。
【００４４】
ここで、説明を簡単にするために、トランジスタＭｎ４と入力増幅段２のトランジスタＭｎ１は同一サイズ、つまりＷ／Ｌ（ＷはＭＯＳトランジスタのチャネル幅、ＬはＭＯＳトランジスタのチャネル長）が同一であるとする。また、トランジスタＭｐ６のサイズ（Ｗ／Ｌ）Mp6 は、入力増幅段２の電流源トランジスタＭｐ４のサイズ（Ｗ／Ｌ）Mp4 の０．６倍であるとする。信号入力端子ＩＮ＋，ＩＮ−間に印加される電圧がゼロまたは負のとき、つまり、正側の信号入力端子ＩＮ＋の電圧が負側の信号入力端子ＩＮ−の電圧より低いときは、トランジスタＭｎ１にトランジスタＭｐ４から供給される電流の半分以下の電流が流れ、このトランジスタＭｎ１の電流がトランジスタＭｎ４によりコピーされる。
【００４５】
ここで、トランジスタＭｐ６から供給される電流は、トランジスタＭｐ４より供給される電流の０．６倍であり、この場合はトランジスタＭｎ４に流れる電流より大きいため、トランジスタＭｐ６のドレイン電圧が高くなり、トランジスタＭｐ７はオフとなるため、電流源ＩＬから供給される電流はトランジスタＭｐ５に加算されない。
【００４６】
一方、信号入力端子ＩＮ＋，ＩＮ−間に印加される入力信号電圧が所定の正極性の電圧以上のとき、つまり、正側の信号入力端子ＩＮ＋の電圧が負側の信号入力端子ＩＮ−の電圧より所定値以上高いときは、トランジスタＭｎ１にトランジスタＭｐ４から供給される電流の０．６倍より大きい電流が流れ、このトランジスタＭｎ１の電流がトランジスタＭｎ４によりコピーされる。
【００４７】
ここで、トランジスタＭｐ６から供給される電流は、トランジスタＭｐ４から供給される電流の０．６倍であり、この場合はトランジスタＭｎ４に流れる電流より小さいため、トランジスタＭｐ６のドレイン電圧が低くなり、トランジスタＭｐ７はオンとなる。これにより電流源ＩＬから供給される電流はトランジスタＭｐ７を介してバイアス電流決定用トランジスタＭｐ５に加算されるため、トランジスタＭｐ５のゲート・ソース間電圧は大きくなり、トランジスタＭｐ３から供給される電流も大きくなる。
【００４８】
このようにして、入力信号電圧が正極性に変化するときに出力増幅段３のトランジスタＭｐ３から供給される電流が大きくなるように制御できるので、立上がりのスルーレートを改善することができる。
【００４９】
図１９に、図１８に示した立上がりのスルーレートを改善した増幅回路において、出力増幅段の出力（トランジスタＭｎ３およびＭｐ３のドレイン）から負側の信号入力端子ＩＮ−に帰還を施したボルテージフォロア構成で、入力信号電圧として矩形波を入力したときのシミュレーション結果を示す。ここで、ｖ２は出力増幅段２の出力電圧（トランジスタＭｐ３およびＭｎ３のドレイン電圧）、ｖｏは信号出力端子ＯＵＴの電圧である。立ち下がり特性と同程度まで立上がりの特性が改善されていることが分かる。
【００５０】
抵抗回路Ｒｆと負荷容量ＣＬは低域通過フィルタ（以下、ＬＰＦという）を構成しているため、その時定数τ（＝Ｒｆ・ＣＬ）によりｖｏはｖ２に対して遅れる。通常、抵抗と容量により形成されるＬＰＦでは、時定数の５倍程度の時間がセトリングに必要なので、本発明の増幅回路を例えば所定の期間毎に信号電圧が変化する液晶ディスプレイ駆動回路に適用する際には、時定数τを所定の周期の１／５以下となるようにすればよい。
【００５１】
このようにすることで、図１９に示すように入力増幅段２の出力電圧ｖ２に対する信号出力端子ＯＵＴの電圧ｖｏの遅れ時間を小さくして、所定のセトリング特性を満足させることができる。具体的には、例えば液晶ディスプレイ駆動回路における信号電圧の駆動周期はほぼ２０μsec なので、負荷容量ＣＬとして５０ｐＦ〜１００ｐＦ程度を想定した場合、抵抗回路Ｒｆの値を５０ｋΩ以下にすればよい。
【００５２】
液晶ディスプレイの信号線はディスプレイのサイズや信号線の材質によっても変わるため、これらに応じて抵抗Ｒｆを最適な値に選ぶことが望ましい。図２０〜図２２に、抵抗Ｒｆを最適な値にするための具体例を示す。
【００５３】
図２０は、出力増幅段の出力端（トランジスタＭｎ３，Ｍｐ３のドレイン）と信号出力端子ＯＵＴとの間に、抵抗値の異なる複数の抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…をスイッチＳＷ10，ＳＷ11，ＳＷ12，…を介して並列に配設し、スイッチＳＷ10，ＳＷ11，ＳＷ12，…の開閉を制御することによって抵抗Ｒｆの値を選択するようにした増幅回路の具体例である。
【００５４】
なお、図２０において抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…の抵抗値を同一とし、スイッチＳＷ10，ＳＷ11，ＳＷ12，…の開閉による抵抗の並列接続数を変えることで、抵抗Ｒｆの値を選択するようにしてもよい。
【００５５】
図２１は、出力増幅段の出力端（トランジスタＭｎ３，Ｍｐ３のドレイン）と信号出力端子ＯＵＴとの間に、抵抗値の異なる複数の抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…を直列に配設するとともに、各抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…にスイッチＳＷ10，ＳＷ11，ＳＷ12，…を並列に配設し、スイッチＳＷ10，ＳＷ11，ＳＷ12，…の開閉を制御することによって抵抗Ｒｆの値を決定するようにした増幅回路の第７の具体例である。
【００５６】
なお、図２１において抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…の抵抗値を同一とし、スイッチＳＷ10，ＳＷ11，ＳＷ12，…の開閉による抵抗の直列接続数を変えることで、抵抗Ｒｆの値を選択するようにしてもよい。
【００５７】
図２２は、増幅回路を集積回路化する際に、予め複数の抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…をチップ上に形成しておき、液晶ディスプレイパネルに応じて抵抗値Ｒｆが最適になるように、これらの抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…のうちの一つあるいは複数の抵抗を金属配線のレイヤのみ変えることで実現するようにした増幅回路の第８の具体例である。
【００５８】
図２３は、第９の具体例であり、同相入力電圧範囲の広い増幅回路に本発明を適用したrail-to-rail type の増幅回路を示す。これによると、入力増幅段２は、トランジスタＭｐ１ｌ，Ｍｐ１２による差動対とバイアス電流源Ｉｂ２により構成され、Ｖｓｓ側に同相入力電圧範囲を有する第１の差動増幅回路と、トランジスタＭｎ１１，Ｍｎ１２による差勤対とバイアス電流源Ｉｂｌにより構成され、Ｖｄｄ側に同相入力電圧範囲を有する第２の差動増幅回路と、トランジスタＭｐ１４ないしＭｐ１７で構成するカレントミラー回路とで構成される。これにより、第１の差動増幅回路の出力電流と第２の差動増幅回路の電流出力とがカレントミラー回路で折り返されて加算される。ここで、トランジスタＭｎ１４，Ｍｎ１５は能動負荷として動作している。
【００５９】
上記構成の増幅回路において、高い入力電圧、即ち電圧Ｖｄｄ側の入力電圧ＩＮが入力増幅段２に印加されると、トランジスタＭｎ１１，Ｍｎ１２でなる第１の差動増幅回路がアクティブとなる。これに対して、入力電圧ＩＮが低い、即ち電圧Ｖｓｓ側にある場合、第２の差動増幅回路がアクティブとなる。即ち、入力電圧ＩＮがＶｄｄ側或はＶｓｓ側となっても、第１或は第２の差動増幅回路のどちらか一方が動作するため、入力同相電圧範囲の広い入力増幅段２が実現される。この構成では、入力電圧ＩＮがＶｄｄ側となった時の信号経路が、入力電圧がＶｓｓ側となった時の信号経路より長くなり、これによる遅延時間差が生じるが、通常のａ−Ｓｉ（アモフファスシリコン）ＴＦＴ液晶ディスプレイ駆動回路用増幅回路の動作速度からするとこの遅延時間差は小さく本発明の効果は変わらない。
【００６０】
図２４は、同相入力電圧範囲の広い増幅回路に本発明を適用したレール・ツ・レール型（rail-to-rail type ）増幅回路の第１０の具体例を示す。これによると、入力増幅段２は、トランジスタＭｐ１ｌ，Ｍｐ１２による差動対とＭｐ２ｌ，Ｍｐ２２による差動対のソースを共通にしており、トランジスタＭｐｌ１，Ｍｐ１２のゲートは入力信号が印加され、トランジスタＭｐ１３，Ｍｐ１４のゲートは、トランジスタＭｎ１ｌ，Ｍｎ１２による差動対で構成される差動増幅回路の出力に接続されている。また、トランジスタＭｎ１ｌ，Ｍｎ１２による差動対で構成される差動増幅回路の出力の動作点は、トランジスタＭｐ２ｌ，Ｍｐ２２が動作する電圧に設定してある。
【００６１】
この構成により、入力電圧がＶｄｄ側に近付きトランジスタＭｐ１１、Ｍｐ１２がオフしてもＭｎ１１，Ｍｎ１２トランジスタによる差動対で構成される差動増幅回路を介して、トランジスタＭｐ２ｌ、Ｍｐ２２が動作するので、入力同相電圧範囲の広い入力増幅段２が実現される。この構成では、入力電圧がＶｄｄ側となった時、トランジスタＭｎ１１，Ｍｎ１２による差動対で構成される差動増幅回路を通過する分、入力電圧がＶｓｓ側に近づいたときの動作に比べ、差動増幅回路の遅延時間だけ遅くなるが、通常のa −ＳｉＴＦＴ液晶ディスプレイ駆動回路用増幅回路の動作速度からするとこの遅延時間差は小さく本発明の効果は変わらない。
【００６２】
図２３及び図２４に示した例では、a −ＳｉＴＦＴ液晶ディスプレイ駆動回路の増幅回路を前提としたが、Ｐｏｌｙ−ＳｉＴＦＴ液晶ディスプレイ駆動回路の増幅回路では、パネルの複数の信号線が１個の増幅回路により時分割で駆動されるため、ａ−ＳｉＴＦＴ液晶ディスプレイ駆動回路の増幅回路よリ１０倍以上高速に動作する増幅回路が要求される。このため、同相入力電圧範囲の広い入力増幅段で生じる入力電圧による遅延時間差は、ａ−ＳｉＴＦＴ液晶ディスプレイ駆動回路用増幅回路の時と異なり無視できなくなり、位相余裕の劣化となる。これは、図２５および図２６に示したように、同相入力電圧を広げるために付加したトランジスタＭ１１，Ｍ１２による差動対で構成される差動増幅回路出力から出力増幅段に容量素子を含むフイードフォワード経路を付加することにより高周波信号成分が図２５では、Ｍｐ１６，Ｍｐ１７を通過する時間、また、図２６では、Ｍｐ２１，Ｍｐ２２を通過する時間を短くすることができる。これにより、遅延時間差を緩和することができる。
【００６３】
より具体的には、図２５および図２６では、出力増幅段のバイアス電流源を構成するトランジスタＭｐ１３のゲートに抵抗Ｒｆｆを介してバイアス電圧Ｖｂを印加し、トランジスタＭｐ１５のゲートからトランジスタＭｐ１３のゲートに容量Ｃｆｆ２によるフイードフォワード経路を付加している。さらに、出力増幅段の増幅トランジスタＭｎ１３が、ゲートが共通でカスコード構成されたトランジスタＭｎ１３ａ，Ｍｎ１３ｂに置き換え、トランジスタＭｎ１３ａのソースとトランジスタＭｎ１３ｂのドレインの接続点とトランジスタＭｐ１４のゲートとの間に容量Ｃｆｆ１によるフイードフォワード経路が付加されている。この構成により、入力電圧が高速に変化しても変化点の周波数の高い成分はこれら容量性フイードフォワード経路を介して出力増幅段にフイードフォワードされるため、同相入力電圧範囲の広い入力増幅段で生じる入力電圧による遅延時間差を緩和することができる。
【００６４】
なお、図２５および図２６では、トランジスタＭｐ１３のゲートヘのフイードフォワード経路形成のため、抵抗Ｒｆｆを用いているが、図２７に示すように電界効果トランジスタＭｆｆのオン抵抗を用いても良い。
【００６５】
また、図２８に示すように、図２６に示す増幅回路に入力信号電圧が正側に変動したことを検出して、出力増幅段３のバイアス電流を供給するトランジスタＭｐ１３の出力電流を増加させるバイアス電圧（Ｖｂ）制御回路を組み合わせることもできる。この時、図２８に点線で示したように、入力信号電圧が正側に変動したことを検出して加えるバイアス電流ＩＬ２を増幅回路のバイアス電流Ｉｂｌに直接加算せず、フイードフォワード経路を設けるため加えた抵抗Ｒｆｆを介して加えることにより、ＩＬ２×Ｒｆｆなる電圧が抵抗Ｒｆｆにかかるため、小さなバイアス電流ＩＬでトランジスタＭｐ３のゲート・ソース電圧を大きくすることができる。つまり、入力信号電圧が正側に変動した時に、小さなバイアス電流ＩＬで、トランジスタＭｐ１３にて大きな出力電流を供給することができる。
【００６６】
図２８の増幅回路において、トランジスタＭｎ１６，Ｍｐ３２，Ｍｐ３３，Ｍｐ３４，電流源ＩＬｌ，ＩＬ２により構成されるバイアス電圧（Ｖｂ）制御回路は、入力電庄が低い電圧から高い電圧に大きく変動した場合、これを検知して出力増幅段３のバイアス電流を供給するトランジスタＭｐ１３の出力電流を増加させる。この制御回路は、同相入力電圧範囲を広げるために設けてあるトランジスタＭｎ１ｌ，Ｍｎ１２による差動対並びに、トランジスタＭｐ１４〜Ｍｐ１７による能動負荷で構成される増幅回路を介して、トランジスタＭｐ１ｌ，Ｍｐ１２による差動対に並列に設けたトランジスタＭｐｌｌ，Ｍｐ１２による差動対に接続される。この差動対の出力が前記制御回路の入力であるトランジスタＭｎ１６のゲートに印加される。このため、入力電圧の変化に対して、この制御回路が動作して出力電流を増加するまでに遅延を生じる。この遅延は、図２９に示すように、同相入力電圧範囲を広げるために加えてあるトランジスタＭｎ１ｌ，Ｍｎ１２による差動対並びに、トランジスタＭｐ１４、Ｍｐ１７による能動負荷で構成される増幅回路の出力であるトランジスタＭｎ１２の出力と入力電圧変化検知部出力であるトランジスタＭｎ１６の出力の間に容量Ｃｆｆ３を設けることにより、入力電圧の変化が、容量Ｃｆｆ３を介して入力電圧変化検知部出力にフイードフォワードされるため緩和できる。
【００６７】
図３０に、液晶ディスプレイ駆動回路用の増幅回路の機能を示す。図３０に示すように液晶セルの共通電極側に印加するコモン電圧Ｖcom を一定電圧にし、この電圧Ｖcom を基準にして信号電圧ＶRGB を周期的に反転させる場合、液晶ディスプレイ駆動回路は、図３０に示すように入力されるＲＧＢ信号をＶcom より正側の電圧にディジタル−アナログ変換する正側Ｄ／Ａ変換器ＤＡ１と、Ｖcom より負側の電圧にディジタル−アナログ変換する負側Ｄ／Ａ変換器ＤＡ２と、これら正側および負側のＤ／Ａ変換器の出力電圧を増幅するための入力の電圧変化範囲が異なる２入力用増幅回路ＡＭＰが必要となる。また、この２入力用増幅回路はその機能として、一方のＤ／Ａ変換器の出力を入力する増幅するときは、他方のＤ／Ａ変換器の出力を入力する増幅回路がオフになっていることが要求される。
【００６８】
図３１は、上述した入力信号電圧範囲の異なる２入力用増幅回路に本発明を適用した第１５の具体例である。この２入力用増幅回路は増幅段が２段の構成であり、入力増幅段はコモン電圧Ｖcom に対して正側の入力信号電圧範囲を持つ正側増幅回路と、コモン電圧Ｖcom に対して負側の入力信号電圧範囲を持つ負側増幅回路と、正側および負側いずれのＤ／Ａ変換器の出力を入力するかを選択する選択信号ＰＯＬにより正側および負側増幅回路の動作を選択するための第１および第２のスイッチＳＷ２０，ＳＷ２１とで構成される。
【００６９】
正側増幅回路は、トランジスタＭｎ４１，Ｍｎ４２により構成される第１の差動トランジスタ対と、第１の差動トランジスタ対にテール電流を与える第１の電流源Ｉｂ１と、第１の差動トランジスタ対の二つの出力端（トランジスタＭｎ４１，Ｍｎ４２のドレイン）に電流入力端および電流出力端がそれぞれ接続されたトランジスタＭｐ４４，Ｍｐ４５からなる第１のカレントミラーにより構成される。負側増幅回路は、同様にトランジスタＭｐ４１，Ｍｐ４２により構成される第２の差動トランジスタ対と、第２の差動トランジスタ対にテール電流を与える第２の電流源Ｉｂ１と、第２の差動トランジスタ対の二つの出力端（トランジスタＭｐ４１，Ｍｐ４２のドレイン）に電流入力端および電流出力端がそれぞれ接続されたトランジスタＭｎ４４，Ｍｎ４５からなる第２のカレントミラーにより構成される。
【００７０】
第１のスイッチＳＷ２０は第１の差動トランジスタ対の二つの出力端間に接続され、第２のスイッチＳＷ２１は第２の差動トランジスタ対の二つの出力端間に接続されている。
【００７１】
また、出力増幅段はトランジスタＭｐ４３，Ｍｎ４３により構成され、抵抗回路は抵抗Ｒｆにより構成される。
【００７２】
図３１に示す２入力用増幅回路の動作を説明するために、まず負側増幅回路に負側Ｄ／Ａ変換器の出力を入力する場合を考える。このとき、選択信号ＰＯＬには“０”が与えられ、スイッチＳＷ２０はオン、スイッチＳＷ２１はオフの状態にある。正側Ｄ／Ａ変換器の出力電圧は不定であるが、コモン電圧Ｖcom より高いので、トランジスタＭｎ１のゲート電圧、つまり増幅回路の出力増幅段の出力電圧がＶcom より低くとも、トランジスタＭｎ４２はオン状態となる。また、スイッチＳＷ２０はオンであるので、トランジスタＭｐ４５もダイオード接続となっている。
【００７３】
電流源Ｉｂ１より供給される電流は、トランジスタＭｎ４２，Ｍｎ４１の一方あるいは両方を介して、ダイオード接続されたトランジスタＭｐ４４，Ｍｐ４５に流れ、トランジスタＭｐ４４，Ｍｐ４５のサイズ（Ｗ／Ｌ）の２倍のサイズとトランジスタＭｐ４３のサイズ（Ｗ／Ｌ）の比に応じて発生した電流が出力増幅段のバイアス電流としてトランジスタＭｐ４３から供給される。
【００７４】
すなわち、負側のＤ／Ａ変換器の出力を入力する場合は、図３２に示す接続状態で動作することになる。これは、出力増幅段３のバイアス電流の与え方が異なる他は図７に示した回路接続と全く同じで、図７〜図９で説明したように位相補償容量を必要とせず、抵抗Ｒｆにより安定動作が実現できるのは明らかである。よって、位相補償容量で必要であったチップ面積を削減できるので、コストの低減をすることができる。
【００７５】
正側Ｄ／Ａ変換器の出力を入力する場合は、全くＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが逆になるだけで、基本的な動作は負側Ｄ／Ａ変換器の出力を入力する場合と同じである。
【００７６】
また、このように使用していない増幅回路の差動トランジスタ対の出力間をスイッチで短絡することにより、出力増幅段のバイアス電流を簡単に設定できるという効果もある。
【００７７】
図３３は図３１の変形例にかかる増幅回路の第１６の具体例であり、正側増幅回路の第１のカレントミラーにトランジスタＭｐ４４の電流を参照してアダプティブに出力増幅段のバイアス電流を与えるための電流を発生するトランジスタＭｐ４６が追加され、負側増幅回路の第２のカレントミラーにトランジスタＭｎ４４の電流を参照してアダプティブに出力増幅段のバイアス電流を与えるための電流を発生するトランジスタＭｎ４６が追加されている。
【００７８】
また、正側増幅回路および負側増幅回路の電流源Ｉｂ１，Ｉｂ２のオン・オフを制御するための第３、第４のスイッチＳＷ２２，ＳＷ２３と、第１のカレントミラーの第２の電流出力端であるトランジスタＭｐ４６のドレインと第２のカレントミラーの電流入力端との間に挿入された第５のスイッチＳＷ２４と、第２のカレントミラーの第２の電流出力端であるトランジスタＭｎ４６のドレインと第１のカレントミラーの電流入力端との間に挿入された第６のスイッチＳＷ２６が追加されている。追加されたスイッチＳＷ２２〜ＳＷ２６も、スイッチＳＷ２０，ＳＷ２１と同様に選択信号ＰＯＬにより制御される。
【００７９】
また、出力増幅段はトランジスタＭｐ４３，Ｍｎ４３により構成され、抵抗回路は抵抗Ｒｆにより構成される。
【００８０】
図３３に示す２入力用増幅回路の動作を説明するために、まず負側増幅回路に負側Ｄ／Ａ変換器の出力を入力する場合を考える。このとき、選択信号ＰＯＬには“０”が与えられ、スイッチＳＷ２０，ＳＷ２３，ＳＷ２５はオン、スイッチＳＷ２１，ＳＷ２２，ＳＷ２４はオフの状態にある。スイッチＳＷ２２がオフであることにより、電流源Ｉｂ１より供給される電流はトランジスタＭｎ４１，Ｍｎ４２には流れず、正側増幅回路を構成する差動入力トランジスタＭｎ４１，Ｍｎ４２はオフ状態となる。また、スイッチＳＷ２３はオンであるので、電流源Ｉｂ２より供給される電流はトランジスタＭｐ４１，Ｍｐ４２には流れ、負側増幅回路は動作する。
【００８１】
ここで、トランジスタＭｎ４６はトランジスタＭｎ４４に流れる電流を参照した電流を発生させ、オンとなっているスイッチＳＷ２５を介して、同じくオンとなっているスイッチＳＷ２０により、ダイオード接続されたトランジスタＭｐ４５，Ｍｐ４４に流れ、トランジスタＭｐ４４，Ｍｐ４５のサイズ（Ｗ／Ｌ）の２倍のサイズとトランジスタＭｐ４３のサイズ（Ｗ／Ｌ）の比に応じて発生した電流が出力増幅段のバイアス電流としてトランジスタＭｐ４３から供給される。結局、負側のＤ／Ａ変換器の出力を入力する場合、増幅回路は、図３４に示す接続状態で動作することになる。
【００８２】
すなわち、図３４の接続状態で増幅回路が定常状態となったとき、言い換えれば負側増幅回路の正負の入力信号電圧がバランスしたときは、負側増幅回路の電流源Ｉｂ２からのバイアス電流の１／２の電流がトランジスタＭｎ４４，Ｍｎ４６のサイズ（Ｗ／Ｌ）の比（Ｗ／Ｌ）Mp46／（Ｗ／Ｌ）Mp6 に応じて発生し、これがトランジスタＭｐ４４，Ｍｐ４５のサイズ（Ｗ／Ｌ）の２倍のサイズと、トランジスタＭｐ４３のサイズ（Ｗ／Ｌ）に比に応じて増幅された電流が出力増幅段のバイアス電流としてトランジスタＭｐ３から供給される以外、図７に示した回路接続と全く同じで、図７〜図９で説明したように抵抗Ｒｆにより安定動作が実現できるのは明らかである。
【００８３】
また、負側増幅回路の正側入力が負側入力より大きくなるような過渡状態においては、電流源Ｉｂ２からのバイアス電流が全てトランジスタＭｐ４１を介してトランジスタＭｎ４４に流れることになるので、トランジスタＭｐ４３から供給される出力増幅段のバイアス電流を定常状態のときの２倍とすることができる。これにより、トランジスタＭｐ４３と負荷容量で決定される立上がり特性を定常状態での消費電力を上げることなく２倍に改善することができる。
【００８４】
さらに、負側増幅回路の正入力が負入力より小さくなるような過渡状態においては、電流源Ｉｂ２からのバイアス電流が全てトランジスタＭｐ４２に流れ、トランジスタＭｎ４４には流れなくなる。その結果、トランジスタＭｐ４３から供給される出力増幅段のバイアス電流はゼロとなり、トランジスタＭｐ４３からトランジスタＭｎ４３に流れる貫通電流を削減して、低消費電力化をはかることができる。
【００８５】
正側Ｄ／Ａ変換器の出力を入力する場合は、全くＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが逆になるだけで、基本的な動作は負側Ｄ／Ａ変換器の出力を入力する場合と同じである。
【００８６】
このように抵抗Ｒｆを設けることにより、位相補償容量を必要とすることなく増幅回路の安定動作が実現でき、チップ面積を削減できるばかりでなく、立上がりや下がりの過渡特性を定常状態での消費電力化を増大することなく２倍にすることができる。
【００８７】
図３５は、図３６に示す液晶ディスプレイ装置に用いる液晶ディスプレイ駆動回路に本発明の増幅回路を用いた構成図である。
【００８８】
図３６に示される液晶ディスプレイ装置は、液晶セル３０１がマトリクス状に配列され、画像信号が供給される複数本の信号線３０４と複数本の走査線３０５が交差して配設されて構成された液晶ディスプレイパネル３００と、画像信号を信号線３０４に供給して液晶ディスプレイパネル３００を駆動するための液晶ディスプレイ駆動回路３０２、および走査線３０５を選択的に駆動する走査線選択回路３０３により構成される。
【００８９】
図３５に示すようにディスプレイ駆動回路はＲＧＢ信号を記憶する１水平ラインに必要な画素数と同じ数のラッチ２２２と、ＲＧＢをラッチするタイミングパルスを転送するシフトレジスタ２２１と、ラッチ２２２で記憶されたＲＧＢ信号を１水平期間の周期でさらに記憶するラッチ２２３と、ラッチ２２３で記憶された１水平ラインのＲＧＢ信号をアナログ値に変換するＤ／Ａ変換器２２４と、Ｄ／Ａ変換器２２４にてアナログ電圧に変換されたＲＧＢ信号を入力し、液晶ディスプレイパネルの信号線および液晶セルを駆動するための駆動回路２２５より構成される。
【００９０】
増幅回路２２５は、この例では図３１に示した本発明に基づく第１５の具体例の回路である。図３１で説明した通り、増幅回路２２５では動作安定化のために特に位相補償容量を必要としない。
【００９１】
図３５では、図３１に示した具体例の増幅回路を駆動回路２２５に適用した例について説明したが、他の具体例の増幅回路を駆動回路２２５に用いてもよいことは勿論である。
【００９２】
なお、以上の実施形態ではＭＯＳトランジスタで構成した増幅回路について説明したが、各トランジスタをバイポーラトランジスタに置き換えて増幅回路を構成することもできる。その場合は、ゲートをベースに、ソースをエミッタに、ドレインをコレクタにそれぞれ置き換え、さらにＷ／Ｌをエミッタ面積に置き換えて考えればよい。
【００９３】
【発明の効果】
以上説明してきたように、本発明によれば少なくとも入力増幅段と出力増幅段を有する増幅回路において、出力増幅段の出力端と増幅回路の信号出力端子との間に抵抗回路を挿入することにより、従来の増幅回路で安定化のために必須であった位相補償容量が不要となるか、あるいは大幅に低減することができるので、集積化した際にチップ面積を削減してコストを低減させ、かつ安定に動作する増幅回路を安価に提供できる。
【００９４】
また、本発明の増幅回路を集積化した液晶ディスプレイ駆動回路に適用することによって、液晶ディスプレイ装置のコストも低減することができる。
【００９５】
また、従来の位相補償では、ポール周波数は、大容量負荷に対して出力増幅段のトランスコンダクタンスに比例するので、出力増幅段の電流を大きくすることにより位相余裕を改善できたが、消費電力の増加となっていた。これに対し、本発明ではトランスコンダクタンスそのものが直接ポールの周波数に関係ないため、低消費平力で位相補償を行なうことができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る増幅回路の基本構成を示す図
【図２】図１の増幅回路の等価回路を示す図
【図３】図１の増幅回路の利得および位相の周波数特性を示す図
【図４】増幅回路の入力換算オフセットを説明する図
【図５】増幅回路の入力換算オフセットキャンセル動作を説明する図
【図６】図１の増幅回路で位相補償容量を併用しない場合のオフセット検知モードでの利得および位相の周波数特性の変化を示す図
【図７】図１の増幅回路の第１の具体例を示す図
【図８】図７で抵抗回路を電界効果トランジスタのオン抵抗で実現した増幅回路の第２の具体例を示す図
【図９】図８でオン抵抗として用いる電界効果トランジスタをスイッチと兼用した増幅回路の第３の具体例を示す図
【図１０】本発明による周波数特性の改善効果を説明するための図
【図１１】周波数特性の負荷容量に対する依存性を示す図
【図１２】位相補償容量併用の効果を示す図
【図１３】位相補償容量の周波数特性に対する影響を示す図
【図１４】位相補償容量を入り切りするためのスイッチを付加した増幅回路の第４の具体例を示す図
【図１５】抵抗成分を含んだ負荷を図７に示す増幅回路に接続した状態を示す図
【図１６】図１５の周波数特性を示す図
【図１７】図７の増幅回路の過渡特性を示す図
【図１８】図５の増幅回路の過渡特性を改善した増幅回路の第５の具体例を示す図
【図１９】図１８の増幅回路の改善された過渡特性を示す図
【図２０】図１８の増幅回路を変形した第６の具体例を示す図
【図２１】図１８の増幅回路を変形した第７の具体例を示す図
【図２２】図１８の増幅回路を変形した第８の具体例を示す図
【図２３】同相入力電庄範囲の増幅回路に本発明を適用した増幅回路の第９の具体例を示す図
【図２４】同相入力電圧範囲の増幅回路に本発明を適用した増幅回路の第１０の具体例を示す図
【図２５】図２３の増幅回路の高速化を計った増幅回路の第１１の具体例を示す図
【図２６】図２４の増幅回路の高速化を計った増幅回路の第１２の具体例を示す図
【図２７】図２６でオン抵抗として用いる電界効果トランジスタを用いた増幅回路の第１３の具体例を示す図
【図２８】過渡特性を改善した図２６の増幅回路の変形例にかかる第１４の具体例を示す図
【図２９】過渡特性を改善した図２６の増幅回路の他の変形例にかかる第１５の具体例を示す図
【図３０】共通電極電圧Ｖcom を一定にしたときの液晶ディスプレイ駆動回路の増幅回路に必要な機能を説明する図
【図３１】本発明に係る入力信号電圧範囲の異なる２入力用増幅回路の第１６の具体例を示す図
【図３２】図３１の増幅回路の動作を説明する図
【図３３】図３１の増幅回路の変形例にかかる増幅回路の第１７の具体例を示す図
【図３４】図３３の増幅回路の動作を説明する図
【図３５】図３３の増幅回路を適用した液晶ディスプレイ駆動回路を示す図
【図３６】液晶ディスプレイ装置の構成を示す図
【符号の説明】
１…増幅回路
２…入力増幅段
３…出力増幅段
４…抵抗回路
２２１…シフトレジスタ
２２２、２２３…ラッチ回路
２２４…Ｄ／Ａ変換器
２２５…駆動回路
３００…液晶ディスプレイ
３０１…液晶セル
３０２…液晶ディスプレイ駆動回路
３０３…走査線選択回路
３０４…信号線
３０５…走査線
Ｍｐ〜…ＮチャネルＭＯＳトランジスタ
Ｍｎ〜…ＰチャネルＭＯＳトランジスタ
ｇｍ〜…各増幅段のトランスコンダクタンス
ｖｉ…増幅回路の入力信号電圧
ｖ１…入力増幅段の出力電圧
ｖ２…出力増幅段の出力電圧
ｖｏ…増幅回路の出力信号電圧
Ｖｃｏｍ…液晶ディスプレイの共通電極の電圧
Ｉ〜…電流源
Ｖｄｄ…第１の電源電位点
Ｖｓｓ…第２の電源電位点
Ｃｆ…位相補償容量
Ｃ１…入力増幅段の出力端子に付いている容量成分
ＣＬ、ＣＬ１，ＣＬ２…負荷の容量成分
Ｒ１…入力増幅段の出力抵抗と出力増幅段の入力抵抗の並列合成抵抗
Ｒ２…出力増幅段の出力抵抗
Ｒｆ〜…安定化のための抵抗
ＲＬ…負荷の抵抗成分
ＩＮ＋，ＩＮ−…増幅回路の信号入力端子
ＯＵＴ…増幅回路の信号出力端子
【発明の属する技術分野】
本発明は、例えば所定の期間毎に変化する入力信号電圧に応じて容量性負荷を駆動する増幅回路及びこれを用いた液晶ディスプレイ装置に係り、特に、集積化のための小面積、低消費電力の増幅回路に関する。
【０００２】
【従来の技術】
一般に、液晶ディスプレイ装置は、液晶セルがマトリクス状に配列され、画像信号が供給される複数本の信号線と複数本の走査線が交差して配設されて構成された液晶ディスプレイパネルと、画像信号を信号線に供給して液晶ディスプレイパネルを駆動するための液晶ディスプレイ駆動回路および走査線を選択的に駆動する走査線選択回路により構成される。
【０００３】
この液晶ディスプレイ装置の液晶ディスプレイ駆動回路の信号線駆動回路は、ボルテージフォロア構成の増幅回路が用いられてきた。増幅回路の利得Ａが有限であるために、ボルテージフォロア構成で生じる入出力間の誤差は入力電圧の１／Ａで表される。この誤差を小さくするため、信号線駆動回路の増幅回路としては２段構成のものが使用されてきた。具体的には、入力増幅段と、位相補償容量Ｃｆを有する出力増幅段とにより構成されていた。
【０００４】
【発明が解決しようとする課題】
従来の構成では、出力増幅段に接続される負荷容量が大きいとき、増幅回路を低消費電力で安定に動作させるためには、位相補償容量を例えば３〜５ｐＦ程度と大きくせざるを得ない。また、バイアス電流を大きくすることにより２段目の増幅段のトランスコンダクタを大きくせざるを得ない。従って、この増幅回路を例えば３００個含んだ駆動回路を集積化した場合、１つの増幅回路当たり３〜５ｐＦの位相補償容量Ｃｆを必要とすることから、全体で９００〜１５００ｐＦの容量が必要となり、チップ面積が非常に大きくなるという問題があった。また、安定化のために消費電流が増大するという問題があった。
【０００５】
上述したように、大容量の容量性負荷に接続される増幅回路において、位相補償容量により増幅回路を安定化させる従来の手法では、複数個の増幅回路を集積化する際に必要となる位相補償容量の総和が非常に大きくなり、チップ面積が増大してコストが高くなるという問題があった。また、消費電流が増大するという問題があった。
【０００６】
【課題を解決するための手段】
本発明は、安定化のための位相補償容量を不要とするか、大幅に低減できるようにしてチップ面積を削減し、かつ安定に動作し、さらには消費電流を低減する増幅回路を提供することを目的とする。
【０００７】
本発明は、信号入力端子と容量性負荷が接続される信号出力端子との間に縦続接続され、少なくとも入力増幅段および出力増幅段を有する複数の増幅段と、出力増幅段の出力端と信号出力端子との間に挿入された少なくとも一つの抵抗を含む抵抗回路とにより構成される増幅回路を提供する。
【０００８】
この抵抗回路は複数の抵抗により構成され、これら複数の抵抗から選択された少なくとも一つの抵抗が出力増幅段と信号出力端子との間に接続される。また、この抵抗回路は複数の抵抗と複数のスイッチとで構成され、スイッチのオン・オフにより抵抗回路の抵抗値が設定される。さらに、抵抗回路は電界効果トランジスタのオン抵抗により構成されてもよい。
【０００９】
本発明では、出力増幅段の出力端から入力増幅段の入力端に帰還を施す帰還経路が設けられ、増幅回路がボルテージフォロワに構成される。
【００１０】
このように構成された増幅回路では、開ループ周波数特性に現われる第２のポールの周波数が増幅回路の利得が１になる周波数より低く、該開ループ周波数特性に現われる第１のゼロ点の周波数が増幅回路の利得が１になる周波数より低くなるようにすることが望ましい。
【００１１】
また、例えば入力換算オフセット電圧モードで増幅回路の信号出力端子と容量性負荷が切り離され、等価的に負荷容量が小さくなった場合の安定化のために、出力増幅段の入出力端間に容量（位相補償容量）を含む帰還経路が設けられてもよい。
【００１２】
本発明の増幅回路では、出力増幅段の出力端と信号出力端子間に挿入された抵抗回路の抵抗成分と容量性負荷の容量成分により、増幅回路の開ループ周波数特性に第１のゼロ点が形成され、このゼロ点で位相が進むことにより、出力増幅段でポールによる位相の遅れを補償することができる。すなわち、利得が１となるときの位相と−１８０°の差である位相余裕を大きくすることができるので、増幅回路の動作安定化のための位相補償容量を必要としない。また、位相補償容量を必要とする場合でも、その値は非常に小さくてよいので、位相補償容量を形成するために必要であったチップ面積を削減することができる。さらには、消費電流を低減することができる。
【００１３】
本発明の増幅回路では、信号入力端子に所定の期間毎に変化する入力信号電圧が入力される場合、抵抗回路と容量性負荷の容量成分による時定数を該所定の期間の１／５以下とすることが望ましい。この場合の抵抗回路の抵抗値は、例えば５０ｋΩ以下が適当である。
【００１４】
本発明の増幅回路には、信号入力端子に入力される入力信号電圧が所定の極性に変化したことを検出して出力増幅段のバイアス電流を制御する制御部がさらに設けられてもよい。
【００１５】
本発明は、入力増幅段が所定のコモン電圧に対して正側および負側にそれぞれ変化する第１および第２の入力信号をそれぞれ入力する正側増幅回路および負側増幅回路を有する２入力用増幅回路にも適用できる。
【００１６】
２入力用増幅回路の好ましい態様によれば、正側増幅回路は第１の入力信号を入力する第１の差動トランジスタ対と、該第１の差動トランジスタ対にテール電流を与える第１の電流源と、第１の差動トランジスタ対の二つの出力端に電流入力端および電流出力端がそれぞれ接続された第１のカレントミラーと、第１の差動トランジスタ対の二つの出力端間に設けられた第１のスイッチとで構成され、負側増幅回路は第２の入力信号を入力する第２の差動トランジスタ対と、該第２の差動トランジスタ対にテール電流を与える第１の電流源と、第２の差動トランジスタ対の二つの出力端に電流入力端および電流出力端がそれぞれ接続された第２のカレントミラーと、第２の差動トランジスタ対の二つの出力端間に設けられた第２のスイッチとで構成され、第１の入力信号が正側増幅回路に入力されるときは、第１のスイッチがオフ状態、第２のスイッチがオン状態にそれぞれ制御され、第２の入力信号が負側増幅回路に入力されるときは、第１のスイッチがオン状態、第２のスイッチがオフ状態にそれぞれ制御される。
【００１７】
一方、出力増幅段はそれぞれのドレインまたはコレクタが該出力増幅段の出力端に共通接続されたコンプリメンタリ・トランジスタ対により構成され、該コンプリメンタリ・トランジスタ対の一方のゲートまたはベースが正側増幅回路の一方の出力端に接続され、該コンプリメンタリ・トランジスタ対の他方のゲートまたはベースが負側増幅回路の一方の出力端に接続される。
【００１８】
このように構成される２入力用増幅回路では、先と同様に位相補償容量を不要とするか、または極く小容量のもので済ませることができる上、正側および負側増幅回路のうち、入力信号電圧が入力されず使用されない方の増幅回路における差動トランジスタ対の出力端間をスイッチで短絡することにより、出力増幅段のバイアス電流を簡単に設定することが可能となる。
【００１９】
さらに、２入力用増幅回路の他の態様として、上記の２入力用増幅回路の構成に加えて、正側増幅回路および負側増幅回路に第１および第２の電流源をオン・オフさせるための第３および第４のスイッチを追加するとともに、第１のカレントミラーの第２の電流出力端を第５のスイッチを介して第２のカレントミラーの電流入力端に接続し、第２のカレントミラーの第２の電流出力端を第６のスイッチを介して第１のカレントミラーの電流入力端に接続し、第１の入力信号が正側増幅回路に入力されるときは、第１、第４および第６のスイッチがオフ状態、第２、第３および第５のスイッチがオン状態にそれぞれ制御され、第２の入力信号が負側増幅回路に入力されるときは、第１、第４および第６のスイッチがオン状態、第２、第３および第５のスイッチがオフ状態にそれぞれ制御されるようにしてもよく、このようにするとさらに低消費電力化が可能となる。
【００２０】
上記のように構成される本発明の増幅回路は、複数の画素と、これらの各画素に画像信号に応じた信号電圧を選択的に与えるための信号線および該信号線と交差する走査線が配列形成された液晶ディスプレイと、信号線を画像信号に応じて駆動する駆動回路と、走査線を順次選択する選択回路とを有する液晶ディスプレイ装置における駆動回路の増幅回路として有用である。
【００２１】
本発明は、複数の画素、前記複数の画素の各々に画像信号に応じた信号電圧を選択的に与えるための信号線および該信号線と交差する走査線が配列形成された液晶ディスプレイと、信号線を画像信号に応じて駆動する駆動回路と、走査線を順次選択する選択回路とで構成され、駆動回路は、入力信号が供給される信号入力端子と容量性負荷が接続される信号出力端子との間に縦続接続された少なくとも入力増幅段および出力増幅段を有する複数の増幅段と、前記出力増幅段の出力端と前記信号出力端子との間に挿入された少なくとも一つの抵抗を含む抵抗回路とにより構成される増幅回路を含む、液晶ディスプレイ装置を提供する。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の一実施形態に係る増幅回路の基本構成を示す図である。この増幅回路１は、一対の信号入力端子ＩＮ＋，ＩＮ−間に入力された差動の入力信号を増幅して信号出力端子ＯＵＴより出力する回路であり、入力増幅段２とこの入力増幅段２の出力をさらに増幅する出力増幅段３を縦続接続して構成される。出力増幅段３の出力端と増幅回路１の信号出力端子ＯＵＴの間に、本発明に従った抵抗回路４が挿入されている。
【００２３】
また、必要に応じて出力増幅段３の出力端から入力増幅段２の入力端（信号入力端子ＩＮ−）に帰還を施す帰還回路５が設けられる。さらに、必要に応じて出力増幅段３の入出力端間に、微小な容量値の位相補償容量Ｃｆを含む帰還回路を挿入してもよい。
【００２４】
次に、図１の増幅回路１の作用を説明する。
【００２５】
図２は、増幅回路１の等価回路であり、ｇｍ１は入力増幅段２のトランスコンダクタンス、Ｒ１は入力増幅段２の出力抵抗と出力増幅段３の入力抵抗との並列合成抵抗、Ｃ１は入力増幅段２の出力端に付加される容量成分、ｇｍ２は出力増幅段３のトランスコンダクタンス、Ｒ２は出力増幅段３の出力抵抗、Ｒｆは抵抗回路４の抵抗成分、ＣＬは負荷容量をそれぞれ表している。また、ｖｉは信号入力端子ＩＮ＋およびＩＮ−への入力信号電圧、ｖ１は入力増幅段２の出力電圧、ｖ２は出力増幅段３の出力電圧、ｖｏは信号出力端子ＯＵＴへの出力信号電圧をそれぞれ表す。
【００２６】
ここで、図１の増幅回路１ではその開ループ周波数特性に現れる第２のポールの周波数が増幅回路１の利得が１となる周波数より低くなり、かつ出力増幅段３の出力端と信号出力端子ＯＵＴとの間に抵抗回路４を挿入することによって、この開ループ周波数特性に第１のゼロ点を導入することができる。すなわち、図２の等価回路を用いて導き出した入力信号電圧ｖｉから出力電圧ｖ２に対する伝達特性より、増幅回路１の第１、第２のポールおよび第１のゼロ点は、以下のように求められる。
【００２７】
第１のポール周波数(rad/sec) ：１／（（Ｒ２＋Ｒｆ）ＣＬ）
（但し、Ｒ２＞＞Ｒｆより、近似的に１／（Ｒ２・ＣＬ））
第２のポール周波数(rad/sec) ：１／（Ｒ１・Ｃ１）
第１のゼロ点周波数(rad/sec) ：１／（Ｒｆ・ＣＬ）
図３の（ａ）および（ｂ）の実線に、抵抗回路４を設けた場合の振幅および位相の開ループ周波数特性を示す。また、比較のために抵抗回路４がないとき（Ｒｆ＝０）の開ループ周波数特性を破線で示す。図３の（ｂ）に示すように、第１、第２のポールで遅れた位相を本発明に基づく抵抗回路４によって形成されるゼロ点により進めることができ、位相余裕を改善することができる。従って、増幅回路１の動作安定化のために、従来必要としたような位相補償容量を必要としないので、位相補償容量を形成するために必要であったチップ面積を削減することが可能となる。
【００２８】
また、従来の位相補償では、第２のポール周波数は、大容量負荷に対してｇｍ２／ＣＬと近似されるので、出力増幅段の電流を大きくすることにより位相余裕を改善できたが、消費電力の増加となっていた。これに対し、本発明では、トランスコンダクタそのものが直接ポールの周波数に関係ないため、低周波電力で位相補償を行うことができる。
【００２９】
このように本発明の増幅回路では、基本的には位相補償容量が不要となるが、以下に説明するように微小な位相補償容量Ｃｆを増幅回路１に付加してもよい。増幅回路１は、一般的に入力換算オフセット電圧（Ｖos）を有している。この入力換算オフセット電圧Ｖosは、例えば図４の（ａ）に示すように、オフセットのない増幅回路の一方の入力（ここでは非反転入力）に入力換算オフセット電圧Ｖosに相当する電圧源が入った形で、モデル化できる。図４の（ｂ）に示すように、増幅回路に負帰還を施して増幅回路をボルテージフォロア構成で用いると、出力信号電圧Ｖout は入力信号電圧Ｖinを入力換算オフセット電圧Ｖos分の電圧だけオフセットした電圧が出力される。
【００３０】
この入力換算オフセット電圧Ｖosをキャンセルするため、従来では図５の（ａ）に示すように容量ＣｈとスイッチＳＷ１〜ＳＷ３を用い、一度ＳＷ１，ＳＷ３を閉じ、ＳＷ２を開いて増幅回路をボルテージフォロア構成にすることによって、容量Ｃｈに入力換算オフセット電圧Ｖosがかかるようにし（入力換算オフセット検知モード）、次に図５の（ｂ）に示すようにスイッチＳＷ１，ＳＷ３を開き、スイッチＳＷ２を閉じてオフセット電圧Ｖosがかかった容量Ｃｈが増幅回路の他方の入力（反転入力）に直列に入るように接続を変えることで、入力換算オフセットＶosをキャンセルする方法をとっていた。
【００３１】
このように入力換算オフセット電圧キャンセルのためには、図５の（ａ）のオフセット電圧検知のための時間が必要となり、この時間を短くするために通常、増幅回路の信号出力端子と負荷容量ＣＬとはスイッチＳＷ４により切断されている。
【００３２】
この入力換算オフセット電圧キャンセルの手法を本発明の増幅回路にそのまま適用すると、図５の（ａ）のオフセット電圧検知モードでは図１の増幅回路１の信号出力端子ＯＵＴが負荷容量ＣＬから切断されるため、図６に示すように第１のポールおよび第１のゼロ点の周波数が実線で示す状態から周波数の高い方にシフトする結果、位相余裕が低減してしまう。そこで、オフセット電圧検知モードのように実効的な負荷容量ＣＬが小さくなった状態に対応して、図１中に破線で示すように位相補償容量Ｃｆを併用すれば、このような問題を避けることができ、位相余裕を確保することができる。この場合、位相補償容量Ｃｆは例えば０．５ｐＦといった小さな値でよいから、チップ面積の増大は僅かで済み、本発明の利点は損なわれない。
【００３３】
次に、図７〜図２２を参照して図１の増幅回路の具体的回路構成を説明する。
図７〜図９に、図１の増幅回路の第１の具体例を示す。図７に示す第１の増幅回路は増幅段が２段の構成であり、差動トランジスタ対を構成するトランジスタＭｐ１，Ｍｐ２と該差動トランジスタ対にテール電流を与えるトランジスタＭｐ４による電流源および差動トランジスタ対の二つの出力端であるドレインに電流入力端および電流出力端が接続されたトランジスタＭｎ１，Ｍｎ２によるカレントミラーからなる入力増幅段と、トランジスタＭｐ３，Ｍｎ３によるコンプリメンタリ・トランジスタ対からなる出力増幅段と、抵抗回路を構成する抵抗Ｒｆによって構成される。なお、ＭｐｘはＰチャネルＭＯＳトランジスタ、ＭｎｘはＮチャネルＭＯＳトランジスタをそれぞれ表す（以下、同様）。
【００３４】
図８は、図７の抵抗Ｒｆの代わりにトランジスタＭｐｒ，Ｍｎｒのオン抵抗を用いた増幅回路の第２の具体例を示している。これによると、抵抗回路を構成するＰチャンネルＭＯＳトランジスタＭｐｒとＮチャンネルＭＯＳトランジスタＭｎｒのソースとドレインが互いに接続され、トランジスタＭｐ３とＭｎ３のノードと出力端子ＯＵＴとの間に接続され、トランジスタＭｐｒとＭｎｒのゲートは電源ＶｄｄとＶｓｓにそれぞれ接続される。
【００３５】
図９は、図４および図５で説明した増幅回路の入力換算オフセット電圧キャンセル動作で必要なスイッチＳＷ４の機能を図８のトランジスタＭｐｒ，Ｍｎｒが兼ねるようにした増幅回路の第３の具体例を示す。この増幅回路によると、トランジスタＭｎｒのゲートがインバータＩＮを介してトランジスタＭｐｒのゲートに接続される。この回路によると、スイッチング信号が信号ラインＳＬに入力されると、両トランジスタＭｐｒ，Ｍｎｒがオンとなり、このオン抵抗が抵抗Ｒｆの機能を果たす。
【００３６】
図１０に、図７の増幅回路において負荷容量ＣＬの値を１５０ｐＦにしたときの利得および位相の周波数特性のシミュレーション結果を示す。抵抗Ｒｆが無い場合にくらべ、抵抗Ｒｆを設けることにより、大幅に位相余裕が改善されていることが分かる。
【００３７】
また、上述したように入力換算オフセット電圧検知モードなどで、信号出力端子ＯＵＴが負荷容量ＣＬと切断され、等価的に負荷容量ＣＬの値が例えば２ｐＦと小さくなった場合、図１１に示すように得られる位相余裕が小さくなる。これに対しては、例えば０．５ｐＦと小さな位相補償容量Ｃｆを併用することにより、図１２に示すように大きな負荷容量でも小さな負荷容量でも、共に大きな位相余裕を確保することができる。
【００３８】
図１３に示すように、容量が小さくとも、位相補償容量Ｃｆの併用により大容量負荷のときは位相余裕が若干少なくなる。図１４は、この点を改善するため、位相補償容量Ｃｆに直列接続されたスイッチＳＷＣを設けることにより、入力換算オフセット電圧検知モードなどで信号出力端子ＯＵＴが負荷容量ＣＬから切断され、等価的に負荷容量ＣＬが例えば２ｐＦと小さくなった場合のみスイッチＳＷＣを閉じるようにした増幅回路の第４の具体例を示している。これによると、スイッチＳＷＣがトランジスタＭｎ２とＭｎ３とのノードとキャパシタＣｆとの間に接続され、負荷容量ＣＬが小さくなったとき、このスイッチＳＷＣが閉成される。これによって本発明による本来の位相余裕を確保することもできる。
【００３９】
液晶ディスプレイの信号線は、上述したような単純な容量モデルから、図１５に示すようなπ型モデルなどで表される。π型モデルのように、負荷に抵抗成分ＲＬを含んでいても、図１６に示すシミュレーション結果から明らかなように周波数特性はほとんど変わらない。
【００４０】
図１７に、図７に示した増幅回路の出力増幅段の出力端（トランジスタＭｎ３およびＭｐ３のドレイン）から負側の信号入力端子ＩＮ−に帰還を施したボルテージフォロア構成で、入力信号電圧として矩形波を入力したときのシミュレーション結果を示す。図７の増幅回路では、立上がりのスルーレートはトランジスタＭｐ３から供給される電流と負荷容量値ＣＬの値により決定されており、トランジスタＭｐ３から供給される電流が小さいため、十分なスルーレートが得られない。
【００４１】
この点については、増幅回路の入力信号電圧が正側に変動したことを検出して、出力増幅段のバイアス電流を供給するトランジスタＭｐ３の出力電流を増加させることにより、立上がりのスルーレートを改善することができる。
【００４２】
図１８は、この原理で立上がりのスルーレートを改善した増幅回路の第５の具体例であり、この増幅回路は、トランジスタＭｎ４，Ｍｐ６により入力信号電圧が正極性に変化したことを検出し、入力信号電圧が正極性に変動したときにトランジスタＭｐ７をオンさせて、電流源ＩＬより供給される電流をトランジスタＭｐ３のゲートバイアス電圧を決定しているダイオード接続されたトランジスタＭｐ５に流し、トランジスタＭｐ３のゲートバイアス電圧を大きくする構成となっている。
【００４３】
図１８の回路についてより詳細に説明すると、トランジスタＭｐ６は電流源を構成し、そのゲートはバイアス電流決定用トランジスタＭｐ５のドレインおよびゲートに接続されている。トランジスタＭｐ７はゲートがトランジスタＭｎ４およびＭｐ６のドレインに接続され、ソースがバイアス電流決定用トランジスタＭｐ５のドレインおよびゲートに接続され、ドレインが定電流源ＩＬに接続されている。
【００４４】
ここで、説明を簡単にするために、トランジスタＭｎ４と入力増幅段２のトランジスタＭｎ１は同一サイズ、つまりＷ／Ｌ（ＷはＭＯＳトランジスタのチャネル幅、ＬはＭＯＳトランジスタのチャネル長）が同一であるとする。また、トランジスタＭｐ６のサイズ（Ｗ／Ｌ）Mp6 は、入力増幅段２の電流源トランジスタＭｐ４のサイズ（Ｗ／Ｌ）Mp4 の０．６倍であるとする。信号入力端子ＩＮ＋，ＩＮ−間に印加される電圧がゼロまたは負のとき、つまり、正側の信号入力端子ＩＮ＋の電圧が負側の信号入力端子ＩＮ−の電圧より低いときは、トランジスタＭｎ１にトランジスタＭｐ４から供給される電流の半分以下の電流が流れ、このトランジスタＭｎ１の電流がトランジスタＭｎ４によりコピーされる。
【００４５】
ここで、トランジスタＭｐ６から供給される電流は、トランジスタＭｐ４より供給される電流の０．６倍であり、この場合はトランジスタＭｎ４に流れる電流より大きいため、トランジスタＭｐ６のドレイン電圧が高くなり、トランジスタＭｐ７はオフとなるため、電流源ＩＬから供給される電流はトランジスタＭｐ５に加算されない。
【００４６】
一方、信号入力端子ＩＮ＋，ＩＮ−間に印加される入力信号電圧が所定の正極性の電圧以上のとき、つまり、正側の信号入力端子ＩＮ＋の電圧が負側の信号入力端子ＩＮ−の電圧より所定値以上高いときは、トランジスタＭｎ１にトランジスタＭｐ４から供給される電流の０．６倍より大きい電流が流れ、このトランジスタＭｎ１の電流がトランジスタＭｎ４によりコピーされる。
【００４７】
ここで、トランジスタＭｐ６から供給される電流は、トランジスタＭｐ４から供給される電流の０．６倍であり、この場合はトランジスタＭｎ４に流れる電流より小さいため、トランジスタＭｐ６のドレイン電圧が低くなり、トランジスタＭｐ７はオンとなる。これにより電流源ＩＬから供給される電流はトランジスタＭｐ７を介してバイアス電流決定用トランジスタＭｐ５に加算されるため、トランジスタＭｐ５のゲート・ソース間電圧は大きくなり、トランジスタＭｐ３から供給される電流も大きくなる。
【００４８】
このようにして、入力信号電圧が正極性に変化するときに出力増幅段３のトランジスタＭｐ３から供給される電流が大きくなるように制御できるので、立上がりのスルーレートを改善することができる。
【００４９】
図１９に、図１８に示した立上がりのスルーレートを改善した増幅回路において、出力増幅段の出力（トランジスタＭｎ３およびＭｐ３のドレイン）から負側の信号入力端子ＩＮ−に帰還を施したボルテージフォロア構成で、入力信号電圧として矩形波を入力したときのシミュレーション結果を示す。ここで、ｖ２は出力増幅段２の出力電圧（トランジスタＭｐ３およびＭｎ３のドレイン電圧）、ｖｏは信号出力端子ＯＵＴの電圧である。立ち下がり特性と同程度まで立上がりの特性が改善されていることが分かる。
【００５０】
抵抗回路Ｒｆと負荷容量ＣＬは低域通過フィルタ（以下、ＬＰＦという）を構成しているため、その時定数τ（＝Ｒｆ・ＣＬ）によりｖｏはｖ２に対して遅れる。通常、抵抗と容量により形成されるＬＰＦでは、時定数の５倍程度の時間がセトリングに必要なので、本発明の増幅回路を例えば所定の期間毎に信号電圧が変化する液晶ディスプレイ駆動回路に適用する際には、時定数τを所定の周期の１／５以下となるようにすればよい。
【００５１】
このようにすることで、図１９に示すように入力増幅段２の出力電圧ｖ２に対する信号出力端子ＯＵＴの電圧ｖｏの遅れ時間を小さくして、所定のセトリング特性を満足させることができる。具体的には、例えば液晶ディスプレイ駆動回路における信号電圧の駆動周期はほぼ２０μsec なので、負荷容量ＣＬとして５０ｐＦ〜１００ｐＦ程度を想定した場合、抵抗回路Ｒｆの値を５０ｋΩ以下にすればよい。
【００５２】
液晶ディスプレイの信号線はディスプレイのサイズや信号線の材質によっても変わるため、これらに応じて抵抗Ｒｆを最適な値に選ぶことが望ましい。図２０〜図２２に、抵抗Ｒｆを最適な値にするための具体例を示す。
【００５３】
図２０は、出力増幅段の出力端（トランジスタＭｎ３，Ｍｐ３のドレイン）と信号出力端子ＯＵＴとの間に、抵抗値の異なる複数の抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…をスイッチＳＷ10，ＳＷ11，ＳＷ12，…を介して並列に配設し、スイッチＳＷ10，ＳＷ11，ＳＷ12，…の開閉を制御することによって抵抗Ｒｆの値を選択するようにした増幅回路の具体例である。
【００５４】
なお、図２０において抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…の抵抗値を同一とし、スイッチＳＷ10，ＳＷ11，ＳＷ12，…の開閉による抵抗の並列接続数を変えることで、抵抗Ｒｆの値を選択するようにしてもよい。
【００５５】
図２１は、出力増幅段の出力端（トランジスタＭｎ３，Ｍｐ３のドレイン）と信号出力端子ＯＵＴとの間に、抵抗値の異なる複数の抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…を直列に配設するとともに、各抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…にスイッチＳＷ10，ＳＷ11，ＳＷ12，…を並列に配設し、スイッチＳＷ10，ＳＷ11，ＳＷ12，…の開閉を制御することによって抵抗Ｒｆの値を決定するようにした増幅回路の第７の具体例である。
【００５６】
なお、図２１において抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…の抵抗値を同一とし、スイッチＳＷ10，ＳＷ11，ＳＷ12，…の開閉による抵抗の直列接続数を変えることで、抵抗Ｒｆの値を選択するようにしてもよい。
【００５７】
図２２は、増幅回路を集積回路化する際に、予め複数の抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…をチップ上に形成しておき、液晶ディスプレイパネルに応じて抵抗値Ｒｆが最適になるように、これらの抵抗Ｒｆ10，Ｒｆ11，Ｒｆ12，…のうちの一つあるいは複数の抵抗を金属配線のレイヤのみ変えることで実現するようにした増幅回路の第８の具体例である。
【００５８】
図２３は、第９の具体例であり、同相入力電圧範囲の広い増幅回路に本発明を適用したrail-to-rail type の増幅回路を示す。これによると、入力増幅段２は、トランジスタＭｐ１ｌ，Ｍｐ１２による差動対とバイアス電流源Ｉｂ２により構成され、Ｖｓｓ側に同相入力電圧範囲を有する第１の差動増幅回路と、トランジスタＭｎ１１，Ｍｎ１２による差勤対とバイアス電流源Ｉｂｌにより構成され、Ｖｄｄ側に同相入力電圧範囲を有する第２の差動増幅回路と、トランジスタＭｐ１４ないしＭｐ１７で構成するカレントミラー回路とで構成される。これにより、第１の差動増幅回路の出力電流と第２の差動増幅回路の電流出力とがカレントミラー回路で折り返されて加算される。ここで、トランジスタＭｎ１４，Ｍｎ１５は能動負荷として動作している。
【００５９】
上記構成の増幅回路において、高い入力電圧、即ち電圧Ｖｄｄ側の入力電圧ＩＮが入力増幅段２に印加されると、トランジスタＭｎ１１，Ｍｎ１２でなる第１の差動増幅回路がアクティブとなる。これに対して、入力電圧ＩＮが低い、即ち電圧Ｖｓｓ側にある場合、第２の差動増幅回路がアクティブとなる。即ち、入力電圧ＩＮがＶｄｄ側或はＶｓｓ側となっても、第１或は第２の差動増幅回路のどちらか一方が動作するため、入力同相電圧範囲の広い入力増幅段２が実現される。この構成では、入力電圧ＩＮがＶｄｄ側となった時の信号経路が、入力電圧がＶｓｓ側となった時の信号経路より長くなり、これによる遅延時間差が生じるが、通常のａ−Ｓｉ（アモフファスシリコン）ＴＦＴ液晶ディスプレイ駆動回路用増幅回路の動作速度からするとこの遅延時間差は小さく本発明の効果は変わらない。
【００６０】
図２４は、同相入力電圧範囲の広い増幅回路に本発明を適用したレール・ツ・レール型（rail-to-rail type ）増幅回路の第１０の具体例を示す。これによると、入力増幅段２は、トランジスタＭｐ１ｌ，Ｍｐ１２による差動対とＭｐ２ｌ，Ｍｐ２２による差動対のソースを共通にしており、トランジスタＭｐｌ１，Ｍｐ１２のゲートは入力信号が印加され、トランジスタＭｐ１３，Ｍｐ１４のゲートは、トランジスタＭｎ１ｌ，Ｍｎ１２による差動対で構成される差動増幅回路の出力に接続されている。また、トランジスタＭｎ１ｌ，Ｍｎ１２による差動対で構成される差動増幅回路の出力の動作点は、トランジスタＭｐ２ｌ，Ｍｐ２２が動作する電圧に設定してある。
【００６１】
この構成により、入力電圧がＶｄｄ側に近付きトランジスタＭｐ１１、Ｍｐ１２がオフしてもＭｎ１１，Ｍｎ１２トランジスタによる差動対で構成される差動増幅回路を介して、トランジスタＭｐ２ｌ、Ｍｐ２２が動作するので、入力同相電圧範囲の広い入力増幅段２が実現される。この構成では、入力電圧がＶｄｄ側となった時、トランジスタＭｎ１１，Ｍｎ１２による差動対で構成される差動増幅回路を通過する分、入力電圧がＶｓｓ側に近づいたときの動作に比べ、差動増幅回路の遅延時間だけ遅くなるが、通常のa −ＳｉＴＦＴ液晶ディスプレイ駆動回路用増幅回路の動作速度からするとこの遅延時間差は小さく本発明の効果は変わらない。
【００６２】
図２３及び図２４に示した例では、a −ＳｉＴＦＴ液晶ディスプレイ駆動回路の増幅回路を前提としたが、Ｐｏｌｙ−ＳｉＴＦＴ液晶ディスプレイ駆動回路の増幅回路では、パネルの複数の信号線が１個の増幅回路により時分割で駆動されるため、ａ−ＳｉＴＦＴ液晶ディスプレイ駆動回路の増幅回路よリ１０倍以上高速に動作する増幅回路が要求される。このため、同相入力電圧範囲の広い入力増幅段で生じる入力電圧による遅延時間差は、ａ−ＳｉＴＦＴ液晶ディスプレイ駆動回路用増幅回路の時と異なり無視できなくなり、位相余裕の劣化となる。これは、図２５および図２６に示したように、同相入力電圧を広げるために付加したトランジスタＭ１１，Ｍ１２による差動対で構成される差動増幅回路出力から出力増幅段に容量素子を含むフイードフォワード経路を付加することにより高周波信号成分が図２５では、Ｍｐ１６，Ｍｐ１７を通過する時間、また、図２６では、Ｍｐ２１，Ｍｐ２２を通過する時間を短くすることができる。これにより、遅延時間差を緩和することができる。
【００６３】
より具体的には、図２５および図２６では、出力増幅段のバイアス電流源を構成するトランジスタＭｐ１３のゲートに抵抗Ｒｆｆを介してバイアス電圧Ｖｂを印加し、トランジスタＭｐ１５のゲートからトランジスタＭｐ１３のゲートに容量Ｃｆｆ２によるフイードフォワード経路を付加している。さらに、出力増幅段の増幅トランジスタＭｎ１３が、ゲートが共通でカスコード構成されたトランジスタＭｎ１３ａ，Ｍｎ１３ｂに置き換え、トランジスタＭｎ１３ａのソースとトランジスタＭｎ１３ｂのドレインの接続点とトランジスタＭｐ１４のゲートとの間に容量Ｃｆｆ１によるフイードフォワード経路が付加されている。この構成により、入力電圧が高速に変化しても変化点の周波数の高い成分はこれら容量性フイードフォワード経路を介して出力増幅段にフイードフォワードされるため、同相入力電圧範囲の広い入力増幅段で生じる入力電圧による遅延時間差を緩和することができる。
【００６４】
なお、図２５および図２６では、トランジスタＭｐ１３のゲートヘのフイードフォワード経路形成のため、抵抗Ｒｆｆを用いているが、図２７に示すように電界効果トランジスタＭｆｆのオン抵抗を用いても良い。
【００６５】
また、図２８に示すように、図２６に示す増幅回路に入力信号電圧が正側に変動したことを検出して、出力増幅段３のバイアス電流を供給するトランジスタＭｐ１３の出力電流を増加させるバイアス電圧（Ｖｂ）制御回路を組み合わせることもできる。この時、図２８に点線で示したように、入力信号電圧が正側に変動したことを検出して加えるバイアス電流ＩＬ２を増幅回路のバイアス電流Ｉｂｌに直接加算せず、フイードフォワード経路を設けるため加えた抵抗Ｒｆｆを介して加えることにより、ＩＬ２×Ｒｆｆなる電圧が抵抗Ｒｆｆにかかるため、小さなバイアス電流ＩＬでトランジスタＭｐ３のゲート・ソース電圧を大きくすることができる。つまり、入力信号電圧が正側に変動した時に、小さなバイアス電流ＩＬで、トランジスタＭｐ１３にて大きな出力電流を供給することができる。
【００６６】
図２８の増幅回路において、トランジスタＭｎ１６，Ｍｐ３２，Ｍｐ３３，Ｍｐ３４，電流源ＩＬｌ，ＩＬ２により構成されるバイアス電圧（Ｖｂ）制御回路は、入力電庄が低い電圧から高い電圧に大きく変動した場合、これを検知して出力増幅段３のバイアス電流を供給するトランジスタＭｐ１３の出力電流を増加させる。この制御回路は、同相入力電圧範囲を広げるために設けてあるトランジスタＭｎ１ｌ，Ｍｎ１２による差動対並びに、トランジスタＭｐ１４〜Ｍｐ１７による能動負荷で構成される増幅回路を介して、トランジスタＭｐ１ｌ，Ｍｐ１２による差動対に並列に設けたトランジスタＭｐｌｌ，Ｍｐ１２による差動対に接続される。この差動対の出力が前記制御回路の入力であるトランジスタＭｎ１６のゲートに印加される。このため、入力電圧の変化に対して、この制御回路が動作して出力電流を増加するまでに遅延を生じる。この遅延は、図２９に示すように、同相入力電圧範囲を広げるために加えてあるトランジスタＭｎ１ｌ，Ｍｎ１２による差動対並びに、トランジスタＭｐ１４、Ｍｐ１７による能動負荷で構成される増幅回路の出力であるトランジスタＭｎ１２の出力と入力電圧変化検知部出力であるトランジスタＭｎ１６の出力の間に容量Ｃｆｆ３を設けることにより、入力電圧の変化が、容量Ｃｆｆ３を介して入力電圧変化検知部出力にフイードフォワードされるため緩和できる。
【００６７】
図３０に、液晶ディスプレイ駆動回路用の増幅回路の機能を示す。図３０に示すように液晶セルの共通電極側に印加するコモン電圧Ｖcom を一定電圧にし、この電圧Ｖcom を基準にして信号電圧ＶRGB を周期的に反転させる場合、液晶ディスプレイ駆動回路は、図３０に示すように入力されるＲＧＢ信号をＶcom より正側の電圧にディジタル−アナログ変換する正側Ｄ／Ａ変換器ＤＡ１と、Ｖcom より負側の電圧にディジタル−アナログ変換する負側Ｄ／Ａ変換器ＤＡ２と、これら正側および負側のＤ／Ａ変換器の出力電圧を増幅するための入力の電圧変化範囲が異なる２入力用増幅回路ＡＭＰが必要となる。また、この２入力用増幅回路はその機能として、一方のＤ／Ａ変換器の出力を入力する増幅するときは、他方のＤ／Ａ変換器の出力を入力する増幅回路がオフになっていることが要求される。
【００６８】
図３１は、上述した入力信号電圧範囲の異なる２入力用増幅回路に本発明を適用した第１５の具体例である。この２入力用増幅回路は増幅段が２段の構成であり、入力増幅段はコモン電圧Ｖcom に対して正側の入力信号電圧範囲を持つ正側増幅回路と、コモン電圧Ｖcom に対して負側の入力信号電圧範囲を持つ負側増幅回路と、正側および負側いずれのＤ／Ａ変換器の出力を入力するかを選択する選択信号ＰＯＬにより正側および負側増幅回路の動作を選択するための第１および第２のスイッチＳＷ２０，ＳＷ２１とで構成される。
【００６９】
正側増幅回路は、トランジスタＭｎ４１，Ｍｎ４２により構成される第１の差動トランジスタ対と、第１の差動トランジスタ対にテール電流を与える第１の電流源Ｉｂ１と、第１の差動トランジスタ対の二つの出力端（トランジスタＭｎ４１，Ｍｎ４２のドレイン）に電流入力端および電流出力端がそれぞれ接続されたトランジスタＭｐ４４，Ｍｐ４５からなる第１のカレントミラーにより構成される。負側増幅回路は、同様にトランジスタＭｐ４１，Ｍｐ４２により構成される第２の差動トランジスタ対と、第２の差動トランジスタ対にテール電流を与える第２の電流源Ｉｂ１と、第２の差動トランジスタ対の二つの出力端（トランジスタＭｐ４１，Ｍｐ４２のドレイン）に電流入力端および電流出力端がそれぞれ接続されたトランジスタＭｎ４４，Ｍｎ４５からなる第２のカレントミラーにより構成される。
【００７０】
第１のスイッチＳＷ２０は第１の差動トランジスタ対の二つの出力端間に接続され、第２のスイッチＳＷ２１は第２の差動トランジスタ対の二つの出力端間に接続されている。
【００７１】
また、出力増幅段はトランジスタＭｐ４３，Ｍｎ４３により構成され、抵抗回路は抵抗Ｒｆにより構成される。
【００７２】
図３１に示す２入力用増幅回路の動作を説明するために、まず負側増幅回路に負側Ｄ／Ａ変換器の出力を入力する場合を考える。このとき、選択信号ＰＯＬには“０”が与えられ、スイッチＳＷ２０はオン、スイッチＳＷ２１はオフの状態にある。正側Ｄ／Ａ変換器の出力電圧は不定であるが、コモン電圧Ｖcom より高いので、トランジスタＭｎ１のゲート電圧、つまり増幅回路の出力増幅段の出力電圧がＶcom より低くとも、トランジスタＭｎ４２はオン状態となる。また、スイッチＳＷ２０はオンであるので、トランジスタＭｐ４５もダイオード接続となっている。
【００７３】
電流源Ｉｂ１より供給される電流は、トランジスタＭｎ４２，Ｍｎ４１の一方あるいは両方を介して、ダイオード接続されたトランジスタＭｐ４４，Ｍｐ４５に流れ、トランジスタＭｐ４４，Ｍｐ４５のサイズ（Ｗ／Ｌ）の２倍のサイズとトランジスタＭｐ４３のサイズ（Ｗ／Ｌ）の比に応じて発生した電流が出力増幅段のバイアス電流としてトランジスタＭｐ４３から供給される。
【００７４】
すなわち、負側のＤ／Ａ変換器の出力を入力する場合は、図３２に示す接続状態で動作することになる。これは、出力増幅段３のバイアス電流の与え方が異なる他は図７に示した回路接続と全く同じで、図７〜図９で説明したように位相補償容量を必要とせず、抵抗Ｒｆにより安定動作が実現できるのは明らかである。よって、位相補償容量で必要であったチップ面積を削減できるので、コストの低減をすることができる。
【００７５】
正側Ｄ／Ａ変換器の出力を入力する場合は、全くＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが逆になるだけで、基本的な動作は負側Ｄ／Ａ変換器の出力を入力する場合と同じである。
【００７６】
また、このように使用していない増幅回路の差動トランジスタ対の出力間をスイッチで短絡することにより、出力増幅段のバイアス電流を簡単に設定できるという効果もある。
【００７７】
図３３は図３１の変形例にかかる増幅回路の第１６の具体例であり、正側増幅回路の第１のカレントミラーにトランジスタＭｐ４４の電流を参照してアダプティブに出力増幅段のバイアス電流を与えるための電流を発生するトランジスタＭｐ４６が追加され、負側増幅回路の第２のカレントミラーにトランジスタＭｎ４４の電流を参照してアダプティブに出力増幅段のバイアス電流を与えるための電流を発生するトランジスタＭｎ４６が追加されている。
【００７８】
また、正側増幅回路および負側増幅回路の電流源Ｉｂ１，Ｉｂ２のオン・オフを制御するための第３、第４のスイッチＳＷ２２，ＳＷ２３と、第１のカレントミラーの第２の電流出力端であるトランジスタＭｐ４６のドレインと第２のカレントミラーの電流入力端との間に挿入された第５のスイッチＳＷ２４と、第２のカレントミラーの第２の電流出力端であるトランジスタＭｎ４６のドレインと第１のカレントミラーの電流入力端との間に挿入された第６のスイッチＳＷ２６が追加されている。追加されたスイッチＳＷ２２〜ＳＷ２６も、スイッチＳＷ２０，ＳＷ２１と同様に選択信号ＰＯＬにより制御される。
【００７９】
また、出力増幅段はトランジスタＭｐ４３，Ｍｎ４３により構成され、抵抗回路は抵抗Ｒｆにより構成される。
【００８０】
図３３に示す２入力用増幅回路の動作を説明するために、まず負側増幅回路に負側Ｄ／Ａ変換器の出力を入力する場合を考える。このとき、選択信号ＰＯＬには“０”が与えられ、スイッチＳＷ２０，ＳＷ２３，ＳＷ２５はオン、スイッチＳＷ２１，ＳＷ２２，ＳＷ２４はオフの状態にある。スイッチＳＷ２２がオフであることにより、電流源Ｉｂ１より供給される電流はトランジスタＭｎ４１，Ｍｎ４２には流れず、正側増幅回路を構成する差動入力トランジスタＭｎ４１，Ｍｎ４２はオフ状態となる。また、スイッチＳＷ２３はオンであるので、電流源Ｉｂ２より供給される電流はトランジスタＭｐ４１，Ｍｐ４２には流れ、負側増幅回路は動作する。
【００８１】
ここで、トランジスタＭｎ４６はトランジスタＭｎ４４に流れる電流を参照した電流を発生させ、オンとなっているスイッチＳＷ２５を介して、同じくオンとなっているスイッチＳＷ２０により、ダイオード接続されたトランジスタＭｐ４５，Ｍｐ４４に流れ、トランジスタＭｐ４４，Ｍｐ４５のサイズ（Ｗ／Ｌ）の２倍のサイズとトランジスタＭｐ４３のサイズ（Ｗ／Ｌ）の比に応じて発生した電流が出力増幅段のバイアス電流としてトランジスタＭｐ４３から供給される。結局、負側のＤ／Ａ変換器の出力を入力する場合、増幅回路は、図３４に示す接続状態で動作することになる。
【００８２】
すなわち、図３４の接続状態で増幅回路が定常状態となったとき、言い換えれば負側増幅回路の正負の入力信号電圧がバランスしたときは、負側増幅回路の電流源Ｉｂ２からのバイアス電流の１／２の電流がトランジスタＭｎ４４，Ｍｎ４６のサイズ（Ｗ／Ｌ）の比（Ｗ／Ｌ）Mp46／（Ｗ／Ｌ）Mp6 に応じて発生し、これがトランジスタＭｐ４４，Ｍｐ４５のサイズ（Ｗ／Ｌ）の２倍のサイズと、トランジスタＭｐ４３のサイズ（Ｗ／Ｌ）に比に応じて増幅された電流が出力増幅段のバイアス電流としてトランジスタＭｐ３から供給される以外、図７に示した回路接続と全く同じで、図７〜図９で説明したように抵抗Ｒｆにより安定動作が実現できるのは明らかである。
【００８３】
また、負側増幅回路の正側入力が負側入力より大きくなるような過渡状態においては、電流源Ｉｂ２からのバイアス電流が全てトランジスタＭｐ４１を介してトランジスタＭｎ４４に流れることになるので、トランジスタＭｐ４３から供給される出力増幅段のバイアス電流を定常状態のときの２倍とすることができる。これにより、トランジスタＭｐ４３と負荷容量で決定される立上がり特性を定常状態での消費電力を上げることなく２倍に改善することができる。
【００８４】
さらに、負側増幅回路の正入力が負入力より小さくなるような過渡状態においては、電流源Ｉｂ２からのバイアス電流が全てトランジスタＭｐ４２に流れ、トランジスタＭｎ４４には流れなくなる。その結果、トランジスタＭｐ４３から供給される出力増幅段のバイアス電流はゼロとなり、トランジスタＭｐ４３からトランジスタＭｎ４３に流れる貫通電流を削減して、低消費電力化をはかることができる。
【００８５】
正側Ｄ／Ａ変換器の出力を入力する場合は、全くＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタが逆になるだけで、基本的な動作は負側Ｄ／Ａ変換器の出力を入力する場合と同じである。
【００８６】
このように抵抗Ｒｆを設けることにより、位相補償容量を必要とすることなく増幅回路の安定動作が実現でき、チップ面積を削減できるばかりでなく、立上がりや下がりの過渡特性を定常状態での消費電力化を増大することなく２倍にすることができる。
【００８７】
図３５は、図３６に示す液晶ディスプレイ装置に用いる液晶ディスプレイ駆動回路に本発明の増幅回路を用いた構成図である。
【００８８】
図３６に示される液晶ディスプレイ装置は、液晶セル３０１がマトリクス状に配列され、画像信号が供給される複数本の信号線３０４と複数本の走査線３０５が交差して配設されて構成された液晶ディスプレイパネル３００と、画像信号を信号線３０４に供給して液晶ディスプレイパネル３００を駆動するための液晶ディスプレイ駆動回路３０２、および走査線３０５を選択的に駆動する走査線選択回路３０３により構成される。
【００８９】
図３５に示すようにディスプレイ駆動回路はＲＧＢ信号を記憶する１水平ラインに必要な画素数と同じ数のラッチ２２２と、ＲＧＢをラッチするタイミングパルスを転送するシフトレジスタ２２１と、ラッチ２２２で記憶されたＲＧＢ信号を１水平期間の周期でさらに記憶するラッチ２２３と、ラッチ２２３で記憶された１水平ラインのＲＧＢ信号をアナログ値に変換するＤ／Ａ変換器２２４と、Ｄ／Ａ変換器２２４にてアナログ電圧に変換されたＲＧＢ信号を入力し、液晶ディスプレイパネルの信号線および液晶セルを駆動するための駆動回路２２５より構成される。
【００９０】
増幅回路２２５は、この例では図３１に示した本発明に基づく第１５の具体例の回路である。図３１で説明した通り、増幅回路２２５では動作安定化のために特に位相補償容量を必要としない。
【００９１】
図３５では、図３１に示した具体例の増幅回路を駆動回路２２５に適用した例について説明したが、他の具体例の増幅回路を駆動回路２２５に用いてもよいことは勿論である。
【００９２】
なお、以上の実施形態ではＭＯＳトランジスタで構成した増幅回路について説明したが、各トランジスタをバイポーラトランジスタに置き換えて増幅回路を構成することもできる。その場合は、ゲートをベースに、ソースをエミッタに、ドレインをコレクタにそれぞれ置き換え、さらにＷ／Ｌをエミッタ面積に置き換えて考えればよい。
【００９３】
【発明の効果】
以上説明してきたように、本発明によれば少なくとも入力増幅段と出力増幅段を有する増幅回路において、出力増幅段の出力端と増幅回路の信号出力端子との間に抵抗回路を挿入することにより、従来の増幅回路で安定化のために必須であった位相補償容量が不要となるか、あるいは大幅に低減することができるので、集積化した際にチップ面積を削減してコストを低減させ、かつ安定に動作する増幅回路を安価に提供できる。
【００９４】
また、本発明の増幅回路を集積化した液晶ディスプレイ駆動回路に適用することによって、液晶ディスプレイ装置のコストも低減することができる。
【００９５】
また、従来の位相補償では、ポール周波数は、大容量負荷に対して出力増幅段のトランスコンダクタンスに比例するので、出力増幅段の電流を大きくすることにより位相余裕を改善できたが、消費電力の増加となっていた。これに対し、本発明ではトランスコンダクタンスそのものが直接ポールの周波数に関係ないため、低消費平力で位相補償を行なうことができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る増幅回路の基本構成を示す図
【図２】図１の増幅回路の等価回路を示す図
【図３】図１の増幅回路の利得および位相の周波数特性を示す図
【図４】増幅回路の入力換算オフセットを説明する図
【図５】増幅回路の入力換算オフセットキャンセル動作を説明する図
【図６】図１の増幅回路で位相補償容量を併用しない場合のオフセット検知モードでの利得および位相の周波数特性の変化を示す図
【図７】図１の増幅回路の第１の具体例を示す図
【図８】図７で抵抗回路を電界効果トランジスタのオン抵抗で実現した増幅回路の第２の具体例を示す図
【図９】図８でオン抵抗として用いる電界効果トランジスタをスイッチと兼用した増幅回路の第３の具体例を示す図
【図１０】本発明による周波数特性の改善効果を説明するための図
【図１１】周波数特性の負荷容量に対する依存性を示す図
【図１２】位相補償容量併用の効果を示す図
【図１３】位相補償容量の周波数特性に対する影響を示す図
【図１４】位相補償容量を入り切りするためのスイッチを付加した増幅回路の第４の具体例を示す図
【図１５】抵抗成分を含んだ負荷を図７に示す増幅回路に接続した状態を示す図
【図１６】図１５の周波数特性を示す図
【図１７】図７の増幅回路の過渡特性を示す図
【図１８】図５の増幅回路の過渡特性を改善した増幅回路の第５の具体例を示す図
【図１９】図１８の増幅回路の改善された過渡特性を示す図
【図２０】図１８の増幅回路を変形した第６の具体例を示す図
【図２１】図１８の増幅回路を変形した第７の具体例を示す図
【図２２】図１８の増幅回路を変形した第８の具体例を示す図
【図２３】同相入力電庄範囲の増幅回路に本発明を適用した増幅回路の第９の具体例を示す図
【図２４】同相入力電圧範囲の増幅回路に本発明を適用した増幅回路の第１０の具体例を示す図
【図２５】図２３の増幅回路の高速化を計った増幅回路の第１１の具体例を示す図
【図２６】図２４の増幅回路の高速化を計った増幅回路の第１２の具体例を示す図
【図２７】図２６でオン抵抗として用いる電界効果トランジスタを用いた増幅回路の第１３の具体例を示す図
【図２８】過渡特性を改善した図２６の増幅回路の変形例にかかる第１４の具体例を示す図
【図２９】過渡特性を改善した図２６の増幅回路の他の変形例にかかる第１５の具体例を示す図
【図３０】共通電極電圧Ｖcom を一定にしたときの液晶ディスプレイ駆動回路の増幅回路に必要な機能を説明する図
【図３１】本発明に係る入力信号電圧範囲の異なる２入力用増幅回路の第１６の具体例を示す図
【図３２】図３１の増幅回路の動作を説明する図
【図３３】図３１の増幅回路の変形例にかかる増幅回路の第１７の具体例を示す図
【図３４】図３３の増幅回路の動作を説明する図
【図３５】図３３の増幅回路を適用した液晶ディスプレイ駆動回路を示す図
【図３６】液晶ディスプレイ装置の構成を示す図
【符号の説明】
１…増幅回路
２…入力増幅段
３…出力増幅段
４…抵抗回路
２２１…シフトレジスタ
２２２、２２３…ラッチ回路
２２４…Ｄ／Ａ変換器
２２５…駆動回路
３００…液晶ディスプレイ
３０１…液晶セル
３０２…液晶ディスプレイ駆動回路
３０３…走査線選択回路
３０４…信号線
３０５…走査線
Ｍｐ〜…ＮチャネルＭＯＳトランジスタ
Ｍｎ〜…ＰチャネルＭＯＳトランジスタ
ｇｍ〜…各増幅段のトランスコンダクタンス
ｖｉ…増幅回路の入力信号電圧
ｖ１…入力増幅段の出力電圧
ｖ２…出力増幅段の出力電圧
ｖｏ…増幅回路の出力信号電圧
Ｖｃｏｍ…液晶ディスプレイの共通電極の電圧
Ｉ〜…電流源
Ｖｄｄ…第１の電源電位点
Ｖｓｓ…第２の電源電位点
Ｃｆ…位相補償容量
Ｃ１…入力増幅段の出力端子に付いている容量成分
ＣＬ、ＣＬ１，ＣＬ２…負荷の容量成分
Ｒ１…入力増幅段の出力抵抗と出力増幅段の入力抵抗の並列合成抵抗
Ｒ２…出力増幅段の出力抵抗
Ｒｆ〜…安定化のための抵抗
ＲＬ…負荷の抵抗成分
ＩＮ＋，ＩＮ−…増幅回路の信号入力端子
ＯＵＴ…増幅回路の信号出力端子
Claims (15)
- 複数の画素と、これらの各画素に画像信号に応じた信号電圧を選択的に与えるための信号線および該信号線と交差する走査線が配列形成された液晶ディスプレイと、
前記信号線を画像信号に応じて駆動する駆動回路と、
前記走査線を順次選択する選択回路と、を具備し、
前記駆動回路は、所定の期間毎に変化する入力信号電圧が入力される信号入力端子及び容量性負荷が接続される信号出力端子を有し、容量性負荷を駆動する増幅回路を含み、この増幅回路は、
前記信号入力端子と前記信号出力端子との間に縦続接続された少なくとも入力増幅段およびソース接地出力増幅段を有する複数の増幅段と、
前記出力増幅段の出力端と前記信号出力端子との間に挿入され、前記容量負荷に直列に接続される少なくとも一つの抵抗を含む抵抗回路と、を有し、
前記増幅回路の開ループ周波数特性に現われる第２のポールの周波数が前記増幅回路の利得が１になる周波数より低く、該開ループ周波数特性に現われる第１のゼロ点の周波数が前記増幅回路の利得が１になる周波数より低く、前記抵抗回路と前記容量性負荷の容量成分による時定数が前記所定の期間の１／５以下であることを特徴とする、液晶ディスプレイ装置。 - 前記抵抗回路は前記複数の抵抗から選択された少なくとも一つの前記出力増幅段と前記信号出力端子との間に接続されることを特徴とする請求項１に記載の液晶ディスプレイ装置。
- 前記出力増幅段の出力端から前記入力増幅段の入力端に帰還を施す帰還経路を有することを特徴とする請求項１または２に記載の液晶ディスプレイ装置。
- 前記増幅回路は、前記出力増幅段の入出力端間に容量を含む帰還経路を有することを特徴とする請求項１〜３のいずれか１項に記載の液晶ディスプレイ装置。
- 前記抵抗回路の抵抗値は５０ｋΩ以下であることを特徴とする請求項４に記載の液晶ディスプレイ装置。
- 前記抵抗回路は、複数の抵抗と複数のスイッチとからなり、該スイッチのオン・オフにより該抵抗回路の抵抗値が設定されることを特徴とする請求項２に記載の液晶ディスプレイ装置。
- 前記抵抗回路は、電界効果トランジスタのオン抵抗により構成されることを特徴とする請求項１〜６のいずれか１項に記載の液晶ディスプレイ装置。
- 前記増幅回路は、前記信号入力端子に入力される入力信号電圧が所定の極性に変化したことを検出して前記出力増幅段のバイアス電流を制御する手段をさらに有することを特徴とする請求項１〜７のいずれか１項に記載の液晶ディスプレイ装置。
- 前記入力増幅段は、所定のコモン電圧に対して正側および負側にそれぞれ変化する第１および第２の入力信号をそれぞれ入力する正側増幅回路および負側増幅回路を有し、
前記正側増幅回路は、前記第１の入力信号を入力する第１の差動トランジスタ対と、該第１の差動トランジスタ対のテール電流を与える第１の電流源と、前記第１の差動トランジスタ対の二つの出力端に電流入力端および電流出力端がそれぞれ接続された第１のカレントミラーと、前記第１の差動トランジスタ対の二つの出力端間に設けられた第１のスイッチとで構成され、
前記負側増幅回路は、前記第２の入力信号を入力する第２の差動トランジスタ対と、該第２の差動トランジスタ対のテール電流を与える第１の電流源と、前記第２の差動トランジスタ対の二つの出力端に電流入力端および電流出力端がそれぞれ接続された第２のカレントミラーと、前記第２の差動トランジスタ対の二つの出力端間に設けられた第２のスイッチとで構成され、
前記第１の入力信号が前記正側増幅回路に入力されるときは、前記第１のスイッチがオフ状態、前記第２のスイッチがオン状態にそれぞれ制御され、前記第２の入力信号が前記負側増幅回路に入力されるときは、前記第１のスイッチがオン状態、前記第２のスイッチがオフ状態にそれぞれ制御され、
前記出力増幅段は、それぞれのドレインまたはコレクタが該出力増幅段の出力端に共通接続されたコンプリメンタリ・トランジスタ対により構成され、該コンプリメンタリ・トランジスタ対の一方のゲートまたはベースが前記正側増幅回路の一方の出力端に接続され、該コンプリメンタリ・トランジスタ対の他方のゲートまたはベースが前記負側増幅回路の一方の出力端に接続されることを特徴とする請求項１〜８のいずれか１項に記載の液晶ディスプレイ装置。 - 前記入力増幅段は、所定のコモン電圧に対して正側および負側にそれぞれ変化する第１および第２の入力信号をそれぞれ入力する正側増幅回路および負側増幅回路を有し、
前記正側増幅回路は、前記第１の入力信号を入力する第１の差動トランジスタ対と、該第１の差動トランジスタ対のテール電流を与える第１の電流源と、前記第１の差動トランジスタ対の二つの出力端に電流入力端および第１の電流出力端がそれぞれ接続された第１のカレントミラーと、前記第１の差動トランジスタ対の二つの出力端間に設けられた第１のスイッチと、前記第１の電流源をオン・オフさせる第３のスイッチとで構成され、
前記負側増幅回路は、前記第２の入力信号を入力する第２の差動トランジスタ対と、該第２の差動トランジスタ対のテール電流を与える第１の電流源と、前記第２の差動トランジスタ対の二つの出力端に電流入力端および第１の電流出力端がそれぞれ接続された第２のカレントミラーと、前記第２の差動トランジスタ対の二つの出力端間に設けられた第２のスイッチと、前記第２の電流源をオン・オフさせる第４のスイッチとで構成され、
さらに、前記第１のカレントミラーの第２の電流出力端が第５のスイッチを介して前記第２のカレントミラーの電流入力端に接続され、前記第２のカレントミラーの第２の電流出力端が第６のスイッチを介して前記第１のカレントミラーの電流入力端に接続されており、
前記第１の入力信号が前記正側増幅回路に入力されるときは、前記第１、第４および第６のスイッチがオフ状態、前記第２、第３および第５のスイッチがオン状態にそれぞれ制御され、前記第２の入力信号が前記負側増幅回路に入力されるときは、前記第１、第４および第６のスイッチがオン状態、前記第２、第３および第５のスイッチがオフ状態にそれぞれ制御され、
前記出力増幅段は、それぞれのドレインまたはコレクタが該出力増幅段の出力端に共通接続されたコンプリメンタリ・トランジスタ対により構成され、該コンプリメンタリ・トランジスタ対の一方のゲートまたはベースが前記正側増幅回路の一方の出力端に接続され、該コンプリメンタリ・トランジスタ対の他方のゲートまたはベースが前記負側増幅回路の一方の出力端に接続されることを特徴とする請求項１〜８のいずれか１項に記載の液晶ディスプレイ装置。 - 前記入力増幅段は、前記信号入力端子が接続される第１の導電型のトランジスタで構成された第１の入力回路と、前記信号入力端子が接続される第２の導電型のトランジスタで構成された第２の入力回路とにより構成され、前記第１または第２のトランジスタのドレインまたはソースから前記出力増幅段まで少なくとも容量素子を含むフィードフォワード経路を有する請求項１に記載の液晶ディスプレイ装置。
- 前記出力増幅段は、信号を受けるゲートを有する第１および第２のトランジスタにより構成され、前記第１のトランジスタのドレインは前記信号出力端子に接続され、前記第１のトランジスタのソースと前記第２のトランジスタのドレインが接続され、前記第２のトランジスタのソースは第１の電源に接続され、前記第１のトランジスタのソースならびに第２のトランジスタのドレインの接続ノードに前記フイードフォワード信号経路が接続される請求項１１に記載の液晶ディスプレイ装置。
- 前記出力増幅段にバイアス電流を供給する電流源は、抵抗素子とこの抵抗素子を介してバイアス電圧が印加されているゲートを有する第３のトランジスタとにより構成され、前記抵抗素子と前記第３のトランジスタのゲートの接続ノードに前記フィートフォワード信号経路が接続される請求項１１に記載の液晶ディスプレイ装置。
- 前記信号入力端子に入力される入力信号電圧が所定の極性に変化したことを検出して前記出力増幅段のバイアス電流を制御する前記バイアス電圧を出力する手段を含む請求項１３に記載の液晶ディスプレイ装置。
- 前記抵抗素子は、所定のオン抵抗を有する電界効果トランジスタにより構成される請求項１３または１４に記載の液晶ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22155298A JP4095174B2 (ja) | 1997-08-05 | 1998-08-05 | 液晶ディスプレイ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21054997 | 1997-08-05 | ||
| JP9-210549 | 1997-08-05 | ||
| JP22155298A JP4095174B2 (ja) | 1997-08-05 | 1998-08-05 | 液晶ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11150427A JPH11150427A (ja) | 1999-06-02 |
| JP4095174B2 true JP4095174B2 (ja) | 2008-06-04 |
Family
ID=26518118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22155298A Expired - Fee Related JP4095174B2 (ja) | 1997-08-05 | 1998-08-05 | 液晶ディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4095174B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537694U (ja) * | 1991-10-31 | 1993-05-21 | キーパー株式会社 | 船尾管緊急用シール |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3600175B2 (ja) * | 2000-03-23 | 2004-12-08 | 株式会社東芝 | 増幅装置及び液晶表示装置 |
| JP4449189B2 (ja) * | 2000-07-21 | 2010-04-14 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
| JP3700558B2 (ja) * | 2000-08-10 | 2005-09-28 | 日本電気株式会社 | 駆動回路 |
| JP2002099252A (ja) * | 2000-09-22 | 2002-04-05 | Advanced Display Inc | 液晶駆動装置及びこれを用いた液晶表示装置 |
| JP3617816B2 (ja) * | 2000-11-29 | 2005-02-09 | シャープ株式会社 | インピーダンス変換装置とそれを備えた表示装置の駆動装置 |
| US7102608B2 (en) * | 2002-06-21 | 2006-09-05 | Himax Technologies, Inc. | Method and related apparatus for driving pixels located in a row of an LCD panel toward the same average voltage value |
| JP3926651B2 (ja) * | 2002-01-21 | 2007-06-06 | シャープ株式会社 | 表示駆動装置およびそれを用いた表示装置 |
| JP3606264B2 (ja) * | 2002-02-25 | 2005-01-05 | 日本電気株式会社 | 差動回路及び増幅回路及びそれを用いた表示装置 |
| JP4102088B2 (ja) * | 2002-03-27 | 2008-06-18 | 松下電器産業株式会社 | 階調制御用出力回路 |
| JP3698261B2 (ja) | 2002-09-19 | 2005-09-21 | セイコーエプソン株式会社 | 半導体集積回路 |
| JP2004120564A (ja) * | 2002-09-27 | 2004-04-15 | Ricoh Co Ltd | 演算増幅器 |
| JP2007151124A (ja) * | 2002-09-30 | 2007-06-14 | Toshiba Corp | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
| JP3930461B2 (ja) * | 2002-09-30 | 2007-06-13 | 株式会社東芝 | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
| JP2005017536A (ja) * | 2003-06-24 | 2005-01-20 | Nec Yamagata Ltd | 表示制御回路 |
| JP3900147B2 (ja) * | 2003-12-10 | 2007-04-04 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路及び位相余裕の調整方法 |
| JP2005328464A (ja) * | 2004-05-17 | 2005-11-24 | Toshiba Corp | 増幅器及びこれを用いた液晶ディスプレイ装置 |
| JP4371006B2 (ja) * | 2004-08-17 | 2009-11-25 | セイコーエプソン株式会社 | ソースドライバ及び電気光学装置 |
| JP4082398B2 (ja) * | 2004-09-07 | 2008-04-30 | セイコーエプソン株式会社 | ソースドライバ、電気光学装置、電子機器及び駆動方法 |
| JP4789136B2 (ja) * | 2005-04-07 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
| JP4838550B2 (ja) * | 2005-08-09 | 2011-12-14 | ラピスセミコンダクタ株式会社 | 表示駆動回路 |
| KR100788541B1 (ko) * | 2005-08-16 | 2007-12-26 | 엡슨 이미징 디바이스 가부시키가이샤 | 증폭 회로 및 표시 장치 |
| JP5041393B2 (ja) | 2005-08-16 | 2012-10-03 | 株式会社ジャパンディスプレイウェスト | 表示装置 |
| JP4736618B2 (ja) | 2005-08-16 | 2011-07-27 | ソニー株式会社 | 増幅回路および表示装置 |
| JP2007067525A (ja) * | 2005-08-29 | 2007-03-15 | Toshiba Corp | 増幅回路 |
| JP2007088699A (ja) * | 2005-09-21 | 2007-04-05 | Sanyo Electric Co Ltd | 電圧電流変換回路及びアナログフィルタ回路 |
| US8384641B2 (en) | 2006-08-25 | 2013-02-26 | Sharp Kabushiki Kaisha | Amplifier circuit and display device including same |
| JP2008092106A (ja) | 2006-09-29 | 2008-04-17 | Nec Electronics Corp | 差動増幅回路 |
| JP4237219B2 (ja) * | 2006-11-10 | 2009-03-11 | Ｎｅｃエレクトロニクス株式会社 | データ受信回路とデータドライバ及び表示装置 |
| JP2008122567A (ja) | 2006-11-10 | 2008-05-29 | Nec Electronics Corp | データドライバ及び表示装置 |
| JP4386116B2 (ja) * | 2007-08-27 | 2009-12-16 | セイコーエプソン株式会社 | インピーダンス変換回路、ソースドライバ、電気光学装置及び電子機器 |
| JP5172434B2 (ja) * | 2008-04-01 | 2013-03-27 | ラピスセミコンダクタ株式会社 | 表示用駆動装置、及び駆動回路のレイアウト方法 |
| JP5128996B2 (ja) * | 2008-04-01 | 2013-01-23 | ラピスセミコンダクタ株式会社 | 出力回路、及びオフセットキャンセル方法 |
| JP5217771B2 (ja) * | 2008-08-19 | 2013-06-19 | セイコーエプソン株式会社 | サンプルホールド回路、ドライバ、電気光学装置、及び電子機器 |
| JP4846819B2 (ja) * | 2009-04-13 | 2011-12-28 | ルネサスエレクトロニクス株式会社 | データドライバ及び表示装置 |
| US8810311B2 (en) * | 2012-03-14 | 2014-08-19 | Texas Instruments Incorporated | Auto-zeroed amplifier with low input leakage |
| US8872562B2 (en) | 2013-03-21 | 2014-10-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP6632358B2 (ja) * | 2015-12-11 | 2020-01-22 | エイブリック株式会社 | 増幅回路及びボルテージレギュレータ |
| JP6929624B2 (ja) * | 2016-08-30 | 2021-09-01 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び半導体装置 |
-
1998
- 1998-08-05 JP JP22155298A patent/JP4095174B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0537694U (ja) * | 1991-10-31 | 1993-05-21 | キーパー株式会社 | 船尾管緊急用シール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11150427A (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4095174B2 (ja) | 液晶ディスプレイ装置 | |
| KR100326878B1 (ko) | 증폭회로 | |
| US20060091955A1 (en) | Circuits and methods for improving slew rate of differential amplifiers | |
| US8237693B2 (en) | Operational amplifier, drive circuit, and method for driving liquid crystal display device | |
| JP4861791B2 (ja) | 演算増幅器及び表示装置 | |
| JP4564285B2 (ja) | 半導体集積回路 | |
| US7170351B2 (en) | Differential AB class amplifier circuit and drive circuit using the same | |
| CN101453207B (zh) | 输出缓冲器 | |
| US5471171A (en) | Amplifier device capable of realizing high slew rate with low power consumption | |
| KR101410696B1 (ko) | 높은 슬루율과 안정성을 갖는 연산 증폭기와 이의 동작 방법 | |
| JP4103468B2 (ja) | 差動回路と増幅回路及び該増幅回路を用いた表示装置 | |
| EP1863171A1 (en) | Operational amplifier of class AB | |
| JP4663465B2 (ja) | スルーレートの改善のための差動増幅器回路及び方法 | |
| JP2002175052A (ja) | 演算増幅器及びそれを用いた液晶パネル駆動用回路 | |
| JPH077340A (ja) | 全差動増幅器 | |
| JP4408715B2 (ja) | 駆動回路および処理回路 | |
| KR100753151B1 (ko) | 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로 | |
| JP2003051721A (ja) | 出力バッファ用演算トランスコンダクタンス増幅器 | |
| JPS61212907A (ja) | 半導体集積回路 | |
| JP2009517975A (ja) | 大信号出力ブースト段を備えた小信号増幅器 | |
| US7295042B2 (en) | Buffer | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| US6483384B1 (en) | High speed amplifier | |
| JP3482159B2 (ja) | 電源装置、及びこれを用いた液晶表示装置 | |
| JP2004180268A (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080307 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |