CN1577448A - 电流源电路以及输出电流的方法 - Google Patents

电流源电路以及输出电流的方法 Download PDF

Info

Publication number
CN1577448A
CN1577448A CNA2004100598596A CN200410059859A CN1577448A CN 1577448 A CN1577448 A CN 1577448A CN A2004100598596 A CNA2004100598596 A CN A2004100598596A CN 200410059859 A CN200410059859 A CN 200410059859A CN 1577448 A CN1577448 A CN 1577448A
Authority
CN
China
Prior art keywords
current
voltage
current source
output
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100598596A
Other languages
English (en)
Other versions
CN100418124C (zh
Inventor
藤仓克之
安部胜美
下田雅通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1577448A publication Critical patent/CN1577448A/zh
Application granted granted Critical
Publication of CN100418124C publication Critical patent/CN100418124C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种电流源电路，包括输出电压信号的电压输出部分；电流源部分；以及转换部分。电流源部分具有至少一个电流源块，它包括多个电流源，每一个电流源输出一个输出电流。转换部分位于电压输出部分和电流源部分之间，并且根据电压信号输出参考电流至至少一个电流源块的多个电流源，以便来自多个电流源中每一个的输出电流根据参考电流来设置。

Description

电流源电路以及输出电流的方法
技术领域
本发明涉及电流源电路，更为确切地说，涉及电流源电路以及输出电流的方法，该方法用于电流驱动诸如有机EL设备等设备。
背景技术
有机EL显示设备属于自发照明类型，它具有较快的响应速度。另外，有机EL显示设备还具有形状薄、重量轻和视角宽等特征。正由于此，有机EL显示设备适用于视频显示并且较高质量。如图1所示，在无源矩阵(PM)型有机EL显示设备中，每一个像素仅由有机EL设备和布线组成，而在有源矩阵(AM)型有机EL显示设备中，每一个像素由有机EL显示设备和用于为有机EL设备提供电流的像素电路组成。
在有机EL显示设备中，根据来自水平扫描控制电路的信号，重复进行水平扫描，以便在水平线上选择有机EL设备或像素电路。在对应于水平线的周期中，经由数据线为水平线上的每一个有机EL设备或每一个像素电路提供来自用于有机EL显示设备的驱动电路的适当电压或电流。流经有机EL设备的电流由所供应的电压和电流来决定，这样有机EL设备的亮度得到控制，以用于显示器。该亮度与供应给有机EL设备的电流之间呈线性关系，并且该亮度与供应电压之间呈非线性关系。另外，在该情况下的有机EL设备中，亮度特性随着时间的流逝而退化，并且亮度下降。在电流供应的情况下亮度的时间变化与在电压运用的情况下相比是较低的。因此，在电流驱动方法中能够获得到有机EL设备的较高质量显示。
在有源矩阵型有机EL显示设备中，需要抑制从驱动晶体管到有机EL设备的像素电路所提供的电流偏移，以防止显示质量的下降，即使在驱动晶体管的电流特性存在偏移的情况下。例如，在对如图2所示的像素电路使用电压运用方法的情况下，提供给有机EL设备的电流根据该特性中的驱动晶体管的偏移而偏移。此时，有机EL设备的亮度经过偏移后，在显示器上出现颜色不均匀现象。另一方面，如图3所示的像素电路由镜像晶体管的镜像电路和驱动晶体管组成。因此，如果在镜像晶体管和驱动晶体管之间没有偏移，则从驱动电路到有机EL设备所供应的电流差异能够得到抑制。
在上述情形中，作为用于驱动有机EL设备或像素电路的驱动电路，提出了具有数-模转换功能的驱动电路，以根据数字显示数据来输出模拟电流。作为这种驱动电路，存在第一类型驱动电路，如图4所示，它需要有用于单个输出电流的单个参考电流，以及第二类型驱动电路，如图5所示，它需要有用于单个输出电流的多个参考电流。
如图4所示的第一类型驱动电路由被提供以单个参考电流的镜像晶体管的镜像电路和沟道宽度各不相同以具有适当电流驱动能力比的多个输出晶体管所组成。开关与每一个输出晶体管的漏极相连，并且根据数字显示数据来进行开关。在这种情况下，将来自被接通的输出晶体管的电流之和进行输出，如图4的下部中的箭头所示。
另外，在如图5所示的第二类型驱动电路中，为每一个参考电流提供了镜像电路，并且具有镜像晶体管和输出晶体管。这样，来自输出晶体管的具有合适电流比的输出电流得到输出。此时，与每一个输出晶体管的漏极相连的开关根据数字显示数据而进行开关。这样，将来自被接通的输出晶体管的电流之和进行输出，如图5的下部中的箭头所示。
在以上第二类型驱动电路中，可以将用于电流镜像电路的晶体管安排得更近一些，因为为每一个参考电流提供了电流镜像电路。因此，由制造过程而导致的晶体管特性偏移可以被抑制得很低，并且可以提高输出电流的精度。另一方面，在第一类型驱动电路中，由于镜像晶体管是单个的，并且存在多个输出晶体管，因此电流镜像是由两个以上的晶体管组成的，并且与第二类型电路相比，由制造过程而导致的晶体管特性偏移更大。因此，与第二类型驱动电流相比，输出电流的精度较低。
图6示出了第三类型驱动电路，其中与第二类型驱动电流一样，它需要具有合适电流比的多个参考电流。现有的例子在EuroDisplay2002 Proceeding(pp.279-281)中得到公开。在第三类型驱动电路中，采用的不是电流镜像电路，而是电流拷贝电路。电流拷贝电路具有两种操作状态，也就是电流设置操作和电流输出操作。在电流设置操作中，在输出晶体管的栅极和漏极被短路的情况下，将参考电流提供给输出晶体管。通过这种方式，设置了输出晶体管的栅极电压，并且将其保持在对应于参考电流的电压。在电流输出操作中，位于输出晶体管的栅极和漏极之间的路径被断路，并且根据所设置的栅极电压输出了与参考电流具有相同值的输出电流。由于使用的是单个晶体管，通过这种方式，电流拷贝电路在理论上可以输出与参考电流具有相同值的电流，而不论晶体管特性如何。与第二类型驱动电路相比，第三类型驱动电路可以抑制由晶体管特性的偏移而引起的输出电流偏移。
有机EL显示设备的显示质量取决于驱动电路供应给有机EL设备或像素电路的电流。因此，可以通过采用以上第二和第三驱动电路来改善有机EL显示设备的显示质量。不过，在以上第二和第三驱动电路中，需要电流源电路来为驱动电路供应具有合适电流比的多个参考电流。
除了上面所述，现有电流源电路在日本未决公开的专利申请(JP-P2000-293245A)中得到公开。该现有电流源电路可以生成多个参考电流，流向上述驱动电路。如图7所示，该现有电流源电路由包括运算放大器、电流设置电阻Rc、以及晶体管Tr1在内的V-I转换电路和包括晶体管Tr2至Tr5在内的电流镜像电路组成。V-I转换电路的工作用于为晶体管Tr1、Tr2和电阻Rc的布线提供具有由分配施加于运算放大器的非反向输入端的电压除以电阻Rc而获得的值的电流。在电流镜像电路中，由于晶体管Tr3至Tr5在栅极和源极之间具有相同的电压，因此晶体管Tr3至Tr5所流经的电流大小取决于它们的电流能力以及流经镜像晶体管Tr2的电流。因此，如果晶体管Tr3至Tr5中的沟道长度是相同的，并且晶体管Tr3至Tr5的沟道宽度之比为1∶2∶4，则晶体管Tr3至Tr5能够提供1倍、2倍和4倍于流经晶体管Tr2的电流的电流。
另外，日本未决公开专利申请(JP-P2000-148089A)公开了一项类似于日本未决公开专利申请(JP-P2000-293245A)的技术。
另外，日本未决公开专利申请(JP-P2003-066904A)公开的技术中，电流被冗余分布的晶体管POUT1至POUTN时分成N个电流，以抑制电流源的输出偏移。
另外，日本未决公开专利申请(JP-P2003-066906A)公开了一项类似于日本未决公开专利申请(JP-P2003-066904A)的技术。
另外，用于电流驱动类型显示面板的驱动电路在日本未决公开专利申请(JP-P2003-122307A)中得到公开。在该现有例子中，驱动电路是由多晶硅TFT(薄膜晶体管)集成电路形成的，并且使用了电流镜像电路，其中流经参考侧上的薄膜晶体管的电流值被拷贝到镜像侧上的薄膜晶体管上。对于每一个预定的周期，检测了参考侧上的薄膜晶体管的阈值和镜像侧上的薄膜晶体管的阈值。根据检测结果，参考侧上的薄膜晶体管的阈值和镜像侧上的薄膜晶体管的阈值的变动得到校正。因此，电流镜像电路的电流值的变动得到校正。
在以上现有例子中，电流源电路的输出电流大小取决于位于镜像晶体管Tr2和输出晶体管Tr3至Tr5之间的电流能力比。不过，即使通过改变沟道宽度来设置电流能力比，也存在电流能力比不为所设计的值的情况。在这种情况下，输出电流的精度下降。例如，当形成的晶体管为LTPS TFT(低温多晶硅薄膜晶体管)或a-Si TFT(非晶硅TFT)时，精度会大幅度下降，因为这些晶体管的电流特性具有较大偏移。
发明内容
本发明的目标是提出一种电流源电路和输出输出电流的方法，其中输出电流的偏移可以得到抑制。
本发明的目标是提出一种电流源电路和输出输出电流的方法，其中电流源采用了电流拷贝器或镜像电路。
本发明的目标是提出一种电流源电路和输出输出电流的方法，其中在电流源中使用了电流镜的晶体管。
本发明的另一个目标是提出一种电流源电路和输出输出电流的方法，其中可以通过简单的调整而获得期望的输出电流。
根据本发明的一个方面，电流源电路包括输出电压信号的电压输出部分；电流源部分；以及转换部分。电流源部分具有至少一个电流源块，它包括多个电流源，每一个电流源输出一个输出电流。转换部分位于电压输出部分和电流源部分之间，并且根据电压信号输出参考电流至至少一个电流源块的多个电流源，以便来自多个电流源中每一个的输出电流根据参考电流来设置。
这里，输出电流的设置可以按照针对多个电流源的时序来进行。
另外，电流源部分可以包括作为第一和第二电流源块的两个电流源块。第一电流源块交替地进行电流设置操作，以设置输出电流的值，和进行电流输出操作，以输出该输出电流。当第一电流源块执行电流输出操作时，第二电流源块执行电流设置操作，并且当第一电流源块执行电流设置操作时，第二电流源块执行电流输出操作。
另外，电压输出部分可以包括在第一电压和第二电压之间进行串联的多个电阻；以及与多个电阻相连，以便将由多个电阻所产生的电压和第一、第二电压之一作为电压信号进行输出的开关组。在这种情况下，输出电流的值可以根据第一电压而得到调整。另外，电压输出部分可进一步包括根据显示数据来决定电压信号的开关电路。在这种情况下，电流源电路驱动有机EL显示设备，并且显示数据用于在有机EL显示设备上进行显示。
另外，多个电流源的每一个可以包括晶体管。转换部分可以包括电流设置电阻，以及根据每一个电流源中的电压信号、电流设置电阻和晶体管来输出参考电流的放大器。在这种情况下，转换部分可进一步包括偏移抵消部分，该部分抵消放大器的偏移。另外，电压输出部分可进一步包括在第一电压和第二电压之间进行串联的多个电阻；以及与多个电阻相连，以便将由多个电阻所产生的电压和第一、第二电压之一作为电压信号进行输出的开关组。放大器为运算放大器，它具有与来自电压输出部分的电压信号相连的反向输入端，以及与电流设置电阻的一端相连的非反向输入端，该电流设置电阻的另一端与第三电压相连。运算放大器输出参考电流。
在这种情况下，第二电压可以与第三电压相同，或者第二电压可以与第三电压不同。
另外，多个电流源的每一个可以包括串联起来的第一和第二晶体管，其中第一晶体管的源极与第四电压相连，第一晶体管的栅极经由第一开关与第一晶体管的漏极相连，并且第二晶体管的栅极经由第二开关与参考电流相连；第一保持电容，它连接第四电压和第一晶体管的栅极；以及第二保持电容，它连接第四电压和第二晶体管的栅极。晶体管的漏极可以经由第三开关与转换共用节点相连，并且来自第二晶体管漏极的输出电流可以得到输出。
另外，多个电流源的每一个可以包括晶体管，其源极与第四电压相连；保持电容，它连接第四电压和该晶体管的栅极，并且经由第一开关与参考电流相连。该晶体管的漏极可以经由第二开关与转换共用节点相连，并且来自该晶体管漏极的输出电流可以得到输出。在这种情况下，转换部分可以包括电流设置电阻；以及运算放大器，它具有与来自电压输出部分的电压信号相连的反向输入端，以及作为转换共用节点与电流设置电阻的一端相连的非反向输入端，该运算放大器输出参考电流。另外，电流源电路可以包括多个电流驱动IC，每一个电流驱动IC不包括电流设置电阻，而包括电压输出部分、电流源部分和转换部分。电流设置电阻对于多个电流驱动IC来说是共用的。另外，电流源电路包括多个电流驱动IC，每一个电流驱动IC不包括电流设置电阻，而包括电流源部分和转换部分。电压输出部分和电流设置电阻对于多个电流驱动IC来说是共用的，并且经由两个开关分别与多个电流驱动IC的每一个相连。另外，电流源电路可以是多个电流驱动IC，每一个电流驱动IC包括电流源部分。一组除了电流设置电阻之外的电压输出部分和转换部分对于多个电流驱动IC来说是共用的，并且经由两个开关分别与多个电流驱动IC的每一个相连。
另外，多个电流源的每一个可以包括第一和第二晶体管，其中每一个晶体管的源极与第四电压相连，并且晶体管组成了电流镜；以及保持电容，它连接第四电压和第一、第二晶体管的栅极，该保持电容经由第一开关与参考电流相连。第一晶体管的漏极可以经由第二开关与转换共用节点相连，并且来自第二晶体管漏极的输出电流可以得到输出。在这种情况下，转换部分可以包括电流设置电阻；以及运算放大器，它具有与来自电压输出部分的电压信号相连的反向输入端，以及与电流设置电阻的一端相连的非反向输入端，该运算放大器输出参考电流。在这种情况下，电流源电路可以是多个电流驱动IC，每一个电流驱动IC不包括电流设置电阻，而包括电压输出部分、电流源部分和转换部分。电流设置电阻对于多个电流驱动IC来说是共用的。
另外，电流源电路可以包括多个电流驱动IC，每一个电流驱动IC不包括电流设置电阻，而包括电流源部分和转换部分。电压输出部分和电流设置电阻对于多个电流驱动IC来说是共用的，并且经由两个开关分别与多个电流驱动IC的每一个相连。另外，电流源电路可以是多个电流驱动IC，每一个电流驱动IC包括电流源部分。一组除了电流设置电阻之外的电压输出部分和转换部分对于多个电流驱动IC来说是共用的，并且可以经由两个开关分别与多个电流驱动IC的每一个相连。
另外，多个电流源的每一个可以包括晶体管，其源极与第四电压相连；以及保持电容，它连接第四电压和该晶体管的栅极，并且经由第一开关与该晶体管的漏极相连。该晶体管的漏极可以经由第二开关与参考电流相连，并且来自该晶体管漏极的输出电流可以得到输出。在这种情况下，电流源电路可以包括多个电流驱动IC，每一个电流驱动IC包括电流源部分。参考电流对于多个电流驱动IC来说是共用的，并且可以经由第三开关与多个电流驱动IC中的每一个相连。
另外，多个电流源的每一个可以包括第一和第二晶体管，其中每一个晶体管的源极与第四电压相连，并且晶体管组成了电流镜；以及保持电容，它连接第四电压和第一、第二晶体管的栅极，该保持电容经由第一开关与第一晶体管的漏极相连。第一晶体管的漏极可以经由第二开关与参考电流相连，并且来自第二晶体管漏极的输出电流可以得到输出。电流源部分可进一步包括输入电流拷贝器，所提供的输入电流拷贝器对于多个电流源来说是共用的，并且它可以包括第三电阻器，其漏极与参考电流相连，源极与第五电压相连，并且栅极经由第三开关与参考电流相连；以及第二保持电容，它连接第三晶体管的源极和栅极。在这种情况下，电流源电路可以包括多个电流驱动IC，每一个电流驱动IC包括电流源部分，并且参考电流对于多个电流驱动IC来说是共用的，并且可以经由第三开关与多个电流驱动IC相连。
根据本发明的另一方面，输出输出电流的方法是通过输出来自电压输出部分的电压信号；通过根据电压信号和转换部分中的电流设置电阻上的电压降，将来自转换部分的参考电流输出至电流源部分；通过执行根据参考电流将输出电流值设置为电流源部分中的多个电流源的每一个的电流设置操作，其中电流源部分具有包括多个电流源的至少一个电流源块；以及通过执行将来自多个电流源的每一个的具有设置值的输出电流进行输出的电流输出操作来实现的。
这里，执行电流设置操作可以通过在一段时间内先后对多个电流源执行电流设置操作来实现。执行电流输出操作可以通过在该时间段的下一个时间段内先后对多个电流源执行电流输出操作来实现。
另外，电流源部分可以包括作为第一和第二电流源块的两个电流源块。执行电流设置操作可以通过先后对第一和第二电流源块执行电流设置操作来实现。执行电流输出操作可以通过在对第一电流源块执行电流设置操作时，对第二电流源块执行电流输出操作；并且在对第二电流源块执行电流设置操作时，对第一电流源块执行电流输出操作来实现。
另外，输出电压信号可以通过输出由在第一和第二电压之间进行串联的多个电阻所生成的电压之一作为电压信号来实现。该方法可进一步包括调整第一电压以调整输出电流的值。另外，输出电压可以包括根据显示数据来输出这些电压之一作为电压信号。
另外，电流设置电阻的一端可以与第三电压相连。该方法进一步可以通过单独调整第二电压和第三电压来实现。
另外，转换部分包括具有偏移的放大器。输出参考电流可以通过抵消放大器的偏移来实现。
另外，多个电流源的每一个可以包括晶体管，其源极与第四电压相连；保持电容，它连接第四电压和该晶体管的栅极，其中该晶体管经由第一开关与参考电流相连。
该晶体管的漏极经由第二开关与电流设置电阻相连。来自该晶体管漏极的输出电流可以经由第三开关得到输出。先后执行电流输出操作可以通过在多个电流源中依次接通第一和第二开关；并且通过在多个电流源中依次断开第三开关来实现。先后执行电流输出操作可以通过在全部的多个电流源中断开第一和第二开关；并且通过在全部的多个电流源中接通第三开关来实现。
另外，多个电流源的每一个可以包括第一和第二晶体管，其中每一个晶体管的源极与第四电压相连，并且晶体管组成了电流镜；以及保持电容，它连接第四电压和第一、第二晶体管的栅极，该保持电容经由第一开关与参考电流相连。第一晶体管的漏极可以经由第二开关与电流设置电阻相连，并且来自第二晶体管漏极的输出电流可以得到输出。先后执行电流输出操作可以通过在多个电流源中依次接通第一和第二开关来实现。先后执行电流输出操作可以通过在全部的多个电流源中接通第一和第二开关来实现。先后执行电流输出操作与先后执行电流输出操作是同时执行的。
另外，多个电流源的每一个可以通过串联起来的第一和第二晶体管，其中第一晶体管的源极与第四电压相连，第一晶体管的栅极经由第一开关与第一晶体管的漏极相连，并且第二晶体管的栅极经由第二开关与参考电流相连；第一保持电容，连接第四电压和第一晶体管的栅极；以及第二保持电容，连接第四电压和第二晶体管的栅极来实现。该晶体管的漏极可以经由第三开关与电流设置电阻相连。来自第二晶体管漏极的输出电流可以经由第四开关得到输出。先后执行电流输出操作可以通过在多个电流源中依次接通第一至第三开关；并且通过在多个电流源中依次断开第四开关来实现。先后执行电流输出操作可以通过在全部的多个电流源中断开第一至第三开关；并且通过在全部的多个电流源中接通第四开关来实现。
附图说明
图1示出了有机EL显示设备的结构；
图2示出了像素电路的第一个例子；
图3示出了像素电路的第二个例子；
图4示出了电流驱动电路的第一个现有例子；
图5示出了电流驱动电路的第二个现有例子；
图6示出了电流驱动电路的第三个现有例子；
图7示出了电流源电路的现有例子；
图8示出了参考电流和输出电流之间的关系；
图9示出了梯度级和电流驱动输出之间的关系；
图10示出了根据本发明第一实施例的参考电流源电路的电路结构；
图11A～11J为时序图，示出了第一实施例中的参考电流源电路的操作；
图12示出了第一实施例的参考电流源电路中的I5电流的设置操作；
图13示出了根据本发明第二实施例的参考电流源电路的电路结构；
图14A～14L为时序图，示出了第二实施例中的参考电流源电路的操作；
图15A示出了在电流设置操作周期中，第二实施例中的参考电流源电路的偏移电压设置操作，并且图15B示出了第二实施例中的参考电流源电路的偏移电压抵消操作；
图16示出了根据本发明第三实施例的参考电流源电路的电路结构；
图17A～17M为时序图，示出了第三实施例中的参考电流源电路的操作；
图18示出了根据本发明第四实施例的参考电流源电路的电路结构；
图19A示出了在电流设置操作周期中，第四实施例中的参考电流源电路的偏移电压设置操作，并且图19B示出了第四实施例中的参考电流源电路的偏移电压抵消操作；
图20示出了根据本发明第五实施例的参考电流源电路的电路结构；
图21A示出了用于第五实施例的共发共基型电流拷贝电流源中的用于特性确认的模拟电路，并且图21B示出了负载电压和电流之间的关系；
图22示出了电流拷贝器像素电路的例子；
图23示出了使用本发明的共发共基型电流拷贝器的像素电路；
图24示出了根据本发明第六实施例的参考电流源电路的电路结构；
图25A～25E为时序图，示出了第六实施例中的参考电流源电路的操作；
图26示出了根据本发明第七实施例的参考电流源电路的电路结构；
图27示出了根据本发明第八实施例的参考电流源电路的电路结构；
图28为使用了多个电流驱动器IC的大型有机EL显示设备的框图；
图29示出了本发明第九实施例中的参考电流源电路的多个电流驱动器IC的布局；
图30示出了本发明第十实施例中的参考电流源电路的多个电流驱动器IC的布局；
图31示出了本发明第十一实施例中的参考电流源电路的多个电流驱动器IC的布局；
图32示出了第十一实施例中的参考电流源电路的多个电流驱动器IC的布局的修订；
图33示出了本发明第十二实施例中的参考电流源电路的多个电流驱动器IC的布局；
图34示出了第十二实施例中的电流源部分的电路结构；
图35示出了本发明第十三实施例中的参考电流源电路的多个电流驱动器IC的布局；
图36示出了第十三实施例中的电流源部分的电路结构；
图37a～37I为时序图，示出了第十三实施例中的参考电流源电路的操作；
图38示出了本发明第十四实施例中的参考电流源电路的电路结构；
图39a～39J为时序图，示出了第十四实施例中的参考电流源电路的操作；以及
图40示出了在第十四实施例中梯度级和电流之间的关系为非线性的例子；
具体实施方式
下面，参照附图来详细讲述半导体器件的参考电流源电路，以及使用了本发明的参考电流源电路的有机EL显示设备。在该实施例中，如图8所示，电流源电路输出六种电流，这些电流的电流比为1∶2∶4∶8∶16∶32。如图9所示，带有从0梯度级到63梯度级的共64个梯度级的电流输出可以由6比特的显示数字数据来实现。因此，使用电流源电路的有机EL显示设备可以显示64个梯度级。需要指出的是，在下面的讲述中，电容器有时被称为电容，并且电阻器有时被称为电阻。另外，即使输出个数和电流比发生改变，本发明也同样能够适用。不过，当输出个数为1或2时，就不需要稍后要讲述的电阻串部分。相反，仅需要一或两个电压输入。另外，在下面的讲述中所使用的晶体管为场效应管(FET)，并且只要没有具体指明，FET的类型不受限制。晶体管可以是TFT类型。在下面的讲述中，具有相同或相似功能的组件被标以相同或相似的标号或符号。
(第一实施例)
如图10所示，根据本发明第一实施例的电流源电路是由电阻串部分2、V-I转换部分4以及电流源部分6组成。
电阻串部分2是由32个电阻R1、R2、…、R32，以及6个开关SW0、SW1、SW2、…、SW5组成。供应给开关的控制信号命名与开关相同。32个电阻具有相同的电阻值，并且以串联的方式连接。将电压VCin(VCS)和VSin施加到电阻串的两端。六个开关中每个开关的一端与作为电阻串部分2输出端的共用节点NRCOM相连，以输出电压Vin。六个开关中每个开关的另一端与电阻R1和R2之间的节点(VC0)、电阻R2和R3之间的节点(VC1)、电阻R4和R5之间的节点(VC2)、电阻R8和R9之间的节点(VC3)、电阻R16和R17之间的节点(VC4)、以及所施加的电压为电压VCin(＝VC5)的节点中的一个节点相连。这里，需要指出的是，用于上述控制信号的信号线在图10中没有显示出来。另外，通过响应控制信号来控制六个开关中的每一个。当控制信号处于高电平时，开关接通；当控制信号处于低电平时，开关断开。这与下面所述类似，只要没有特别说明。在以上情形中，假设电压比的关系满足(VC0-VSin)∶(VC1-VSin)∶(VC2-VSin)∶(VC3-VSin)∶(VC4-VSin)∶(VC5-VSin)＝1∶2∶4∶8∶16∶32。
V-I转换部分4是由电流设置电阻RC和运算放大器OP组成。电流设置电阻RC的一端与电压VSin相连，电流设置电阻RC的另一端与共用节点NCCOM相连，从电阻串部分2输出的电压Vin与运算放大器OP的反向输入端相连。运算放大器OP的非反向输入端与共用节点NCCOM相连。运算放大器OP的输出端与电流源部分6的输入端相连。
电流源部分6是由奇数帧电流源块6-1和偶数帧电流源块6-2组成。奇数帧电流源块6-1是由6个电流拷贝电流源0O～5O组成，并且偶数帧电流源块6-2是由6个电流拷贝电流源0E～5E组成。偶数帧电流源块6-2中的电流拷贝电流源0E～5E中的每一个是由P型晶体管PTEi(i为整数，并且0i5)、电容CEi、三个开关SEi_M1、SE和SEi_M2组成。P型晶体管PTEi的源极与电源电压VDDI相连，并且电容CEi的两端分别与电源电压VDDI和P型晶体管PTEi的栅极相连。开关SEi_M1位于P型晶体管PTEi的栅极和V-I转换区4的输出端之间，并且通过响应控制信号SEi_M1来控制。开关SEi_M2位于P型晶体管PTEi的漏极和共用节点NCCOM之间，也就是位于漏极和V-I转换部分4的运算放大器OP的非反向输入端之间，并且通过控制信号SEi_M2来控制。开关SE位于P型晶体管PTEi的漏极和电流源电路的输出端Ioi之间，并且通过控制信号SE来控制。
另外，奇数帧电流源块6-1中的六个电流拷贝电流源0O～5O中的每一个是由P型晶体管PTOi(i为整数，并且0i5)、电容COi、三个开关SOi_M1、SO和SOi_M2组成。P型晶体管PTOi的源极与电源电压VDDI相连，并且电容COi的两端分别与电源电压VDDI和P型晶体管PTOi的栅极相连。开关SOi_MI位于P型晶体管PTOi的栅极和V-I转换区4的输出端之间，并且通过响应控制信号SOi_M1来控制。开关SOi_M2位于P型晶体管PTOi的漏极和共用节点NCCOM之间，也就是位于漏极和V-I转换部分4的运算放大器OP的非反向输入端之间，并且通过控制信号SOi_M2来控制。开关SO位于P型晶体管PTOi的漏极和电流源电路的输出端Ioi之间，并且通过控制信号SO来控制。
下面来讲述电流源部分的操作。本发明的奇数帧和偶数帧电流源块6-1和6-2中的每一个具有两个操作状态：一个是电流设置操作，另一个是电流输出操作。电流源部分6的偶数帧电流源块6-2在奇数帧周期内执行电流设置操作，并且在偶数帧周期内执行电流输出操作。另一方面，奇数帧电流源块6-1在奇数帧周期内执行电流输出操作，并且在偶数帧周期内执行电流设置操作。
图11A～11J示出了操作的时序图。参考图11A～11J，下面来讲述偶数帧电流源块6-2的电流设置操作。
偶数帧电流源块6-2在奇数帧周期内执行电流设置操作。在该周期内，在偶数帧电流源块6-2的电流拷贝电流源iE的每一个中，如图11A所示，开关SO接通；并且如图11B所示，开关SE断开。结果，输出端Io0～Io5在偶数帧电流源块6-2中与所有的电流拷贝电流源iE断开，并且在奇数帧电流源块6-1中与所有的电流拷贝电流源iO连接。
另外，如图11E所示，在奇数帧周期内，响应控制信号SW5、SE5_M1和SE5_M2，电阻串部分2中的开关SW5、以及偶数帧电流源块6-2的电流拷贝电流源中的开关SE5_M1和SE5_M2接通。在这种情况下，V-I转换部分4和偶数帧电流源块6-2的电流拷贝电流源5E之间的连接如图12所示进行设置。如图12所示的V-I转换部分4的运算放大器OP是最为通用的带有电源电压VDD和地电压VSS的两级运算放大器OP。不过，该运算放大器OP并不限于图12所示的结构，任何能够执行下面操作的运算放大器OP均可使用。
在操作状态中，将电压VC5(＝VCin)施加到V-I转换部分4中的运算放大器OP的反向输入端，并且运算放大器OP的非反向输入端与电流设置电阻RC相连。此时，运算放大器OP、电流拷贝电流源5E中的P型晶体管PTE5以及电流设置电阻RC组成一个新的运算放大器。换句话说，在形成的电压跟随器中，初始的运算放大器OP的非反向输入端起到反向输入端的作用，初始的运算放大器OP的反向输入端起到非反向输入端的作用，电流拷贝电流源5E的P型晶体管PTE5以及电流设置电阻RC变成输出级。因此，新的电压跟随器的输出电压为VC5，并且电流I5(＝(VC5-VSin)/RC)流经电流拷贝电流源5E的P型晶体管和电流设置电阻RC。此时，将电压施加到电流拷贝电流源5E的P型晶体管PTE5的栅极，以便电流I5在P型晶体管PTE5的漏极和源极之间流动(参见图12)。接下来，如图11E所示，响应控制信号SE5_M1和SE5_M2，开关SE5_M1和SE5_M2断开。此时，通过保持电容CE5，将电流拷贝电流源5E的P型晶体管PTE5的栅极电压保持在电容电压，在该电压，电流I5流经P型晶体管PTE5。
接下来，如图11F所示，将控制信号SW5设置到低电平，并且将控制信号SW4、SE4_M1和SE4_M2设置到高电平。因此，电阻串部分2的开关SW5断开，并且电阻串部分2的开关SW4、偶数帧电流源块6-2的电流拷贝电流源4E的开关SE4_M1和SE4_M2接通。此时，由于将电压VC4施加到V-I转换部分2的运算放大器OP的反向输入端，因此电流I4(＝(VC4-VSin)/RC)流经电流拷贝电流源4E的P型晶体管PTE4和电流设置电阻RC，这与上述操作方式相同。此时，将电压施加到电流拷贝电流源4E的P型晶体管的栅极，以便电流I4在P型晶体管PTE4的漏极和源极之间流动。
接下来，响应控制信号SE4_M1和SE4_M2，开关SE4_M1和SE4_M2断开。此时，通过保持电容CE4，将电流拷贝电流源4E的P型晶体管PTE4的栅极电压保持在电容电压，以便电流I4在P型晶体管PTE4的漏极和源极之间流动。
在奇数帧周期内，偶数帧电流源块6-2中的电流拷贝电流源3E、2E、1E和0E执行与上述相同的操作。因此，将由保持电容CE3、CE2、CE1和CE0保持的电压施加到偶数帧电流源块6-2中的电流拷贝电流源3E、2E、1E和0E中的P型晶体管PTE3、PTE2、PTE2和PTE0，以便电流I3(＝(VC3-VSin)/RC)、I2(＝(VC2-VSin)/RC)、I1(＝(VC1-VSin)/RC)和I0(＝(VC0-VSin)/RC)流经各自的P型晶体管。
通过上述处理，电流设置操作就结束了。
这里，需要注意的是开关控制的时序。在该实施例中，有必要产生控制信号SWi、SEi_M1和SEi_M2(i为整数，并且0i5)，以便开关SEi_M2和SWi，与开关SEi_M1同时或者在开关SEi_M1之后断开。以相同的方式将其应用于偶数帧电流源块6-2。第一个原因是为了将保持电容的电压设置到电流处于流动状态的电压水平。第二个原因是为了将由响应另一个开关的操作而产生的噪声限制到尽可能低的水平，即，去除噪声的影响。如图11A～11J所示的该实施例的时序图就是一个例子，开关SEi_M1和SEi_M2可以同时断开，然后开关SWi可以断开。
在下一个偶数帧周期内，根据控制信号SE，整个电流源电路的输出端Io0～Io5通过偶数帧电流源块6-2中的电流拷贝电流源5E～0E的开关SE，分别与偶数帧电流源块6-2中的电流拷贝电流源5E～0E的P型晶体管PTE5～PTE0的漏极相连，并且执行参考电流输出操作，以便输出电流I0～I5。
另一方面，在偶数帧周期内，与偶数帧电流源块6-2相同，在奇数帧电流源块6-1中执行电流设置操作。
对于每一帧，重复上述操作，并且电流源电路可以一直输出电流I0～I5。
在本发明的该实施例中，电流拷贝电路中用于设置电流的晶体管和用于输出电流的晶体管是相同的。换句话说，在电流设置操作中，通过在电流拷贝电流源的P型晶体管的栅极和漏极之间形成短路电路，并且通过根据电流设置电阻和V-I转换部分4的运算放大器OP的反向输入电压将电流I5～I0施加到P型晶体管，可以将电流拷贝电流源iE或iO中的P型晶体管PTEi或PTOi的栅极电压设置到一电压，以便通过该电压值可以将晶体管的饱和运算区中的漏极和源极之间的电流设置为电流I5～I0中的任何一个。另一方面，在电流输出操作中，电流拷贝电流源iE或iO中的P型晶体管PTEi或PTOi根据设置栅极电压，输出电流I5～I0。这样，电流拷贝电流源的P型晶体管的栅极电压所保持的状态就能够使电流I5～I0中的任一个实际上在漏极和源极之间流动，并且可以输出来自同一晶体管的电流I5～I0中的任一个。因此，不论P型晶体管之间的电流特性偏移如何，都可以输出电流I5～I0。
另外，在电流拷贝电流源中，需要使设置电流的周期与输出电流的周期分开。因此，不能一直输出电流。为了解决这个问题，本发明使用了两个用于偶数帧和奇数帧的电流源块。在两个电流源块的一个源块中设置电流期间，另一个电流源块输出电流。因此，能够一直输出电流。
另外，在本发明中，电流拷贝电流源所设置的电流值是根据一个电压确定的，该电压与电压Vcin具有一定的电压比，并且是根据所有电流拷贝电流源所共用的电流设置电阻RC和电阻串部分2中的电阻比确定的。设置电流值并不取决于电阻。因此，可以实现具有较高精度的电流比。
而且，通过调整施加于电阻串的电压VCin，就可以很容易地调整电流值，同时保持电流比。因此，即使电流设置电阻RC的值与设计值不同，通过调整电压VCin也可以很容易地将输出电流值调整到设计值。
(第二实施例)
下面参照图13来讲述根据本发明第二实施例的电流源电路的电路结构。在第一实施例中，当V-I转换部分中的运算放大器OP的偏移电压为Voff时，输出电流Ii有时随着偏移电压而漂移，例如，到I5＝(VCin+Voff-VSin)/RC。在这种情况下，该电流比与理想电流比是不同的。在第二实施例中，将偏移抵消块加到第一实施例中的V-I转换部分。
偏移抵消块具有电容和开关。第二实施例中的电阻串部分2和电流源部分6与第一实施例中的相同。
如图13所示，第二实施例中的V-I转换部分4A是由运算放大器OP、电流设置电阻RC、电容Coc、以及开关OC1、OC1B和OC2组成。电阻串部分2的输出端与运算放大器OP的反向输入端相连。运算放大器OP的输出端与电流源部分6的输入端相连。与第一实施例相似，电流设置电阻RC的一端与电压Vsin相连，并且其另一端作为共用节点NCCOM，与电流源部分6相连。开关OC2的两端分别与运算放大器OP的非反向输入端和共用节点NCCOM相连，并且通过响应控制信号OC1来控制。开关OC1和OC1B在运算放大器OP的反向输入端和共用节点NCCOM之间以串联的方式连接。这些开关通过响应控制信号OC1和OC1B来分别得到控制。电容Coc的两端分别与运算放大器OP的非反向输入端和位于开关OC1和OC1B之间的节点相连。
下面参考时序图14A～14M来讲述第二实施例中的电流源电路6的操作。与第一实施例相似，第二实施例中的电流源部分6具有奇数帧电流源块6-1和偶数帧电流源块6-2，每个电流源块具有两种操作状态。一个是电流设置操作，另一个是电流输出操作。偶数帧电流源块6-2在偶数帧周期内执行电流输出操作，并且在奇数帧周期内执行电流设置操作。另一方面，奇数帧电流源块6-1在偶数帧周期内执行电流设置操作，并且在奇数帧周期内执行电流输出操作。下面参考时序图14A～14M来讲述偶数帧电流源块6-2的电流设置操作。
偶数帧电流源块6-2是在奇数帧周期内执行电流设置操作的。在奇数帧周期内，将控制信号SE设置到低电平，以便每个电流拷贝电流源5E～0E中的开关SE断开，这将导致偶数帧电流源块6-2与输出端Io5～Io0断开。
接下来，如图14C～14G所示，在奇数帧周期内，响应控制信号SW5、OC1、OC2、OC1B、SE5_M1和SE5_M2，电阻串部分2中的开关SW5、V-I转换部分2A的开关OC1和OC2以及偶数帧电流源块6-2的电流拷贝电流源5E中的开关SE5_M1和SE5_M2接通。V-I转换部分2A中的开关OC1B断开。该操作状态被称为偏移电压设置状态。图15A为涉及操作的部件的框图。
在偏移电压设置状态中，将来自电阻串部分2的电阻的电压VC5施加到V-I转换部分4A中的运算放大器OP的反向输入端。另外，通过V-I转换部分4A的运算放大器OP、电流设置电阻RC、偶数帧电流源块6-2的电流拷贝电流源5E所形成的新的运算放大器，将V-I转换部分4A中的运算放大器OP的反向输入端作为非反向输入端，将它的非反向输入端作为反向输入端，并且将位于电流设置电阻RC和开关SE5_M2之间的节点作为输出端。新的运算放大器与电压跟随器相连。因此，如图15A所示，假设新放大器的偏移电压为Voff’，由于虚拟的短路，因此将电压VC5+Voff’施加到位于运算放大器OP的非反向输入端一侧的电容Coc的一端，并且将电压VC5施加到它的另一端。
接下来，分别响应控制信号OC1、OC2和OC1B，V-I转换部分4A中的开关OC1和OC2断开，开关OC1B接通。其他的开关保持之前的状态。该操作状态被称为偏移电压抵消状态。此时的电路图如图15所示。
在偏移电压抵消状态中，将电压VC5+Voff’施加到新放大器中的V-I转换部分4A中的运算放大器OP的非反向输入端。在这种情况下，在偏移电压设置状态中，将电压VC5+Voff’和VC5施加到电容Coc的两端。因此，从电荷守恒原理来看，在操作状态中，新的运算放大器的输出电压为VC5。因此，在偏移电压抵消状态中，即使在V-I转换部分4A的运算放大器OP具有偏移电压时，也会将电压VC5施加到电流设置电阻RC。这样，电流I5＝(VC5-VSin)/RC流经偶数帧电流源块6-2中的电流拷贝电流源5E的P型晶体管PTE5。
接下来，响应控制信号SE5_M1和SE5_M2，开关SE5_M1和SE5_M2断开。此时，通过电容CE5，将电流拷贝电流源5E的P型晶体管PTE5的栅极电压保持在电容电压，以便电流I5可以流经P型晶体管PTE5。通过上述处理，就结束了偶数帧电流源块6-2中的电流拷贝电流源5E的电流设置操作。
接下来，如图14C～14I所示，在奇数帧周期内，在偶数帧电流源块6-2的电流拷贝电流源4E～0E中，按照顺序来执行电流设置操作。因此，通过电容CE4、CE3、CE2、CE1和CE0，将偶数帧电流源块6-2中的电流拷贝电流源4E、3E、2E、1E和0E的P型晶体管PTE4、PTE3、PTE2、PTE1和PTE0的栅极电压保持在电容电压，以便电流I4(＝(VC4-VSin)/RC)、I3(＝(VC3-VSin)/RC)、I2(＝(VC2-VSin)/RC)、I1(＝(VC1-VSin)/RC)和I0(＝(VC0-VSin)/RC)分别流经P型晶体管PTE4、PTE3、PTE2、PTE1和PTE0。然后，电流设置操作就结束了。
在下一个偶数帧周期内，响应控制信号SE，通过偶数帧电流源块6-2中的电流拷贝电流源5E～0E的开关SE，P型晶体管PTE4、PTE3、PTE2、PTE1和PTE0的漏极与电流源电路的输出端Io5～Io0相连。电流Io5～Io0的电流输出操作，也就是参考电流输出操作得到执行。
另一方面，在偶数帧周期内，奇数帧电流源块6-1执行与偶数帧电流源块6-2在奇数帧周期内所执行的相同的电流设置操作。每隔两帧，重复上述操作，并且电流源电路可以一直输出电流Io5～Io0。另外，与第一实施例相同，需要注意的是开关SWi，SEi_M1和SEi_M2，SOi_M1和SOi_M2(0i5，i为整数)的控制时序。
第二实施例的优点是它除了具有第一实施例的优点外，当V-I转换部分4A的运算放大器OP中存在偏移电压时，可以抵消偏移电压。通过采用这一结构，在第二实施例中可以输出参考电流，同时保持电流比的高精度。
(第三实施例)
即使在第二实施例的V-I转换部分4A中的运算放大器OP的偏移电压很大的情况下，根据第三实施例的电流源电路也可以抵消操作放大器OP的偏移电压。第三实施例中的电路结构如图16所示，并且该结构的操作如时序图17A～17M所示。
第三实施例基本上具有与第二实施例相同的电路结构和操作。不过，开关OC1B由开关/OC1替换。另外，位于节点NCCOM对侧的电流设置电阻RC的一端经由开关/OC1与电压VSin相连，并且经由开关OC1与电压VL相连。响应控制信号OC1，开关OC1接通；响应作为控制信号OC1的反向信号的控制信号/OC1，开关/OC1接通。
在第三实施例中，并不总是将电压VSin施加到电流设置电阻RC上。在电流设置操作的偏移电压设置状态中，将电压VL施加到电流设置电阻RC上，并且之后在偏移抵消状态中，施加电压VSin。电压VL低于V-I转换部分4B中的运算放大器OP的偏移电压。
在第三实施例中，在偏移电压设置状态中，将电压VL施加到电流设置电阻RC的一端。因此，可以将电压VC0+Voff施加到V-I转换部分4B中的运算放大器OP的非反向输入端，以抵消偏移。例如，在第三实施例中，当在偶数帧电流源块6-2的电流拷贝电流源0E中执行电流设置操作时，即使V-I转换部分4B中的运算放大器OP的偏移电压Voff是负的并且电压VC0+Voff小于Vsin，也不会将电压VSin施加到电流设置电阻RC的一端。因此，在偏移电压设置状态中，可以将电压VC0+Voff施加到V-I转换部分4B中的运算放大器OP的非反向输入端。因此，可以执行偏移抵消。
(第四实施例)
在第四实施例中，可以更快地执行根据第三实施例V-I转换部分4B中的运算放大器OP的偏移电压的抵消功能。图18示出了根据本发明第四实施例的电流源电路的电路结构。在第四实施例的V-I转换部分4C中，电容Coc的两端分别与电阻串部分2的输出端NRCOM和V-I转换部分4C中的运算放大器OP的反向输入端相连。运算放大器OP的反向输入端经由开关OC2与运算放大器OP的输出端相连。开关OC1B(1)的两端分别与运算放大器OP的非反向输入端和与电流设置电阻RC的一端相连的节点NCCOM相连。电压VS1n与电流设置电阻RC的另一端相连。开关OC1经由开关OC2将电阻串部分2的输出端NRCOM和V-I转换部分4C中的运算放大器OP的非反向输入端连接起来。开关OC1B(2)的两端分别与运算放大器OP的输出端和电流源部分6的输入端相连。响应控制信号OC1、OC1B(1)和OC1B(2)，开关OC1、OC1B(1)和OC1B(2)分别接通。
如上所述，第四实施例中的电阻串部分2和电流源部分6与第一至第三实施例的每一个实施例中的相同。
下面来讲述根据第四实施例的电流源电路的操作。示出了根据第四实施例的电流源电路的操作的时序图与如图14A～14L所示的第二实施例的时序图相同。下面参考时序图14a～14L来讲述第四实施例中的偶数帧电流源块6-2的电流设置操作。
偶数帧电流源块6-2是在奇数帧周期内执行电流设置操作的。在奇数帧周期内，响应控制信号SE，输出电流Io5～Io0与偶数帧电流源块6-2中的电流拷贝电流源5E～0E的开关SE断开。
在奇数帧周期内，响应控制信号SW5、OC1、OC2、OC1B、SE5_M1和SE5_M2，电阻串部分2中的开关SW5、电流拷贝电流源、V-I转换部分4C中的开关OC1和OC2，以及5E中的开关SE5_M1和偶数帧电流源块6-2中的开关SE5_M2接通。V-I转换部分4C中的开关OC1B(1)和OC1B(2)断开，以调整到偏移电压设置状态。
如图19A所示，在该状态中电阻串部分2将电压VC5施加到V-I转换部分4C的电容Coc的一端。另外，V-I转换部分4C中的运算放大器OP与V-I转换部分4C中的电流设置电阻RC和电流源部分6断开，并且将电压VC5施加到运算放大器OP的非反向输入端。如果假设运算放大器OP的偏移电压为Voff，则电压VC5+Voff通过虚拟的短路施加到运算放大器OP的反向输入端。
接下来，与偏移电压抵消状态相同，响应控制信号OC1、OC2和OC1B，V-I转换部分4C中的开关OC1和OC2断开，并且开关OC1B(1)和OC1B(2)接通。其他的开关保持之前的状态。
在该状态中，与第一至第三实施例相似，新的V-I转换部分是由V-I转换部分4C中的运算放大器OP、偶数帧电流源块6-2中的每个电流拷贝电流源中的P型晶体管以及电流设置电阻RC组成。不过，如图19B所示，与前一个状态相同，将电压VC5施加到电容Coc的一端。因此，与V-I转换部分4C中的运算放大器OP的反向输入端相连的电容Coc的另一端的电压保持在VC5+Voff。出于这个原因，在新的V-I转换部分4C中，与前一个状态相同，将电压VC5施加到V-I转换部分4C中的运算放大器OP的非反向输入端。因此，如图19B所示，当V-I变化的运算放大器OP具有偏移电压时，将电压VC5施加到电流设置电阻RC。电流I5(＝(VC5-VSin)/RC)可以流经偶数帧电流源块6-2中的电流拷贝电流源的P型晶体管。因此，偶数帧电流源块6-2中的电流拷贝电流源5E的电流设置操作就结束了。
接下来，在奇数帧周期内，根据时序图14A～14L，从偶数帧电流源块6-2中的电流拷贝电流源4E～0E执行电流设置操作。因此，通过电容CE5～CE0，将用于偶数帧电流源块6-2中的电流拷贝电流源5E～0E的P型晶体管PTE5～PTE0的栅极电压保持在电容电压，以便电流I4(＝(VC4-VSin)/RC)、I3(＝(VC3-VSin)/RC)、I2(＝(VC2-VSin)/RC)、I1(＝(VC1-VSin)/RC)和I0(＝(VC0-VSin)/RC)流经P型晶体管PTE4～PTE0。因此，电流设置操作就结束了。
这里，与第一实施例相似，需要注意的是开关控制的时序。在第四实施例中，需要与开关SEi_M1同时或者在其后断开开关SWi和SEi_M2。在偶数帧周期内，也是如此。如图14a～14L所示的时序图是一个例子，在某一时刻断开开关SEi_M1和SEi_M2，然后再断开开关SWi。
在下一个偶数帧周期内，偶数帧电流源块6-2中的电流拷贝电流源5E～0E中的5E的P型晶体管PTE5～PTE0的漏极通过电流拷贝电流源5E～0E中响应控制信号SE的开关SE，与电流源电路的输出端Io5～Io0相连。因此，输出电流I5～I0。另一方面，在偶数帧周期内，奇数帧电流源块6-1执行与在奇数帧周期内偶数帧电流源块6-2所执行的操作类似的t周期电流设置操作。一系列的奇数和偶数帧重复上述操作，并且电流源电路能够一直输出电流I5～I0。
第四实施例的优点是，具有较高电流比精度的电流可以在不受V-I转换部分4C中的运算放大器OP的偏移电压的影响的情况下得到输出。另外，第四实施例的优点还有，可以通过仅由运算放大器OP执行偏移电压设置操作，来减少偏移电压设置操作。另一方面，在第三实施例中，偏移电压设置操作是由运算放大器的电路、电流拷贝电流源和电流设置电阻执行的。
(第五实施例)
与第一实施例相比，第五实施例中的电流源电路采用了具有较高电流比精度的电流拷贝电流源，而不管电源电压和电路负载的特性。第五实施例中的电流源电路如图20所示。参考图20，在电流源部分6A的偶数帧电流源块6-2A中的共发共基型电流拷贝电流源5E中，将电流拷贝电路插到第一实施例中的P型晶体管PTE5的源极和电压VDDI之间。也就是说，P型晶体管PTE5’的两端分别与电压VDDI和P型晶体管PTE5的源极相连。电容CE5’的两端分别与电压VDDI和P型晶体管PTE5’的栅极相连。如图20所示，开关SE5_M1’的两端分别与电容CE5另一端和P型晶体管PTE5’的漏极相连。对于这种结构，与电流镜像的共发共基型电路相似，电流源电路可以输出预定的电流，而不论电源电压的变化和电流负载特性的变化。
通过对第五实施例中的共发共基型电流拷贝器和第一实施例的电流拷贝电流源的电路进行模拟，来检验输出电流。也就是说，当在将输入电流设置为1μA后来输出电流时，执行电路模拟，以根据电流负载电压的变化来检验输出电流的变化。图21A示出了模拟块，图21B示出了当电流负载电压从2V变化到12V时的模拟结果。如图21B所示，可以看出作为模拟的结果，与普通的电流拷贝电流源相比，电流负载电压的依赖度很小。因此，通过采用共发共基型电流拷贝电流源，第四实施例中的电流源电路并不依赖于电源电压和电流负载，并且可以输出具有较高精度的电流。
另外，如果将第五实施例的思想应用于第二至第四实施例中的任一实施例，则可以输出具有更高精度的电流。
这样的共发共基型电流拷贝器的电路结构可以应用于更为一般的电流源，例如，除了参考电流源电路之外，还可以应用于有机EL显示设备的像素电路。
使用了电流拷贝器的像素电路如图22所示，并且使用了共发共基型电流拷贝器的像素电路如图23所示。
图22的像素电路的操作情况如下。也就是说，在第一操作状态中，当开关SW1-1～SW1-3响应控制信号1而接通并且开关SW2-1响应控制信号2而断开时，驱动晶体管的漏极和栅极被短路，以便供应的电流经由数据线流入驱动晶体管中。结果，等价于流动电流的电压被施加到驱动晶体管的栅极。
在第二操作状态中，当开关SW1-1～SW1-3响应控制信号1而断开并且开关SW2-1响应控制信号2而接通时，通过电容来保持在第一操作状态中设置的驱动晶体管的栅极电压。因此，来自驱动晶体管的、与第一操作状态中流动的电流具有相同值的电流被供应到有机EL设备。
通过这种操作，电路能够将与第一操作状态中流动的电流具有相同值的电流以高精度供应给有机EL设备，而不论驱动晶体管的电流特性如何。
在使用了图23的共发共基型电流拷贝器的像素电路中，与图22的像素电路相似的操作得到执行。因此，除了图22中电路的优点之外，即使在有机EL设备的电压-电流特性发生变化的情况下，也能够以高精度供应电流。
(第六实施例)
如图24所示，在第六实施例中的电流源电路中，采用了电流镜像电流源5M～0M，而不是第一实施例中的电流拷贝电流源。当晶体管在邻域中形成时，可以使用第六实施例，以便晶体管间的特性偏差较小。
在第六实施例中，由于使用了电流镜像电流源5M～0M，因此不需要使用两个电流源块，也就是奇数帧电流源块6-1和偶数帧电流源块6-2。因此，只需要单个电流源块6-0，以便电流规模能够比第一实施例要小，并且操作也比第一实施例更为简化。图25A～25E示出了第六实施例中的时序图。
在第六实施例中，使用了六个电流镜像电流源5M～0M。在每个电流镜像电流源中，P型晶体管PTi和P型晶体管PTi’组成电流镜。电容Ci的两端分别与电压VDDI和晶体管PTi和PTi’的栅极相连。开关Si_M1的两端分别与晶体管PTi和PTi’的栅极和运算放大器OP的输出端相连。开关Si_M2的两端分别与晶体管PTi的漏极和与电流设置电阻RC的一端相连的节点NCCOM相连。晶体管PTi’的漏极与输出端Ioi相连。如图25A～25E所示，开关SW5～SW0，Si_M1和Si_M2受到控制。
在第六实施例中，与第一实施例相似，根据电压比来设置用于电流镜像电流源的电流，该电压比是基于所有电流镜像电流源5M～0M通用的电流设置电阻RC的电阻值和电阻串部分2中的电阻比确定的。因此，可以在不依赖于每个电阻的绝对值的情况下来确定高精度的电流比。另外，可以在保持电流比的同时，通过调整施加于电阻串的电压VCin来很容易地调整电流值。因此，即使电流设置电阻RC的电阻值与设计值不相同，也可以通过调整电压VCin来很容易地调整电流，以输出具有设计值的电流。
(第七实施例)
在第一实施例的电流源电路中，将同一电压VSin施加到电阻串部分2的一端和电流设置电阻RC的一端。不过，在第七实施例中，将不同的电压VSin1和VSin2施加到电阻串部分2的一端，以及电流设置电阻RC的一端。其他的结构和操作与第一实施例是一致的。在第七实施例中，通过将电压VSin分成电压VSin1和电压VSin2，并且调整电压VSin2的值，可以准确地使施加于电阻串部分2一端的应用电压和施加于电流设置电阻RC一端的电压相等。因此，电流源电路可以很容易地得到布置。
而且，在第七实施例中，当V-I转换部分4中的运算放大器OP具有偏移电压时，可以通过改变电压VSin2来吸收由偏移电压而引起的误差。相反地，通过改变电压VSin2以使在电流设置状态中施加于电阻串部分2一端的电压与施加于电流设置电阻RC一端的电压不同，可以在电流输出端增加偏移组件。
(第八实施例)
图27为电路图，示出了根据本发明第八实施例的电流源电路。参考图27，在第八实施例中，第一实施例中的电流源电路的所有开关都由N型晶体管替代。而且，增加了虚拟的晶体管，以便通过在使用晶体管作为开关时总会出现的电荷运动来抵消开关噪声。因为使用的是N型晶体管，操作的时序与如图11A～11J所示的第一实施例中的时序图相同。除了虚拟的晶体管外，其他操作均与第一实施例相同。
虚拟的晶体管SEi_M1B的两端分别与电容CEi和用于断开电容和电流拷贝电流源中的另一布线的开关晶体管SEi_M1相连。控制信号SEi_M1的反向信号SEi_M1B被施加到晶体管SEi_M1B的栅极，并且源极和漏极被短路。而且，虚拟的晶体管中的宽度为W、长度为L的产品是开关晶体管SEi_M1中的宽度为W、长度为L的产品的1/2。因此，当开关晶体管SEi_M1的开关是从ON状态到OFF状态时，通过虚拟的晶体管，从开关晶体管SEi_M1到电容CEi的电荷转移所引起的开关噪声可以得到消除。因此，与第一实施例相比，第八实施例可以输出更高精度的电流。
第八实施例的思想不仅可以适用于第一实施例，还可以同样适用于第二至第六实施例中的任一个，并且可以得到相同的效果。
另外，在第八实施例中，使用的是N型晶体管作为开关，但是也可以使用P型晶体管作为开关。在这种情况下，控制信号应该反向。
除了上面的讲述外，施加于P型晶体管PTEi或PTi的源极的电压不必总是要与施加于根据第一到第八实施例的电流源电路的电流拷贝电流源或电流镜像电流源中的电容CEi或Ci的一端的电压相等。
(第九实施例)
如果显示部分是由单个电流驱动器驱动的，或者显示部分和电流驱动器被放置在同一玻璃衬底如LTPS中，则有必要提供单个的参考电流源电路。因此，即使当电流源电路的所有组件都在电流驱动器IC中和玻璃衬底上形成，通过调整电压VCin，根据第一至第八实施例中的任一个的参考电流源电路都可以输出具有合适值的参考电流。
另一方面，如图28所示，还有一种情况是，大屏幕型显示设备是由多个电流驱动器IC驱动，并且本发明的参考电流源电路的所有组件都被置入每一个电流驱动IC中。在这种情况下，当用于每一个电流驱动IC的电流设置电阻RC的电阻值由于制造处理的偏差而互不相同时，即使所有电流驱动IC通用的电压VCin被调整，对于每一个驱动IC来说，来自参考电流的输出电流都互不相同。结果，对于每一个驱动IC来说，可能在显示时会出现颜色的差别。如图29所示，解决这一问题最简单的方法就是为每一个驱动IC提供电压VCin和VSin。通过调整电压VSin_1和VSin_n以及电压VCin_1和VCin_n，各个驱动IC的参考电流就可以得到布置。
这里，与第九实施例中的参考电流源电路相同，可以使用根据来自第一实施例的第一至第八实施例的任一个的电流源电路。需要指出的是，在第七实施例的电流源电路中，施加于每一个IC的三个电压，诸如VCin、VSin1和VSin2都是必要的。
(第十实施例)
如图30所示，在第十实施例中，与第九实施例不同，参考电流源电路中的电流设置电阻RC位于驱动器IC的外部。需要指出的是，第十实施例中的参考电流源电路具有的电路结构与第一至第八实施例中的任一个相同。
在第十实施例中，由于电流设置电阻RC位于驱动器IC的外部，因此能以较高的精度来设置电流设置电阻RC。在这种情况下，不需要为每一个驱动IC单独地提供电压。与电流设置电阻不同，由于只存在电阻比的问题，因此通过让每一个电阻大到能够使布线电阻被忽略的程度，电阻的电阻串部分就可以形成电流驱动IC。
(第十一实施例)
如图31所示，在第十一实施例中，在根据第一至第八实施例中的任一个的参考电流源电路的组件中，电阻串部分和电流设置电阻位于电流驱动IC的外部。一套电阻串部分和电流设置电阻适用于所有的电流驱动IC，并且经由分别响应SA_1～SA_n和SB_1～SB_n的开关SA_1～SA_n和SB_1～SB_n，与所有的电流驱动IC相连。不过，这些开关也可以位于每一个电流驱动IC中。
在第十一实施例中的电流设置操作中，对电流驱动IC IC_1中的电流源部分的每个电流源执行电流设置操作，然后对电流驱动IC IC_2中的电流源部分的每个电流源执行电流设置操作。因此，在预定的周期中，也就是在一帧中按照顺序对所有的电流驱动IC IC_n中的电流源部分的每个电流源执行电流设置操作。电流设置操作与第一至第八实施例中的电流设置操作相同。因此，可以在不降低输出电流精度的情况下对多个电流驱动IC设置电流值。
与第九和第十实施例相比，在第十一实施例中，由于可以共用电阻串部分和电流设置电阻，因此电路规模较小。不过，如图32所示，在电路结构中，电阻串部分和V_I转换部分可以位于电流驱动IC的外部，并且适用于所有的电流驱动IC。
(第十二实施例)
图34示出了第十二实施例中的电路结构。如图33所示，在第十二实施例中，在每一个电流驱动IC中只留下电流源部分。每一个驱动IC的电流源部分，经由开关S0_1～S0_n，S1_1～S1_n，S2_1～S2_n，S3_1～S3_n，S4_1～S4_n和S5_1～S5_n，与用于供应参考电流Ii5～Ii0的布线相连。这些开关可以位于每一个电流驱动IC中。
在第十二实施例中，直接将电流供应到电流源部分。因此，根据第一至第八实施例的任一个的电流源部分一定会改变。电流源部分的改变情况如图34所示。
在如图34所示的电流源部分中，偶数帧电流源块6-2D中的电流拷贝电流源iE的开关SEi_M1位于P型晶体管PTEi的栅极和漏极之间。开关SEi_M2位于P型晶体管PTEi的漏极和电流源部分6D的输入端Iii之间。类似地，奇数帧电流源块6-1D中的电流拷贝电流源iO的开关SOi_M1位于P型晶体管PTOi的栅极和漏极之间，并且开关SOi_M2位于P型晶体管PTOi的漏极和电流源部分6D的输入端Iii之间。通过布局的改变，在电流源部分6D中，电流设置操作得以执行，以便为P型晶体管PTEi或PTOi的栅极设置对应于来自输入端Iii的电流的电压。在电流输出操作中，可以根据设置电压来输出与输出电流基本相同的电流。另外，同样的改变也可以适用于第二至第八实施例的电流源部分。
在第十二实施例的电流设置操作中，在一帧的预定周期中，所有的开关Si_1接通，并且所有的开关Si_2～Si_5断开。在同一时间对电流驱动器IC IC_1中的偶数帧电流源块6-2D的六个电流拷贝电流源5E～0E执行电流设置操作。然后，在一帧的下一个预定周期中，所有的开关Si_2接通，并且所有的开关Si_1和Si_3～Si_5断开。在同一时间对电流驱动器IC IC_2中的偶数帧电流源块6-2D的六个电流拷贝电流源5E～0E执行电流设置操作。对电流驱动器IC IC_n重复该电流设置操作。在这一帧中，奇数帧电流源块6-1将参考电流供应给电流驱动器IC。在下一帧中，每个电流驱动器IC中的奇数帧电流源块6-1执行电流设置操作，并且偶数帧电流源块6-2输出参考电流。
第十二实施例中的电流设置操作与第一至第八实施例中的电流源部分相同。因此，可以在不降低输出电流精度的情况下为多个电流驱动器IC设置电流。另外，在第十二实施例中，每个电流驱动器IC仅由电流源部分组成，并且与第九至第十一实施例相比，电路规模可以很小。
(第十三实施例)
如图35所示，在第十三实施例中，每个电流驱动器IC中只有电流源部分。每个驱动器IC中的电流源部分和用于供应来自IC外部的参考电流Iin的布线，通过开关SA_n～SA_1中的相应开关连接起来。开关SA_1～SA_n可以位于电流驱动器IC的内部。在预定的周期内，对电流驱动器IC IC_1中的电流源部分执行第十三实施例的电流设置操作，然后对电流驱动器IC IC_2中的电流源部分执行电流设置操作。因此，按照顺序对电流驱动器IC IC_n中的电流源部分执行电流设置操作。在这种情况下，由于在第十三实施例中电流源部分使用了参考电流Iin的一种，因此电流源部分的构造如图36所示。
参考图36，第十三实施例的每个电流驱动器IC中的电流源部分是由六个电流镜像电流源5K～0K和输入电流拷贝块组成。电流镜像电流源2-i是由与P型晶体管PTi的栅极和漏极相连的开关Si_M1以及与偏离P型晶体管PTi的漏极和共用节点NSCOM相连的开关Si_M2组成。开关Si_M1和Si_M2通过响应控制信号Si_M1和Si_M2来控制。电流镜像电流源2-i进一步由用于具有偏置晶体管PTi的电流镜的输出P型晶体管PTi’以及用于将电压VDDI和偏置P型晶体管Pti的栅极连接起来的电容Ci组成。偏置P型晶体管PTi和输出P型晶体管Pti’的电流比为a∶b。当输入电流Iin为I5(＝32×I0)，在电流镜像电流源0K中a＝32并且b＝1，在电流镜像电流源1K中a＝16并且b＝1，在电流镜像电流源2K中a＝8并且b＝1，在电流镜像电流源3K中a＝4并且b＝1，在电流镜像电流源4K中a＝2并且b＝1，在电流镜像电流源5K中a＝1并且b＝1。在第十三实施例的电流源部分6E中，电流镜像电流源中的晶体管的特性具有很小的偏移。
输入电流拷贝块是由连接共用节点NSCOM和电压VS的N型晶体管Ncs、连接N型晶体管Ncs的栅极和电压VS的电容Ccs以及连接共用节点NSCOM和N型晶体管Ncs的栅极的开关S_n组成。
第十三实施例的操作如图37A～37I中的时序图所示。在第十三实施例中，在预定周期内，根据控制信号SA_i和S_n，按照顺序将来自IC外部的输入参考电流Iin供应给电流驱动器IC的输入电流拷贝块。因此，通过电容Ccs来设置N型晶体管Ncs的栅极电压，以便参考电流Iin流经N型晶体管Ncs。因此，由于输入电流拷贝块设定为参考电流Iin，之后每个电流镜像电流源iK可以输出电流Ioi。此时，在电流源部分6E中的电流镜像电流源iK中，由于P型晶体管PTi和PTi’具有上述电流驱动能力比，因此根据N型晶体管Ncs所设定的电流Iin，来输出电流比为1∶2∶4∶8∶16∶32的电流Io0～Io5。
(第十四实施例)
在第十四实施例的结构中，上述实施例中显示的电路结构经过改动并且用于电流驱动电路，以根据数字显示数据来输出模拟电流。图38示出了第十四实施例中使用的驱动电路的这一电路结构。在第十四实施例中，第一实施例中的电阻串部分2变为电阻串部分2C，其中增加了开关选择电路22。开关选择电路22根据数字显示数据来控制开关SW1～SW63，以便选择电压VC0～VC63中的一个。与第一实施例相似，基于所选择的电压和电流设置电阻RC来确定输出电流。输出电流的电流范围是从最小电流I0(＝(VC0-VSin)/RC)到最大电流I63(＝(VC63-VSin)/RC)之间。
第十四实施例中的参考电流源电路的操作与第一实施例相同，除了电阻串部分2C中的开关操作是基于数字显示数据来确定的之外。不过，虽然在第一实施例中电流设置操作或电流输出操作的周期为一帧，但是在第十四实施例中电流设置操作或电流输出操作的周期为一个水平周期，如图39A～39J。
第十四实施例具有六个输出Io0～Io5，并且在某一时点可以驱动六个负载。输出的数目可以增加到电流拷贝电流源的数目，在电流拷贝电流源中电流设置操作可以执行一个水平周期。另外，通过精确制造电流设置电阻RC，输出电流的精度可以得到提高。如果在第十四实施例中使用了多个电流源电路，则可以增加输出的数目。
需要指出的是，第十四实施例的思想也适用于第二至第八实施例中的每一个。
另外，第十四实施例的电阻串部分中的R1～R63的电阻值可以相同，或者设定的电阻值可以使输出电流具有图40所示的功能值。在这种情况下，可以应付直线上的有机EL设备的电流亮度特性的偏移。这意味着可以对显示单元执行伽马校正。
需要指出的是，上述实施例中的输出数目和电流源数目仅用于讲述的方便，本发明基本上不受这些方面的限制。
如上所述，根据本发明，即使晶体管的电流特性有所偏移，电流源电路也可以输出多个具有较高精度的输出电流。
另外，根据本发明的电流源电路，在保持多个输出电流的电流比的同时，可以改变电流源电路的元件的值。
另外，根据本发明的电流源电路，即使电源电压和电流负载特性有所偏移，也可以保持输出电流的值。
另外，为多个电流驱动器IC提供了具有较高精度的电流源电路。
另外，在所提供的电流驱动器IC中可以使用伽马校正。

Claims (38)

1.一种电流源电路，包括：
输出电压信号的电压输出部分；
电流源部分，具有至少一个电流源块，它包括多个电流源，每一个电流源输出一输出电流；以及
转换部分，位于所述电压输出部分和所述电流源部分之间，并且根据所述电压信号输出参考电流至所述至少一个电流源块的所述多个电流源，以便来自所述多个电流源中每一个的所述输出电流根据所述参考电流来设置。
2.如权利要求1所述的电流源电路，其中所述输出电流的所述设置可以按照针对所述多个电流源的时序来进行。
3.如权利要求1所述的电流源电路，其中所述电流源部分包括作为第一和第二电流源块的两个所述电流源块。
所述第一电流源块交替地进行电流设置操作，以设置所述输出电流的值，和进行电流输出操作，以输出所述输出电流，并且
当所述第一电流源块执行所述电流输出操作时，所述第二电流源块执行所述电流设置操作，并且当所述第一电流源块执行所述电流设置操作时，所述第二电流源块执行所述电流输出操作。
4.如权利要求1所述的电流源电路，其中所述电压输出部分包括：
在第一电压和第二电压之间进行串联的多个电阻；以及
与所述多个电阻相连，以便将由所述多个电阻所产生的电压和所述第一、第二电压之一作为所述电压信号进行输出的开关组。
5.如权利要求4所述的电流源电路，其中所述输出电流的值根据所述第一电压而得到调整。
6.如权利要求4所述的电流源电路，其中所述电压输出部分进一步包括：
根据显示数据来决定所述电压信号的开关电路。
7.如权利要求6所述的电流源电路，其中所述电流源电路驱动有机EL显示设备，并且
所述显示数据用于在所述有机EL显示设备上进行显示。
8.如权利要求1所述的电流源电路，其中所述多个电流源的每一个包括晶体管，并且
所述转换部分包括：
电流设置电阻；以及
放大器，根据所述每一个电流源中的所述电压信号、所述电流设置电阻和所述晶体管来输出所述参考电流。
9.如权利要求8所述的电流源电路，其中所述转换部分进一步包括：
偏移抵消部分，抵消所述放大器的偏移。
10.如权利要求8所述的电流源电路，其中所述电压输出部分包括：
在第一电压和第二电压之间进行串联的多个电阻；以及
与所述多个电阻相连，以便将由所述多个电阻所产生的电压和所述第一、第二电压之一作为所述电压信号进行输出的开关组，其中
所述放大器为运算放大器，它具有与来自所述电压输出部分的所述电压信号相连的反向输入端，以及与所述电流设置电阻的一端相连的非反向输入端，所述电流设置电阻的另一端与第三电压相连，并且
所述运算放大器输出所述参考电流。
11.如权利要求10所述的电流源电路，其中所述第二电压与所述第三电压相同。
12.如权利要求10所述的电流源电路，其中所述第二电压与所述第三电压不同。
13.如权利要求1所述的电流源电路，其中所述多个电流源的每一个包括：
串联起来的第一和第二晶体管，其中所述第一晶体管的源极与第四电压相连，所述第一晶体管的栅极经由第一开关与所述第一晶体管的漏极相连，并且所述第二晶体管的栅极经由第二开关与所述参考电流相连；
第一保持电容，它连接所述第四电压和所述第一晶体管的所述栅极；以及
第二保持电容，它连接所述第四电压和所述第二晶体管的所述栅极，
所述晶体管的漏极经由第三开关与转换共用节点相连，并且
来自所述第二晶体管漏极的所述输出电流得到输出。
14.如权利要求1～13的任何一个所述的电流源电路，其中所述多个电流源的每一个包括：
晶体管，其源极与第四电压相连；以及
保持电容，它连接所述第四电压和所述晶体管的栅极，所述晶体管经由第一开关与所述参考电流相连，
所述晶体管的漏极经由第二开关与转换共用节点相连，并且
来自所述晶体管的所述漏极的所述输出电流得到输出。
15.如权利要求14所述的电流源电路，其中所述转换部分包括：
电流设置电阻；以及
运算放大器，它具有与来自所述电压输出部分的所述电压信号相连的反向输入端，以及作为所述转换共用节点与所述电流设置电阻的一端相连的非反向输入端，所述运算放大器输出所述参考电流。
16.如权利要求15所述的电流源电路，其中所述电流源电路包括多个电流驱动IC，每一个电流驱动IC不包括所述电流设置电阻，而还包括所述电压输出部分、所述电流源部分和所述转换部分，并且
所述电流设置电阻对于所述多个电流驱动IC来说是共用的。
17.如权利要求15所述的电流源电路，其中所述电流源电路包括多个电流驱动IC，每一个电流驱动IC不包括所述电流设置电阻，而包括所述电流源部分和所述转换部分，并且
所述电压输出部分和所述电流设置电阻对于所述多个电流驱动IC来说是共用的，并且经由两个开关分别与所述多个电流驱动IC的每一个相连。
18.如权利要求15所述的电流源电路，其中所述电流源电路包括多个电流驱动IC，每一个电流驱动IC包括所述电流源部分，并且
一组除了所述电流设置电阻之外的所述电压输出部分和所述转换部分对于所述多个电流驱动IC来说是共用的，并且经由两个开关分别与所述多个电流驱动IC的每一个相连。
19.如权利要求1～13的任何一个所述的电流源电路，其中所述多个电流源的每一个包括：
第一和第二晶体管，其中每一个晶体管的源极与第四电压相连，并且第一和第二晶体管组成了电流镜；以及
保持电容，它连接所述第四电压和所述第一、第二晶体管的栅极，所述保持电容经由第一开关与所述参考电流相连，
所述第一晶体管的漏极经由第二开关与转换共用节点相连，并且
来自所述第二晶体管的所述漏极的所述输出电流得到输出。
20.如权利要求19所述的电流源电路，其中所述转换部分包括：
电流设置电阻；以及
运算放大器，它具有与来自所述电压输出部分的所述电压信号相连的反向输入端，以及与所述电流设置电阻的一端相连的非反向输入端，所述运算放大器输出所述参考电流。
21.如权利要求20所述的电流源电路，其中所述电流源电路包括多个电流驱动IC，每一个电流驱动IC不包括所述电流设置电阻，而包括所述电压输出部分、所述电流源部分和所述转换部分，并且
所述电流设置电阻对于所述多个电流驱动IC来说是共用的。
22.如权利要求20所述的电流源电路，其中所述电流源电路包括多个电流驱动IC，每一个电流驱动IC不包括所述电流设置电阻以外，而包括所述电流源部分和所述转换部分，并且
所述电压输出部分和所述电流设置电阻对于所述多个电流驱动IC来说是共用的，并且经由两个开关分别与所述多个电流驱动IC的每一个相连。
23.如权利要求20所述的电流源电路，其中所述电流源电路包括多个电流驱动IC，每一个电流驱动IC包括所述电流源部分，并且
一组除了所述电流设置电阻之外的所述电压输出部分和所述转换部分对于所述多个电流驱动IC来说是共用的，并且经由两个开关分别与所述多个电流驱动IC的每一个相连。
24.如权利要求1～13的任何一个所述的电流源电路，其中所述多个电流源的每一个包括：
晶体管，其源极与第四电压相连；以及
保持电容，它连接所述第四电压和所述晶体管的栅极，并且经由第一开关与所述晶体管的漏极相连，
所述晶体管的所述漏极经由第二开关与所述参考电流相连，并且来自所述晶体管的所述漏极的所述输出电流得到输出。
25.如权利要求24所述的电流源电路，其中所述电流源电路包括多个电流驱动IC，每一个电流驱动IC包括所述电流源部分，并且
所述参考电流对于所述多个电流驱动IC来说是共用的，并且经由第三开关与所述多个电流驱动IC中的每一个相连。
26.如权利要求1～13的任何一个所述的电流源电路，其中所述多个电流源的每一个包括：
第一和第二晶体管，其中每一个晶体管的源极与第四电压相连，并且第一和第二晶体管组成了电流镜；以及
保持电容，它连接所述第四电压和所述第一、第二晶体管的栅极，该保持电容经由第一开关与所述第一晶体管的漏极相连，
所述第一晶体管的所述漏极经由第二开关与所述参考电流相连，并且来自所述第二晶体管的所述漏极的所述输出电流得到输出。
所述电流源部分进一步包括：
输入电流拷贝器，其对于所述多个电流源来说是共用的，并且其包括：
第三电阻器，其漏极与所述参考电流相连，源极与第五电压相连，并且栅极经由第三开关与所述参考电流相连；以及
第二保持电容，它连接所述第三晶体管的所述源极和栅极。
27.如权利要求26所述的电流源电路，其中所述电流源电路包括多个电流驱动IC，每一个电流驱动IC包括所述电流源部分，并且
所述参考电流对于所述多个电流驱动IC来说是共用的，并且经由第三开关与所述多个电流驱动IC相连。
28.一种输出输出电流的方法，包括：
输出来自电压输出部分的电压信号；
根据所述电压信号和转换部分中的电流设置电阻上的电压降，将来自所述转换部分的参考电流输出至电流源部分；
执行根据所述参考电流将输出电流值设置为所述电流源部分中的多个电流源的每一个的电流设置操作，其中所述电流源部分具有包括所述多个电流源的至少一个电流源块；以及
执行将来自所述多个电流源的每一个的具有所述设置值的所述输出电流进行输出的电流输出操作。
29.如权利要求28所述的方法，其中所述执行电流设置操作包括：
在一段时间内先后对所述多个电流源执行所述电流设置操作，并且
执行电流输出操作包括：
在所述时间段的下一个时间段内先后对所述多个电流源执行所述电流输出操作。
30.如权利要求28所述的方法，其中所述电流源部分包括作为第一和第二电流源块的两个所述电流源块，
所述执行电流设置操作包括：
先后对所述第一和第二电流源块执行所述电流设置操作，并且
所述执行电流输出操作包括：
在对所述第一电流源块执行所述电流设置操作时，对所述第二电流源块执行所述电流输出操作；并且
在对所述第二电流源块执行所述电流设置操作时，对所述第一电流源块执行所述电流输出操作。
31.如权利要求28所述的方法，其中所述输出电压信号包括：
输出由在第一和第二电压之间进行串联的多个电阻所生成的电压之一作为所述电压信号。
32.如权利要求31所述的方法，进一步包括：
调整所述第一电压以调整所述输出电流的值。
33.如权利要求31所述的方法，其中所述输出电压之一包括：
根据显示数据来输出这些电压之一作为所述电压信号。
34.如权利要求31所述的方法，其中所述电流设置电阻的一端与第三电压相连，并且
所述方法进一步包括：
单独调整所述第二电压和所述第三电压。
35.如权利要求28所述的方法，其中所述转换部分包括具有偏移的放大器，并且
所述输出参考电流包括：
抵消所述放大器的偏移。
36.如权利要求29所述的方法，其中所述多个电流源的每一个包括：
晶体管，其源极与第四电压相连；以及
保持电容，它连接所述第四电压和所述晶体管的栅极，其中所述晶体管经由第一开关与所述参考电流相连，
所述晶体管的漏极经由第二开关与所述电流设置电阻相连，并且
来自所述晶体管的所述漏极的所述输出电流经由第三开关得到输出，
所述先后执行电流输出操作包括：
在所述多个电流源中依次接通所述第一和第二开关；并且
在所述多个电流源中依次断开所述第三开关，并且
所述先后执行电流输出操作包括：
在全部的所述多个电流源中断开所述第一和第二开关；并且
在全部的所述多个电流源中接通所述第三开关。
37.如权利要求29所述的方法，其中所述多个电流源的每一个包括：
第一和第二晶体管，其中每一个晶体管的源极与第四电压相连，并且第一和第二晶体管组成了电流镜；以及
保持电容，它连接所述第四电压和所述第一、第二晶体管的栅极，所述保持电容经由第一开关与所述参考电流相连，
所述第一晶体管的漏极经由第二开关与所述电流设置电阻相连，并且
来自所述第二晶体管的所述漏极的所述输出电流得到输出，
所述先后执行所述电流输出操作包括：
在所述多个电流源中依次接通所述第一和第二开关，并且
所述先后执行所述电流输出操作包括：
在全部的所述多个电流源中接通所述第一和第二开关，
所述先后执行所述电流输出操作与所述先后执行所述电流输出操作是同时执行的。
38.如权利要求29所述的方法，其中所述多个电流源的每一个包括：
串联起来的第一和第二晶体管，其中所述第一晶体管的源极与第四电压相连，所述第一晶体管的栅极经由第一开关与所述第一晶体管的漏极相连，并且所述第二晶体管的栅极经由第二开关与所述参考电流相连；
第一保持电容，连接所述第四电压和所述第一晶体管的所述栅极；以及
第二保持电容，连接所述第四电压和所述第二晶体管的所述栅极，
所述晶体管的漏极经由第三开关与所述电流设置电阻相连，并且
来自所述第二晶体管的所述漏极的输出电流经由第四开关得到输出，
所述先后执行所述电流输出操作包括：
在所述多个电流源中依次接通所述第一至第三开关；并且
在所述多个电流源中依次断开所述第四开关，并且
所述先后执行所述电流输出操作包括：
在全部的所述多个电流源中断开所述第一至第三开关；并且
在全部的所述多个电流源中接通所述第四开关。
CNB2004100598596A 2003-06-25 2004-06-25 电流源电路以及输出电流的方法 Expired - Fee Related CN100418124C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP181901/2003 2003-06-25
JP2003181901A JP4662698B2 (ja) 2003-06-25 2003-06-25 電流源回路、並びに電流設定方法

Publications (2)

Publication Number Publication Date
CN1577448A true CN1577448A (zh) 2005-02-09
CN100418124C CN100418124C (zh) 2008-09-10

Family

ID=33535236

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100598596A Expired - Fee Related CN100418124C (zh) 2003-06-25 2004-06-25 电流源电路以及输出电流的方法

Country Status (3)

Country Link
US (2) US7427892B2 (zh)
JP (1) JP4662698B2 (zh)
CN (1) CN100418124C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102681591A (zh) * 2011-01-27 2012-09-19 美士美积体产品公司 电流镜和电流抵消电路
CN102771052A (zh) * 2010-02-24 2012-11-07 德州仪器公司 源极跟随器输入缓冲器
CN103955254A (zh) * 2014-03-18 2014-07-30 尚睿微电子（上海）有限公司 一种产生多个电流基准的电路
CN111736650A (zh) * 2020-07-07 2020-10-02 中国电子科技集团公司第二十四研究所 一种积分器电路

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132874B2 (en) * 2003-04-23 2006-11-07 The Regents Of The University Of Michigan Linearizing apparatus and method
JP4632655B2 (ja) * 2003-11-07 2011-02-16 日本電気株式会社 発光表示装置
US8294648B2 (en) * 2004-10-08 2012-10-23 Samsung Display Co., Ltd. Gray-scale current generating circuit, display device using the same, and display panel and driving method thereof
JP4311340B2 (ja) * 2004-11-10 2009-08-12 ソニー株式会社 定電流駆動装置
JP2006227151A (ja) * 2005-02-16 2006-08-31 Fuji Electric Holdings Co Ltd 有機ｅｌ表示装置および有機ｅｌ表示装置のデータ線駆動回路
JP5052060B2 (ja) * 2006-07-26 2012-10-17 パナソニック株式会社 プラズマディスプレイ装置
US7944280B2 (en) * 2008-05-26 2011-05-17 International Business Machines Corporation Bandgap reference generator utilizing a current trimming circuit
US7893756B2 (en) * 2008-11-14 2011-02-22 Agilent Technologies, Inc. Precision current source
JP2011053957A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
KR101045069B1 (ko) * 2010-03-31 2011-06-29 주식회사 하이닉스반도체 반도체 집적회로
US8169255B2 (en) * 2010-08-31 2012-05-01 National Tsing Hua University Offset cancellation current mirror and operating method thereof
WO2014162952A1 (ja) * 2013-04-02 2014-10-09 株式会社村田製作所 擬似抵抗回路及び電荷検出回路
KR102316476B1 (ko) * 2015-06-16 2021-10-22 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 유기 발광 표시 장치
CN105448270A (zh) * 2016-01-19 2016-03-30 京东方科技集团股份有限公司 一种显示驱动***和显示装置
CN106952617B (zh) * 2017-05-18 2019-01-25 京东方科技集团股份有限公司 像素驱动电路及方法、显示装置
US11119524B1 (en) * 2020-03-11 2021-09-14 Cirrus Logic, Inc. Glitch mitigation in selectable output current mirrors with degeneration resistors
CN114356018A (zh) * 2021-12-31 2022-04-15 京微齐力(北京)科技有限公司 一种可以切换常规模式与低压模式的带隙基准源电路

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4146882A (en) * 1976-08-24 1979-03-27 Intel Corporation Digital-to-analog converter employing two levels of decoding
EP0226721B1 (de) * 1985-09-30 1992-11-25 Siemens Aktiengesellschaft Schaltbare bipolare Stromquelle
JPH0542488Y2 (zh) * 1986-01-28 1993-10-26
US4701694A (en) * 1986-09-08 1987-10-20 Tektronix, Inc. Digitally selectable, multiple current source proportional to a reference current
JPH0810832B2 (ja) * 1987-03-04 1996-01-31 株式会社東芝 デイジタル―アナログ変換器
JPH01277027A (ja) * 1988-04-28 1989-11-07 Toshiba Corp デジタル・アナログ変換回路
US4967140A (en) * 1988-09-12 1990-10-30 U.S. Philips Corporation Current-source arrangement
US4958155A (en) * 1989-01-31 1990-09-18 Zdzislaw Gulczynski Ultra fast digital-to-analog converter with independent bit current source calibration
US4947135A (en) * 1989-07-28 1990-08-07 Motorola, Inc. Single-ended chopper stabilized operational amplifier
US5099192A (en) * 1990-10-12 1992-03-24 Hewlett-Packard Company Light emitting diode array current power supply
JPH05327376A (ja) * 1992-05-20 1993-12-10 Fujitsu Ltd ディジタル制御可変利得回路
US5289112A (en) * 1992-09-21 1994-02-22 Hewlett-Packard Company Light-emitting diode array current power supply including switched cascode transistors
US5396245A (en) * 1993-01-21 1995-03-07 Linear Technology Corporation Digital to analog converter
JPH07121252A (ja) * 1993-10-26 1995-05-12 Rohm Co Ltd 安定化電源回路内蔵ｉｃ
JP3062035B2 (ja) * 1995-03-31 2000-07-10 インターナショナル・ビジネス・マシーンズ・コーポレ−ション Ｄ／ａコンバータ
JPH1173769A (ja) * 1997-08-27 1999-03-16 Mitsubishi Electric Corp 半導体装置
US5877717A (en) * 1997-12-15 1999-03-02 Industrial Technology Research Institute D/A converter with a Gamma correction circuit
GB9812742D0 (en) * 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
JP3315652B2 (ja) * 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP2000148089A (ja) 1998-11-10 2000-05-26 Pioneer Electronic Corp Ｅｌ素子駆動装置
JP4073107B2 (ja) * 1999-03-18 2008-04-09 三洋電機株式会社 アクティブ型ｅｌ表示装置
JP3500322B2 (ja) 1999-04-09 2004-02-23 シャープ株式会社 定電流駆動装置および定電流駆動半導体集積回路
KR100327374B1 (ko) * 2000-03-06 2002-03-06 구자홍 액티브 구동 회로
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
JP2002140041A (ja) * 2000-10-30 2002-05-17 Alps Electric Co Ltd 表示装置の駆動回路
US6323631B1 (en) * 2001-01-18 2001-11-27 Sunplus Technology Co., Ltd. Constant current driver with auto-clamped pre-charge function
JP2002215095A (ja) 2001-01-22 2002-07-31 Pioneer Electronic Corp 発光ディスプレイの画素駆動回路
JP3957150B2 (ja) 2001-02-08 2007-08-15 セイコーインスツル株式会社 Ｌｅｄ駆動回路
JP4016623B2 (ja) * 2001-04-10 2007-12-05 株式会社日立製作所 表示装置及び表示駆動装置
JP2003043994A (ja) * 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP3800050B2 (ja) * 2001-08-09 2006-07-19 日本電気株式会社 表示装置の駆動回路
US6542026B2 (en) * 2001-08-15 2003-04-01 Sun Microsystems, Inc. Apparatus for on-chip reference voltage generator for receivers in high speed single-ended data link
JP5076042B2 (ja) * 2001-08-22 2012-11-21 旭化成エレクトロニクス株式会社 ディスプレイパネル駆動回路
JP5226920B2 (ja) 2001-08-24 2013-07-03 旭化成エレクトロニクス株式会社 ディスプレイパネル駆動回路
JP4197647B2 (ja) * 2001-09-21 2008-12-17 株式会社半導体エネルギー研究所 表示装置及び半導体装置
JP2003122307A (ja) 2001-10-16 2003-04-25 Matsushita Electric Ind Co Ltd 電流駆動型表示パネルの駆動方法、駆動回路及び表示装置
US7742064B2 (en) 2001-10-30 2010-06-22 Semiconductor Energy Laboratory Co., Ltd Signal line driver circuit, light emitting device and driving method thereof
JP3903770B2 (ja) * 2001-11-08 2007-04-11 日本電気株式会社 データ線駆動回路
JP3998465B2 (ja) * 2001-11-30 2007-10-24 富士通株式会社 ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ
JP3887229B2 (ja) * 2001-12-28 2007-02-28 沖電気工業株式会社 電流駆動型表示装置の駆動回路
CN100536347C (zh) * 2002-04-26 2009-09-02 东芝松下显示技术有限公司 电流驱动型显示装置的驱动用半导体电路组及显示装置
US6819165B2 (en) * 2002-05-30 2004-11-16 Analog Devices, Inc. Voltage regulator with dynamically boosted bias current
US7570244B2 (en) * 2002-06-19 2009-08-04 Mitsubishi Denki Kabuhsiki Kaisha Display device
JP3884998B2 (ja) * 2002-06-24 2007-02-21 三菱電機株式会社 電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置
JP4120326B2 (ja) * 2002-09-13 2008-07-16 ソニー株式会社 電流出力型駆動回路およびディスプレイデバイス
JP2004219955A (ja) * 2003-01-17 2004-08-05 Toshiba Matsushita Display Technology Co Ltd 電流駆動装置、電流駆動方法
JP4262997B2 (ja) * 2003-02-14 2009-05-13 三菱電機株式会社 表示装置およびそれにおける表示方法
KR100742063B1 (ko) * 2003-05-26 2007-07-23 가시오게산키 가부시키가이샤 전류생성공급회로 및 표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102771052A (zh) * 2010-02-24 2012-11-07 德州仪器公司 源极跟随器输入缓冲器
CN102771052B (zh) * 2010-02-24 2015-07-08 德州仪器公司 源极跟随器输入缓冲器
CN102681591A (zh) * 2011-01-27 2012-09-19 美士美积体产品公司 电流镜和电流抵消电路
CN103955254A (zh) * 2014-03-18 2014-07-30 尚睿微电子（上海）有限公司 一种产生多个电流基准的电路
CN103955254B (zh) * 2014-03-18 2015-11-11 尚睿微电子（上海）有限公司 一种产生多个电流基准的电路
CN111736650A (zh) * 2020-07-07 2020-10-02 中国电子科技集团公司第二十四研究所 一种积分器电路

Also Published As

Publication number Publication date
US7633335B2 (en) 2009-12-15
CN100418124C (zh) 2008-09-10
US20080238384A1 (en) 2008-10-02
JP2005017653A (ja) 2005-01-20
JP4662698B2 (ja) 2011-03-30
US20040263241A1 (en) 2004-12-30
US7427892B2 (en) 2008-09-23

Similar Documents

Publication Publication Date Title
CN1577448A (zh) 电流源电路以及输出电流的方法
CN1285961C (zh) 驱动电路、光电装置及其驱动方法
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1294442C (zh) 伽马校正电路、液晶驱动电路以及显示装置
CN1232938C (zh) 基准电压发生电路及发生方法、显示驱动电路及显示装置
CN1050679C (zh) 电源装置、液晶显示器件及其供电的方法
CN100350739C (zh) 电路
CN1790900A (zh) 差动放大器和使用它的显示装置的数据驱动器
CN1744188A (zh) 阻抗变换电路、驱动电路及控制方法
CN1467693A (zh) 驱动电路、光电装置及其驱动方法
CN1523547A (zh) 半导体器件和使用了它的显示装置以及电子装置
CN1536549A (zh) 显示装置、源极驱动电路及显示面板
CN1648971A (zh) 显示设备及其驱动电路
CN1731675A (zh) 差动放大器和使用其的显示装置的数据驱动器
CN1573876A (zh) 具有电流驱动型发光元件的显示装置
CN1662948A (zh) 电流驱动装置及其驱动方法以及使用该装置的显示装置
CN1396580A (zh) 驱动电路和液晶显示装置
CN1551088A (zh) 用于驱动电流负载器件的半导体器件及提供的电流负载器件
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1992526A (zh) 电平移动电路以及使用该电平移动电路的驱动电路
CN1670801A (zh) 基准电压生成电路、数据驱动器、显示装置及电子设备
CN1879141A (zh) 像素电路、显示设备和用于驱动像素电路的方法
CN1402211A (zh) 电流负载器件及其驱动方法
CN1677846A (zh) 差动放大器、数字/模拟转换器和显示装置
CN1777849A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Co-patentee after: NEC Corp.

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080910

Termination date: 20140625

EXPY Termination of patent right or utility model