KR101045069B1 - 반도체 집적회로 - Google Patents

반도체 집적회로 Download PDF

Info

Publication number
KR101045069B1
KR101045069B1 KR1020100029580A KR20100029580A KR101045069B1 KR 101045069 B1 KR101045069 B1 KR 101045069B1 KR 1020100029580 A KR1020100029580 A KR 1020100029580A KR 20100029580 A KR20100029580 A KR 20100029580A KR 101045069 B1 KR101045069 B1 KR 101045069B1
Authority
KR
South Korea
Prior art keywords
voltage
ground voltage
internal
ground
pad
Prior art date
Application number
KR1020100029580A
Other languages
English (en)
Inventor
정호돈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100029580A priority Critical patent/KR101045069B1/ko
Priority to US12/832,210 priority patent/US8242835B2/en
Application granted granted Critical
Publication of KR101045069B1 publication Critical patent/KR101045069B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

쓰기 동작 모드에 따라 범용 접지전압(VSS)의 전압 레벨이 변동되더라도 코어전압(VCORE)단의 전압 레벨을 기 설정된 타겟 레벨로 유지하기 위한 반도체 집적회로에 관한 것으로, 범용으로 사용되는 제1 접지전압을 인가받기 위한 제1 접지전압 패드와, 예정된 특정 내부회로에만 사용되는 제2 접지전압을 인가받기 위한 제2 접지전압 패드와, 기준전압과 피드백 전압을 비교하기 위한 비교부와 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부를 포함하는 다수의 내부전압 발생부와, 내부전압단과 제2 접지전압 패드 사이에 접속되어 내부전압단의 전압을 분배하여 다수의 내부전압 발생부에 각각 상기 피드백 전압으로서 공급하기 위한 분배부를 구비하는 반도체 집적회로를 제공한다.

Description

반도체 집적회로{SEMICONDUCTOR INTERGRATED CIRCUIT}
본 발명의 반도체 설계 기술에 관한 것으로, 특히 반도체 집적회로에 관한 것이다.
일반적으로 반도체 집적회로가 고속화, 저전력화, 공정기술 미세화되는 추세에 있으며, 동작 전압(operating voltage) 또한 더욱 낮아지고 있다. 대부분의 반도체 집적회로는 외부로부터 공급되는 전원전압을 사용하여 내부전압을 발생시키기 위한 내부전압 발생기를 장치 내에 구비하여 장치 내부회로의 동작에 필요한 전압을 자체적으로 공급하고 있다. 이러한 내부전압 발생기를 설계함에 있어서 주된 이슈는 원하는 레벨의 내부전압을 일정하게 유지하는 것이다.
가장 대표적인 내부전압은 메모리 셀이 구비된 코어(core) 영역에서 사용되는 코어전압(VCORE)으로, 이하에서는 코어전압(VCORE)을 생성하기 위한 코어전압 발생기와, 코어전압 발생기에서 생성된 코어전압(VCORE)을 소오스 전압으로 이용하는 쓰기(write) 드라이버를 예로 들어 설명한다.
도 1에는 일반적인 반도체 집적회로의 일부 구성이 블록 구성도로 도시되어 있다.
도 1을 참조하면, 부분 뱅크(BK0 내지 BK15)들을 포함하는 뱅크 그룹이 다수 개 구비된다. 뱅크 그룹은 반도체 집적회로 내에 구비된 수천만 이상의 메모리 셀을 효율적으로 제어하고 동작 성능을 향상시키기 위해 도입된 개념으로, 그에 포함된 부분 뱅크(BK0 내지 BK15)들은 메모리 셀들의 집합으로 구성된다. 이러한 뱅크 그룹에는 메모리 셀에 데이터를 저장하기 위한 다수의 쓰기 드라이버(200)를 포함한다.
다수의 뱅크 그룹에 구비된 쓰기 드라이버(200)로 코어전압(VCORE)을 공급하기 위한 코어전압 발생기(100)가 다수 개 구비된다. 여기서, 코어전압 발생기(100)는 부분 뱅크(BK0 내지 BK15) 등에도 코어전압(VCORE)을 공급하지만, 본 발명의 요지를 벗어나지 않도록 하기 위해 쓰기 드라이버(200)에만 공급되는 것으로 설명한다.
코어전압 발생기(100)로 제1 접지전압(VSS)을 공급하기 위한 제1 접지전압 패드(pad1 내지 pad4)가 다수 개 구비되고, 예정된 특정 내부회로에만 사용되는 제2 접지전압(VSSV)을 공급하기 위한 제2 접지전압 패드(pad5)가 구비된다. 제1 접지전압(VSS)은 반도체 집적회로의 전반적인 내부회로에 공급되는 일반적인 접지전압이라 한다면, 제2 접지전압(VSSV)는 제1 접지전압(VSS)과 분리된 별도의 접지전압으로, 'Quiet VSS' 라고도 하며, 기준전원 발생기와 같은 특정 내부회로에만 공급되는 안정된 접지전압을 말한다. 그래서 제1 접지전압(VSS)에는 반도체 집적회로의 동작 - 액티브 동작, 쓰기 동작, 읽기 동작 등 - 에 따라 노이즈 성분이 나타나게 되는 반면, 제2 접지전압(VSSV)에는 노이즈 성분이 나타나지 않는다. 이하에서는 제1 접지전압(VSS)을 범용 접지전압라 칭하고, 제2 접지전압(VSSV)을 기준전원용 접지전압이라 칭한다.
한편, 도 2에는 도 1의 코어전압 발생기(100)와 쓰기 드라이버(200)의 블록 구성도가 도시되어 있다.
도 2를 참조하면, 코어전압 발생기(100)는 기준전압(VREFC)을 기준으로 코어전압(VCORE)을 일정하게 생성 및 유지한다. 그리고 쓰기 드라이버(200)는 쓰기 인에이블 신호(BWEN)에 응답하여 코어전압 발생기(100)에서 생성된 코어전압(VCORE)을 소오스 전압으로 이용한다.
도 3에는 도 2의 코어전압 발생기(100)가 내부 회로도로 도시되어 있다.
도 3을 참조하면, 코어전압 발생기(100)에는 기준전압(VREFC)과 피드백된 하프 코어전압(VHALFCORE)을 비교하기 위한 비교부(110)와, 비교부(110)의 출력신호에 응답하여 코어전압(VCORE)단을 전원전압(VDD)으로 구동하기 위한 구동부(120)와, 코어전압(VCORE)단과 범용 접지전압(VSS)단 사이에 구성되어 코어전압(VCORE)을 예정된 분배비로 분배하고 그 분배전압인 하프 코어전압(VHALFCORE)을 비교부(110)로 피드백하기 위한 분배부(130)가 구비된다.
비교부(110)는 전류 미러형(Current Mirror) 차동증폭기로 구성된다.
구동부(120)는 비교부(110)의 출력신호를 게이트 입력으로 하며 전원전압(VDD)단과 코어전압(VCORE)단 사이에 소오스/드레인이 접속되는 PMOS 트랜지스터로 구성된다.
분배부(130)는 코어전압(VCORE)단과 범용 접지전압(VSS)단 사이에 직렬 연결되어 코어전압(VCORE)의 하프 코어전압(VHALFCORE)을 출력하는 분배용 다이오드(D1, D2)를 구비한다. 여기서, 분배부(130)는 분배소자로 다이오드(D1, D2) 뿐만 아니라, 저항 등을 이용하여 구성할 수도 있다. 이러한 분배소자는 양단의 같은 전압 차를 가지도록 구성되기 때문에, 분배부(130)는 코어전압(VCORE)과 범용 접지전압(VSS)의 중간 전압인 하프 코어전압(VHALFCORE)을 출력하게 된다.
도 4에는 도 2의 쓰기 드라이버(200)가 내부 회로도로 도시되어 있다.
도 4를 참조하면, 쓰기 드라이버(200)에는 글로벌 입출력 라인(GIO, GIOB)에 실린 데이터를 래치하기 위한 래치부(210)와, 래치부(210)에 래치된 데이터를 로컬 입출력 라인(LIO, LIOB)으로 출력하기 위한 출력 구동부(220)가 구비된다.
래치부(210)는 쓰기 인에이블 신호(BWENB)가 활성화되면, 글로벌 입출력 라인(GIO, GIOB)에 실린 데이터 신호에 응답하여 구동제어신호(LAT/LATB, DRV/DRVB)들의 전압 레벨을 결정하여 출력한다.
출력 구동부(220)는 구동제어신호(LAT/LATB, DRV/DRVB)에 응답하여 로컬 입출력 라인(LIO, LIOB)을 각각 코어전압(VCORE)으로 풀업(pull-up) 구동하고 범용 접지전압(VSS)으로 풀다운(pull-down) 구동한다. 그리고 출력 구동부(220)는 프리차지 신호(LIOPCGB)에 응답하여 로컬 입출력 라인(LIO, LIOB)을 하프 코어전압(VBLP)으로 프리차징(precharging)하게 된다. 여기서, 쓰기 인에이블 신호(BWENB)와 프리차지 신호(LIOPCGB)는 유사한 타이밍을 유지하며, 쓰기 인에이블 신호(BWENB)가 활성화될 때 프리차지 신호(LIOPCGB)는 비활성화되고, 쓰기 인에이블 신호(BWENB)가 비활성화될 때 프리차지 신호는 활성화된다.
이하, 상기와 같은 구성을 가지는 반도체 집적회로의 동작을 설명한다.
일단 코어전압 발생기(100)는 외부 전원전압(VDD)을 다운 컨버팅(down converting)하여 코어전압(VCORE)을 일정하게 생성하고, 쓰기 드라이버(200)는 로컬 입출력 라인(LIO, LIOB)을 하프 코어전압(VBLP)으로 프리차징한다. 이는 로컬 입출력 라인(LIO, LIOB)이 활성화되거나 또는 프리차징될 때 코어전압(VCORE) 또는 범용 접지전압(VSS)으로 빠르게 구동시키면서도 전류 소모에 있어서도 유리하게 적용하기 위함이다.
이러한 상태에서 쓰기 인에이블 신호(BWENB)가 활성화되면, 쓰기 드라이버부(200)는 글로벌 입출력 라인(GIO, GIOB)에서 인가된 제1 및 제2 데이터 신호(DT1, DT2)에 응답하여 로컬 입출력 라인(LIO, /LIO)을 풀업/풀다운 구동한다. 이에 따라 해당 메모리 셀에는 데이터가 저장된다.
이때, 쓰기 드라이버(200)의 쓰기 동작이 수행됨에 따라 코어전압(VCORE)의 소모량이 커지면서 코어전압 발생기(100)의 코어전압(VCORE)단의 전압 레벨이 떨어지게 된다. 이에 따라 코어전압 발생기(100)는 코어전압(VCORE)단을 코어전압(VCORE)으로 일정하게 유지하기 위한 동작을 다음과 같이 수행한다. 먼저, 비교부(110)는 분배부(130)로부터 피드백된 하프 코어전압(VHALFCORE)이 기준전압(VREFC)보다 떨어짐을 감지한다. 그리고 구동부(120)는 비교부(110)의 출력신호, 즉 '논리 로우' 레벨의 출력신호에 응답하여 전원전압(VDD)으로 코어전압(VCORE)단을 구동한다. 그러면, 코어전압(VCORE)단의 전압 레벨이 상승하게 되고, 이에 따라 분배부(130)에서 출력되는 하프 코어전압(VHALFCORE) 또한 상승하게 된다. 이후 비교부(110)의 비교결과 하프 코어전압(VHALFCORE)이 기준전압(VREFC)과 동일해지면, 구동부(120)는 비교부(110)의 출력신호에 응답하여 디스에이블된다. 이와 같은 일련의 동작에 따라 코어전압(VCORE)단의 전압 레벨은 일정하게 유지될 수 있게 된다.
그러나, 종래의 반도체 집적회로(100)에는 다음과 같은 문제점이 있다.
쓰기 드라이버(200)가 동작할 때 사용되는 동작전류와 범용 접지전압(VSS)의 전원라인의 자체 저항값으로 인해 범용 접지전압(VSS)의 전압 레벨에 변동이 생기게 된다. 다시 말해, 쓰기 드라이버(200)의 동작전류가 증가할수록 또는 코어전압 발생기(100)와 범용 접지전압(VSS) 패드(pad1 내지 pad4)와의 거리가 멀어질수록 증가하는 저항값에 비례하여 범용 접지전압(VSS)의 전압 레벨이 상승하게 된다. 이러한 경우, 코어전압 발생기(100)의 코어전압(VCORE)단의 전압 레벨도 영향을 받게 된다. 구체적으로 설명하면, 분배부(130)는 코어전압(VCORE)과 범용 접지전압(VSS) 사이에 걸린 전압을 예정된 분배비로 분배하여 하프 코어전압(VHALFCORE)으로서 출력하게 되는데, 이때 범용 접지전압(VSS)의 전압 레벨이 상승하면, 그에 대응하여 분배부(130)에서 출력되는 하프 코어전압(VHALFCORE)의 전압 레벨 역시 상승하게 된다. 그러면, 비교부(110)의 출력신호에도 영향을 미치게 되고, 이에 구동부(120)의 동작에도 영향을 주게 되어, 결국 코어전압(VCORE)단의 전압 레벨은 정상치와 다르게 타겟되게 된다.
도 5a에는 저 주파수(Low Frequency) 환경에서 쓰기 동작시 코어전압(VCORE)과 범용 접지전압(VSS)의 전압 레벨을 보여주는 예시도가 도시되어 있고, 도 5b에는 고 주파수(High Frequency) 환경에서 쓰기 동작시 코어전압(VCORE)과 범용 접지전압(VSS)의 전압 레벨을 보여주는 예시도가 도시되어 있다.
이들 도면에 도시된 바와 같이, 범용 접지전압(VSS)의 전압 레벨이 상승한 만큼 코어전압(VCORE)의 전압 레벨이 낮아짐을 알 수 있다. 즉, 저 주파수 환경에서는 범용 접지전압(VSS)의 전압 레벨이 '0.03V'로 상승하고, 이로 인해 코어전압(VCORE)의 전압 레벨이 '1.27V'로 낮게 타겟된다. 또 고 주파수 환경에서는 범용 접지전압(VSS)의 전압 레벨이 '0.07V'로 상승하고, 이로 인해 코어전압(VCORE)의 전압 레벨이 '1.23V'로 낮게 타겟된다. 이때, 저 주파수 환경에서보다 고 주파수 환경에서 범용 접지전압(VSS)의 전압 레벨이 더 상승하고, 이로 인해 코어전압(VCORE)의 전압 레벨이 더 낮게 타겟됨을 알 수 있다. 이는 고주파수 환경에서와 같이 동작 속도가 빨라지면, 동작 전류는 커지게 되며 이에 따라 범용 접지전압(VSS)의 전압 레벨이 더욱 상승하게 되는 것이다.
상기와 같이 범용 접지전압(VSS)의 전압 레벨이 상승함에 따라 코어전압(VCORE)이 상위 전압(Vih) 레벨 - 반도체 집적회로에서 '논리 하이'로 인식하는 기준 전압 레벨 - 미만으로 타겟되는 경우에는 쓰기 동작시 오동작이 유발되는 문제점이 있다.
본 발명은 범용 접지전압의 전압 레벨이 변동되더라도 코어전압(VCORE)단의 전압 레벨을 기 설정된 타겟 레벨로 유지하기 위한 반도체 집적회로를 제공하는데 그 목적이 있다.
본 발명의 일 측면에 따르면, 본 발명에는 범용으로 사용되는 제1 접지전압을 인가받기 위한 제1 접지전압 패드와, 예정된 특정 내부회로에만 사용되는 제2 접지전압을 인가받기 위한 제2 접지전압 패드와, 제1 접지전압을 이용하여 기준전압과 피드백 전압을 비교하기 위한 비교부 및 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부를 포함하는 다수의 내부전압 발생부와, 내부전압단과 제2 접지전압 패드 사이에 접속되어 내부전압단의 전압을 분배하여 다수의 내부전압 발생부에 각각 피드백 전압으로서 공급하기 위한 분배부가 구비된다.
본 발명의 다른 측면에 따르면, 본 발명에는 범용으로 사용되는 제1 접지전압을 인가받기 위한 제1 접지전압 패드와, 예정된 특정 내부회로에만 사용되는 제2 접지전압을 인가받기 위한 제2 접지전압 패드와, 제1 접지전압을 이용하여 기준전압과 피드백 전압을 비교하기 위한 비교부와, 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부와, 내부전압단과 제1 접지전압 패드 사이에 접속되어 내부전압단의 전압을 분배하여 제1 분배 전압으로서 출력하기 위한 제1 분배부와, 내부전압단과 제2 접지전압 패드 사이에 접속되어 내부전압단의 전압을 분배하여 제2 분배 전압으로서 출력하기 위한 제2 분배부와, 제어신호에 응답하여 제1 분배 전압 또는 제2 분배 전압을 선택적으로 피드백 전압으로서 출력하기 위한 선택부가 구비된다.
본 발명의 또 다른 측면에 따르면, 본 발명은 범용으로 사용되는 제1 접지전압을 인가받기 위한 제1 접지전압 패드와, 예정된 특정 내부회로에만 사용되는 제2 접지전압을 인가받기 위한 제2 접지전압 패드와, 제1 접지전압을 이용하여 기준전압과 피드백 전압을 비교하기 위한 비교부와, 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부와, 내부전압단과 제2 접지전압 패드 사이에 접속되어 내부전압단의 전압을 분배하여 피드백 전압으로서 출력하기 위한 분배부가 구비된다.
본 발명은 쓰기 동작시 범용 접지전압(VSS)의 전압 레벨이 상승함으로 인해 코어전압(VCORE)단의 전압 레벨이 기 설정된 타겟 레벨과 다르게 타켓되는 경우를 방지하는 효과가 있다. 특히, 고 주파수 환경에서 그 효과는 더욱 탁월해지며, 그로 인해 반도체 집적회로의 동작 신뢰도 및 안정성이 향상되고, 더 나아가 동종 제품에서 가격 경쟁력이 향상되는 효과를 기대할 수 있다.
도 1은 종래의 반도체 집적회로의 블록 구성도.
도 2는 도 1의 코어전압 발생기와 쓰기 드라이버의 블록 구성도.
도 3은 도 2의 코어전압 발생기의 내부 회로도.
도 4는 도 2의 쓰기 드라이버의 블록 구성도.
도 5a 및 도 5b는 도 2의 쓰기 드라이버가 인에이블될 때 변동된 접지전압(VSS)과 코어전압(VCORE)을 설명하기 위한 타이밍도.
도 6은 본 발명의 실시예에 의한 반도체 집적회로의 블록 구성도.
도 7은 도 6의 기준전원용 접지전압(VSSV)과 연결된 제2 분배부의 내부 회로도.
도 8은 도 6의 코어전압 발생기의 일예에 의한 내부 회로도.
도 9는 도 6의 코어전압 발생기의 타겟 레벨을 설명하기 위한 타이밍도.
도 10은 도 6의 코어전압 발생기의 다른 예에 의한 내부 회로도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 6에는 본 발명의 실시예에 의한 반도체 집적회로의 일부 구성이 블록 구성도로 도시되어 있다.
도 6을 참조하면, 부분 뱅크(BK0 내지 BK15)들을 포함하는 뱅크 그룹이 다수 개 구비된다. 뱅크 그룹은 반도체 집적회로 내에 구비된 수천만 이상의 메모리 셀을 효율적으로 제어하고 동작 성능을 향상시키기 위해 도입된 개념으로, 그에 포함된 부분 뱅크(BK0 내지 BK15)들은 메모리 셀들의 집합으로 구성된다. 이러한 뱅크 그룹에는 메모리 셀에 데이터를 저장하기 위한 다수의 쓰기 드라이버(200)를 포함한다. 여기서, 쓰기 드라이버(200)는 도 4에서 설명한 종래의 쓰기 드라이버(200)와 동일하므로, 자세한 설명은 생략하도록 한다.
다수의 뱅크 그룹에 구비된 쓰기 드라이버(200)로 코어전압(VCORE)을 공급하기 위한 코어전압 발생기(400)가 다수 개 구비된다. 물론 코어전압 발생기(400)는 부분 뱅크(BK0 내지 BK15) 등에도 코어전압(VCORE)을 공급하지만, 본 발명의 요지를 벗어나지 않도록 설명하기 위해, 이하에서는 쓰기 드라이버(200)에만 공급되는 것으로 설명한다.
코어전압 발생기(400)로 제1 접지전압(VSS)을 공급하기 위한 제1 접지전압 패드(pad1 내지 pad4)가 다수 개 구비되고, 예정된 특정 내부회로에만 사용되는 제2 접지전압(VSSV)을 공급하기 위한 제2 접지전압 패드(pad5)가 구비된다. 제1 접지전압(VSS)은 반도체 집적회로의 전반적인 내부회로에 공급되는 일반적인 접지전압이라 한다면, 제2 접지전압(VSSV)는 제1 접지전압(VSS)과 분리된 별도의 접지전압으로, 'Quiet VSS' 라고도 하며, 기준전원 발생기와 같은 특정 내부회로에만 공급되는 안정된 접지전압을 말한다. 그래서 제1 접지전압(VSS)에는 반도체 집적회로의 동작 - 액티브 동작, 쓰기 동작, 읽기 동작 등 - 에 따라 노이즈 성분이 나타나게 되는 반면, 제2 접지전압(VSSV)에는 노이즈 성분이 나타나지 않는다. 이하에서는 제1 접지전압(VSS)을 범용 접지전압이라 칭하고, 제2 접지전압(VSSV)을 기준전원용 접지전압이라 칭한다.
기준전원용 접지전압(VSSV)를 이용하여 피드백전압(VFEED)으로서 다수의 코어전압 발생기(400)에 공급하기 위한 외부 분배부(300)가 구비된다. 도 7에 도시된 바와 같이, 외부 분배부(300)는 코어전압 발생기(400)의 코어전압(VCORE)단과 기준전원용 접지전압(VSSV) 패드(pad5) 사이에 접속되어 코어전압(VCORE)단의 전압을 분배하여 다수의 코어전압 발생기(400)에 각각 피드백 전압(VFEED)으로서 공급한다. 이때 외부 분배부(300)와 코어전압(VCORE)단 및 기준전원용 접지전압(VSSV) 패드(pad5)와는 전원라인으로 연결되고, 외부 분배부(300)와 다수의 코어전압 발생기(400)와는 신호라인으로 연결된다. 신호라인은 전원라인에 비해 면적 측면과 저항 측면에서 유리하기 때문에, 외부 분배부(300)는 전원라인보다 상대적으로 신호라인을 더 많이 사용하도록 배치된다. 즉, 외부 분배부(300)는 기준전원용 접지전압(VSSV) 패드(pad5)에 근접하게 배치하는 것이 면적 측면에서나 저항 측면에서 효율적이다. 한편, 외부 분배부(300)는 코어전압(VCORE)단과 기준전원용 접지전압(VSSV) 사이에 제1 및 제2 다이오드(D3, D4)가 구성되어 있는 것으로 도시하고 있지만, 이에 한정되는 것은 아니고, 저항 등 저항값을 조절할 수 있는 분배소자라면 상관없이 구성할 수 있다.
한편, 도 8에는 도 6의 코어전압 발생기(400)의 내부 회로도가 도시되어 있다.
도 8을 참조하면, 코어전압 발생기(400)에는 분배전압(VHALFCORE) 또는 피드백 전압(VFEED) 중 어느 하나와 기준전압(VREFC)을 비교하기 위한 비교부(410)와, 비교부(410)의 출력신호에 응답하여 코어전압(VCORE)단을 풀업 구동하기 위한 풀업 구동부(420)와, 코어전압(VCORE)단과 접지전압(VSS)단 사이에 접속되어 코어전압(VCORE)단의 전압을 분배한 분배전압(VHALFCORE)과 외부 분배부(300)에서 인가되는 피드백 전압(VFEED)을 동작 제어 신호(WT_EN)에 응답하여 선택적으로 출력하는 피드백부(430)가 구비된다. 동작 제어 신호(WT_EN)는 도 2의 쓰기 인에이블 신호(BWENB)에서 파생된 신호로, 쓰기 인에이블 신호(BWENB)와 유사한 타이밍을 가지며 서로 반전된 신호이다.
비교부(410)는 전류 미러형(Current Mirror) 차동증폭기로 구성된다.
풀업 구동부(420)는 비교부(410)의 출력신호를 게이트 입력으로 하며 전원전압(VDD)단과 코어전압(VCORE)단 사이에 소오스/드레인이 접속되는 PMOS 트랜지스터로 구성된다.
피드백부(430)에는 코어전압(VCORE)단과 접지전압(VSS)단 사이에 걸린 전압을 예정된 제1 분배비로 분배하여 분배전압(VHALFCORE)을 생성하기 위한 내부 분배부(432)와, 내부 분배부(432)에서 인가되는 분배전압(VHALFCORE)과 외부 분배부(300)에서 인가되는 피드백전압(VFEED) 중 어느 하나를 동작 제어 신호(WEN)에 응답하여 선택적으로 비교부(410)로 인가하는 스위칭부(434)가 구비된다. 코어전압 발생기(400)용 분배부(432)는 코어전압(VCORE)단과 접지전압(VSS)단 사이에 직렬 연결되어 코어전압(VCORE)의 하프 코어전압으로서 분배전압(VHALFCORE)을 출력하는 제1 및 제2 다이오드(D5, D6)를 구비한다. 여기서 코어전압 발생기(400)용 분배부(432)는 다이오드(D5, D6) 뿐만 아니라 저항 등의 분배소자를 이용하여 구성할 수도 있으며, 이러한 분배소자들을 외부 분배부(300)의 분배비와 동일한 분배비를 가지도록 구성된다.
스위칭부(434)에는 동작 제어 신호(WT_EN)에 응답하여 피드백 전압(VFEED)을 비교부(410)로 인가하는 제1 트랜스미션 게이트(TG1)와, 동작 제어 신호(WT_EN)에 응답하여 분배전압(VHALFCORE)을 비교부(410)로 인가하기 위한 제2 트랜스미션 게이트(TG2)가 구비된다. 이러한 스위칭부는 동작 제어 신호(WT_EN)가 인버터(INV1)를 매개하여 제1 트랜스미션 게이트(TG1)의 반전제어단자 및 제2 트랜스미션 게이트(TG2)의 비반전제어단자에 인가되게 접속됨과 아울러 동작 제어 신호(WT_EN)가 제1 트랜스미션 게이트(TG1)의 비반전제어단자 및 제2 트랜스미션 게이트(TG2)의 반전제어단자에 인가되게 접속된다.
이하, 상기와 같은 구성을 가지는 본 발명에 의한 반도체 집적회로의 동작을 설명한다.
본 발명의 실시예에서는 노말 모드와 동작 모드로 구분하여 설명하기로 하고, 동작 모드는 쓰기 동작 모드를 예로 들어 설명하기로 한다.
먼저, 노말 모드를 설명한다.
노말 모드에서는 동작 제어 신호(WT_EN)가 비활성화된 상태로 피드백부(430)에 인가된다.
그러면, 피드백부(430)는 코어전압(VCORE)단과 범용 접지전압(VSS) 사이에 걸린 전압의 절반에 해당하는 하프 코어전압(VHALFCORE)을 분배전압으로서 비교부(410)에 인가한다. 다시 구체적으로 설명하면, 비활성화된 동작 제어 신호(WT_EN)에 응답하여 스위칭부(434)의 제2 트랜스미션 게이트(TG2)가 턴 온 - 제1 트랜스미션 게이트(TG1)은 턴 오프 - 되어 내부 분배부(432)에서 출력되는 분배전압(VHALFCORE)이 비교부(410)로 인가된다.
비교부(410)는 피드백부(430)에서 인가된 분배전압(VHALFCORE)과 기준전압(VREFC)을 지속적으로 비교하고, 이때 비교부(410)의 비교 결과 분배전압(VHALFCORE)이 기준전압(VREFC)보다 낮으면, 풀업 구동부(420)는 인에이블되어 코어전압(VCORE)단을 전원전압(VDD)으로 구동하게 된다.
이러한 경우, 코어전압(VCORE)단의 전압 레벨이 상승하게 되고, 이에 따라 피드백부(430)에서 인가되는 분배전압(VHALFCORE)의 전압 레벨도 상승하게 된다. 이후 분배전압(VHALFCORE)의 전압 레벨이 기준전압(VREFC)의 전압 레벨에 도달하면, 비교부(410)는 이를 감지하고 풀업 구동부(420)를 디스에이블 시킨다. 따라서, 코어전압(VCORE)단은 기 설정된 전압 레벨을 유지하게 된다.
다음, 쓰기 동작 모드를 설명한다. 이때, 도 4를 함께 참조하여 설명한다.
쓰기 인에이블 신호(BWENB)가 활성화되면, 래치부(210)는 글로벌 입출력 라인(GIO, GIOB)에 실린 데이터 신호에 응답하여 구동제어신호(LAT/LATB, DRV/DRVB)들의 전압 레벨을 결정하여 출력한다. 그러면, 출력 구동부(220)는 구동제어신호(LAT/LATB, DRV/DRVB)에 응답하여 로컬 입출력 라인(LIO, LIOB)을 각각 코어전압(VCORE)으로 풀업(pull-up) 구동하고 범용 접지전압(VSS)으로 풀다운(pull-down) 구동한다.
쓰기 드라이버(200)가 인에이블됨에 따라 코어전압 발생기(400)에서 생성된 코어전압(VCORE)이 소싱되면서, 코어전압(VCORE)단의 전압 레벨이 떨어지게 된다. 이에 따라 코어전압 발생기(400)는 코어전압(VCORE)단을 기 설정된 전압 레벨로 유지하기 위해 다음과 같은 동작을 수행한다.
먼저, 활성화된 동작 제어 신호(WT_EN)가 피드백부(430)에 인가된다.
그러면, 피드백부(430)는 코어전압(VCORE)단과 기준전원용 접지전압(VSSV) 사이에 걸린 전압의 절반에 해당하는 하프 코어전압을 피드백전압(VFEED)으로서 비교부(410)에 인가한다. 다시 구체적으로 설명하면, 활성화된 동작 제어 신호(WT_EN)에 응답하여 스위칭부(434)의 제1 트랜스미션 게이트(TG1)가 턴 온 - 제2 트랜스미션 게이트(TG2)은 턴 오프 - 되어 외부 분배부(300)에서 출력되는 피드백전압(VFEED)이 비교부(410)로 인가된다. 상기와 같이 쓰기 드라이버(200)가 인에이블되면, 쓰기 드라이버(200)에서 많은 동작 전류가 소모됨에 따라 쓰기 드라이버(200)가 이용하는 범용 접지전압(VSS)은 소정의 전압 레벨(사용전류×전원라인의 저항)만큼 상승하게 된다. 특히, 범용 접지전압(VSS)의 전압 레벨은 동작 전류 소모가 더 큰 고주파수 환경에서 더 크게 상승하게 된다(도 5a 및 도 5b 참조). 이에 따라 쓰기 드라이버(200)가 인에이블될 때에는 안정된 접지전압인 기준전원용 접지전압(VSSV)을 이용하는 외부 분배부(300)의 피드백 전압(VFEED)을 비교부(410)로 인가하는 것이다.
비교부(410)는 피드백부(430)에서 인가된 피드백전압(VFEED)과 기준전압(VREFC)을 지속적으로 비교하고, 이때 비교부(410)의 비교 결과 피드백전압(VFEED)이 기준전압(VREFC)보다 낮으면, 풀업 구동부(420)는 인에이블되어 코어전압(VCORE)단을 전원전압(VDD)으로 구동하게 된다.
이러한 경우, 코어전압(VCORE)단의 전압 레벨이 상승하게 되고, 이에 따라 피드백부(430)에서 인가되는 피드백전압(VFEED)의 전압 레벨도 상승하게 된다. 이후 피드백전압(VFEED)의 전압 레벨이 기준전압(VREFC)의 전압 레벨에 도달하면, 비교부(410)는 이를 감지하고 풀업 구동부(420)를 디스에이블 시킨다.
이와 같은 일련의 동작 과정에 따라 코어전압(VCORE)단의 전압 레벨은 일정하게 유지될 수 있게 된다. 도 9에 도시된 바와 같이, 실제적으로 범용 접지전압(VSS)은 쓰기 드라이버(200)가 인에이블됨에 따라 그 전압 레벨이 '0.07V'로 상승하지만, 기준전원용 접지전압(VSSV)은 쓰기 드라이버(200)가 인에이블되어도 그 전압 레벨이 '0V'로 일정하게 유지된다. 따라서 쓰기 드라이버(220)가 인에이블될 때는 기준전원용 접지전압(VSSV)을 이용하는 외부 분배부(300)의 피드백전압(VSSV)을 반영함으로써, 코어전압(VCORE)단의 전압 레벨은 '1.27V'에 타겟되게 된다.
이와 같은 본 발명의 실시예에 따르면, 쓰기 동작 모드에서도 코어전압(VCORE)단이 기 설정된 전압 레벨에 타겟되어 쓰기 동작이 항상 정상적으로 수행되는 이점이 있다. 아울러, 본 발명은 내부 분배부(432)의 분배전압(VHALFCORE)과 외부 분배부(300)의 피드백전압(VFEED)을 모드에 따라 선택적으로 이용되도록 함으로써, 응답 속도가 빠른 내부 분배부(432)의 분배전압(VHALFCORE)을 이용하는 노말 모드에서는 응답 속도가 줄어들지 않는 이점이 있다.
한편, 본 발명의 일예에 의한 코어전압 발생기는 도 4와 같이 구성할 수도 있지만, 도 10과 같이 구성할 수도 있다. 즉, 노말 모드와 쓰기 동작 모드에 상관없이 무조건 외부 분배부(300)의 피드백전압(VFEED)을 감지하여 코어전압(VCORE)단을 기 설정된 타겟 레벨로 유지하는 코어전압 발생기(400')가 구비된다. 코어전압 발생기(400')의 비교부(410') 및 구동부(420')는 도 4의 비교부(410) 및 구동부(420)와 동일하므로, 자세한 설명은 생략하기로 한다.
이와 같은 본 발명의 다른 실시예에 따르면, 다수의 코어전압 발생기 각각에 구비되던 내부 분배부를 제거하고 하나의 외부 분배부만을 구비하면 되므로, 면적을 최소화할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 본 발명의 실시예에 도시된 내부전압 발생기는 쓰기 드라이버에 공급되는 전압을 생성하는 것으로 설명하였으나, 이에 한정되는 것은 아니고, 지연 동기 루프(Delay Locked Loop:DLL), 위상 동기 루프(Phase Locked Loop:PLL) 등과 같이 동작전류가 많이 소모되는 주변회로에도 본 발명이 적용될 수 있다.
또한, 본 발명은 반도체 집적회로에 외부 분배부를 구성하지 않고, 코어전압 발생기 - 종래와 같이 비교부, 구동부, 내부 분배부로 구성된 코어전압 발생기 - 에 범용 접지전압(VSS) 패드와 기준전원용 접지전압(VSSV) 패드가 모드에 따라 선택적으로 연결될 수 있도록 구성할 수도 있다.
BK0 내지 BK15 : 부분 뱅크 pad1 내지 pad4 : 범용 접지전압(VSS)
pad5 : 기준전원용 접지전압(VSSV) 200 : 쓰기 드라이버
300 : 외부 분배부 400 : 코어전압 발생기
410 : 비교부 420 : 풀업 구동부
430 : 피드백부 432 : 내부 분배부
434 : 스위칭부

Claims (11)

  1. 범용으로 사용되는 제1 접지전압을 인가받기 위한 제1 접지전압 패드;
    예정된 특정 내부회로에만 사용되는 제2 접지전압을 인가받기 위한 제2 접지전압 패드;
    상기 제1 접지전압을 이용하여 기준전압과 피드백 전압을 비교하기 위한 비교부와 상기 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부를 포함하는 다수의 내부전압 발생부;
    상기 내부전압단과 상기 제2 접지전압 패드 사이에 접속되어 상기 내부전압단의 전압을 분배하여 상기 다수의 내부전압 발생부에 각각 상기 피드백 전압으로서 공급하기 위한 분배부
    를 구비하는 반도체 집적회로.
  2. 제1항에 있어서,
    상기 분배부와 상기 제2 접지전압 패드는 전원라인으로 연결되고, 상기 분배부와 상기 다수의 내부전압 발생부는 신호라인으로 연결되는 반도체 집적회로.
  3. 제2항에 있어서,
    상기 분배부는 상기 내부전압 발생부보다 제2 접지전압 패드에 근접하게 배치되는 반도체 집적회로.
  4. 범용으로 사용되는 제1 접지전압을 인가받기 위한 제1 접지전압 패드
    예정된 특정 내부회로에만 사용되는 제2 접지전압을 인가받기 위한 제2 접지전압 패드;
    상기 제1 접지전압을 이용하여 기준전압과 피드백 전압을 비교하기 위한 비교부;
    상기 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부;
    상기 내부전압단과 상기 제1 접지전압 패드 사이에 접속되어 상기 내부전압단의 전압을 분배하여 제1 분배 전압으로서 출력하기 위한 제1 분배부;
    상기 내부전압단과 상기 제2 접지전압 패드 사이에 접속되어 상기 내부전압단의 전압을 분배하여 제2 분배 전압으로서 출력하기 위한 제2 분배부; 및
    제어신호에 응답하여 상기 제1 분배 전압 또는 상기 제2 분배 전압을 선택적으로 상기 피드백 전압으로서 출력하기 위한 선택부
    를 구비하는 반도체 집적회로.

  5. 제4항에 있어서,
    상기 제1 분배부와 제2 분배부는 동일한 분배비로 상기 내부전압단의 전압을 분배하는 반도체 집적회로.
  6. 제4항에 있어서,
    상기 제2 분배부와 상기 제2 접지전압 패드는 전원라인으로 연결되고, 상기 제2 분배부와 상기 선택부는 신호라인으로 연결되는 반도체 집적회로.
  7. 제6항에 있어서,
    상기 제2 분배부는 상기 선택부보다 제2 접지전압 패드에 근접하게 배치되는 반도체 집적회로.
  8. 제4항에 있어서,
    상기 제어신호는 쓰기 인에이블 신호를 포함하는 반도체 집적회로.
  9. 범용으로 사용되는 제1 접지전압을 인가받기 위한 제1 접지전압 패드;
    예정된 특정 내부회로에만 사용되는 제2 접지전압을 인가받기 위한 제2 접지전압 패드;
    상기 제1 접지전압을 이용하여 기준전압과 피드백 전압을 비교하기 위한 비교부;
    상기 비교부의 출력신호에 응답하여 내부전압단을 구동하기 위한 구동부;
    상기 내부전압단과 상기 제2 접지전압 패드 사이에 접속되고, 상기 내부전압단의 전압을 분배하여 상기 피드백 전압으로서 출력하기 위한 분배부
    를 구비하는 반도체 집적회로.
  10. 제9항에 있어서,
    상기 분배부와 상기 제2 접지전압 패드는 전원라인으로 연결되고, 상기 분배부와 상기 비교부는 신호라인으로 연결되는 반도체 집적회로.
  11. 제10항에 있어서,
    상기 분배부는 상기 비교부보다 제2 접지전압 패드에 근접하게 배치되는 반도체 집적회로.
KR1020100029580A 2010-03-31 2010-03-31 반도체 집적회로 KR101045069B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100029580A KR101045069B1 (ko) 2010-03-31 2010-03-31 반도체 집적회로
US12/832,210 US8242835B2 (en) 2010-03-31 2010-07-08 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100029580A KR101045069B1 (ko) 2010-03-31 2010-03-31 반도체 집적회로

Publications (1)

Publication Number Publication Date
KR101045069B1 true KR101045069B1 (ko) 2011-06-29

Family

ID=44406231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100029580A KR101045069B1 (ko) 2010-03-31 2010-03-31 반도체 집적회로

Country Status (2)

Country Link
US (1) US8242835B2 (ko)
KR (1) KR101045069B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160138618A (ko) * 2015-05-26 2016-12-06 에스케이하이닉스 주식회사 내부전압 발생 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070030474A (ko) * 2005-09-13 2007-03-16 주식회사 하이닉스반도체 반도체 집적회로의 내부전압 발생장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002008374A (ja) * 2000-06-22 2002-01-11 Mitsubishi Electric Corp 電圧降圧回路
US6249177B1 (en) * 2000-09-28 2001-06-19 Cypress Semiconductor Corp. Method, circuit and/or architecture for reducing gate oxide stress in low-voltage regulated devices
JP3494635B2 (ja) * 2001-09-19 2004-02-09 沖電気工業株式会社 内部降圧電源回路
JP4025167B2 (ja) * 2002-10-17 2007-12-19 株式会社東芝 抵抗素子を有する半導体装置
DE10259055B4 (de) * 2002-12-17 2006-11-16 Infineon Technologies Ag Spannungsgeneratoranordnung
US7166934B2 (en) * 2003-05-20 2007-01-23 Nvidia Corporation Package-based voltage control
JP4662698B2 (ja) * 2003-06-25 2011-03-30 ルネサスエレクトロニクス株式会社 電流源回路、並びに電流設定方法
KR100545711B1 (ko) * 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로
KR20050041592A (ko) * 2003-10-31 2005-05-04 주식회사 하이닉스반도체 온도 보상이 가능한 내부전압 발생장치
KR100776751B1 (ko) * 2006-06-09 2007-11-19 주식회사 하이닉스반도체 전압 공급 장치 및 방법
US7808856B2 (en) * 2007-06-20 2010-10-05 International Business Machines Corporation Method to reduce leakage of a SRAM-array
US7646234B2 (en) * 2007-09-20 2010-01-12 Qimonda Ag Integrated circuit and method of generating a bias signal for a data signal receiver
US7884594B2 (en) * 2008-07-31 2011-02-08 International Business Machines Corporation Method and apparatus for distribution of a voltage reference in integrated circuits
JP5643749B2 (ja) * 2009-04-01 2014-12-17 ローム株式会社 液晶駆動装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070030474A (ko) * 2005-09-13 2007-03-16 주식회사 하이닉스반도체 반도체 집적회로의 내부전압 발생장치

Also Published As

Publication number Publication date
US8242835B2 (en) 2012-08-14
US20110241768A1 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
US10553272B2 (en) Method of operating a semiconductor device having CAL latency function
US20070069805A1 (en) Internal voltage generating circuit
US10516384B2 (en) Circuit for generating voltage
KR20080044401A (ko) 반도체 장치
KR100798797B1 (ko) 내부전압 발생장치를 구비하는 반도체메모리소자 및 그의구동방법
KR101094401B1 (ko) 반도체 집적회로의 내부전압 발생기
US8248882B2 (en) Power-up signal generator for use in semiconductor device
KR20130072085A (ko) 반도체 집적회로의 기준전압 발생회로
KR101045069B1 (ko) 반도체 집적회로
US8749299B2 (en) Semiconductor device generating varied internal voltages
US20160049180A1 (en) Semiconductor device including input/output circuit
US20110158019A1 (en) Semiconductor memory device and operation method thereof
US20090066310A1 (en) Internal voltage generation circuit with controlled enable pulse width
KR20120075985A (ko) 내부전압생성회로 및 반도체메모리장치
KR100925391B1 (ko) 반도체 메모리 장치의 디스차지 회로
KR20100054484A (ko) 고전압 발생기
US8253480B2 (en) Internal voltage control circuit
KR20080001280A (ko) 내부전압 생성기
KR100642398B1 (ko) 센스엠프 제어장치
KR100826974B1 (ko) 내부 전압 발생 회로
KR20080043063A (ko) 코아전압 방전장치
KR20160138618A (ko) 내부전압 발생 장치
KR20100050915A (ko) 반도체 메모리 소자와 그의 동작 방법
KR20030034457A (ko) 전류 센스 앰프 회로
KR20090003662A (ko) 반도체 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 4

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 9