JP2004219955A - 電流駆動装置、電流駆動方法 - Google Patents
電流駆動装置、電流駆動方法 Download PDFInfo
- Publication number
- JP2004219955A JP2004219955A JP2003010267A JP2003010267A JP2004219955A JP 2004219955 A JP2004219955 A JP 2004219955A JP 2003010267 A JP2003010267 A JP 2003010267A JP 2003010267 A JP2003010267 A JP 2003010267A JP 2004219955 A JP2004219955 A JP 2004219955A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- current value
- output
- value holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】基準電流源の電流値により出力電流が決められる駆動装置において基準電流源に入力される電流値のばらつきのよる駆動装置ごとのばらつきを低減する。
【解決手段】同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力する電流プログラム部15a〜15fと、所定の期間毎に、電流プログラム部15a〜15fのそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をN系統の外部のいずれかへ出力させるかの制御を行う制御手段100,シフトレジスタ13a、13b、セレクタ18a〜18cとを備えた。
【選択図】 図1
【解決手段】同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力する電流プログラム部15a〜15fと、所定の期間毎に、電流プログラム部15a〜15fのそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をN系統の外部のいずれかへ出力させるかの制御を行う制御手段100,シフトレジスタ13a、13b、セレクタ18a〜18cとを備えた。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に用いる電流出力を行う電流駆動装置、電流駆動方法等に関する。
【0002】
【従来の技術】
有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置への利用が期待されている。
【0003】
有機発光素子においては、素子の発光強度と素子に印加される電界は比例関係とならず、素子の発光強度と素子を流れる電流密度が比例関係にある。そこで、素子の膜厚のばらつき及び入力信号値のばらつきに対する発光強度のばらつきは電流制御により階調表示を行うことで小さくできる。
【0004】
従って、有機発光素子など電流制御型デバイスを画像表示用ディスプレイとした場合、ソースドライバは、階調に応じて異なる電流値の電流を出力する電流出力型のドライバであることが望ましい。
【0005】
電流出力型ドライバにおいては、任意の階調における様々な電流値を設定するための基準となる、一意な電流値の基準信号が入力される。
【0006】
基準信号の入力方式としては、基準電圧入力と基準電流入力の2通りがあり、それぞれの方式に応じたソースドライバの構成を図18(a)、図18(b)に模式的に示す。
【0007】
基準信号が電圧で供給される場合、図18(a)に示すように、基準電圧線22から入力された基準信号電圧は、ソースドライバ14a〜14cの電流電圧変換部21a〜21cにおいて電流値に変換される。変換された電流値は、カレントミラーなどにより、出力部190のような各出力に電流として分配される。必要とする画像の階調に応じて電流値を変化させることで、図示しないソース信号線に電流が供給される。
【0008】
基準信号が電流で供給される場合は、図18(b)に示すように、基準電流線23から各ソースドライバ14a〜14cに入力された基準信号電流は、電流分配部24a〜24cを介してカレントミラーなどにより、出力部191のような各出力に分配される。必要とする画像の階調に応じて電流値を変化させることで、図示しないソース信号線に電流が供給される(例えば、特許文献1を参照)。
【0009】
図19に、上述したソースドライバの出力部190または191の詳細な構成を示す。
【0010】
図19においては、出力部190または191は、デジタルアナログ変換部66として示される。階調表示用電流源63のゲート電極は、分配用ミラートランジスタ62とカレントミラー回路を形成する。図18(a)の電流電圧変換部21a〜21cもしくは図18(b)の電流分配部24a〜24cから入力される基準電流61に対し、トランジスタ62と階調表示用電流源63のチャネルサイズで決定されるミラー比に応じた電流が、階調表示用電流源63に流れる。この電流値が画像の階調を表現する電流値となる。従って、ソース信号線に接続された電流出力64につながる階調表示用電流源の個数を変化させることにより表示階調を変えることができる。
【0011】
デジタルアナログ変換部66は階調表示用電流源の個数を変化させる手段であって、入力データ65によって、電流出力64とつながる階調表示用電流源63から出力される電流値を制御する。
【0012】
ソース信号線の出力ごとにデジタルアナログ変換部66を設け、階調表示用電流源63のゲート電圧をすべて共通にすることで、基準電流61に対し、すべての電流出力64で同一階調時に同一電流値を出力することができる。
【0013】
【特許文献1】
特開2002−287664号公報
【0014】
【発明が解決しようとする課題】
有機発光素子を用いたディスプレイにおいては、大型化、高精細化にともなって、ソース信号線の出力数が増加する。つまり、図20のパネル51に示すように、大きな表示領域53に対応して、一個のゲートドライバ54に対して、電流出力型ソースドライバを、ゲート信号線(図示せず)と平行に複数個ならべて、表示を行う必要がでてくる。なお、図20には例として、図18(a)(b)と同様、3つの電流出力型ソースドライバ14a〜14cを示した。
【0015】
全画面に同一階調の画像を表示しようとする時、各ソースドライバ14aから14cが出力する電流値は、すべて等しくなければならない。そのためには各信号線に電流を分配する前の電流値が、各ソースドライバ14aから14cまでで等しくなければならない。
【0016】
図18(a)に示す電圧を基準信号とした場合では、電流電圧変換部21の変換特性がソースドライバごとに揃わなければならない。電流電圧変換部21の具体的な構成としては、一般にトランジスタが用いられる。トランジスタのゲート電極に電圧を入力し、ドレイン電流を出力として、電流−電圧変換を行う。
【0017】
しかしながらトランジスタのしきい値電圧や移動度には、ばらつきがあるため、同一電圧を入力しても、どのトランジスタからも同一電流が出力されるとは限らない。従って電流電圧変換部21a〜21bの出力電流は互いに異なり、その結果出力電流値は、ソースドライバ14a〜14cごとに異なる。
【0018】
トランジスタの特性のうち、しきい値電圧を補償することは可能であるが、移動度のばらつきを補償することができないため、ソースドライバごとに電流値が異なることは避けられない。ひいては表示領域54には、ソースドライバに対応したブロックむらが発生する懸念がある。
【0019】
一方、図18(b)に示す、基準信号として電流を入力する方法では、入力された基準電流は、あるソースドライバ内に導入されるとともに他のソースドライバへも分流される。この分流にはカレントミラー等を用いるため、基準電流は多段階に渡って受け渡しされることになる。特にたくさんのソースドライバが接続された場合、最終段においてはカレントミラーを行う回数が多くなるため、基準電流23が直接入力されたソースドライバと、基準電流から最も遠い位置に配置された最終段のソースドライバでは電流値のミラー比ずれによる電流ばらつきの度合いが大きくなる。
【0020】
1回のカレントミラーによるばらつきがY%であるとすると、N個接続されたソースドライバのうち、最終段のものに供給される基準電流の値のずれは(N1/2)×Y%のばらつきとなる。したがって、ソースドライバの数が増えるにつれ、個々のソースドライバごとの出力電流ずれは大きくなる。
【0021】
また、電流分配部24a〜24cをソースドライバ14a〜14c外部に形成する方法もある。電流分配用のICを設けるか、もしくはディスプレイアレー基板上に設ける方法である。電流分配用ICを新たに設けると、部品点数が増加し、コストがかかる。また分配数に対して汎用性がないという問題がある。一方アレー基板上に回路を設けるとなると、トランジスタは低温ポリシリコンもしくはアモルファスシリコンで形成されることになる。低温ポリシリコンではミラートランジスタを近接配置したとしても、しきい値及び移動度のばらつきがトランジスタごとにランダムにずれ、その制御ができないため、ドライバソースドライバ14内に形成した場合に比べ、分配される電流値のばらつきが大きくなるという問題がある。アモルファスシリコンではしきい値が時間とともにずれるなど信頼性に課題がある。
【0022】
したがって、図18(b)および図20に示す例では、ソースドライバ14cに入力される基準電流が、基準電流線23からの基準信号から大きくずれる可能性が高く、図18(a)の場合と同様、ソースドライバに対応したブロックむらが発生する懸念がある。
【0023】
本発明は、上記の課題を解決するためになされたものであり、チップごとの複数のソースドライバに対し、基準信号として、同一電流値の信号を供給できるような電流駆動回路、電流駆動方法およびそれらを用いた有機EL表示装置等を提供することを目的とする。
【0024】
【課題を解決するための手段】
上記の目的を達成するために、第1の本発明は、同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するN+α(Nは1以上の整数、αは1以上の整数)個の電流値保持手段(15a〜15f)と、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をN系統の外部のいずれかへ出力させるかの制御を行う入出力制御手段(19a〜19h、13a、13b、18a〜18c、88a、88b、98a、98b、100)とを備え、
前記入出力制御手段は、
ある期間では、所定のN個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記N系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記N系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のN個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動装置である。
【0025】
また、第2の本発明は、前記その次の期間において、前記基準電流が入力されるように制御が行われる前記電流値保持手段は、前記所定の電流値を保持する力が、最も弱いものから順に選択されるものである第1の本発明の電流駆動装置である。
【0026】
また、第3の本発明は、前記入出力制御手段は、
前記N+α個の電流値保持手段の全部または一部から一つを選択し、前記N系統のいずれかと一対一対応で接続する単数または複数の第1の選択スイッチ手段(18a〜18c、88a、88b、98a、98b)と、
前記N+α個の電流値保持手段のそれぞれに対し、前記基準電流の入力の有無を選択する第2の選択スイッチ手段(19a〜19h、13a、13b)とを備えた第1の本発明の電流駆動装置である。
【0027】
また、第4の本発明は、前記第1の選択スイッチの個数は、前記N系統の数と同数のN個である第3の本発明の電流駆動装置である。
【0028】
また、第5の本発明は、前記第1の選択スイッチの個数は、前記電流値保持手段の数の半分である(N+α)/2個であって、
それぞれの前記第1の選択スイッチと、それぞれの前記電流値保持手段とは、1つの前記第1の選択スイッチに対し、2つの前記電流値保持手段が対応するよう接続されており、
1つの前記電流値保持手段は、2つ以上の前記第1の選択スイッチとは対応しないよう接続されている第4の本発明の電流駆動装置である。
【0029】
また、第6の本発明は、前記電流値保持手段は、同一の基板上に形成されている第1の本発明の信号駆動装置である。
【0030】
また、第7の本発明は、前記N系統の外部と接続されており、前記駆動信号の入力を受けて、ソース信号線に画像信号を生成する画像信号出力手段(14a〜14c、140,160)を備えた第1から第6のいずれかの本発明の電流駆動装置である。
【0031】
また、第8の本発明は、前記画像信号出力手段は、前記N系統の外部と1対1対応で接続される第7の本発明の電流駆動装置である。
【0032】
また、第9の本発明は、前記画像信号出力手段は、前記N系統の一部と接続しており、
複数のソース信号線出力用回路をアレイ状に配列してなるカレントミラー回路にて前記画像信号を生成し、前記N系統の一部からの前記駆動信号は、前記アレイの両端から交互に入力される第7の本発明の電流駆動装置である。
【0033】
また、第10の本発明は、前記電流値保持手段、前記入出力信号選択手段および前記画像信号出力手段の全部または一部は、同一のICチップ内に形成されている第7の本発明の電流駆動装置である。
【0034】
また、第11の本発明は、第7から第10の本発明の信号駆動装置と、
前記信号駆動装置からの画像信号が供給される複数のソース信号線と、
前記複数のソース信号線とマトリックス状に交差するよう配置されるゲート信号線と、
前記ゲート信号線にゲート信号を供給するゲートドライバと、
前記ソース信号線と前記ゲート信号線との交点近傍に配置され、前記ゲート信号により開閉が制御され、前記ソース信号線からの画像信号により表示される表示素子とを備えた表示装置である。
【0035】
また、第12の本発明は、第11の本発明の表示装置と、
映像信号を前記画像信号に処理する処理回路と、
前記表示装置および前記処理回路に電力を供給する電源回路とを備えた映像表示装置である。
【0036】
また、第13の本発明は、同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するN+α(Nは1以上の整数、αは1以上の整数)個の電流値保持手段を用い、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をN系統の外部のいずれかへ出力させるかの制御を行う入出力制御工程を備え、
前記入出力制御工程は、
ある期間では、所定のN個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記N系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記N系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のN個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動方法である。
【0037】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【0038】
(実施の形態1)
図1は、本発明の実施の形態1による信号駆動装置の構成図である。図において、図19〜図20に示した従来例と同一部または相当部には同一符号を付し、詳細な説明は省略する。
【0039】
また、基準電流生成部11は、電流の基準信号である基準電流を生成する手段であり、ソースドライバ入力信号生成部12a〜12cは、基準電流生成部11から基準電流の入力を受け、これを個々のソースドライバ14a〜14cへそれぞれ出力する手段である。ここでソースドライバ14a〜14cの構成は、図18および図19に示すものと同様である。
【0040】
次に、ソースドライバ入力電流生成部12a〜12cの構成について説明する。なお、以下の説明においては、ソースドライバ入力電流生成部12aを例にとるが、対応する符号が付された他のソースドライバ入力生成部も同様の構成を有する。
【0041】
ソースドライバ入力生成部12aは、基準電流生成部11から基準電流の入力を受けて、これをソースドライバへ出力する、STD−I(A)側とSTD−I(B)側とに別れた一対の電流プログラム部15aおよび15cを有している。電流プログラム部15aおよび15cは、駆動トランジスタ1と、容量2と、スイッチ19a(19c)、スイッチ19b(19d)とから構成された、同一構成を有するカレントコピア方式の回路である。電流プログラム部15aのスイッチ19a、19bは、各ソースドライバ入力生成部に共通するシフトレジスタ部13aによりON/OFFが制御され、電流プログラム部15bのスイッチ19c、19dは、各ソースドライバ入力生成部に共通するシフトレジスタ部13bによりON/OFFが制御される。
【0042】
さらに、電流プログラム部15aおよび15bの出力は、セレクタ18aに接続され、ソースドライバ14aに対して、いずれか一方が選択して接続されるようになっている。
【0043】
また、シフトレジスタ13a、13bおよびセレクタ18a〜18cは制御回路100によって制御されるものとする。
【0044】
また、図3は、シフトレジスタ13a、14b及びセレクタ18a〜18cの動作の例を示す図である。
【0045】
以上のような構成を有する本実施の形態の電流駆動装置の説明を行うとともに、これにより、本発明の電流駆動方法の一実施の形態について図1及び図3を用いて説明する。なお、図3の波形は、スイッチ19a〜19d他がいずれもp型トランジスタで形成されたものとして示している。
【0046】
第1のフレームにおいて、制御手段100はまずシフトレジスタ13aを動作させ、信号線16aのみローレベルとしてスイッチ19a及び19bを導通状態とする。他のスイッチ19はすべて非導通状態とする。これにより基準電流と同じ電流が電流プログラム部15aの駆動トランジスタ1に流れる。容量2にはこのときの駆動トランジスタ1のゲート電圧に相当する電荷が蓄積される。
【0047】
電流プログラム部15aの容量2に電荷が蓄積された後、制御手段100はシフトレジスタ13aを動作させ、次に信号線16bのみをローレベルとして、スイッチ19cおよび19dを導通状態にして電流プログラム部15cの容量2aに、基準電流値に対応した電荷を蓄積させる。
【0048】
第1のフレームの間、上述した一連の動作がソースドライバ14の数(図1では3つ)だけ順に行われ、電流プログラム部15c、15eと、各ソースドライバが対応する一対の電流プログラム部15のSTD―I(A)側の容量2bに電荷を蓄積させていく。
【0049】
一方、このフレームの間では、制御手段100はシフトレジスタ13bは停止させ、信号線17はすべてハイレベルとするとともに、セレクタ18aを一対の電流プログラム部のうち、電流プログラム部15bの電流をソースドライバ14aに流れるように選択する。また、電流プログラム部15bの制御の動作と同時に、セレクタ18b、セレクタ18cにも同一の動作をさせて、電流プログラム部15d、15fと、STD―I(B)側に属する電流プログラム部は全て、それぞれが対応するソースドライバ14b、14cに電流を流す動作を行わせる。
【0050】
これにより、STD―I(B)側に属する各電流プログラムにおいて、容量2に蓄積された電荷に応じた電流が、駆動トランジスタ1及び電流出力型ソースドライバ14a〜14cに流れる。
【0051】
次に、第2のフレームにおいては、制御手段100は、STD−I(A)側に属する電流プログラム部の動作と、STD−I(B)側に属する電流プログラム部の動作を、第1のフレームの場合と入れ替えるようにする。
【0052】
すなわち、信号線17a〜17cが順次ローレベルとなるようシフトレジスタ13bを動作させて、STD−I(B)側に属する電流プログラム部15b、15d、15fに、順次基準電流生成部11からの基準電流が供給されるようにする。
【0053】
一方STD−I(A)側に属する電流プログラム部15a、15c、15eについては、シフトレジスタ13aの動作により基準電流生成部11からの基準電流の供給を停止するとともに、セレクタ18a〜18cを制御して、それぞれソースドライバ14aに接続させて、第1のフレームにおいて容量2に蓄積させた電荷(基準電流と同一電流値が駆動トランジスタ1に流れる電荷量)に応じた電流を流すようにする。
【0054】
ここで、上記の電流プログラム部の一連の動作における、基準電流生成部11から基準電流を受け、容量2に電荷を蓄積させる期間をプログラミング期間と呼び、ソースドライバ14a〜14cにそれぞれ電流を供給する期間を電流供給期間と呼ぶ。すると、一個のソースドライバは一対の電流プログラム部のうち、STD−I(A)側またはSTD−I(B)側のものが電流供給期間となることで、常に基準電流が供給される。また、電流供給期間にない他方の電流プログラム部は、プログラミング期間になるので、基準電流生成部11から基準電流の入力を受けて、これを容量に蓄積させることができる。
【0055】
以上の動作が各フレーム毎に行なわれることにより、ソースドライバ14a〜14cには、常に安定した基準電流が供給されることになる。
【0056】
なお、一個のソースドライバに対し、STD−I(A)側およびSTD−I(B)側にそれぞれ属する一対の電流プログラム部を設けたのは、以下の理由による。すなわち、カレントコピア構成をとった電流プログラム部においては、容量2の電荷はスイッチ19a、19b(電流プログラム部15aの場合)のリークにより徐々に変化する。
【0057】
これによりソースドライバへの出力電流値は時間経過とともに変化し、基準電流生成部11からの電流を正確にコピーできない。
【0058】
これを防ぐには定期的にプログラミング期間を設ける必要があるが、プログラミング期間はソースドライバへ電流を供給できない。
【0059】
そこで、一つのソースドライバに対して電流プログラム部15を一対設け、一方がプログラミング期間にあるときに、他方からすでにプログラムされた電流をソースドライバに供給するようにすることで、常にソースドライバへ正確にコピーされた電流を出力できる。
【0060】
さらに、本実施の形態は、接続するソースドライバの数によらず、どのソースドライバに対しても、基準電流生成部11からの基準電流を1回の分配で供給できるため、基準電流生成部11の最も近傍に配置されたソースドライバ14aと、基準電流から最も遠い位置に配置されたソースドライバ14cの電流ばらつきは理論的にない。したがって、電流ばらつき量の増加を抑えることが可能であるため、ソースドライバに対応したブロックむらのない、より均一な表示が可能である。
【0061】
また、図18(b)に示した従来の基準電流を順に受け渡す方式に比べて、本実施の形態はさらに次の各点で有利である。すなわち、本実施の形態は、トランジスタのしきい値及び移動度のばらつきを補正できるため、低温ポリシリコンやアモルファスシリコンでトランジスタを形成できる。これはソースドライバのチップサイズを小さくできる利点がある。
【0062】
図1の例ではアレー基板上に形成した例を示し、ソースドライバ14a〜14cの外部にソースドライバ入力電流生成部12a〜12cを形成している。これにより、各ソースドライバのチップサイズを小さくできる。また、より多数のソースドライバを接続する場合においてもアレー上に形成する場合、図1のように必要数だけ用意すればよく、回路規模を小さくできる。
【0063】
さらに、図12に示すようなソースドライバ140,ゲートドライバ120、ソース信号線121a、121b、ゲート信号線125,126および画素128を備えたアクティブマトリクス型表示装置、もしくは図13に示すようなソースドライバ140,ゲートドライバ120、ソース信号線131a、131b、ゲート信号線135〜137および画素138を備えたアクティブマトリクス型表示装置に適用した場合、画素128もしくは画素138を構成する各トランジスタ122a〜122d、132a〜132dをp型トランジスタで形成するとともに、ソースドライバ入力電流生成部もp型トランジスタで形成されるため、ソースドライバ入力電流生成部を追加しても、そのためのプロセス工程を増やす必要がない利点がある。
【0064】
スイッチ18a〜18cのオン抵抗を下げるためにCMOS構成とする場合は、スイッチ18のみをソースドライバ14内部に形成する方法もある。
【0065】
また、図1ではソースドライバ入力電流生成部12a〜12cをアレー基板上に設けた例で説明したが、電流出力型ソースドライバ14a〜14cに内蔵することも可能である。この場合の構成を図4に示す。
【0066】
また、シフトレジスタ部13aおよび13bは、ソースドライバ入力電流生成部12a〜12cとセレクタ18a〜18cとの間に設けるものとして説明を行ったが、チップセレクト信号を代わりに用いてもよい。この場合シフトレジスタ13aおよび13bは不要となる。また、ソースドライバは一般的に入力データを各出力に分配するためにシフトレジスタを内蔵している。そこでシフトレジスタ14a〜14cのキャリー出力をプログラム部15a〜15fのスイッチを制御する信号に使用してもよい。この場合にはスイッチ制御信号がソースドライバ14a〜14cの外部にでないため、入出力ピン数を削減できる。また回路規模を削減できる。
【0067】
また、表示色ごとに階調データに対する電流出力を変更する場合、基準電流生成部11及びソースドライバ入力電流生成部12を表示色数だけ用意し、ソースドライバ14a〜14cのそれぞれにおける基準電流の入力数及び電流出力部を表示色数用意すればよい。
【0068】
なお、図18(b)に示す従来のカレントミラー方式で電流駆動するソースドライバで、ソースドライバの数によらずカレントミラーの回数を本実施の形態のように1段にしようとすると、1入力にたいし、多数出力に分配するミラー回路を形成しなければならない。分配数により接続できるソースドライバの数が制限される上、あらかじめ多数の接続をできる構成でソースドライバを作成した場合、仮に少数しか接続しない場合にはミラー回路は冗長回路となり、チップサイズが大きくなることによるソースドライバコスト増という欠点がある。また、多接続するためには、分配した多数の基準電流をソースドライバ外部に出力する端子を設ける必要があるため、端子数が増加する。
【0069】
以上のように本発明の実施の形態による基準電流の分配方法は、ソースドライバごとの出力ばらつきが小さくでき、回路規模の小さい回路で形成でき、接続するICの数に制限がないという利点がある。
【0070】
なお、基準電流発生部11に関して、1点鎖線部10で示した部分はソースドライバ14a〜14cに内蔵することも可能である。
【0071】
電流プログラム部15aおよび15bを例にとって、ソースドライバ入力電流生成部12を低温ポリシリコンなどでアレー基板上に作成した場合、表示部の光によるフォトコンダクションの影響がスイッチ19a〜19dに現れ、スイッチ19がオフ状態であっても漏れ電流が増加し、その結果、容量2a(2b)に蓄積された電化量が変化し、出力電流が変化するという問題が発生しやすい。
【0072】
従ってプログラミングを行った時間から電流を出力するまでの時間が、電流プログラム部ごとに大きく異なると、電流変化による出力電流の違いが発生しやすくなる。そこで、プログラミング期間終了時から電流出力までの期間をそろえるためにスイッチ19a〜19dの操作を図3のようにしてもよい。
【0073】
また、一対の電流プログラム部の動作期間の切替は、1フレームごとに切り替えを行うものとしたが、切り替えのタイミングは必ずしも1フレームでなくとも数フレームにわたってもよいし、より短い単位で切り替えてもよい。1水平期間毎でもかまわない。
【0074】
(実施の形態2)
次に、本発明の実施の形態2による電流駆動装置について説明を行う。
【0075】
本実施の形態は、ソースドライバ入力電流生成部をアレー基板上に形成した場合、1つのソースドライバあたり2つ必要であった電流プログラム部について、少なくとも一つの電流プログラム部を複数のソースドライバで共通化することにより、アレー基板上に形成する回路の規模を小さくするものである。
【0076】
図5は本発明の実施の形態2の構成を模式的に示す図である。なお、図1と同一部または相当部には同一符号を付し、詳細な説明は省略する。
【0077】
図5では2つのソースドライバを接続した場合の例である。図1と同様の構成では電流プログラム部は、一個のソースドライバに対して一対必要であるため、合計4つ必要であるが、本実施の形態のソースドライバ入力電流生成部82においては、電流プログラム15bをソースドライバ14aおよび14bで共通化しているため、電流プログラム部の合計を3個に削減した。
【0078】
ソースドライバへ常に基準電流を流すためには、電流プログラム部は少なくともソースドライバの個数分(図5の場合2個)必要である。また、どの電流プログラム部にも電流値を維持するためのプログラミング期間が必ず必要である。
【0079】
従って、電流値が維持されている限り、その電流プログラム部はソースドライバへ基準電流を出力するのに用いることができるため、スイッチのリーク量が少ない、すなわち十分な電流値を保持する力を有する電流プログラム部を用いれば、プログラム期間にある電流プログラムは少なくとも一つあればよいことになる。つまり、N個のソースドライバ14に対して最低必要な電流プログラム部の数はN+1個ということになる。このとき、一つの電流プログラム部の電流値を保持する力は、少なくとも電流供給期間をN回連続して維持できるものである必要がある。
【0080】
図5に示す構成は、電流プログラム部15の数を最小の3個で基準電流を分配している。そのため図1のセレクタ18a〜18cに相当する切り替え部88a、88bの接続と動作は、セレクタ18a〜18cとは異なっている。
【0081】
以下、この相違点を中心に、図5および電流プログラム部15a〜15cの状態の時間変化を示した図6を用いて、本実施の形態の動作を説明する。
【0082】
第1のフレームにおいて、制御装置100の制御により、電流プログラム15aのスイッチ19a、19bを導通状態として、プログラミング期間として電流プログラム15aに基準電流11を書き込む。そのとき電流プログラム部15b、15cはスイッチ19c〜19fを非導通状態とし、電流供給期間としてあらかじめ記憶された電荷2に応じた基準電流を出力する。切り替え部88a、88bが制御され、電流プログラム部15bの出力がソースドライバ14aに入力され、電流プログラム部15cの出力がソースドライバ14bに入力される。
【0083】
次に第2のフレームにおいては、電流プログラム部15bのスイッチ19c、19dを非導通状態とし、電流プログラム部15a及び15cのスイッチ19a、19b、19e、19fを導通状態とする。電流プログラム部15bは、プログラミング期間になり基準電流生成部11から基準電流が入力される。切り替え部88a、88bの制御により電流プログラム部15a及び15cは、それぞれソースドライバ14a、ソースドライバ14bに接続され、電流供給期間として基準電流を供給する。
【0084】
最後に第3のフレームにおいては、電流プログラム部15cのスイッチ19e、19fを非導通状態、電流プログラム部15a及び15bのスイッチ19a、19b、19c、19dを導通状態とする。電流プログラム部15cは、プログラミング期間になり基準電流生成部11から基準電流が入力される。切り替え部88a、88bの制御により電流プログラム部15a及び15bは、それぞれソースドライバ14a、ソースドライバ14bに接続され、電流供給期間として基準電流を供給する。
【0085】
以下、フレームが変わる毎に、同様の動作を繰り返して行う。
【0086】
以上の動作において、第1〜第3の3つのフレームの間、ソースドライバ14a、14bには、電流プログラム部15a〜15cのいずれかから基準電流が常に入力されるため、ソースドライバ14a、14bは常に電流を図示しないソース信号線へ出力できる。また、どの電流プログラム部も、3フレームに1回はプログラミング期間が割り当てられ、基準電流生成部11から基準電流の供給をうけ、容量2に電荷を蓄積するため、スイッチのリークによる出力電流の変化を押さえることが可能である。
【0087】
なお、スイッチ19a〜19fの制御は、電流プログラム部15a〜15cが符号のアルファベット順にプログラミング期間が回ってくる場合には、図5に示すシフトレジスタ83を用いてもよいし、プログラミング期間をランダムな順番とした場合や、ソースドライバの個数が少ない場合は、各電流プログラムのスイッチの制御線をセレクト信号として、図中外部などで発生させた信号により行わせてもよい。この例においても、先の実施の形態と同様に、ソースドライバ内部にシフトレジスタがある場合、シフトレジスタ83と共用してもよく、装置全体の回路規模を縮小させることが可能である。
【0088】
なお、この例では、フレーム単位で各電流プログラム部の切り替え動作を行ったが、電流プログラム部の切り替えは、は必ずしもフレーム単位で行う必要はなく、各電流プログラム部の電流値保持力、すなわち各スイッチのリーク量の大小に応じて、リーク量が多い場合は切り替え周期を早くし、少ない場合は切り替え周期を遅くしてもよい。
【0089】
例えば1フレームを2つの期間に分割し、はじめの1フレームの表示期間には図6の第1及び第2のフレームにおける動作を実行し、次の1フレームの表示期間では図6の第3及び第1のフレームにおける動作を実行する。以下図6の第1から第3のフレームを順にあてはめる。
【0090】
図7に、各電流プログラム部15a〜15cが出力する信号により表示される、表示画面上の領域のフレームごとの変化を示す。画面上の同じ領域においても、フレームごとに供給される電流源が異なるため、3つの電流プログラム部15a〜15cの出力にたとえばらつきがあっても、時間的に平均化され、電流源が異なることによるブロック的なムラを低減させることが可能となる。
【0091】
なお、この例では切り替え部88a、88bが2入力1出力のマルチプレクサであったため、電流プログラム部15aからは常に画面左半分、電流プログラム部15cからは常に画面右半分にしか出力していないが、3入力1出力の切り替え部を用いて、3入力を各電流プログラム15と接続することで、電流プログラム部15a及び電流プログラム部15cについてもソースドライバ14a、14bの双方に供給可能となる。
【0092】
ここで図8に、切り替え部88a、88bの代わりに3入力1出力の切り替え部98a、98bを備えた場合の構成を示す。図の構成において、切り替え部98aは電流プログラム部15a〜15cからの入力のいずれかをソースドライバ14aに入力させることができ、切り替え部98aは電流プログラム部15a〜15cからの入力のいずれかをソースドライバ14bに入力させることができる。
【0093】
このような構成としたときの動作は、図9を参照して以下のようになる。
【0094】
第1のフレームにおいて、制御装置100の制御により、電流プログラム15aのスイッチ19a、19bを導通状態として、プログラミング期間として電流プログラム15aに基準電流11を書き込む。そのとき電流プログラム部15b、15cはスイッチ19c〜19fを非導通状態とし、電流供給期間としてあらかじめ記憶された電荷2に応じた基準電流を出力する。切り替え部98a、98bが制御され、電流プログラム部15bの出力がソースドライバ14aに入力され、電流プログラム部15cの出力がソースドライバ14bに入力される。
【0095】
次に第2のフレームにおいては、電流プログラム部15bのスイッチ19c、19dを非導通状態とし、電流プログラム部15a及び15cのスイッチ19a、19b、19e、19fを導通状態とする。電流プログラム部15bは、プログラミング期間になり基準電流生成部11から基準電流が入力される。切り替え部98a、98bの制御により電流プログラム部15aはソースドライバ14bに接続され、電流プログラム部15cはソースドライバ14aに接続され、電流供給期間として基準電流を供給する。
【0096】
最後に第3のフレームにおいては、電流プログラム部15cのスイッチ19e、19fを非導通状態、電流プログラム部15a及び15bのスイッチ19a、19b、19c、19dを導通状態とする。電流プログラム部15cは、プログラミング期間になり基準電流生成部11から基準電流が入力される。切り替え部98a、98bの制御により電流プログラム部15aはソースドライバ14a、電流プログラム部15bはソースドライバ14bに接続され、電流供給期間として基準電流を供給する。
【0097】
以下、フレームが変わる毎に、同様の動作を繰り返して行う。
【0098】
図10に、各電流プログラム部15a〜15cが出力する信号により表示される、表示画面上の領域のフレームごとの変化を示す。画面上の同じ領域においても、フレームごとに供給される全ての電流源から順に電流が供給されるため、3つの電流プログラム部15a〜15cの出力にたとえばらつきがあっても、時間的に平均化され、電流源が異なることによるブロック的なムラを低減させることが可能となる。
【0099】
図8の構成の場合は、アレー基板上に形成する回路規模は大きくなるが、より電流プログラム部85の出力電流のばらつきに対する表示ムラの度合いを軽減させる効果を発揮する。
【0100】
また図8の構成では3個の電流プログラム部に対しソースドライバを2個用いた例を示しているが、一般にN+1個の電流プログラム部に対し、N個のソースドライバを用いるようにしてもよい(Nは1以上の整数)。この場合、ソースドライバの個数と同数であって、各ソースドライバと一対一対応したセレクタを設ける。
【0101】
また、それぞれのセレクタは、N+1個の全ての電流プログラム部からのN+1個の入力と、対応する所定のソースドライバに対する1個の出力を有する、(N+1)入力1出力の構成を有し、N個の電流プログラム部が常に電流供給期間にあり、1個の電流プログラムが常にプログラミング期間であるように制御が行われればよい。
【0102】
さらに、N個のソースドライバに対して、N+1個の電流プログラム部であるとしたが、N個のソースドライバに対してN+α(αは1以上の整数)個の電流プログラム部を備えた構成であるとしてもよい。この場合、α個の電流プログラム部を常にプログラミング期間としておき、電流供給期間にあるN個のソースドライバのうち、基準電流の電流値を保持する力が、最も弱くなったものから少なくとも1つ取り出して、α個の電流プログラム部から同数交換するようにすればよい。α個全てを交換するようにしてもよい。
【0103】
(実施の形態3)
次に、本発明の実施の形態3による電流駆動装置について説明を行う。
【0104】
図11は、本発明の実施の形態3による電流駆動装置の構成図である。図において、図1と同一部または相当部には同一符号を付し、詳細な説明は省略する。本実施の形態は、ソースドライバ14a〜14cの代わりに、ソースドライバ160を備えた点が異なる。
【0105】
ソースドライバ160は、図1および図19に示すものとは異なり、基準電流の入力元となる電流源が、アレイ状に配列された複数のデジタル−アナログ変換部113の両端に電流源111a及び111bとして設けられている。さらにカレントミラーを形成するためのゲート信号線112は配線抵抗値の高い材料で形成されている。
【0106】
さらに電流源111aは、一対の電流プログラム部15aおよび15bから交互に基準電流の入力を受け、電流源111bは、一対の電流プログラム部15cおよび15dから交互に基準電流の入力を受けるようになっている。
【0107】
以上のような構成を有する本実施の形態の電流駆動装置の動作は、以下のようなものである。ただし、画像表示をソースドライバ160のみで行うものとして説明を行う。
【0108】
第1のフレーム(を表示する期間)において、制御装置100の制御により、電流プログラム15aのスイッチ19a、19bを導通状態として、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15b、15c、15dはスイッチ19c〜19hを非導通状態とする。切り替え部18a、18bが制御され、電流プログラム部15bが、電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0109】
次に第2のフレームにおいては、電流プログラム部15bのスイッチ19c、19dを導通状態とし、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15a、15b、15dのスイッチ19a、19b、19e〜19hを非導通状態とする。切り替え部88a、88bの制御により電流プログラム部15dが電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0110】
さらに第3のフレームにおいては、電流プログラム15dのスイッチ19g、19hを導通状態として、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15a、15c、15dはスイッチ19c〜19hを非導通状態とする。切り替え部18a、18bが制御され、電流プログラム部15aが、電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0111】
第4のフレームにおいては、電流プログラム15aのスイッチ19a、19bを導通状態として、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15b、15c、15dはスイッチ19c〜19hを非導通状態とする。切り替え部18a、18bが制御され、電流プログラム部15cが、電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0112】
第5のフレームにおいては、電流プログラム15cのスイッチ19e、19fを導通状態として、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15a、15b、15dはスイッチ19c〜19hを非導通状態とする。切り替え部18a、18bが制御され、電流プログラム部15bが、電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0113】
以下、第1のフレームの場合に戻って、一連の工程が繰り返し行われる。
【0114】
上記の動作において、ソースドライバ160においては、電流源111a及び111bから交互に同一電流が供給されるので、ゲート信号線112の抵抗成分により電流源111a及び電流源111bのゲート電位は、それぞれ供給された電流に対応した電位に変化する。
【0115】
一般に、ソースドライバの電流出力はカレントミラー回路の構成により1つの基準電流から、アレイ状に構成された複数のデジタル−アナログ変換部にそれぞれ出力を行っている。
【0116】
また、ソースドライバは一般的にクリスタルシリコンにより作成される。一般的にクリスタルシリコンでトランジスタを形成するとウエハー面内でトランジスタのしきい値電圧及び移動度がなだらかに変化する。
【0117】
従って、一つの電流源から各デジタル−アナログ変換部にカレントミラーにより電流を分配すると、デジタル−アナログ変換部を構成するトランジスタのしきい値及び移動度の変化量が大きい場合、例えば複数のデジタル−アナログ変換部からなるアレイの一方から他方の間でなだらかに同一階調時の電流が変化するようになる。特に複数のデジタル−アナログ変換部のアレイ状の並びのいずれか1端にのみ電流源が存在する場合、電流源のない端に近い出力はしきい値及び移動度変化の影響を受けやすい。
【0118】
本実施の形態においては、アレイ状に配置されたデジタル−アナログ変換部の両端から交互に基準電流の供給を行わせるようにしたことにより、デジタル−アナログ変換部113を構成する各トランジスタのしきい値電圧及び移動度の各出力間での変化を補正して、ソースドライバ160のチップ左右での電流値のずれを補正することが可能となる。
【0119】
なお、実施の形態1と同様、シフトレジスタ13a、13bはかならずしも必要ではなく、電流プログラム部15a〜15dのスイッチ19a〜19hを制御できれば、どのような方法を用いてもよい。更にソースドライバ入力電流生成部12a、12bはアレー基板上にあっても、ソースドライバ160上にあってもかまわない。
【0120】
また、ソースドライバを複数個並べる場合は、ソースドライバの個数に対応した数のソースドライバ入力電流生成部12を用意すれば実現可能である。図11の構成の場合では、一つのソースドライバに対して一対のソースドライバ入力電流生成部を用意した構成とした。なお、切り替え部18a、18bの構成が多入力多出力であれば、実施の形態1や2と同様の構成にて実現しても良い。
【0121】
また、本発明においてはソースドライバと同じ回路を表示部と同じ基板上に直接形成した場合においても、同様の効果がある。特にアクティブマトリクス表示装置においてアモルファスシリコンで画素回路を形成した場合、アモルファスシリコンで形成したトランジスタでも、クリスタルシリコンと同様な問題が発生するため、これを解決する手段として有用である。
【0122】
また、上記の各実施の形態において、トランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファスシリコン、ガリウム砒素化合物などどの材質でもよい。
【0123】
また、表示素子として、有機発光素子で説明を行ったが、本発明は、無機エレクトロルミネッセンス素子、発光ダイオードなど電流と輝度が比例関係となる表示素子ならどのような素子を用いても実施可能である。
【0124】
また、本発明における有機発光素子は図15に示すような、セグメントドライバ151,コモンドライバ152,走査信号配線155a〜155c、データ信号配線156a〜156b、画素154a〜154fから構成された単純マトリクス型のほか、図12、13に示すアクティブマトリクス型の表示装置の双方に適用可能であるが、特にアクティブマトリクス型においては、単純マトリクス型にくらべ、100から300分の1の微少電流を流すため、電流値ずれの許容範囲が小さいため、基準電流のソースドライバ間の誤差を小さくする方法の効果が大きい。
【0125】
またアクティブマトリクス型の場合、図12及び13ではp型トランジスタを用いて画素回路を形成したが、図14に示す例のように、トランジスタ147a〜147dにn型トランジスタを用いて画素回路を形成することも可能である。この場合、p型の時とは逆向きの電流がソース信号線に流れる。違いは電流の向きのみであるので、本発明による電流分配時のばらつきを低減する方法を同様に用いることができる。図16にこのときの回路ブロックを示す。
【0126】
また、本発明は、電流駆動装置、電流駆動方法ばかりでなく、これら装置を搭載、もしくは方法を用いた表示装置としても実施しても良く、さらに表示装置を利用した映像表示装置として実施しても良い。図17(a)(b)に、そのような映像表示装置の一例としてテレビを示す。本発明の表示装置171に筐体177と入力された映像信号176を処理する映像信号処理回路174を取り付けテレビとしたものである。なお、図7(a)において、172は調整手段172に入力を行うためのボタンである。一般的にテレビのソース信号線数に比べ、ソースドライバの出力線数の方が少ないため、ソースドライバ間の電流ばらつきを補正することが必須であるため、本発明が有効である。また、映像表示装置としては、テレビの他、パソコンのディスプレイ、インターホン、携帯電話、PDA等であってもよい。
【0127】
なお、上記の各実施の形態において、スイッチ19a〜19hおよび同等のスイッチを除いた電流プログラム部15a〜15fは本発明の電流値保持手段に相当し、スイッチ19a〜19hおよび同等のスイッチ、シフトレジスタ13a、13b、セレクタ18a〜18c、切り替え部88a、88b、98a、98b、および制御手段100は本発明の入出力制御手段に相当する。
【0128】
また、セレクタ18a〜18c、切り替え部88a、88b、98a、98bは本発明の第1の選択スイッチ手段に相当し、スイッチ19a〜19hおよび同等のスイッチ、シフトレジスタ13a、13bは本発明の第2の選択スイッチ手段に相当する。また、ソースドライバ14a〜14c、140,160は本発明の画像信号出力手段に相当する。また、デジタル−アナログ変換部113は本発明のソース信号線出力用回路に相当する。また、映像信号処理回路174は本発明の処理回路に相当し、表示装置171は本発明の表示装置に相当する。また、電流プログラム部からソースドライバへ供給される基準電流は、本発明の駆動用電流に相当する。
【0129】
【発明の効果】
以上のように本発明は、電流駆動を行う表示装置の利用において、複数のソースドライバ間の出力電流値のずれを低減することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1による電流駆動装置の構成図
【図2】スイッチ19a〜19dおよび同等のスイッチを制御する信号の第1の波形パターンを示した図
【図3】スイッチ19a〜19dおよび同等のスイッチを制御する信号の第2の波形パターンを示した図
【図4】実施の形態1の他の構成として、ソースドライバ入力電流生成部をソースドライバに内蔵したものを示した図
【図5】本発明の実施の形態2による電流駆動装置の構成図
【図6】本発明の実施の形態2による電流駆動装置における各電流プログラムの動作のタイミングチャートを示した図
【図7】本発明の実施の形態2による電流駆動装置において各電流プログラムが出力を行う、表示画面の領域の時間変化を示した図
【図8】本発明の実施の形態2による電流駆動装置の他の構成を示す図
【図9】本発明の実施の形態2による電流駆動装置の他の構成における各電流プログラムの動作のタイミングチャートを示した図
【図10】本発明の実施の形態2による電流駆動装置の他の構成において各電流プログラムが出力を行う、表示画面の領域の時間変化を示した図
【図11】本発明の実施の形態3による電流駆動装置の構成図
【図12】本発明の各実施の形態を適用できるアクティブマトリクス型表示装置の一部及びカレントコピア画素回路の例を示した図
【図13】本発明の各実施の形態を適用できるアクティブマトリクス型表示装置の一部及びカレントミラー構成の画素回路の例を示した図
【図14】本発明の各実施の形態を適用できるアクティブマトリクス型表示装置の一部及びn型トランジスタを用いたカレントコピア画素回路の例を示した図
【図15】本発明の各実施の形態を適用できるパッシブマトリクス型表示装置の例を示した図
【図16】本発明の実施の形態1の他の構成として、画素回路がn型トランジスタで形成された場合の構成を示した図
【図17】(a)本発明の各実施の形態の応用としてのテレビの外形を示した図
(b)本発明の各実施の形態の応用としてのテレビのブロック図
【図18】(a)従来の技術による電圧−電流変換型のソースドライバの構成図
(b)従来の技術によるカレントミラー方式の電流分配型のソースドライバの構成図
【図19】従来の技術によるソースドライバのデジタルーアナログ変換部を示した図
【図20】表示パネルの概略を示した図
【符号の説明】
1 駆動トランジスタ
2 容量
11 基準電流生成部
12a〜12c ソースドライバ入力電流生成部
13a、13b シフトレジスタ部
14a〜14c ソースドライバ
15a〜15f 電流プログラム部
16a〜16c スイッチ制御信号
17a〜17c スイッチ制御信号
18a〜18c 切り替え部
19a〜19h スイッチ
【発明の属する技術分野】
本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に用いる電流出力を行う電流駆動装置、電流駆動方法等に関する。
【0002】
【従来の技術】
有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置への利用が期待されている。
【0003】
有機発光素子においては、素子の発光強度と素子に印加される電界は比例関係とならず、素子の発光強度と素子を流れる電流密度が比例関係にある。そこで、素子の膜厚のばらつき及び入力信号値のばらつきに対する発光強度のばらつきは電流制御により階調表示を行うことで小さくできる。
【0004】
従って、有機発光素子など電流制御型デバイスを画像表示用ディスプレイとした場合、ソースドライバは、階調に応じて異なる電流値の電流を出力する電流出力型のドライバであることが望ましい。
【0005】
電流出力型ドライバにおいては、任意の階調における様々な電流値を設定するための基準となる、一意な電流値の基準信号が入力される。
【0006】
基準信号の入力方式としては、基準電圧入力と基準電流入力の2通りがあり、それぞれの方式に応じたソースドライバの構成を図18(a)、図18(b)に模式的に示す。
【0007】
基準信号が電圧で供給される場合、図18(a)に示すように、基準電圧線22から入力された基準信号電圧は、ソースドライバ14a〜14cの電流電圧変換部21a〜21cにおいて電流値に変換される。変換された電流値は、カレントミラーなどにより、出力部190のような各出力に電流として分配される。必要とする画像の階調に応じて電流値を変化させることで、図示しないソース信号線に電流が供給される。
【0008】
基準信号が電流で供給される場合は、図18(b)に示すように、基準電流線23から各ソースドライバ14a〜14cに入力された基準信号電流は、電流分配部24a〜24cを介してカレントミラーなどにより、出力部191のような各出力に分配される。必要とする画像の階調に応じて電流値を変化させることで、図示しないソース信号線に電流が供給される(例えば、特許文献1を参照)。
【0009】
図19に、上述したソースドライバの出力部190または191の詳細な構成を示す。
【0010】
図19においては、出力部190または191は、デジタルアナログ変換部66として示される。階調表示用電流源63のゲート電極は、分配用ミラートランジスタ62とカレントミラー回路を形成する。図18(a)の電流電圧変換部21a〜21cもしくは図18(b)の電流分配部24a〜24cから入力される基準電流61に対し、トランジスタ62と階調表示用電流源63のチャネルサイズで決定されるミラー比に応じた電流が、階調表示用電流源63に流れる。この電流値が画像の階調を表現する電流値となる。従って、ソース信号線に接続された電流出力64につながる階調表示用電流源の個数を変化させることにより表示階調を変えることができる。
【0011】
デジタルアナログ変換部66は階調表示用電流源の個数を変化させる手段であって、入力データ65によって、電流出力64とつながる階調表示用電流源63から出力される電流値を制御する。
【0012】
ソース信号線の出力ごとにデジタルアナログ変換部66を設け、階調表示用電流源63のゲート電圧をすべて共通にすることで、基準電流61に対し、すべての電流出力64で同一階調時に同一電流値を出力することができる。
【0013】
【特許文献1】
特開2002−287664号公報
【0014】
【発明が解決しようとする課題】
有機発光素子を用いたディスプレイにおいては、大型化、高精細化にともなって、ソース信号線の出力数が増加する。つまり、図20のパネル51に示すように、大きな表示領域53に対応して、一個のゲートドライバ54に対して、電流出力型ソースドライバを、ゲート信号線(図示せず)と平行に複数個ならべて、表示を行う必要がでてくる。なお、図20には例として、図18(a)(b)と同様、3つの電流出力型ソースドライバ14a〜14cを示した。
【0015】
全画面に同一階調の画像を表示しようとする時、各ソースドライバ14aから14cが出力する電流値は、すべて等しくなければならない。そのためには各信号線に電流を分配する前の電流値が、各ソースドライバ14aから14cまでで等しくなければならない。
【0016】
図18(a)に示す電圧を基準信号とした場合では、電流電圧変換部21の変換特性がソースドライバごとに揃わなければならない。電流電圧変換部21の具体的な構成としては、一般にトランジスタが用いられる。トランジスタのゲート電極に電圧を入力し、ドレイン電流を出力として、電流−電圧変換を行う。
【0017】
しかしながらトランジスタのしきい値電圧や移動度には、ばらつきがあるため、同一電圧を入力しても、どのトランジスタからも同一電流が出力されるとは限らない。従って電流電圧変換部21a〜21bの出力電流は互いに異なり、その結果出力電流値は、ソースドライバ14a〜14cごとに異なる。
【0018】
トランジスタの特性のうち、しきい値電圧を補償することは可能であるが、移動度のばらつきを補償することができないため、ソースドライバごとに電流値が異なることは避けられない。ひいては表示領域54には、ソースドライバに対応したブロックむらが発生する懸念がある。
【0019】
一方、図18(b)に示す、基準信号として電流を入力する方法では、入力された基準電流は、あるソースドライバ内に導入されるとともに他のソースドライバへも分流される。この分流にはカレントミラー等を用いるため、基準電流は多段階に渡って受け渡しされることになる。特にたくさんのソースドライバが接続された場合、最終段においてはカレントミラーを行う回数が多くなるため、基準電流23が直接入力されたソースドライバと、基準電流から最も遠い位置に配置された最終段のソースドライバでは電流値のミラー比ずれによる電流ばらつきの度合いが大きくなる。
【0020】
1回のカレントミラーによるばらつきがY%であるとすると、N個接続されたソースドライバのうち、最終段のものに供給される基準電流の値のずれは(N1/2)×Y%のばらつきとなる。したがって、ソースドライバの数が増えるにつれ、個々のソースドライバごとの出力電流ずれは大きくなる。
【0021】
また、電流分配部24a〜24cをソースドライバ14a〜14c外部に形成する方法もある。電流分配用のICを設けるか、もしくはディスプレイアレー基板上に設ける方法である。電流分配用ICを新たに設けると、部品点数が増加し、コストがかかる。また分配数に対して汎用性がないという問題がある。一方アレー基板上に回路を設けるとなると、トランジスタは低温ポリシリコンもしくはアモルファスシリコンで形成されることになる。低温ポリシリコンではミラートランジスタを近接配置したとしても、しきい値及び移動度のばらつきがトランジスタごとにランダムにずれ、その制御ができないため、ドライバソースドライバ14内に形成した場合に比べ、分配される電流値のばらつきが大きくなるという問題がある。アモルファスシリコンではしきい値が時間とともにずれるなど信頼性に課題がある。
【0022】
したがって、図18(b)および図20に示す例では、ソースドライバ14cに入力される基準電流が、基準電流線23からの基準信号から大きくずれる可能性が高く、図18(a)の場合と同様、ソースドライバに対応したブロックむらが発生する懸念がある。
【0023】
本発明は、上記の課題を解決するためになされたものであり、チップごとの複数のソースドライバに対し、基準信号として、同一電流値の信号を供給できるような電流駆動回路、電流駆動方法およびそれらを用いた有機EL表示装置等を提供することを目的とする。
【0024】
【課題を解決するための手段】
上記の目的を達成するために、第1の本発明は、同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するN+α(Nは1以上の整数、αは1以上の整数)個の電流値保持手段(15a〜15f)と、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をN系統の外部のいずれかへ出力させるかの制御を行う入出力制御手段(19a〜19h、13a、13b、18a〜18c、88a、88b、98a、98b、100)とを備え、
前記入出力制御手段は、
ある期間では、所定のN個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記N系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記N系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のN個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動装置である。
【0025】
また、第2の本発明は、前記その次の期間において、前記基準電流が入力されるように制御が行われる前記電流値保持手段は、前記所定の電流値を保持する力が、最も弱いものから順に選択されるものである第1の本発明の電流駆動装置である。
【0026】
また、第3の本発明は、前記入出力制御手段は、
前記N+α個の電流値保持手段の全部または一部から一つを選択し、前記N系統のいずれかと一対一対応で接続する単数または複数の第1の選択スイッチ手段(18a〜18c、88a、88b、98a、98b)と、
前記N+α個の電流値保持手段のそれぞれに対し、前記基準電流の入力の有無を選択する第2の選択スイッチ手段(19a〜19h、13a、13b)とを備えた第1の本発明の電流駆動装置である。
【0027】
また、第4の本発明は、前記第1の選択スイッチの個数は、前記N系統の数と同数のN個である第3の本発明の電流駆動装置である。
【0028】
また、第5の本発明は、前記第1の選択スイッチの個数は、前記電流値保持手段の数の半分である(N+α)/2個であって、
それぞれの前記第1の選択スイッチと、それぞれの前記電流値保持手段とは、1つの前記第1の選択スイッチに対し、2つの前記電流値保持手段が対応するよう接続されており、
1つの前記電流値保持手段は、2つ以上の前記第1の選択スイッチとは対応しないよう接続されている第4の本発明の電流駆動装置である。
【0029】
また、第6の本発明は、前記電流値保持手段は、同一の基板上に形成されている第1の本発明の信号駆動装置である。
【0030】
また、第7の本発明は、前記N系統の外部と接続されており、前記駆動信号の入力を受けて、ソース信号線に画像信号を生成する画像信号出力手段(14a〜14c、140,160)を備えた第1から第6のいずれかの本発明の電流駆動装置である。
【0031】
また、第8の本発明は、前記画像信号出力手段は、前記N系統の外部と1対1対応で接続される第7の本発明の電流駆動装置である。
【0032】
また、第9の本発明は、前記画像信号出力手段は、前記N系統の一部と接続しており、
複数のソース信号線出力用回路をアレイ状に配列してなるカレントミラー回路にて前記画像信号を生成し、前記N系統の一部からの前記駆動信号は、前記アレイの両端から交互に入力される第7の本発明の電流駆動装置である。
【0033】
また、第10の本発明は、前記電流値保持手段、前記入出力信号選択手段および前記画像信号出力手段の全部または一部は、同一のICチップ内に形成されている第7の本発明の電流駆動装置である。
【0034】
また、第11の本発明は、第7から第10の本発明の信号駆動装置と、
前記信号駆動装置からの画像信号が供給される複数のソース信号線と、
前記複数のソース信号線とマトリックス状に交差するよう配置されるゲート信号線と、
前記ゲート信号線にゲート信号を供給するゲートドライバと、
前記ソース信号線と前記ゲート信号線との交点近傍に配置され、前記ゲート信号により開閉が制御され、前記ソース信号線からの画像信号により表示される表示素子とを備えた表示装置である。
【0035】
また、第12の本発明は、第11の本発明の表示装置と、
映像信号を前記画像信号に処理する処理回路と、
前記表示装置および前記処理回路に電力を供給する電源回路とを備えた映像表示装置である。
【0036】
また、第13の本発明は、同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するN+α(Nは1以上の整数、αは1以上の整数)個の電流値保持手段を用い、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をN系統の外部のいずれかへ出力させるかの制御を行う入出力制御工程を備え、
前記入出力制御工程は、
ある期間では、所定のN個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記N系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記N系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のN個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動方法である。
【0037】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【0038】
(実施の形態1)
図1は、本発明の実施の形態1による信号駆動装置の構成図である。図において、図19〜図20に示した従来例と同一部または相当部には同一符号を付し、詳細な説明は省略する。
【0039】
また、基準電流生成部11は、電流の基準信号である基準電流を生成する手段であり、ソースドライバ入力信号生成部12a〜12cは、基準電流生成部11から基準電流の入力を受け、これを個々のソースドライバ14a〜14cへそれぞれ出力する手段である。ここでソースドライバ14a〜14cの構成は、図18および図19に示すものと同様である。
【0040】
次に、ソースドライバ入力電流生成部12a〜12cの構成について説明する。なお、以下の説明においては、ソースドライバ入力電流生成部12aを例にとるが、対応する符号が付された他のソースドライバ入力生成部も同様の構成を有する。
【0041】
ソースドライバ入力生成部12aは、基準電流生成部11から基準電流の入力を受けて、これをソースドライバへ出力する、STD−I(A)側とSTD−I(B)側とに別れた一対の電流プログラム部15aおよび15cを有している。電流プログラム部15aおよび15cは、駆動トランジスタ1と、容量2と、スイッチ19a(19c)、スイッチ19b(19d)とから構成された、同一構成を有するカレントコピア方式の回路である。電流プログラム部15aのスイッチ19a、19bは、各ソースドライバ入力生成部に共通するシフトレジスタ部13aによりON/OFFが制御され、電流プログラム部15bのスイッチ19c、19dは、各ソースドライバ入力生成部に共通するシフトレジスタ部13bによりON/OFFが制御される。
【0042】
さらに、電流プログラム部15aおよび15bの出力は、セレクタ18aに接続され、ソースドライバ14aに対して、いずれか一方が選択して接続されるようになっている。
【0043】
また、シフトレジスタ13a、13bおよびセレクタ18a〜18cは制御回路100によって制御されるものとする。
【0044】
また、図3は、シフトレジスタ13a、14b及びセレクタ18a〜18cの動作の例を示す図である。
【0045】
以上のような構成を有する本実施の形態の電流駆動装置の説明を行うとともに、これにより、本発明の電流駆動方法の一実施の形態について図1及び図3を用いて説明する。なお、図3の波形は、スイッチ19a〜19d他がいずれもp型トランジスタで形成されたものとして示している。
【0046】
第1のフレームにおいて、制御手段100はまずシフトレジスタ13aを動作させ、信号線16aのみローレベルとしてスイッチ19a及び19bを導通状態とする。他のスイッチ19はすべて非導通状態とする。これにより基準電流と同じ電流が電流プログラム部15aの駆動トランジスタ1に流れる。容量2にはこのときの駆動トランジスタ1のゲート電圧に相当する電荷が蓄積される。
【0047】
電流プログラム部15aの容量2に電荷が蓄積された後、制御手段100はシフトレジスタ13aを動作させ、次に信号線16bのみをローレベルとして、スイッチ19cおよび19dを導通状態にして電流プログラム部15cの容量2aに、基準電流値に対応した電荷を蓄積させる。
【0048】
第1のフレームの間、上述した一連の動作がソースドライバ14の数(図1では3つ)だけ順に行われ、電流プログラム部15c、15eと、各ソースドライバが対応する一対の電流プログラム部15のSTD―I(A)側の容量2bに電荷を蓄積させていく。
【0049】
一方、このフレームの間では、制御手段100はシフトレジスタ13bは停止させ、信号線17はすべてハイレベルとするとともに、セレクタ18aを一対の電流プログラム部のうち、電流プログラム部15bの電流をソースドライバ14aに流れるように選択する。また、電流プログラム部15bの制御の動作と同時に、セレクタ18b、セレクタ18cにも同一の動作をさせて、電流プログラム部15d、15fと、STD―I(B)側に属する電流プログラム部は全て、それぞれが対応するソースドライバ14b、14cに電流を流す動作を行わせる。
【0050】
これにより、STD―I(B)側に属する各電流プログラムにおいて、容量2に蓄積された電荷に応じた電流が、駆動トランジスタ1及び電流出力型ソースドライバ14a〜14cに流れる。
【0051】
次に、第2のフレームにおいては、制御手段100は、STD−I(A)側に属する電流プログラム部の動作と、STD−I(B)側に属する電流プログラム部の動作を、第1のフレームの場合と入れ替えるようにする。
【0052】
すなわち、信号線17a〜17cが順次ローレベルとなるようシフトレジスタ13bを動作させて、STD−I(B)側に属する電流プログラム部15b、15d、15fに、順次基準電流生成部11からの基準電流が供給されるようにする。
【0053】
一方STD−I(A)側に属する電流プログラム部15a、15c、15eについては、シフトレジスタ13aの動作により基準電流生成部11からの基準電流の供給を停止するとともに、セレクタ18a〜18cを制御して、それぞれソースドライバ14aに接続させて、第1のフレームにおいて容量2に蓄積させた電荷(基準電流と同一電流値が駆動トランジスタ1に流れる電荷量)に応じた電流を流すようにする。
【0054】
ここで、上記の電流プログラム部の一連の動作における、基準電流生成部11から基準電流を受け、容量2に電荷を蓄積させる期間をプログラミング期間と呼び、ソースドライバ14a〜14cにそれぞれ電流を供給する期間を電流供給期間と呼ぶ。すると、一個のソースドライバは一対の電流プログラム部のうち、STD−I(A)側またはSTD−I(B)側のものが電流供給期間となることで、常に基準電流が供給される。また、電流供給期間にない他方の電流プログラム部は、プログラミング期間になるので、基準電流生成部11から基準電流の入力を受けて、これを容量に蓄積させることができる。
【0055】
以上の動作が各フレーム毎に行なわれることにより、ソースドライバ14a〜14cには、常に安定した基準電流が供給されることになる。
【0056】
なお、一個のソースドライバに対し、STD−I(A)側およびSTD−I(B)側にそれぞれ属する一対の電流プログラム部を設けたのは、以下の理由による。すなわち、カレントコピア構成をとった電流プログラム部においては、容量2の電荷はスイッチ19a、19b(電流プログラム部15aの場合)のリークにより徐々に変化する。
【0057】
これによりソースドライバへの出力電流値は時間経過とともに変化し、基準電流生成部11からの電流を正確にコピーできない。
【0058】
これを防ぐには定期的にプログラミング期間を設ける必要があるが、プログラミング期間はソースドライバへ電流を供給できない。
【0059】
そこで、一つのソースドライバに対して電流プログラム部15を一対設け、一方がプログラミング期間にあるときに、他方からすでにプログラムされた電流をソースドライバに供給するようにすることで、常にソースドライバへ正確にコピーされた電流を出力できる。
【0060】
さらに、本実施の形態は、接続するソースドライバの数によらず、どのソースドライバに対しても、基準電流生成部11からの基準電流を1回の分配で供給できるため、基準電流生成部11の最も近傍に配置されたソースドライバ14aと、基準電流から最も遠い位置に配置されたソースドライバ14cの電流ばらつきは理論的にない。したがって、電流ばらつき量の増加を抑えることが可能であるため、ソースドライバに対応したブロックむらのない、より均一な表示が可能である。
【0061】
また、図18(b)に示した従来の基準電流を順に受け渡す方式に比べて、本実施の形態はさらに次の各点で有利である。すなわち、本実施の形態は、トランジスタのしきい値及び移動度のばらつきを補正できるため、低温ポリシリコンやアモルファスシリコンでトランジスタを形成できる。これはソースドライバのチップサイズを小さくできる利点がある。
【0062】
図1の例ではアレー基板上に形成した例を示し、ソースドライバ14a〜14cの外部にソースドライバ入力電流生成部12a〜12cを形成している。これにより、各ソースドライバのチップサイズを小さくできる。また、より多数のソースドライバを接続する場合においてもアレー上に形成する場合、図1のように必要数だけ用意すればよく、回路規模を小さくできる。
【0063】
さらに、図12に示すようなソースドライバ140,ゲートドライバ120、ソース信号線121a、121b、ゲート信号線125,126および画素128を備えたアクティブマトリクス型表示装置、もしくは図13に示すようなソースドライバ140,ゲートドライバ120、ソース信号線131a、131b、ゲート信号線135〜137および画素138を備えたアクティブマトリクス型表示装置に適用した場合、画素128もしくは画素138を構成する各トランジスタ122a〜122d、132a〜132dをp型トランジスタで形成するとともに、ソースドライバ入力電流生成部もp型トランジスタで形成されるため、ソースドライバ入力電流生成部を追加しても、そのためのプロセス工程を増やす必要がない利点がある。
【0064】
スイッチ18a〜18cのオン抵抗を下げるためにCMOS構成とする場合は、スイッチ18のみをソースドライバ14内部に形成する方法もある。
【0065】
また、図1ではソースドライバ入力電流生成部12a〜12cをアレー基板上に設けた例で説明したが、電流出力型ソースドライバ14a〜14cに内蔵することも可能である。この場合の構成を図4に示す。
【0066】
また、シフトレジスタ部13aおよび13bは、ソースドライバ入力電流生成部12a〜12cとセレクタ18a〜18cとの間に設けるものとして説明を行ったが、チップセレクト信号を代わりに用いてもよい。この場合シフトレジスタ13aおよび13bは不要となる。また、ソースドライバは一般的に入力データを各出力に分配するためにシフトレジスタを内蔵している。そこでシフトレジスタ14a〜14cのキャリー出力をプログラム部15a〜15fのスイッチを制御する信号に使用してもよい。この場合にはスイッチ制御信号がソースドライバ14a〜14cの外部にでないため、入出力ピン数を削減できる。また回路規模を削減できる。
【0067】
また、表示色ごとに階調データに対する電流出力を変更する場合、基準電流生成部11及びソースドライバ入力電流生成部12を表示色数だけ用意し、ソースドライバ14a〜14cのそれぞれにおける基準電流の入力数及び電流出力部を表示色数用意すればよい。
【0068】
なお、図18(b)に示す従来のカレントミラー方式で電流駆動するソースドライバで、ソースドライバの数によらずカレントミラーの回数を本実施の形態のように1段にしようとすると、1入力にたいし、多数出力に分配するミラー回路を形成しなければならない。分配数により接続できるソースドライバの数が制限される上、あらかじめ多数の接続をできる構成でソースドライバを作成した場合、仮に少数しか接続しない場合にはミラー回路は冗長回路となり、チップサイズが大きくなることによるソースドライバコスト増という欠点がある。また、多接続するためには、分配した多数の基準電流をソースドライバ外部に出力する端子を設ける必要があるため、端子数が増加する。
【0069】
以上のように本発明の実施の形態による基準電流の分配方法は、ソースドライバごとの出力ばらつきが小さくでき、回路規模の小さい回路で形成でき、接続するICの数に制限がないという利点がある。
【0070】
なお、基準電流発生部11に関して、1点鎖線部10で示した部分はソースドライバ14a〜14cに内蔵することも可能である。
【0071】
電流プログラム部15aおよび15bを例にとって、ソースドライバ入力電流生成部12を低温ポリシリコンなどでアレー基板上に作成した場合、表示部の光によるフォトコンダクションの影響がスイッチ19a〜19dに現れ、スイッチ19がオフ状態であっても漏れ電流が増加し、その結果、容量2a(2b)に蓄積された電化量が変化し、出力電流が変化するという問題が発生しやすい。
【0072】
従ってプログラミングを行った時間から電流を出力するまでの時間が、電流プログラム部ごとに大きく異なると、電流変化による出力電流の違いが発生しやすくなる。そこで、プログラミング期間終了時から電流出力までの期間をそろえるためにスイッチ19a〜19dの操作を図3のようにしてもよい。
【0073】
また、一対の電流プログラム部の動作期間の切替は、1フレームごとに切り替えを行うものとしたが、切り替えのタイミングは必ずしも1フレームでなくとも数フレームにわたってもよいし、より短い単位で切り替えてもよい。1水平期間毎でもかまわない。
【0074】
(実施の形態2)
次に、本発明の実施の形態2による電流駆動装置について説明を行う。
【0075】
本実施の形態は、ソースドライバ入力電流生成部をアレー基板上に形成した場合、1つのソースドライバあたり2つ必要であった電流プログラム部について、少なくとも一つの電流プログラム部を複数のソースドライバで共通化することにより、アレー基板上に形成する回路の規模を小さくするものである。
【0076】
図5は本発明の実施の形態2の構成を模式的に示す図である。なお、図1と同一部または相当部には同一符号を付し、詳細な説明は省略する。
【0077】
図5では2つのソースドライバを接続した場合の例である。図1と同様の構成では電流プログラム部は、一個のソースドライバに対して一対必要であるため、合計4つ必要であるが、本実施の形態のソースドライバ入力電流生成部82においては、電流プログラム15bをソースドライバ14aおよび14bで共通化しているため、電流プログラム部の合計を3個に削減した。
【0078】
ソースドライバへ常に基準電流を流すためには、電流プログラム部は少なくともソースドライバの個数分(図5の場合2個)必要である。また、どの電流プログラム部にも電流値を維持するためのプログラミング期間が必ず必要である。
【0079】
従って、電流値が維持されている限り、その電流プログラム部はソースドライバへ基準電流を出力するのに用いることができるため、スイッチのリーク量が少ない、すなわち十分な電流値を保持する力を有する電流プログラム部を用いれば、プログラム期間にある電流プログラムは少なくとも一つあればよいことになる。つまり、N個のソースドライバ14に対して最低必要な電流プログラム部の数はN+1個ということになる。このとき、一つの電流プログラム部の電流値を保持する力は、少なくとも電流供給期間をN回連続して維持できるものである必要がある。
【0080】
図5に示す構成は、電流プログラム部15の数を最小の3個で基準電流を分配している。そのため図1のセレクタ18a〜18cに相当する切り替え部88a、88bの接続と動作は、セレクタ18a〜18cとは異なっている。
【0081】
以下、この相違点を中心に、図5および電流プログラム部15a〜15cの状態の時間変化を示した図6を用いて、本実施の形態の動作を説明する。
【0082】
第1のフレームにおいて、制御装置100の制御により、電流プログラム15aのスイッチ19a、19bを導通状態として、プログラミング期間として電流プログラム15aに基準電流11を書き込む。そのとき電流プログラム部15b、15cはスイッチ19c〜19fを非導通状態とし、電流供給期間としてあらかじめ記憶された電荷2に応じた基準電流を出力する。切り替え部88a、88bが制御され、電流プログラム部15bの出力がソースドライバ14aに入力され、電流プログラム部15cの出力がソースドライバ14bに入力される。
【0083】
次に第2のフレームにおいては、電流プログラム部15bのスイッチ19c、19dを非導通状態とし、電流プログラム部15a及び15cのスイッチ19a、19b、19e、19fを導通状態とする。電流プログラム部15bは、プログラミング期間になり基準電流生成部11から基準電流が入力される。切り替え部88a、88bの制御により電流プログラム部15a及び15cは、それぞれソースドライバ14a、ソースドライバ14bに接続され、電流供給期間として基準電流を供給する。
【0084】
最後に第3のフレームにおいては、電流プログラム部15cのスイッチ19e、19fを非導通状態、電流プログラム部15a及び15bのスイッチ19a、19b、19c、19dを導通状態とする。電流プログラム部15cは、プログラミング期間になり基準電流生成部11から基準電流が入力される。切り替え部88a、88bの制御により電流プログラム部15a及び15bは、それぞれソースドライバ14a、ソースドライバ14bに接続され、電流供給期間として基準電流を供給する。
【0085】
以下、フレームが変わる毎に、同様の動作を繰り返して行う。
【0086】
以上の動作において、第1〜第3の3つのフレームの間、ソースドライバ14a、14bには、電流プログラム部15a〜15cのいずれかから基準電流が常に入力されるため、ソースドライバ14a、14bは常に電流を図示しないソース信号線へ出力できる。また、どの電流プログラム部も、3フレームに1回はプログラミング期間が割り当てられ、基準電流生成部11から基準電流の供給をうけ、容量2に電荷を蓄積するため、スイッチのリークによる出力電流の変化を押さえることが可能である。
【0087】
なお、スイッチ19a〜19fの制御は、電流プログラム部15a〜15cが符号のアルファベット順にプログラミング期間が回ってくる場合には、図5に示すシフトレジスタ83を用いてもよいし、プログラミング期間をランダムな順番とした場合や、ソースドライバの個数が少ない場合は、各電流プログラムのスイッチの制御線をセレクト信号として、図中外部などで発生させた信号により行わせてもよい。この例においても、先の実施の形態と同様に、ソースドライバ内部にシフトレジスタがある場合、シフトレジスタ83と共用してもよく、装置全体の回路規模を縮小させることが可能である。
【0088】
なお、この例では、フレーム単位で各電流プログラム部の切り替え動作を行ったが、電流プログラム部の切り替えは、は必ずしもフレーム単位で行う必要はなく、各電流プログラム部の電流値保持力、すなわち各スイッチのリーク量の大小に応じて、リーク量が多い場合は切り替え周期を早くし、少ない場合は切り替え周期を遅くしてもよい。
【0089】
例えば1フレームを2つの期間に分割し、はじめの1フレームの表示期間には図6の第1及び第2のフレームにおける動作を実行し、次の1フレームの表示期間では図6の第3及び第1のフレームにおける動作を実行する。以下図6の第1から第3のフレームを順にあてはめる。
【0090】
図7に、各電流プログラム部15a〜15cが出力する信号により表示される、表示画面上の領域のフレームごとの変化を示す。画面上の同じ領域においても、フレームごとに供給される電流源が異なるため、3つの電流プログラム部15a〜15cの出力にたとえばらつきがあっても、時間的に平均化され、電流源が異なることによるブロック的なムラを低減させることが可能となる。
【0091】
なお、この例では切り替え部88a、88bが2入力1出力のマルチプレクサであったため、電流プログラム部15aからは常に画面左半分、電流プログラム部15cからは常に画面右半分にしか出力していないが、3入力1出力の切り替え部を用いて、3入力を各電流プログラム15と接続することで、電流プログラム部15a及び電流プログラム部15cについてもソースドライバ14a、14bの双方に供給可能となる。
【0092】
ここで図8に、切り替え部88a、88bの代わりに3入力1出力の切り替え部98a、98bを備えた場合の構成を示す。図の構成において、切り替え部98aは電流プログラム部15a〜15cからの入力のいずれかをソースドライバ14aに入力させることができ、切り替え部98aは電流プログラム部15a〜15cからの入力のいずれかをソースドライバ14bに入力させることができる。
【0093】
このような構成としたときの動作は、図9を参照して以下のようになる。
【0094】
第1のフレームにおいて、制御装置100の制御により、電流プログラム15aのスイッチ19a、19bを導通状態として、プログラミング期間として電流プログラム15aに基準電流11を書き込む。そのとき電流プログラム部15b、15cはスイッチ19c〜19fを非導通状態とし、電流供給期間としてあらかじめ記憶された電荷2に応じた基準電流を出力する。切り替え部98a、98bが制御され、電流プログラム部15bの出力がソースドライバ14aに入力され、電流プログラム部15cの出力がソースドライバ14bに入力される。
【0095】
次に第2のフレームにおいては、電流プログラム部15bのスイッチ19c、19dを非導通状態とし、電流プログラム部15a及び15cのスイッチ19a、19b、19e、19fを導通状態とする。電流プログラム部15bは、プログラミング期間になり基準電流生成部11から基準電流が入力される。切り替え部98a、98bの制御により電流プログラム部15aはソースドライバ14bに接続され、電流プログラム部15cはソースドライバ14aに接続され、電流供給期間として基準電流を供給する。
【0096】
最後に第3のフレームにおいては、電流プログラム部15cのスイッチ19e、19fを非導通状態、電流プログラム部15a及び15bのスイッチ19a、19b、19c、19dを導通状態とする。電流プログラム部15cは、プログラミング期間になり基準電流生成部11から基準電流が入力される。切り替え部98a、98bの制御により電流プログラム部15aはソースドライバ14a、電流プログラム部15bはソースドライバ14bに接続され、電流供給期間として基準電流を供給する。
【0097】
以下、フレームが変わる毎に、同様の動作を繰り返して行う。
【0098】
図10に、各電流プログラム部15a〜15cが出力する信号により表示される、表示画面上の領域のフレームごとの変化を示す。画面上の同じ領域においても、フレームごとに供給される全ての電流源から順に電流が供給されるため、3つの電流プログラム部15a〜15cの出力にたとえばらつきがあっても、時間的に平均化され、電流源が異なることによるブロック的なムラを低減させることが可能となる。
【0099】
図8の構成の場合は、アレー基板上に形成する回路規模は大きくなるが、より電流プログラム部85の出力電流のばらつきに対する表示ムラの度合いを軽減させる効果を発揮する。
【0100】
また図8の構成では3個の電流プログラム部に対しソースドライバを2個用いた例を示しているが、一般にN+1個の電流プログラム部に対し、N個のソースドライバを用いるようにしてもよい(Nは1以上の整数)。この場合、ソースドライバの個数と同数であって、各ソースドライバと一対一対応したセレクタを設ける。
【0101】
また、それぞれのセレクタは、N+1個の全ての電流プログラム部からのN+1個の入力と、対応する所定のソースドライバに対する1個の出力を有する、(N+1)入力1出力の構成を有し、N個の電流プログラム部が常に電流供給期間にあり、1個の電流プログラムが常にプログラミング期間であるように制御が行われればよい。
【0102】
さらに、N個のソースドライバに対して、N+1個の電流プログラム部であるとしたが、N個のソースドライバに対してN+α(αは1以上の整数)個の電流プログラム部を備えた構成であるとしてもよい。この場合、α個の電流プログラム部を常にプログラミング期間としておき、電流供給期間にあるN個のソースドライバのうち、基準電流の電流値を保持する力が、最も弱くなったものから少なくとも1つ取り出して、α個の電流プログラム部から同数交換するようにすればよい。α個全てを交換するようにしてもよい。
【0103】
(実施の形態3)
次に、本発明の実施の形態3による電流駆動装置について説明を行う。
【0104】
図11は、本発明の実施の形態3による電流駆動装置の構成図である。図において、図1と同一部または相当部には同一符号を付し、詳細な説明は省略する。本実施の形態は、ソースドライバ14a〜14cの代わりに、ソースドライバ160を備えた点が異なる。
【0105】
ソースドライバ160は、図1および図19に示すものとは異なり、基準電流の入力元となる電流源が、アレイ状に配列された複数のデジタル−アナログ変換部113の両端に電流源111a及び111bとして設けられている。さらにカレントミラーを形成するためのゲート信号線112は配線抵抗値の高い材料で形成されている。
【0106】
さらに電流源111aは、一対の電流プログラム部15aおよび15bから交互に基準電流の入力を受け、電流源111bは、一対の電流プログラム部15cおよび15dから交互に基準電流の入力を受けるようになっている。
【0107】
以上のような構成を有する本実施の形態の電流駆動装置の動作は、以下のようなものである。ただし、画像表示をソースドライバ160のみで行うものとして説明を行う。
【0108】
第1のフレーム(を表示する期間)において、制御装置100の制御により、電流プログラム15aのスイッチ19a、19bを導通状態として、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15b、15c、15dはスイッチ19c〜19hを非導通状態とする。切り替え部18a、18bが制御され、電流プログラム部15bが、電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0109】
次に第2のフレームにおいては、電流プログラム部15bのスイッチ19c、19dを導通状態とし、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15a、15b、15dのスイッチ19a、19b、19e〜19hを非導通状態とする。切り替え部88a、88bの制御により電流プログラム部15dが電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0110】
さらに第3のフレームにおいては、電流プログラム15dのスイッチ19g、19hを導通状態として、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15a、15c、15dはスイッチ19c〜19hを非導通状態とする。切り替え部18a、18bが制御され、電流プログラム部15aが、電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0111】
第4のフレームにおいては、電流プログラム15aのスイッチ19a、19bを導通状態として、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15b、15c、15dはスイッチ19c〜19hを非導通状態とする。切り替え部18a、18bが制御され、電流プログラム部15cが、電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0112】
第5のフレームにおいては、電流プログラム15cのスイッチ19e、19fを導通状態として、プログラミング期間として基準電流生成部11から基準電流を書き込む。電流プログラム部15a、15b、15dはスイッチ19c〜19hを非導通状態とする。切り替え部18a、18bが制御され、電流プログラム部15bが、電流供給期間としてあらかじめ記憶された容量2に応じた基準電流をソースドライバ160に出力する。
【0113】
以下、第1のフレームの場合に戻って、一連の工程が繰り返し行われる。
【0114】
上記の動作において、ソースドライバ160においては、電流源111a及び111bから交互に同一電流が供給されるので、ゲート信号線112の抵抗成分により電流源111a及び電流源111bのゲート電位は、それぞれ供給された電流に対応した電位に変化する。
【0115】
一般に、ソースドライバの電流出力はカレントミラー回路の構成により1つの基準電流から、アレイ状に構成された複数のデジタル−アナログ変換部にそれぞれ出力を行っている。
【0116】
また、ソースドライバは一般的にクリスタルシリコンにより作成される。一般的にクリスタルシリコンでトランジスタを形成するとウエハー面内でトランジスタのしきい値電圧及び移動度がなだらかに変化する。
【0117】
従って、一つの電流源から各デジタル−アナログ変換部にカレントミラーにより電流を分配すると、デジタル−アナログ変換部を構成するトランジスタのしきい値及び移動度の変化量が大きい場合、例えば複数のデジタル−アナログ変換部からなるアレイの一方から他方の間でなだらかに同一階調時の電流が変化するようになる。特に複数のデジタル−アナログ変換部のアレイ状の並びのいずれか1端にのみ電流源が存在する場合、電流源のない端に近い出力はしきい値及び移動度変化の影響を受けやすい。
【0118】
本実施の形態においては、アレイ状に配置されたデジタル−アナログ変換部の両端から交互に基準電流の供給を行わせるようにしたことにより、デジタル−アナログ変換部113を構成する各トランジスタのしきい値電圧及び移動度の各出力間での変化を補正して、ソースドライバ160のチップ左右での電流値のずれを補正することが可能となる。
【0119】
なお、実施の形態1と同様、シフトレジスタ13a、13bはかならずしも必要ではなく、電流プログラム部15a〜15dのスイッチ19a〜19hを制御できれば、どのような方法を用いてもよい。更にソースドライバ入力電流生成部12a、12bはアレー基板上にあっても、ソースドライバ160上にあってもかまわない。
【0120】
また、ソースドライバを複数個並べる場合は、ソースドライバの個数に対応した数のソースドライバ入力電流生成部12を用意すれば実現可能である。図11の構成の場合では、一つのソースドライバに対して一対のソースドライバ入力電流生成部を用意した構成とした。なお、切り替え部18a、18bの構成が多入力多出力であれば、実施の形態1や2と同様の構成にて実現しても良い。
【0121】
また、本発明においてはソースドライバと同じ回路を表示部と同じ基板上に直接形成した場合においても、同様の効果がある。特にアクティブマトリクス表示装置においてアモルファスシリコンで画素回路を形成した場合、アモルファスシリコンで形成したトランジスタでも、クリスタルシリコンと同様な問題が発生するため、これを解決する手段として有用である。
【0122】
また、上記の各実施の形態において、トランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファスシリコン、ガリウム砒素化合物などどの材質でもよい。
【0123】
また、表示素子として、有機発光素子で説明を行ったが、本発明は、無機エレクトロルミネッセンス素子、発光ダイオードなど電流と輝度が比例関係となる表示素子ならどのような素子を用いても実施可能である。
【0124】
また、本発明における有機発光素子は図15に示すような、セグメントドライバ151,コモンドライバ152,走査信号配線155a〜155c、データ信号配線156a〜156b、画素154a〜154fから構成された単純マトリクス型のほか、図12、13に示すアクティブマトリクス型の表示装置の双方に適用可能であるが、特にアクティブマトリクス型においては、単純マトリクス型にくらべ、100から300分の1の微少電流を流すため、電流値ずれの許容範囲が小さいため、基準電流のソースドライバ間の誤差を小さくする方法の効果が大きい。
【0125】
またアクティブマトリクス型の場合、図12及び13ではp型トランジスタを用いて画素回路を形成したが、図14に示す例のように、トランジスタ147a〜147dにn型トランジスタを用いて画素回路を形成することも可能である。この場合、p型の時とは逆向きの電流がソース信号線に流れる。違いは電流の向きのみであるので、本発明による電流分配時のばらつきを低減する方法を同様に用いることができる。図16にこのときの回路ブロックを示す。
【0126】
また、本発明は、電流駆動装置、電流駆動方法ばかりでなく、これら装置を搭載、もしくは方法を用いた表示装置としても実施しても良く、さらに表示装置を利用した映像表示装置として実施しても良い。図17(a)(b)に、そのような映像表示装置の一例としてテレビを示す。本発明の表示装置171に筐体177と入力された映像信号176を処理する映像信号処理回路174を取り付けテレビとしたものである。なお、図7(a)において、172は調整手段172に入力を行うためのボタンである。一般的にテレビのソース信号線数に比べ、ソースドライバの出力線数の方が少ないため、ソースドライバ間の電流ばらつきを補正することが必須であるため、本発明が有効である。また、映像表示装置としては、テレビの他、パソコンのディスプレイ、インターホン、携帯電話、PDA等であってもよい。
【0127】
なお、上記の各実施の形態において、スイッチ19a〜19hおよび同等のスイッチを除いた電流プログラム部15a〜15fは本発明の電流値保持手段に相当し、スイッチ19a〜19hおよび同等のスイッチ、シフトレジスタ13a、13b、セレクタ18a〜18c、切り替え部88a、88b、98a、98b、および制御手段100は本発明の入出力制御手段に相当する。
【0128】
また、セレクタ18a〜18c、切り替え部88a、88b、98a、98bは本発明の第1の選択スイッチ手段に相当し、スイッチ19a〜19hおよび同等のスイッチ、シフトレジスタ13a、13bは本発明の第2の選択スイッチ手段に相当する。また、ソースドライバ14a〜14c、140,160は本発明の画像信号出力手段に相当する。また、デジタル−アナログ変換部113は本発明のソース信号線出力用回路に相当する。また、映像信号処理回路174は本発明の処理回路に相当し、表示装置171は本発明の表示装置に相当する。また、電流プログラム部からソースドライバへ供給される基準電流は、本発明の駆動用電流に相当する。
【0129】
【発明の効果】
以上のように本発明は、電流駆動を行う表示装置の利用において、複数のソースドライバ間の出力電流値のずれを低減することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1による電流駆動装置の構成図
【図2】スイッチ19a〜19dおよび同等のスイッチを制御する信号の第1の波形パターンを示した図
【図3】スイッチ19a〜19dおよび同等のスイッチを制御する信号の第2の波形パターンを示した図
【図4】実施の形態1の他の構成として、ソースドライバ入力電流生成部をソースドライバに内蔵したものを示した図
【図5】本発明の実施の形態2による電流駆動装置の構成図
【図6】本発明の実施の形態2による電流駆動装置における各電流プログラムの動作のタイミングチャートを示した図
【図7】本発明の実施の形態2による電流駆動装置において各電流プログラムが出力を行う、表示画面の領域の時間変化を示した図
【図8】本発明の実施の形態2による電流駆動装置の他の構成を示す図
【図9】本発明の実施の形態2による電流駆動装置の他の構成における各電流プログラムの動作のタイミングチャートを示した図
【図10】本発明の実施の形態2による電流駆動装置の他の構成において各電流プログラムが出力を行う、表示画面の領域の時間変化を示した図
【図11】本発明の実施の形態3による電流駆動装置の構成図
【図12】本発明の各実施の形態を適用できるアクティブマトリクス型表示装置の一部及びカレントコピア画素回路の例を示した図
【図13】本発明の各実施の形態を適用できるアクティブマトリクス型表示装置の一部及びカレントミラー構成の画素回路の例を示した図
【図14】本発明の各実施の形態を適用できるアクティブマトリクス型表示装置の一部及びn型トランジスタを用いたカレントコピア画素回路の例を示した図
【図15】本発明の各実施の形態を適用できるパッシブマトリクス型表示装置の例を示した図
【図16】本発明の実施の形態1の他の構成として、画素回路がn型トランジスタで形成された場合の構成を示した図
【図17】(a)本発明の各実施の形態の応用としてのテレビの外形を示した図
(b)本発明の各実施の形態の応用としてのテレビのブロック図
【図18】(a)従来の技術による電圧−電流変換型のソースドライバの構成図
(b)従来の技術によるカレントミラー方式の電流分配型のソースドライバの構成図
【図19】従来の技術によるソースドライバのデジタルーアナログ変換部を示した図
【図20】表示パネルの概略を示した図
【符号の説明】
1 駆動トランジスタ
2 容量
11 基準電流生成部
12a〜12c ソースドライバ入力電流生成部
13a、13b シフトレジスタ部
14a〜14c ソースドライバ
15a〜15f 電流プログラム部
16a〜16c スイッチ制御信号
17a〜17c スイッチ制御信号
18a〜18c 切り替え部
19a〜19h スイッチ
Claims (13)
- 同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するN+α(Nは1以上の整数、αは1以上の整数)個の電流値保持手段と、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をN系統の外部のいずれかへ出力させるかの制御を行う入出力制御手段とを備え、
前記入出力制御手段は、
ある期間では、所定のN個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記N系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記N系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のN個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動装置。 - 前記その次の期間において、前記基準電流が入力されるように制御が行われる前記電流値保持手段は、前記所定の電流値を保持する力が、最も弱いものから順に選択されるものである請求項1に記載の電流駆動装置。
- 前記入出力制御手段は、
前記N+α個の電流値保持手段の全部または一部から一つを選択し、前記N系統のいずれかと一対一対応で接続する単数または複数の第1の選択スイッチ手段と、
前記N+α個の電流値保持手段のそれぞれに対し、前記基準電流の入力の有無を選択する第2の選択スイッチ手段とを備えた請求項1に記載の電流駆動装置。 - 前記第1の選択スイッチの個数は、前記N系統の数と同数のN個である請求項3に記載の電流駆動装置。
- 前記第1の選択スイッチの個数は、前記電流値保持手段の数の半分である(N+α)/2個であって、
それぞれの前記第1の選択スイッチと、それぞれの前記電流値保持手段とは、1つの前記第1の選択スイッチに対し、2つの前記電流値保持手段が対応するよう接続されており、
1つの前記電流値保持手段は、2つ以上の前記第1の選択スイッチとは対応しないよう接続されている請求項4に記載の電流駆動装置。 - 前記電流値保持手段は、同一の基板上に形成されている請求項1に記載の信号駆動装置。
- 前記N系統の外部と接続されており、前記駆動信号の入力を受けて、ソース信号線に画像信号を生成する画像信号出力手段を備えた請求項1から6のいずれかに記載の電流駆動装置。
- 前記画像信号出力手段は、前記N系統の外部と1対1対応で接続される請求項7に記載の電流駆動装置。
- 前記画像信号出力手段は、前記N系統の一部と接続しており、
複数のソース信号線出力用回路をアレイ状に配列してなるカレントミラー回路にて前記画像信号を生成し、前記N系統の一部からの前記駆動信号は、前記アレイの両端から交互に入力される請求項7に記載の電流駆動装置。 - 前記電流値保持手段、前記入出力信号選択手段および前記画像信号出力手段の全部または一部は、同一のICチップ内に形成されている請求項7に記載の電流駆動装置。
- 請求項7から10に記載の信号駆動装置と、
前記信号駆動装置からの画像信号が供給される複数のソース信号線と、
前記複数のソース信号線とマトリックス状に交差するよう配置されるゲート信号線と、
前記ゲート信号線にゲート信号を供給するゲートドライバと、
前記ソース信号線と前記ゲート信号線との交点近傍に配置され、前記ゲート信号により開閉が制御され、前記ソース信号線からの画像信号により表示される表示素子とを備えた表示装置。 - 請求項11に記載の表示装置と、
映像信号を前記画像信号に処理する処理回路と、
前記表示装置および前記処理回路に電力を供給する電源回路とを備えた映像表示装置。 - 同一の基準電流の入力に基づき、カレントコピア方式により所定の電流値を保持し、前記所定の電流値の駆動用電流を出力するN+α(Nは1以上の整数、αは1以上の整数)個の電流値保持手段を用い、
所定の期間毎に、前記電流値保持手段のそれぞれに対し、前記基準電流を入力させるか、前記駆動用電流をN系統の外部のいずれかへ出力させるかの制御を行う入出力制御工程を備え、
前記入出力制御工程は、
ある期間では、所定のN個の前記電流値保持手段から前記所定の電流値の駆動用電流を前記N系統の外部へそれぞれ出力させるとともに、所定のα個の前記電流値保持手段に前記基準電流を入力させる制御を行い、
その次の期間では、前記所定の期間に前記基準電流が入力されていた前記所定のα個の前記電流値保持手段の少なくとも一つを、前記N系統の外部のいずれかに前記駆動用電流を出力させるとともに、前記所定の期間に前記駆動用電流を出力していた前記所定のN個の前記電流値保持手段のうち、前記駆動用電流を出力させるよう制御されたものと同数のものを選択して、前記基準電流が入力されるように制御を行う電流駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003010267A JP2004219955A (ja) | 2003-01-17 | 2003-01-17 | 電流駆動装置、電流駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003010267A JP2004219955A (ja) | 2003-01-17 | 2003-01-17 | 電流駆動装置、電流駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004219955A true JP2004219955A (ja) | 2004-08-05 |
Family
ID=32899521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003010267A Pending JP2004219955A (ja) | 2003-01-17 | 2003-01-17 | 電流駆動装置、電流駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004219955A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005017653A (ja) * | 2003-06-25 | 2005-01-20 | Nec Electronics Corp | 電流源回路、並びに電流源回路を有する半導体装置 |
JP2005221659A (ja) * | 2004-02-04 | 2005-08-18 | Nec Corp | 電流源回路及びこれを用いた表示装置 |
JP2006227151A (ja) * | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 有機el表示装置および有機el表示装置のデータ線駆動回路 |
US7995047B2 (en) | 2006-12-13 | 2011-08-09 | Panasonic Corporation | Current driving device |
CN111354300A (zh) * | 2019-08-14 | 2020-06-30 | Tcl科技集团股份有限公司 | 一种驱动电路、驱动方法及显示装置 |
CN111813033A (zh) * | 2019-04-12 | 2020-10-23 | 南京南瑞继保电气有限公司 | 一种电力电子设备冷却***的控制保护架构和控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02105907A (ja) * | 1988-09-12 | 1990-04-18 | Philips Gloeilampenfab:Nv | 電流源回路 |
JP2002341824A (ja) * | 2001-05-14 | 2002-11-29 | Pioneer Electronic Corp | 発光パネルの駆動方法 |
JP2004045488A (ja) * | 2002-07-09 | 2004-02-12 | Casio Comput Co Ltd | 表示駆動装置及びその駆動制御方法 |
-
2003
- 2003-01-17 JP JP2003010267A patent/JP2004219955A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02105907A (ja) * | 1988-09-12 | 1990-04-18 | Philips Gloeilampenfab:Nv | 電流源回路 |
JP2002341824A (ja) * | 2001-05-14 | 2002-11-29 | Pioneer Electronic Corp | 発光パネルの駆動方法 |
JP2004045488A (ja) * | 2002-07-09 | 2004-02-12 | Casio Comput Co Ltd | 表示駆動装置及びその駆動制御方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005017653A (ja) * | 2003-06-25 | 2005-01-20 | Nec Electronics Corp | 電流源回路、並びに電流源回路を有する半導体装置 |
JP4662698B2 (ja) * | 2003-06-25 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 電流源回路、並びに電流設定方法 |
JP2005221659A (ja) * | 2004-02-04 | 2005-08-18 | Nec Corp | 電流源回路及びこれを用いた表示装置 |
JP2006227151A (ja) * | 2005-02-16 | 2006-08-31 | Fuji Electric Holdings Co Ltd | 有機el表示装置および有機el表示装置のデータ線駆動回路 |
US7995047B2 (en) | 2006-12-13 | 2011-08-09 | Panasonic Corporation | Current driving device |
CN111813033A (zh) * | 2019-04-12 | 2020-10-23 | 南京南瑞继保电气有限公司 | 一种电力电子设备冷却***的控制保护架构和控制方法 |
CN111813033B (zh) * | 2019-04-12 | 2023-09-08 | 南京南瑞继保电气有限公司 | 一种电力电子设备冷却***的控制保护架构和控制方法 |
CN111354300A (zh) * | 2019-08-14 | 2020-06-30 | Tcl科技集团股份有限公司 | 一种驱动电路、驱动方法及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102656621B (zh) | 用于发光显示器的有效编程和快速校准方案以及用于发光显示器的稳定电流源/沉 | |
KR100625634B1 (ko) | 전자 장치, 전기 광학 장치 및 전자 기기 | |
CN114830218A (zh) | 显示模块及其驱动方法 | |
CN100511366C (zh) | 具有矩阵型电流负载驱动电路的半导体器件及其驱动方法 | |
US6885385B2 (en) | Image display apparatus | |
KR100659155B1 (ko) | 전류 피드백형 amoled 구동 회로 | |
US7656194B2 (en) | Shift register circuit | |
US20070206032A1 (en) | Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices | |
JP2005311591A (ja) | 電流駆動装置 | |
US6724377B2 (en) | Image display apparatus | |
WO2001054107A1 (en) | Gray scale pixel driver for electronic display and method of operation therefor | |
CN100454363C (zh) | 电流生成供给电路和显示装置 | |
JP2007528013A (ja) | 表示装置 | |
US10410582B2 (en) | Display panel and display device including display panel | |
WO2006011998A1 (en) | Active matrix display device | |
US6876348B2 (en) | Display device equipped with SRAM in pixel and driving method of the same | |
KR20070013418A (ko) | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 | |
JP2004198493A (ja) | 電子回路の駆動方法、電子装置の駆動方法、電気光学装置の駆動方法及び電子機器 | |
US20050237280A1 (en) | Electro-luminescent display device | |
JP2004219955A (ja) | 電流駆動装置、電流駆動方法 | |
KR100594832B1 (ko) | 전자 회로, 전기 광학 장치 및 전자 기기 | |
KR100614479B1 (ko) | 전자 장치, 전기 광학 장치 및 전자 기기 | |
US7119769B2 (en) | Active matrix type organic EL panel drive circuit and organic EL display device | |
US20070146274A1 (en) | Display device | |
JP2004363887A (ja) | 電流生成供給回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |