JP5076042B2 - ディスプレイパネル駆動回路 - Google Patents
ディスプレイパネル駆動回路 Download PDFInfo
- Publication number
- JP5076042B2 JP5076042B2 JP2001251432A JP2001251432A JP5076042B2 JP 5076042 B2 JP5076042 B2 JP 5076042B2 JP 2001251432 A JP2001251432 A JP 2001251432A JP 2001251432 A JP2001251432 A JP 2001251432A JP 5076042 B2 JP5076042 B2 JP 5076042B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- display panel
- circuit
- switching
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000002346 layers by function Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の属する技術分野】
本発明はディスプレイパネル駆動回路に関し、特に有機エレクトロルミネセンス素子等の自発光素子からなるディスプレイパネルを用いたディスプレイ装置の駆動回路に関する
【0002】
【従来の技術】
薄型で低消費電力なディスプレイ装置を実現するための自発光素子として、有機エレクトロルミネッセンス(以下、ELと称する)素子が知られている。図4は、かかるEL素子の概略構成を示す図である。同図に示されているように、EL素子は、透明電極101が形成されたガラス板等からなる透明基板100上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも1層の有機機能層102、及び金属電極103が積層されたものである。
【0003】
図5は、かかるEL素子の特性を電気的に示す等価回路である。同図に示されるように、EL素子は、容量成分Cと、該容量成分に並列に結合するダイオード特性の成分Eとによって置き換えることができる。
ここで、透明電極101の陽極にプラス、金属電極103の陰極にマイナスの電圧を加えて透明電極及び金属電極間に直流を印加すると、容量成分Cに電荷が蓄積される。この際、EL素子固有の障壁電圧または発光閥値電圧を越えると、電極(ダイオード成分Eの陽極側)から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で有機機能層102が発光する。
【0004】
図6は、複数の上記EL素子をマトリクス状に配列してなるELディスプレイパネルを用いて画像表示を行うELディスプレイ装置の概略構成を示す図である。同図において、ELディスプレイパネルとしてのELDP10には、第1表示ライン〜第n表示ライン各々を担う陰極線(金属電極)B1〜Bnと、これら陰極線B1〜Bn各々に交叉して配列されたm個の陽極線(透明電極)A1〜Amが形成されている。これら陰極線B1〜Bn及び陽極線A1〜Amの交差部分の各々に、上述した如き構造を有するEL素子E11〜Enmが形成されている。
【0005】
尚、これらEL素子E11〜Enm各々は、ELDP10としての1画素を担うものである。
発光制御回路1は、入力された1画面分(n行、m列)の画像データを、ELDP10の各画素、すなわち上記EL素子E11〜Enmの各々に対応した画素データ群D11〜Dnmに変換し、これらを図7に示されているように、1行分毎に順次、陽極線ドライブ回路2に供給して行く。例えば、画素データD11〜Dnmとは、ELDP10の第1表示ラインに属するEL素子E11〜Enm各々に対して発光を実施させるか否かを指定するm個のデータビットであり、夫々、論理レベル“1”である場合には“発光”、論理レベル“0”である場合に“非発光”を示す。
【0006】
また、発光制御回路1は、図7に示されているように1行分毎の画素データの供給タイミングに同期して、ELDP10の第1表示ライン〜第n表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路3に供給する。陽極線ドライブ回路2は、先ず、上記画素データ群におけるm個のデータビットの内から、“発光”を指定する論理レベル“1”のデータビットを全て抽出する。次に、この抽出したデータビット各々に対応した“列”に属する陽極線を陽極線A1〜Amの内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流iを供給する。
【0007】
陰極線走査回路3は、上記陰極線B1〜Bnの内から、上記走査線選択制御信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位Vccを夫々印加する。尚、かかる高電位Vccは、EL素子が所望の輝度で発光しているときの両端電圧(寄生容量Cへの充電量に基づいて決定する電圧)とほほ同一値に設定される。
【0008】
この際、上記陽極線ドライブ回路2によって上記定電流源が接続された“列”と、上記陰極線走査回路3にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び“列”に交叉して形成されているEL素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走査回路3によって高電位Vccに設定された表示ラインと、上記定電流源が接続された“列”との間には電流が流れ込まないので、かかる表示ライン及び“列”に交叉して形成されているEL素子は非発光のままである。
【0009】
以上のような動作が、画素データ群D11〜D1m、D21〜D2m、… 、Dn1〜Dnm各々に基づいて実施されると、ELDP10の画面上には、入力された画像データに応じた1フィールド分の発光パターン、つまり画像が表示されるのである。
【0010】
【発明が解決しようとする課題】
上述したように陽極線ドライブ回路の出力は電流出力であり、その電流出力にはカレントミラーが用いられる。その出力電流がばらついた場合、有機ELパネルの輝度がばらついてしまう。このため、電流ばらつきを抑えることは非常に重要である。しかし、カレントミラーを用いた場合、カレントミラーで発生する電流ばらつきにより、出力電流がばらついてしまう。
【0011】
ここで、従来の回路構成が図8に示されている。同図には、N+1個のMOS(Metal Oxide Semiconductor)トランジスタを用いて構成されたカレントミラーが示されている。
同図に示されているように、カレントミラー回路は、電流源Iorgと、N+1個のMOSトランジスタPOUT0、POUT1、…、POUTNとを含んで構成されている。N+1個のMOSトランジスタのうち、1つのMOSトランジスタPOUT0が電流源Iorgと共に、カレントミラーの基準電流源をなす。そして、他のN個のMOSトランジスタからの出力電流が、ディスプレイパネルの駆動出力として導出される。本例では、他のN個のMOSトランジスタPOUT1〜POUTNからの出力が1つにまとめられ、このまとめられた出力電流Ioutが駆動出力として導出される。
【0012】
ここで、N+1個のMOSトランジスタPOUT0〜POUTNのサイズがすべて同じであると仮定する。すると、MOSトランジスタPOUT0によって導出される電流と他のN個のMOSトランジスタPOUT1〜POUTNによって導出される電流との比、すなわち電流比は1:Nとなる。よって、このときの出力電流Ioutは
Iout=N×Iorg
になる。
【0013】
一般に、電流のばらつきΔIはMOSトランジスタのサイズに依存し、MOSトランジスタのサイズが小さい場合に電流のばらつきΔIは大きい。逆に、MOSトランジスタのサイズが大きい場合に電流のばらつきΔIは小さい。
ディスプレイパネルの駆動等の用途では、上記電流比1:Nの“N”側のMOSトランジスタのサイズは、“1”側のMOSトランジスタのサイズより遙かに大きい。例えば、N>10である。このことから、電流のばらつきΔIは上記電流比“1”側のMOSトランジスタPoutから発生する電流ばらつきが支配的になる。
【0014】
また、カレントミラーの電流比を小さくすることも考えられる。例えば、2:N/2や、3:N/3にすることが考えられる。こうすれば、電流のばらつきΔIは減少する。しかしながら、チャンネル数は陽極線の数だけ存在するので、その場合には電流源Iorgの電流量を増やさなければならない。すると、ICチップの消費電力が増加するという欠点がある。
【0015】
本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的はICチップの消費電力が増加することなく、電流のばらつきを減少させることのできるディスプレイパネル駆動回路を提供することである。
【0016】
【課題を解決するための手段】
本発明の請求項1によるディスプレイパネル駆動回路は、電流源と接続され、基準電流源をなす1つのトランジスタと、該トランジスタと共に電流ミラー回路を構成するN個(Nは自然数)のトランジスタとからなるディスプレイパネル駆動回路であって、前記N+1個のトランジスタのうち、基準電流源をなすトランジスタを、周期的に切り替えるスイッチング手段を含み、他のN個のトランジスタからの出力を1つにまとめてディスプレイパネルを構成する自発光素子の駆動出力として導出するようにしたことを特徴とする。
【0017】
本発明の請求項2によるディスプレイパネル駆動回路は、請求項1において、前記自発光素子は、前記駆動出力によってそれぞれ駆動されるエレクトロルミネッセンス素子によって構成されていることを特徴とする。
【0018】
要するに、基準電流源をなすトランジスタを、周期的に切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができ、また複数のICチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られる。
【0019】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において参照する各図においては、他の図と同等部分に同一符号が付されている。
図1は本発明によるディスプレイパネル駆動回路の実施の一形態における主要部分の構成を示す図である。同図には、N+1個のMOSトランジスタによって構成されたカレントミラー回路が示されている。
【0020】
同図に示されているように、カレントミラー回路は、電流源Iorgと、N+1個のMOSトランジスタPOUT0、POUT1、…、POUTNと、スイッチング回路SW0、SW1、…、SWNとを含んで構成されている。スイッチング回路SW0、SW1、…、SWNは、N+1個のMOSトランジスタPOUT0、POUT1、…、POUTNのうちのいずれか1つのみを電流源Iorgと電気的に接続する。この電流源Iorgと接続された1つのMOSトランジスタが電流源Iorgと共に、カレントミラーの基準電流源をなすことになる。そして、他のN個のMOSトランジスタからの出力電流が、ディスプレイパネルの駆動出力として導出される。本例では、他のN個のMOSトランジスタPOUT1〜POUTNからの出力が1つにまとめられ、このまとめられた出力電流Ioutが駆動出力として導出される。
【0021】
同図中のスイッチング回路SW0、SW1、…、SWNにおいては、電流源Iorgに接続されている端子が○、出力電流Ioutを導出する信号線に接続されている端子が●で示されている。スイッチング回路SW0が○側端子に接続されているとき、他のスイッチング回路SW1〜SWNは●側端子に接続される。スイッチング回路SW1が○側端子に接続されているとき、スイッチング回路SW1及びSW2〜SWNは●側端子に接続される。同様に、○側端子に接続されるスイッチング回路を、順次切り替える。この切り替えは、クロックに同期させて行う。
【0022】
このようにスイッチング回路SW0〜SWNを制御することにより、N+1個のMOSトランジスタPOUT0、POUT1、…、POUTNのうち、基準電流源をなすトランジスタを、周期的に切り替える。つまり、スイッチング回路を切り替えることにより、N+1個のMOSトランジスタ全てが、電流のばらつきに支配的な電流比1:Nの“1”側に順次割り当たるようにしている。このように切り替え制御し、N+1個全てのMOSトランジスタの電流ばらつきに対して時分割制御(時間で平均する)を行うので、電流ばらつきを抑えることができる。
【0023】
ここで、トランジスタの数N=3とし、トランジスタのばらつきを1%とした場合、従来では電流のばらつきは1.4%程度になるのに対し、本発明の回路によれば、電流のばらつきは0.01%程度であり、電流のばらつきはかなり小さくなる。
図2はスイッチング回路SW0〜SWNの切り替えタイミングを示すタイミングチャートである。同図には、スイッチング回路を切り替えるタイミングをなすクロックと、各スイッチング回路のオンオフ状態と、出力電流Ioutとが示されている。なお、同図においては、ハイレベルとなっているスイッチング回路がオン状態であることを示している。
【0024】
同図において、スイッチング回路SW0がオン状態のとき、出力電流IoutはN×Iref+ΔI0となる。同様に、スイッチング回路SW1がオン状態のとき出力電流IoutはN×Iref+ΔI1、スイッチング回路SW2がオン状態のとき出力電流IoutはN×Iref+ΔI2となり、スイッチング回路SWNがオン状態のとき出力電流IoutはN×Iref+ΔINとなる。以下同様に、基準電流源をなすトランジスタをスイッチング回路で周期的に切り替える。
【0025】
以上のように、基準電流源をなすトランジスタを、周期的に切り替えることにより、電流ばらつきの量を小さくすることができる。
ここで、スイッチング回路の構成例が図3に示されている。同図に示されているスイッチング回路SW0〜SWNは、それぞれ対応するMOSトランジスタPOUT0〜POUTNから出力される電流が入力される2つのアナログスイッチを含んで構成されている。スイッチング回路SW0は、アナログスイッチSW01及びSW02によって構成されている。これらアナログスイッチSW01及びSW02は、共に、ソース及びドレインを共通とするN型MOSトランジスタ及びP型MOSトランジスタによって構成されている。そして、これらN型MOSトランジスタ及びP型MOSトランジスタの共通するゲートがスイッチング制御端子となる。また、同図においては、上述したクロックを入力とするカウンタ200と、スイッチング回路SW0〜SWNに対応して設けられカウンタ200の出力200−0〜200−Nを反転するインバータINV0〜INVNとが設けられている。なお、インバータINV0〜INVNは、例えば周知のCMOS(Complementary Metal Oxide Semiconductor)インバータ回路で構成する。
【0026】
アナログスイッチSW01のN型MOSトランジスタ及びアナログスイッチSW02のP型MOSトランジスタにはカウンタ200の出力がそのまま入力されるのに対し、アナログスイッチSW01のP型MOSトランジスタ及びアナログスイッチSW02のN型MOSトランジスタにはカウンタ200の出力がインバータINV0によって論理反転されて入力される。このため、カウンタ200の出力200−0がハイレベルのときにのみアナログスイッチSW01がオン状態、ローレベルのときにはアナログスイッチSW02がオン状態となる。
【0027】
アナログスイッチSW11及びアナログスイッチSW12からなるスイッチング回路SW1についても同様に、カウンタ200の出力200−1がハイレベルのときにのみアナログスイッチSW11がオン状態、ローレベルのときにはアナログスイッチSW12がオン状態となる。他のスイッチング回路についても同様であり、スイッチング回路SWNは、カウンタ200の出力200−NがハイレベルのときにのみアナログスイッチSWN1がオン状態、ローレベルのときにはアナログスイッチSWN2がオン状態となる。
【0028】
なお、同図に示されているように、アナログスイッチSW01,SW11,…,SWN1の出力側は上述した電流源Iorgに接続され、アナログスイッチSW02,SW12,…,SWN2の出力側は1つにまとめられて出力電流Ioutとして導出される。
このような構成において、カウンタ200は、図2中のクロックを入力とし、出力200−1〜200−Nの1つのみをハイレベルのパルスとする。そして、このハイレベルとする出力を順にずらしていく。このように順次ずらしながらハイレベルのパルスを与えることにより、上述した図2に示されているように、N+1個のMOSトランジスタのうち、基準電流源をなすトランジスタを、周期的に切り替える。これにより、N+1個のMOSトランジスタ全てが、電流のばらつきに支配的な電流比1:Nの“1”側に順次割り当たるようにしている。このように切り替え制御し、N+1個全てのMOSトランジスタの電流ばらつきに対して時分割制御を行うので電流ばらつきを抑えることができる。なお、以上のように構成するため、電流源Iorgの電流量を増やさずに、電流ばらつきを抑えることができる。
【0029】
したがって、本回路によれば、ICチップの消費電力を増やすことなく、カレントミラーで発生する電流ばらつきを小さくすることができる。よって、例えば、繰返し周波数が1000Hzのクロックでスイッチング回路を切り替え制御することにより、有機EL素子で構成したディスプレイパネルへの供給電流を時間的に平均化することができる。このため、ディスプレイパネル上において均一な発光輝度が得られる。
【0030】
【発明の効果】
以上説明したように本発明は、基準電流源をなすトランジスタを、周期的に切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができ、また複数のICチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られるという効果がある。
【図面の簡単な説明】
【図1】本発明によるディスプレイパネル駆動回路の主要部分の構成を示す図である。
【図2】図1のディスプレイパネル駆動回路におけるスイッチング回路の切り替えタイミングを示すタイミングチャートである。
【図3】スイッチング回路の構成例を示す図である。
【図4】EL素子の概略構成を示す図である。
【図5】EL素子の特性を電気的に示す等価回路を示す図である。
【図6】複数のEL素子をマトリクス状に配列してなるELディスプレイパネルを用いて画像表示を行うELディスプレイ装置の概略構成を示す図である。
【図7】画素データ及び走査線選択信号の供給タイミングを示す図である。
【図8】従来回路を示す図である。
【符号の説明】
1 発光制御回路
2 陽極線ドライブ回路
3 陰極線走査回路
100 透明基板
101 透明電極
102 有機機能層
103 金属電極
200 カウンタ
INV0〜INVN インバータ
Iorg 電流源
Iout 出力電流
POUT0〜POUTN トランジスタ
SW0〜SWN スイッチング回路
SW01,SW02
SW11,SW12
SW11,SW12 アナログスイッチ
Claims (2)
- 電流源と接続され、基準電流源をなす1つのトランジスタと、該トランジスタと共に電流ミラー回路を構成するN個(Nは自然数)のトランジスタとからなるディスプレイパネル駆動回路であって、前記N+1個のトランジスタのうち、基準電流源をなすトランジスタを、周期的に切り替えるスイッチング手段を含み、他のN個のトランジスタからの出力を1つにまとめてディスプレイパネルを構成する自発光素子の駆動出力として導出するようにしたことを特徴とするディスプレイパネル駆動回路。
- 前記自発光素子は、前記駆動出力によってそれぞれ駆動されるエレクトロルミネッセンス素子によって構成されていることを特徴とする請求項1記載のディスプレイパネル駆動回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001251432A JP5076042B2 (ja) | 2001-08-22 | 2001-08-22 | ディスプレイパネル駆動回路 |
CNB028029771A CN100403375C (zh) | 2001-08-22 | 2002-08-22 | 显示板驱动电路 |
KR10-2003-7005553A KR100505773B1 (ko) | 2001-08-22 | 2002-08-22 | 디스플레이 패널 구동 회로 |
PCT/JP2002/008471 WO2003019516A1 (fr) | 2001-08-22 | 2002-08-22 | Circuit d'attaque de panneau d'affichage |
US10/399,627 US7233322B2 (en) | 2001-08-22 | 2002-08-22 | Display panel drive circuit |
DE10295686T DE10295686B4 (de) | 2001-08-22 | 2002-08-22 | Anzeigefeld-Ansteuerschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001251432A JP5076042B2 (ja) | 2001-08-22 | 2001-08-22 | ディスプレイパネル駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003066904A JP2003066904A (ja) | 2003-03-05 |
JP5076042B2 true JP5076042B2 (ja) | 2012-11-21 |
Family
ID=19080079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001251432A Expired - Lifetime JP5076042B2 (ja) | 2001-08-22 | 2001-08-22 | ディスプレイパネル駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5076042B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4653775B2 (ja) * | 2002-04-26 | 2011-03-16 | 東芝モバイルディスプレイ株式会社 | El表示装置の検査方法 |
US20050180083A1 (en) * | 2002-04-26 | 2005-08-18 | Toshiba Matsushita Display Technology Co., Ltd. | Drive circuit for el display panel |
JP4630884B2 (ja) * | 2002-04-26 | 2011-02-09 | 東芝モバイルディスプレイ株式会社 | El表示装置の駆動方法、およびel表示装置 |
US7742019B2 (en) * | 2002-04-26 | 2010-06-22 | Toshiba Matsushita Display Technology Co., Ltd. | Drive method of el display apparatus |
JP2004334124A (ja) | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | 電流駆動装置及び表示装置 |
JP4662698B2 (ja) * | 2003-06-25 | 2011-03-30 | ルネサスエレクトロニクス株式会社 | 電流源回路、並びに電流設定方法 |
JP4752177B2 (ja) * | 2003-10-30 | 2011-08-17 | セイコーエプソン株式会社 | 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器 |
JP3848358B1 (ja) * | 2006-02-15 | 2006-11-22 | 株式会社日出ハイテック | マルチチャネル駆動回路 |
WO2019054035A1 (ja) | 2017-09-13 | 2019-03-21 | 日立オートモティブシステムズ株式会社 | 電流生成回路および診断回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720033A (en) * | 1980-07-11 | 1982-02-02 | Toshiba Corp | Electronic circuit |
JPH08340243A (ja) * | 1995-06-14 | 1996-12-24 | Canon Inc | バイアス回路 |
JPH09101759A (ja) * | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | 発光素子の駆動方法および駆動装置 |
JPH11143564A (ja) * | 1997-11-14 | 1999-05-28 | Toshiba Corp | 差動増幅回路及びこれを用いた基準電圧発生回路 |
JP3748738B2 (ja) * | 1999-08-03 | 2006-02-22 | パイオニア株式会社 | ディスプレイ装置及びディスプレイパネルの駆動回路 |
JP2001042827A (ja) * | 1999-08-03 | 2001-02-16 | Pioneer Electronic Corp | ディスプレイ装置及びディスプレイパネルの駆動回路 |
JP3853119B2 (ja) * | 1999-11-16 | 2006-12-06 | Necエレクトロニクス株式会社 | 液晶駆動装置 |
-
2001
- 2001-08-22 JP JP2001251432A patent/JP5076042B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003066904A (ja) | 2003-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6756951B1 (en) | Display apparatus and driving circuit of display panel | |
US7019721B2 (en) | Organic light-emitting diode drive circuit for a display application | |
US6809710B2 (en) | Gray scale pixel driver for electronic display and method of operation therefor | |
US7535441B2 (en) | Display driver circuits | |
KR101060017B1 (ko) | 화상 표시 장치 | |
JP4114216B2 (ja) | 表示装置及びその駆動方法 | |
US7248237B2 (en) | Display device and display device driving method | |
US7609234B2 (en) | Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same | |
US8552655B2 (en) | Image display apparatus | |
KR100659155B1 (ko) | 전류 피드백형 amoled 구동 회로 | |
JP2001075524A (ja) | 表示装置 | |
JP5108187B2 (ja) | ディスプレイパネル駆動回路 | |
JP2001350431A (ja) | 発光器、発光装置、及び表示パネル | |
KR20070004716A (ko) | 능동 매트릭스 디스플레이 디바이스 | |
JP2009500650A (ja) | 電界発光ディスプレイ装置 | |
US20040108979A1 (en) | Driving device of active type light emitting display panel | |
JP5226920B2 (ja) | ディスプレイパネル駆動回路 | |
GB2433638A (en) | Passive matrix display drivers | |
JP5076042B2 (ja) | ディスプレイパネル駆動回路 | |
JP3748738B2 (ja) | ディスプレイ装置及びディスプレイパネルの駆動回路 | |
JP5102418B2 (ja) | ディスプレイパネル駆動回路 | |
KR20070040149A (ko) | 표시 장치 및 그 구동 방법 | |
US8284183B2 (en) | Inverter circuit and display device | |
JP2003345307A (ja) | 表示装置およびその駆動方法 | |
US20090073094A1 (en) | Image display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120525 Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5076042 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |