EP0226721B1 - Schaltbare bipolare Stromquelle - Google Patents

Schaltbare bipolare Stromquelle Download PDF

Info

Publication number
EP0226721B1
EP0226721B1 EP86112708A EP86112708A EP0226721B1 EP 0226721 B1 EP0226721 B1 EP 0226721B1 EP 86112708 A EP86112708 A EP 86112708A EP 86112708 A EP86112708 A EP 86112708A EP 0226721 B1 EP0226721 B1 EP 0226721B1
Authority
EP
European Patent Office
Prior art keywords
transistors
current
current source
transistor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP86112708A
Other languages
English (en)
French (fr)
Other versions
EP0226721A1 (de
Inventor
Jochen Dipl.-Ing. Reisinger
Franz Dipl.-Ing. Dielacher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to AT86112708T priority Critical patent/ATE82808T1/de
Publication of EP0226721A1 publication Critical patent/EP0226721A1/de
Application granted granted Critical
Publication of EP0226721B1 publication Critical patent/EP0226721B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Definitions

  • the invention relates to a switchable current source according to the preamble of patent claim 1.
  • the known arrangement has the further disadvantage that, due to the voltage drop caused by the current source, the drain voltages of the input transistors and thus the voltages of the control terminals of the output transistors, ie the operating points the current mirror, are different. Accordingly, the controlled switching means must be designed as relatively complex transmission gates.
  • the arrangement is preferably suitable for digital applications.
  • a simple reference current source is desirable, which requires as few external connections as possible, particularly with regard to its integration capability, and is clearly related to a reference potential and in which the polarity of the different reference currents can be set precisely and with simple means.
  • the invention has the advantage that the current source for supplying the first current mirror requires only one further reference connection and thus fewer connections than in the prior art.
  • the two current mirrors can be designed exactly the same, since a decoupled adjustment of the operating points can be carried out easily with the aid of the mirror transistor arrangement. In this way, the reference currents can be set very precisely and symmetrically independently of one another.
  • the invention is therefore particularly suitable for an integrated embodiment.
  • Embodiments of the inventive concept are characterized in the subclaims.
  • the circuit according to the invention is supplied by a voltage between two terminals VDD and VSS of a supply voltage source.
  • the circuit contains a first current mirror with metal oxide semiconductor transistors of the n-channel type and a second current mirror with metal oxide Hall conductor transistors of the p-channel type, which are connected in series and whose output transistors are controlled alternately via transistor switches.
  • a current Io is fed into the first current mirror via a terminal SE.
  • This first current mirror contains the input transistor MN1, which is connected as a diode, the mirror transistor MN2 and the output transistor MN3. While the gates of the transistors MN1 and MN2 are connected directly to one another and to the input terminal SE, the output circuit of a transistor MP3 is located in front of the gate of transistor MN3.
  • the connections of the transistors MN1, MN2 and MN3 serving as source are connected to the terminal VSS of the supply voltage source.
  • the output circuit of a transistor MN4 is located between the gate of the transistor MN3 and the terminal VSS of the supply voltage source.
  • the output circuits of transistors MP1 and MP2 of the second current mirror are in series with the output circuits of transistors MN2 and MN3.
  • the gate of transistor MP1 is connected directly to the connection point of the output circuits of transistors MN2 and MP1 and via the output circuit of a transistor MN5 to the gate of transistor MP2.
  • the connections of the transistors of the second current mirror which serve as the source are connected to the terminal VDD of the supply voltage source.
  • the gate of transistor MP2 is also connected to terminal VDD across the output circuit of transistor MP4.
  • the terminal SA for the current output of the circuit is located at the connection point of the output circuits of the two output transistors MN3 and MP2.
  • the transistors MN4 and MN5 in the exemplary embodiment are of the n-channel type and the transistors MP3 and MP4 of the p-channel type; the gates of the latter four transistors are connected to one another at a terminal VZ.
  • the current Io flowing into the circuit via the terminal SE is first reflected by the transistor MN1 connected as a diode into the mirror transistor MN2 and thus also flows through the input transistor of the second current mirror MP1.
  • the transistors MN4 and MN5 are now blocked and the transistors MP3 and MP4 are switched to the conductive state or vice versa. It is essential to the invention that the output transistors of the two current mirrors can be switched off, in particular alternately, for which purpose other switch arrangements or other transistor types can also be used.
  • the transistor MP3 conducts and the transistor MN4 blocks.
  • the input current Io is then determined according to the transformation ratio of the first current mirror, i.e. essentially mirrored in the transistor MN3 in accordance with the ratio of channel width to channel length of the transistor MN3 with respect to the transistor MN1.
  • the current flowing through the transistors MN2 and MP1 at the same time has no influence on the output current of the circuit, since if the potential at the terminal VZ is negative, the transistor MN5 blocks and the transistor MP4 conducts, so that the output transistor MP2 of the second current mirror is blocked.
  • the situation is exactly the opposite, i.e. the transistor MP3 blocks and the transistor MN4 conducts, so that the output transistor MN3 safely blocks.
  • the input current Io is first mirrored into the transistor MN2 according to the conversion ratio of the transistors MN2 to MN1 of the first current mirror.
  • This current which then also flows through the transistor MP1, is calculated in accordance with the transmission ratio of the second current mirror, i.e. mirrored into transistor MP2 according to the ratio of transistors MP2 to MP1.
  • the reference current flowing into output terminal SA is either negative or positive.
  • FIG. 2 shows another embodiment of the input circuit of the switchable bipolar current source according to FIG. 1.
  • the output circuit of the transistor MN1 is connected to the terminal serving as drain via a resistor R with a terminal GND for connecting a reference potential.
  • the connection of this transistor serving as the source lies at the pole VSS of the supply voltage source.
  • the gate of transistor MN1 and thus the gate of transistor MN2 and a connection of the output circuit of transistor MP3 is at the output of an operational amplifier OP, the inverting input of which is connected to a terminal VREF for connecting a reference potential and the non-inverting input of which is connected to the connection point of the output circuit of the transistor MN1 and the resistor R.
  • the rest of the circuit is then designed according to the invention in accordance with FIG. 1. According to the reference potential at the terminal VREF, the input current Io to be mirrored and flowing through the transistor MN1 is decoupled from the output of the operational amplifier OP via the amplifier via the transistor MN1 to the input of the
  • the transistors of the current mirrors can be designed, for example, according to the cascode principle or according to the Wilson or Improved Wilson principle.
  • FIG. 3 shows a circuit operating according to the cascode principle with an input circuit according to FIG. 2.
  • the transistors MN1, MN2 and MP1 according to FIG. 1 are connected in series by two transistors N11 and N12, N21 and N22 as well as P11 and P12 replaced.
  • Gate and drain connections of transistors N12, P11 and P12 are each connected to one another.
  • the transistors N11 and N12 are driven with an input circuit according to FIG. 2.
  • the output transistors MN3 and MP2 according to FIG. 1 are replaced by the parallel connection of three stages, each consisting of two transistors connected in series.
  • the drain connections connected to a common node form the circuit output and are connected to the terminal SA.
  • the jointly controlled gates of N11 and N12 are via the output circuit from MP3 to the gates of N31, N33 and N35 connected.
  • the gate of P12 is connected to the gates of P22, P24 and P26 via the output circuit of MN5.
  • the transistors N12, N22, N32, N34, N36 on the one hand and P11, P21, P23 and P25 on the other hand each have common gate control.
  • the cascode circuit according to FIG. 3 can be made with only one switch combination MN4, MN5, MP3. 1, which acts on only one gate circuit at a time.
  • the series connection of the resistors RN and RG lying between the drain connections of N21 and P12 brings about a symmetrization of the circuit, i.e. same operating points or same drain-source voltages of the current mirror transistors if the load is connected from the terminal SA to the reference terminal GND. Then the connection point between RN and RG is virtually at the reference potential.
  • the reference output current can be increased in accordance with the changed transmission ratio of the current mirror with the same dimensioning of the transistors. If one chooses the ohmic load to be switched by the terminal SA against the reference terminal GND according to the translation of the current level smaller than the resistance R, then the voltage drops across the load and R are equal.
  • FIG. 4 shows an exemplary embodiment according to the invention of a circuit working according to the Improved Wilson principle with an input circuit according to FIG. 2.
  • a circuit according to this principle enables the same drain-source voltages of the transistors by means of an additional diode as compared to a Wilson current source switched transistor.
  • the not yet switched gate circuit of the output transistors is provided with switching transistors MN41, MN51, MP31 and MP41 which can be controlled by terminal VZ and which in this order correspond to transistors MN4, MN5, MP3 and MP4 for the other gate circuit.
  • the series connection of the output circuits of two transistors P3 and P4 and a resistor RG are connected from the terminal VDD to the reference terminal GND.
  • the drain and gate of P3 are connected to each other and to the gate of P1 and the gate of P4 is connected to the gate of P2.
  • This arrangement serves to symmetrize the circuit in order to ensure the same operating points for all transistors.
  • the resistors RN and RP and R and an ohmic load to be switched by the terminal SA against the reference potential also belong, in accordance with the explanations for FIG. 3, to ensure the same operating points for the transistors.
  • circuits according to the invention shown in FIGS. 1 to 4 as exemplary embodiments contain metal oxide semiconductor transistors, the letters N or P of the reference symbols relating to the channel type.
  • a circuit construction with metal oxide semiconductor transistors of another type is encompassed by the teaching of the invention.
  • this circuit can also be implemented with the aid of bipolar transistors.
  • there is the possibility of increasing the output reference current with simple means by connecting further metal oxide transistors in parallel with the output transistors, taking into account the channel type, or by increasing the ratio of channel width to channel length that essentially determines the current.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Description

  • Die Erfindung betrifft eine umschaltbare Stromquelle nach dem Oberbegriff des Patentanspruchs 1.
  • Stromquellen, die einen positiven oder negativen Ausgangsstrom liefern können, sind bekannt und beispielsweise in dem Buch "Halbleiter-Schaltungstechnik" von U. Tietze, Ch. Schenk, Springer-Verlag, Berlin, Heidelberg, New York, 1980, Seite 54 ff. beschrieben. Eine dort angegebene Stromquelle liefert einen Ausgangsstrom, der proportional zu einer angelegten Eingangsspannung ist. Für einen Anwendungsfall, der entweder einen positiven oder negativen Referenzstrom erfordert, ist eine Lösung mit einer Stromquelle für den positiven und einer Stromquelle für den negativen Referenzstrom mit nachfolgender Multiplexschaltung üblich.
  • Aus der JP-A-60095620 ist eine schaltbare Stromspiegelanordnung bekannt, bei der die als Dioden geschalteten Eingangstransistoren zweier Stromspiegel mit einer von einer Steuerklemme gesteuerten Stromquelle derart in Reihe geschaltet sind, daß die Stromquelle zwischen den Drainanschlüssen der Eingangstransistoren liegt. Die Schaltung der Stromquelle ist nicht offenbart. Bei einer integrierten Realisierung der nur symbolisch dargestellten Stromquelle ergibt sich der Nachteil, daß die Stromquelle zwei Referenzpotentiale mit separaten zusätzlichen Anschlüssen verlangt, da die Potentiale an den Verbindungspunkten der Stromquelle mit den Eingangstransistoren der Stromspiegel frei sein müssen, um einen Strom einprägen zu können und den Arbeitspunkt definieren zu können. Die bekannte Anordnung hat den weiteren Nachteil, daß durch den von der Stromquelle verursachten Spannungsabfall die Drainspannungen der Eingangstransistoren und damit die Spannungen der Steueranschlüsse der Ausgangstransistoren, d.h. die Arbeitspunkte der Stromspiegel, unterschiedlich sind. Demzufolge müssen die gesteuerten Schaltmittel als relativ aufwendige Transmission-Gates ausgebildet sein. Die Anordnung eignet sich vorzugsweise für Digitalanwendungen.
  • Vor allem für Analoganwendungen ist eine einfache Referenzstromquelle wünschenswert, die insbesondere im Hinblick auf ihre Integrationsfähigkeit möglichst wenige externe Anschlüsse erfordert und dabei eindeutig auf ein Referenzpotential bezogen ist und bei der die in der Polarität unterschiedlichen Referenzströme exakt und mit einfachen Mitteln einstellbar sind.
  • Dieses Ziel wird durch eine umschaltbare Stromquelle mit den Merkmalen des Patentanspruchs 1 erreicht.
  • Der Erfindung hat den Vorteil, daß die Stromquelle zur Speisung des ersten Stromspiegels nur einen weiteren Referenzanschluß und damit weniger Anschlüsse als beim Stand der Technik benötigt. Die beiden Stromspiegel lassen sich exakt gleich auslegen, da eine entkoppelte Anpassung der Arbeitspunkte mit Hilfe der Spiegeltransistoranordnung einfach durchführbar ist. Auf diese Weise können die Referenzströme unabhängig voneinander sehr exakt und symmetrisch eingestellt werden. Damit eignet sich die Erfindung insbesondere für eine integrierte Ausführung.
  • Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
  • Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Gleiche Elemente sind mit gleichen Bezugszeichen versehen.
  • Es zeigt:
    • Fig. 1
    ein Schaltbild einer erfindungsgemäßen schaltbaren bipolaren Stromquelle,
    Fig. 2
    ein Ausführungsbeispiel einer Eingangsschaltung für eine erfindungsgemäße schaltbare bipolare Stromquelle,
    Fig. 3
    ein Schaltbild einer nach dem Kaskode-Prinzip arbeitenden erfindungsgemäßen Stromquelle.
    Fig. 4
    ein Schaltbild einer nach dem Improved-Wilson-Prinzip arbeitenden erfindungsgemäßen Stromquelle.
  • Gemäß Fig. 1 wird die erfindungsgemäße Schaltung von einer zwischen zwei Klemmen VDD und VSS einer Speisespannungsquelle liegenden Spannung versorgt. Die Schaltung enthält einen ersten Stromspiegel mit Metalloxid-Halbleitertransistoren vom n-Kanal-Typ und einen zweiten Stromspiegel mit Metalloxid-Hallbleitertransistoren vom p-Kanal-Typ, die hintereinander geschaltet sind und deren Ausgangstransistoren über Transistorschalter wechselweise angesteuert werden. In den ersten Stromspiegel wird über eine Klemme SE ein Strom Io eingespeist. Dieser erste Stromspiegel enthält den Eingangstransistor MN1, der als Diode geschaltet ist, den Spiegeltransistor MN2 und den Ausgangstransistor MN3. Während die Gates der Transistoren MN1 und MN2 direkt miteinander und mit der Eingangsklemme SE verbunden sind, liegt vor dem Gate des Transistors MN3 der Ausgangskreis eines Transistors MP3. Die als Source dienenden Anschlüsse der Transistoren MN1, MN2 und MN3 sind mit der Klemme VSS der Speisespannungsquelle verbunden. Zusätzlich liegt zwischen dem Gate des Transistors MN3 und der Klemme VSS der Speisespannungsquelle der Ausgangskreis eines Transistors MN4.
  • In Serie zu den Ausgangskreisen der Transistoren MN2 und MN3 liegen die Ausgangskreise der Transistoren MP1 und MP2 des zweiten Stromspiegels. Das Gate des Transistors MP1 ist direkt mit dem Verbindungspunkt der Ausgangskreise der Transistoren MN2 und MP1 und über den Ausgangskreis eines Transistors MN5 mit dem Gate des Transistors MP2 verbunden. Die als Source dienenden Anschlüsse der Transistoren des zweiten Stromspiegels sind mit der Klemme VDD der Speisespannungsquelle verbunden. Das Gate des Transistors MP2 liegt über dem Ausgangskreis eines Transistors MP4 ebenfalls an der Klemme VDD. Am Verbindungspunkt der Ausgangskreise der beiden Ausgangstransistoren MN3 und MP2 liegt die Klemme SA für den Stromausgang der Schaltung. Die Transistoren MN4 und MN5 sind im Ausführungsbeispiel vom n-Kanal-Typ und die Transistoren MP3 und MP4 vom p-Kanal-Typ; die Gates dieser letztgenannten vier Transistoren sind miteinander an einer Klemme VZ angeschlossen.
  • Der über die Klemme SE in die Schaltung fließende Strom Io wird vom als Diode geschalteten Transistor MN1 zunächst in den Spiegeltransistor MN2 gespiegelt und fließt damit auch durch den Eingangstransistor des zweiten Stromspiegels MP1. Abhängig vom Vorzeichen eines an der Klemme VZ liegenden Potentials werden nun entweder die Transistoren MN4 und MN5 gesperrt und die Transistoren MP3 und MP4 in den leitenden Zustand geschaltet oder paarweise umgekehrt. Erfindungswesentlich ist, daß die Ausgangstransistoren der beiden Stromspiegel abschaltbar sind, insbesondere wechselweise, wozu auch andere Schalteranordnungen oder andere Transistortypen dienen können.
  • Bei einem negativen Potential an der Klemme VZ leitet der Transistor MP3 und der Transistor MN4 sperrt. Der Eingangsstrom Io wird dann entsprechend dem Übersetzungsverhältnis des ersten Stromspiegels, d.h. im wesentlichen entsprechend dem Verhältnis von Kanalweite zu Kanallänge des Transistors MN3 bezogen auf den Transistor MN1 in den Transistor MN3 gespiegelt. Der gleichzeitig durch die Transistoren MN2 und MP1 fließende Strom hat auf den Ausgangsstrom der Schaltung keinen Einfluß, da bei negativem Potential an der Klemme VZ der Transistor MN5 sperrt und der Transistor MP4 leitet, so daß der Ausgangstransistor MP2 des zweiten Stromspiegels gesperrt wird.
  • Bei einem positiven Potential an der Klemme VZ sind die Verhältnisse genau umgekehrt, d.h. der Transistor MP3 sperrt und der Transistor MN4 leitet, so daß der Ausgangstransistor MN3 sicher sperrt. Da andererseits in diesem Fall der Transistor MN5 leitet und der Transistor MP4 gesperrt ist, wird der Eingangsstrom Io zunächst gemäß dem Übersetzungsverhältnis der Transistoren MN2 zu MN1 des ersten Stromspiegels in den Transistor MN2 gespiegelt. Dieser dann ebenfalls durch den Transistor MP1 fließende Strom wird gemäß dem Übersetzungsverhältnis des zweiten Stromspiegels, d.h. gemäß dem Übersetzungsverhältnis der Transistoren MP2 zu MP1 in den Transistor MP2 gespiegelt. Abhängig vom Potential der Klemme VZ ist damit der in die Ausgangsklemme SA fließende Referenzstrom entweder negativ oder positiv.
  • In Fig. 2 ist eine andere Ausgestaltung der Eingangsschaltung der erfindungsgemäßen schaltbaren bipolaren Stromquelle nach Fig. 1 angegeben. Der Ausgangskreis des Transistors MN1 ist mit dem als Drain dienenden Anschluß über einen Widerstand R mit einer Klemme GND zum Anschluß eines Bezugspotentials verbunden. Der als Source dienende Anschluß dieses Transistors liegt am Pol VSS der Versorgungsspannungsquelle. Das Gate des Transistors MN1 und damit das Gate des Transistors MN2 und ein Anschluß des Ausgangskreises des Transistors MP3 liegt am Ausgang eines Operationsverstärkers OP, dessen invertierender Eingang mit einer Klemme VREF zum Anschluß eines Referenzpotentials und dessen nichtinvertierender Eingang mit dem Verbindungspunkt des Ausgangskreises des Transistors MN1 und des Widerstandes R verbunden ist. Die übrige Schaltung ist dann erfindungsgemäß entsprechend Fig. 1 ausgeführt. Gemäß dem an der Klemme VREF liegenden Referenzpotential wird der zu spiegelnde, durch den Transistor MN1 fließende Eingangsstrom Io vom Ausgang des Operationsverstärkers OP über den sverstärkers über den Transistor MN1 auf den Eingang des Operationsverstärkers gegengekoppelt und somit konstant gehalten.
  • Andere Ausgestaltungen einer erfindungsgemäßen Schaltung sind vorgesehen, wenn der Innenwiderstand der Stromquellen erhöht werden soll. Dazu können die Transistoren der Stromspiegel beispielsweise nach dem Kaskode-Prinzip oder nach dem Wilson- oder Improved-Wilson-Prinzip ausgebildet sein.
  • Fig. 3 zeigt eine nach dem Kaskode-Prinzip arbeitende Schaltung mit einer Eingangsschaltung gemäß Fig. 2. In ihr sind die Transistoren MN1,MN2 und MP1 gemäß Fig. 1 durch die Reihenschaltung jeweils zweier Transistoren N11 und N12, N21 und N22 sowie P11 und P12 ersetzt.
  • Gate- und Drainanschlüsse der Transistoren N12, P11 und P12 sind jeweils miteinander verbunden. Die Ansteuerung der Transistoren N11 und N12 erfolgt mit einer Eingangsschaltung gemäß Fig. 2.
  • Die Ausgangstransistoren MN3 und MP2 gemäß Fig. 1 sind durch die Parallelschaltung von drei, jeweils aus zwei in Reihe geschalteten Transistoren bestehenden Stufen ersetzt. Die auf einen gemeinsamen Knotenpunkt geschalteten Drainanschlüsse bilden den Schaltungsausgang und sind an die Klemme SA gelegt. Die gemeinsam angesteuerten Gates von N11 und N12 sind über den Ausgangskreis von MP3 an die Gates von N31, N33 und N35 angeschlossen. Ebenso ist das Gate von P12 über den Ausgangskreis von MN5 mit den Gates von P22, P24 und P26 verbunden. Jeweils gemeinsame Gateansteuerung besitzen die Transistoren N12, N22, N32, N34, N36 einerseits und P11, P21, P23 und P25 andererseits.
  • Erfindungsgemäß läßt sich die Kaskode-Schaltung gemäß Fig. 3 mit nur einer Schalterkombination MN4, MN5, MP3. MP4 gemäß Fig. 1, die auf jeweils nur einen Gatekreis wirkt, betreiben. Die zwischen den Drainanschlüssen von N21 und P12 liegende Reihenschaltung der Widerstände RN und RG bewirkt eine Symmetrierung der Schaltung, d.h. gleiche Arbeitspunkte bzw. gleiche Drain-Source-Spannungen der Stromspiegeltransistoren, wenn die Last von der Klemme SA gegen die Bezugsklemme GND geschaltet wird. Dann liegt der Verbindungspunkt von RN mit RG virtuell auf dem Bezugspotential.
  • Durch Parallelschalten mehrerer Ausgangskreise läßt sich bei gleicher Dimensionierung der Transistoren der Referenz-Ausgangsstrom entsprechend dem geänderten Übersetzungsverhältnis des Stromspiegels vergrößern. Wählt man die von der Klemme SA gegen die Bezugsklemme GND zu schaltende ohmsche Last entsprechend der Übersetzung des Stromspiegels kleiner als den Widerstand R, dann sind die Spannungsabfälle über der Last und R gleich groß.
  • Fig. 4 zeigt ein erfindungsgemäßes Ausführungsbeispiel einer nach dem Improved-Wilson-Prinzip arbeitenden Schaltung mit einer Eingangsschaltung gemäß Fig. 2. Eine Schaltung nach diesem Prinzip ermöglicht gleiche Drain-Source-Spannungen der Transistoren durch einen gegenüber einer Wilson-Stromquelle zusätzlichen, als Diode geschalteten Transistor.
  • Die Schaltung gemäß Fig. 4 ergibt sich mit nachstehend aufgeführten Veränderungen aus der Schaltung gemäß Fig. 3, wobei die Bezugszeichen der Stromquellentransistoren geändert wurden. Die Drain-Gate-Verbindungen von N12 und P11 (Fig. 3) entfallen für N2 und P1 (Fig. 4), dafür werden bei N22, N32, N34, N36, P21, P23 und P25 (Fig. 3) Drain-Gate-Verbindungen vorgesehen, so daß sich die Elemente N4, N6, N8, N10, P5, P7 und P9 (Fig. 4) ergeben. Zusätzlich wird jeweils der noch nicht geschaltete Gatekreis der Ausgangstransistoren mit von der Klemme VZ steuerbaren Schalttransistoren MN41, MN51, MP31 und MP41 versehen, die in dieser Reihenfolge jeweils den Transistoren MN4, MN5, MP3 und MP4 für den jeweils anderen Gatekreis entsprechen.
  • Zusätzlich ist von der Klemme VDD gegen die Bezugsklemme GND die Reihenschaltung der Ausgangskreise zweier Transistoren P3 und P4 sowie ein Widerstand RG geschaltet. Drain und Gate von P3 sind miteinander und mit dem Gate von P1 und das Gate von P4 ist mit dem Gate von P2 verbunden. Diese Anordnung dient zur Symmetrierung der Schaltung, um gleiche Arbeitspunkte für alle Transistoren zu gewährleisten. Ebenfalls gehören die Widerstände RN und RP sowie R und eine von der Klemme SA gegen das Bezugspotential zu schaltenden ohmsche Last entsprechend den Ausführungen zu Fig. 3 zur Sicherung gleicher Arbeitspunkte für die Transistoren.
  • Die gemäß den Figuren 1 bis 4 als Ausführungsbeipsiele angeführten erfindungsgemäßen Schaltungen enthalten Metalloxid-Halbleitertransistoren, wobei die Buchstaben N oder P der Bezugszeichen den Kanal-Typ angehen. Ein Schaltungsaufbau mit Metalloxid-Halbleitertransistoren anderen Typs wird von der Lehre der Erfindung umfaßt. Ebensogut läßt sich diese Schaltung jedoch mit Hilfe von bipolaren Transistoren realisieren. Speziell in der Ausführung mit Metalloxid-Halbleiter-Transistoren ergibt sich die Möglichkeit, den Ausgangs- Referenzstrom mit einfachen Mitteln zu vergrößern, indem weitere Metalloxid-Transistoren den Ausgangstransistoren unter Beachtung des Kanaltyps parallel geschaltet werden oder das im wesentlichen den Strom bestimmende Verhältnis von Kanalweite zu Kanallänge vergrößert wird.

Claims (11)

  1. Umschaltbare Stromquelle, die über zwei Pole (VDD, VSS) einer Speisespannungsquelle versorgt wird, mit einem ersten Stromspiegel (MN1, MN3) mit Transistoren eines ersten Typs und einem zweiten Stromspiegel (MP1, MP2) mit Transistoren eines zweiten Typs, wobei die Stromspiegel jeweils eine mit einer Eingangsklemme (SE) verbundene Eingangstransistoranordnung (MN1, MP1) und jeweils eine mit einer Ausgangsklemme (SA) verbundene Ausgangstransistoranordnung (MN3, MP2) enthalten, für die Schaltmittel (MN4, MN5, MP3, MP4) vorgesehen sind, die von einer gemeinsamen Steuerverbindung (VZ) gesteuert sind und die Steueranschlüssen der Ausgangstransistoranordnungen (MN3, MP2) einerseits vorgeschaltet sowie andererseits zwischen diese und den jeweils zugeordneten Pol (VSS, VDD) geschaltet sind, dadurch gekennzeichnet, daß der erste Stromspiegel (MN1, MN2, MN3) einen Hilfsstromspiegel (MN1, MN2) enthält, der durch die Eingangstransistoranordnung (MN1) des ersten Stromspiegels und eine Spiegeltransistoranordnung (MN2) gebildet wird, die mit ihrem Ausgangskreis in Serie zum Ausgangskreis der Eingangstransistoranordnung (MP1) des zweiten Stromspiegels liegt.
  2. Stromquelle nach Anspruch 1, dadurch gekennzeichnet, daß die gesteuerten Schaltmittel (MN4, MN5, MP3, MP4) Transistoren sind, deren Steueranschlüsse an der gemeinsamen Steuerverbindung in Form einer Steuerklemme (VZ) angeschlossen sind, und deren Typ bei den den Steueranschlüssen der Ausgangstransistoranordnungen (MN3, MP2) vorgeschalteten Transistoren (MP3, MN5) entgegengesetzt und bei den zwischen die jeweiligen Steueranschlüsse der Ausgangstransistoranordnungen und den entsprechenden Pol der Speisespannungsquelle geschalteten Transistoren (MN4, MP4) gleich dem Transistortyp der zugehörigen Ausgangstransistoranordnung ist.
  3. Stromquelle nach Anspruch 1, dadurch gekennzeichnet, daß Eingangstransistoren (MN1, MP1; N12, P11, P12; N4, P2, P3) der Eingangstransistoranordnung (MN1, MP1; N11, N12, P11, P12; N1, N2, P1 bis P4) als Dioden geschaltet sind.
  4. Stromquelle nach Anspruch 1, dadurch gekennzeichnet, daß ein Eingangstransistor (MN1; N11; N1) der Eingangstransistoranordnung des ersten Stromspiegels (MN1 bis MN3; N11, N12, N21, N22, N31 bis N36; N1 bis N10) mit seinem Ausgangskreis über einen Widerstand (R) mit einem Bezugspotential (GND) und mit seinem Steuereingang mit dem Ausgangs eines Operationsverstärkers (OP) verbunden ist, an dessen invertierenden Eingang (-) ein Referenzpotential (VREF) und an dessen nichtinvertierenden Eingang (+) das Potential des Verbindungspunktes des Widerstandes (R) mit dem Ausgangskreis des Eingangstransistors (MN1, N11; N1) liegt, und daß mindestens ein Eingangstransistor (MP1; P12; P2) der Eingangstransistoranordnung des zweiten Stromspiegels (MP1, MP2; P11, P12, P21 bis P26; P1 bis P10) als Diode geschaltet ist.
  5. Stromquelle nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Transistoren der Stromspiegel als Kaskode-Transistorstufen (N11, N12, N21, N22, N31 bis N36, P11, P12, P21 bis P26) ausgebildet sind.
  6. Stromquelle nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Transistoren der Stromspiegel als Wilson-Stromquelle ausgebildet sind.
  7. Stromquelle nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß die Transistoren der Stromspiegel als Improved-Wilson-Stromquelle (N1 bis N12, P1 bis P12) ausgebildet sind.
  8. Stromquelle nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in jedem Stromspiegel jeweils nur ein Zweig der Steueranschlüsse der Ausgangstransistoranordnung (N31 bis N36, P21 bis P26; N5 bis N10, P5 bis P10; Fig. 3) umschaltbar ist.
  9. Stromquelle nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Spiegeltransistoranordnung (MN2; N21, N22; N3, N4) des ersten Stromspiegels (MN1 bis MN3; N11, N12, N31 bis N36; N1 bis N10) mit der Eingangstransistoranordnung (MP1; P11, P12, P1, P2) des zweiten Stromspiegels (MP1, MP2; P11, P12, P21 bis P26; P1 bis P10) über wenigstens einen, insbesondere zwei gleiche Widerstände verbunden ist.
  10. Stromquelle nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß die Transistoren der Stromspiegel im gleichen Arbeitspunkt betrieben werden.
  11. Stromquelle nach Anspruch 1 bis 9, gekennzeichnet durch Ausbildung mit komplementären Metalloxid-Halbleitertransistoren.
EP86112708A 1985-09-30 1986-09-15 Schaltbare bipolare Stromquelle Expired - Lifetime EP0226721B1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AT86112708T ATE82808T1 (de) 1985-09-30 1986-09-15 Schaltbare bipolare stromquelle.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3534830 1985-09-30
DE3534830 1985-09-30

Publications (2)

Publication Number Publication Date
EP0226721A1 EP0226721A1 (de) 1987-07-01
EP0226721B1 true EP0226721B1 (de) 1992-11-25

Family

ID=6282347

Family Applications (1)

Application Number Title Priority Date Filing Date
EP86112708A Expired - Lifetime EP0226721B1 (de) 1985-09-30 1986-09-15 Schaltbare bipolare Stromquelle

Country Status (5)

Country Link
US (1) US4740743A (de)
EP (1) EP0226721B1 (de)
JP (1) JP2646443B2 (de)
AT (1) ATE82808T1 (de)
DE (1) DE3687161D1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2765841B2 (ja) * 1987-11-27 1998-06-18 株式会社日立製作所 半導体装置
US4825099A (en) * 1987-12-04 1989-04-25 Ford Microelectronics Feedback-controlled current output driver having reduced current surge
US5519309A (en) * 1988-05-24 1996-05-21 Dallas Semiconductor Corporation Voltage to current converter with extended dynamic range
US5266887A (en) * 1988-05-24 1993-11-30 Dallas Semiconductor Corp. Bidirectional voltage to current converter
GB2225910A (en) * 1988-12-08 1990-06-13 Philips Electronic Associated Processing sampled analogue electrical signals
IT1228034B (it) * 1988-12-16 1991-05-27 Sgs Thomson Microelectronics Circuito generatore di corrente a specchi complementari di corrente
FR2641388B1 (fr) * 1988-12-30 1991-03-15 Radiotechnique Compelec Circuit integre comprenant un generateur de courant commutable
WO1991018338A1 (en) * 1990-05-17 1991-11-28 International Business Machines Corporation Switchable current source
DE4216712A1 (de) * 1992-05-20 1993-11-25 Siemens Ag Schaltbare Stromquellenschaltung und Verwendung einer solchen in einer Phasedetectoranordnung
EP0613072B1 (de) * 1993-02-12 1997-06-18 Koninklijke Philips Electronics N.V. Integrierte Schaltung mit einem Kaskadestromspiegel
US5362990A (en) * 1993-06-02 1994-11-08 Motorola, Inc. Charge pump with a programmable pump current and system
DE4329866C1 (de) * 1993-09-03 1994-09-15 Siemens Ag Stromspiegel
USRE42250E1 (en) 1994-12-29 2011-03-29 Stmicroelectronics, Inc. Delay circuit and method
US5936451A (en) * 1994-12-29 1999-08-10 Stmicroeletronics, Inc. Delay circuit and method
KR100218306B1 (ko) * 1996-06-27 1999-09-01 구본준 전류/전압 변환기와 이를 이용하는 센스 증폭기 및 센싱방법
CN100514250C (zh) * 2000-07-05 2009-07-15 盛群半导体股份有限公司 大电流比例的电流输出电路
DE10065379A1 (de) * 2000-12-27 2002-07-18 Infineon Technologies Ag Stromspiegelschaltung
JP4662698B2 (ja) * 2003-06-25 2011-03-30 ルネサスエレクトロニクス株式会社 電流源回路、並びに電流設定方法
JP2005100345A (ja) * 2003-08-28 2005-04-14 Rohm Co Ltd 電流制御回路，半導体装置及び撮像装置
DE102008014425B4 (de) * 2008-03-13 2012-03-29 Atmel Automotive Gmbh Treiberschaltung mit einem Dämpfungsnetzwerk unter Verwendung eines Stromspiegels

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544878A (en) * 1983-10-04 1985-10-01 At&T Bell Laboratories Switched current mirror

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611171A (en) * 1969-12-11 1971-10-05 Ibm Integrated circuit video amplifier
GB1527718A (en) * 1974-10-29 1978-10-11 Solartron Electronic Group Reference voltage sources
JPS56143026A (en) * 1980-04-10 1981-11-07 Fujitsu Ltd Symmetrical type constant current circuit
JPH0656935B2 (ja) * 1982-04-24 1994-07-27 日本電装株式会社 定電流制御回路
JPS5990412A (ja) * 1982-11-15 1984-05-24 Nec Corp 双方向性定電流駆動回路
US4583037A (en) * 1984-08-23 1986-04-15 At&T Bell Laboratories High swing CMOS cascode current mirror

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544878A (en) * 1983-10-04 1985-10-01 At&T Bell Laboratories Switched current mirror

Also Published As

Publication number Publication date
JP2646443B2 (ja) 1997-08-27
DE3687161D1 (de) 1993-01-07
EP0226721A1 (de) 1987-07-01
ATE82808T1 (de) 1992-12-15
JPS6279514A (ja) 1987-04-11
US4740743A (en) 1988-04-26

Similar Documents

Publication Publication Date Title
EP0226721B1 (de) Schaltbare bipolare Stromquelle
DE2802189C3 (de) Gegentakt-Verstärkerschaltung
DE69636371T2 (de) Breitbandverstärker
DE3416268C2 (de) Stromverstärkungseinrichtung
EP0300560B1 (de) Vergleichsschaltung
DE3736380C2 (de) Verstärker
DE10152888A1 (de) Integrierter Analogmultiplexer
EP0217223B1 (de) Digital-Analog-Umsetzer mit Temperaturkompensation
DE4444623A1 (de) Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET
EP0360888B1 (de) CMOS-Pulsweitenmodulator
DE3717922C2 (de)
EP0762635A2 (de) Stromtreiberschaltung mit Querstromregelung
EP0523266B1 (de) Integrierbarer Stromspiegel
EP0436778A2 (de) Schaltungsanordnung zum Schutz eines Verbrauchers
DE19503036C1 (de) Differenzverstärker
DE102004022991B3 (de) Abtast-Differenzverstärker und Abtast-Verstärker
EP0024549A1 (de) TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren
EP0509112B1 (de) Ausgangpufferverstärker
DE10134450A1 (de) Umschaltbare Stromquelle
EP0822656B1 (de) Schaltungsanordnung mit einem Operationsverstärker
EP0412566A2 (de) Integrierbarer Differenzverstärker
DE3209181A1 (de) Speiseschaltung fuer fernsprechapparate
DE10219003A1 (de) Stromspiegel für eine integrierte Schaltung
DE19635024C1 (de) Schaltungsanordnung zum Treiben einer kapazitiven Last
EP0534134A1 (de) Verstärkerschaltung mit Bipolar- und Feldeffekt-Transistoren

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LI LU NL SE

17P Request for examination filed

Effective date: 19871218

17Q First examination report despatched

Effective date: 19890803

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH DE FR GB IT LI LU NL SE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BE

Effective date: 19921125

REF Corresponds to:

Ref document number: 82808

Country of ref document: AT

Date of ref document: 19921215

Kind code of ref document: T

REF Corresponds to:

Ref document number: 3687161

Country of ref document: DE

Date of ref document: 19930107

ET Fr: translation filed
ITF It: translation for a ep patent filed

Owner name: STUDIO JAUMANN

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19930128

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Effective date: 19930930

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19930930

Ref country code: LI

Effective date: 19930930

26N No opposition filed
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

EAL Se: european patent in force in sweden

Ref document number: 86112708.2

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: AT

Payment date: 19980826

Year of fee payment: 13

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 19980909

Year of fee payment: 13

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19980921

Year of fee payment: 13

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19990915

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: THE PATENT HAS BEEN ANNULLED BY A DECISION OF A NATIONAL AUTHORITY

Effective date: 19990929

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20000401

EUG Se: european patent has lapsed

Ref document number: 86112708.2

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 20000401

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20050823

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20050905

Year of fee payment: 20

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20050915

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20051115

Year of fee payment: 20

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20060914

REG Reference to a national code

Ref country code: GB

Ref legal event code: PE20