CN1573876A - 具有电流驱动型发光元件的显示装置 - Google Patents
具有电流驱动型发光元件的显示装置 Download PDFInfo
- Publication number
- CN1573876A CN1573876A CN200410047670.5A CN200410047670A CN1573876A CN 1573876 A CN1573876 A CN 1573876A CN 200410047670 A CN200410047670 A CN 200410047670A CN 1573876 A CN1573876 A CN 1573876A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- current
- source circuit
- output
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
提供一种具有电流驱动型发光元件的显示装置。根据生成对应于低位数据的第一输出电流(Io1)的模拟电流源电路(100)、和依据对应的数据位进行或停止对应于高位数据位的第二及第三输出电流(Io2及Io3)的生成的两个模拟电流源电路(70)的输出电流之和,供给与4位的显示信号对应的全部灰度范围的显示电流。模拟电流源电路(100)具有利用第一输出电流(Io1)的控制范围内的一点,补偿由晶体管特性离散引起的输出电流离散的校正功能。由此,在备有电流驱动型发光元件的显示装置中,不使制造工艺增加太多,通过抑制电路面积,能高精度地生成灰度显示用的显示电流。
Description
技术领域
本发明涉及显示装置,更具体地说,涉及各像素具有根据驱动电流改变发光亮度的有机EL(电致发光)等电流驱动型发光元件、而且根据数字信号进行灰度显示的显示装置。
背景技术
作为平板型显示装置,用电流驱动型发光元件构成各像素的自发光型的显示装置引人注目。自发光型显示装置有良好的辨认性,另外动画显示特性也好。作为电流驱动型发光元件,众所周知有发光二极管(LED)。
一般说来,在显示装置中,呈行列状配置的多个像素采用点顺序扫描或线顺序扫描方法,被依次驱动,接受显示电流的供给。然后,各像素在下一次被驱动之前的期间,输出对应于被供给的显示电流的亮度。为了实现灰度显示,各像素接受的显示电流通常呈模拟电流。通过将该模拟电流设定为各发光元件的最大亮度(白)及最小亮度(黑)的中间电平,能进行各像素的灰度显示。
因此,在备有电流驱动型发光元件的显示装置中,准确地生成对应于显示信号的模拟电流(以下也称“数据电流”)用的电流源电路是必要的。
图21是表示一般的电流源电路的结构的电路图。
参照图21,一般的电流源电路300包括:作为电流驱动元件用的n沟道TFT(以下称“n型TFT”)301、开关303、以及电容器305。另外,以下在本说明书中,薄膜晶体管(TFT)作为场效应型晶体管的代表例示出。
n型TFT301的源及漏分别与规定电压Vss及输出结点No导电性地连接。n型TFT301的栅与结点Ng连接。开关303接通时,输入电压Vin被传送给结点Ng、即n型TFT301的栅。电容器305连接在规定电压Vss及n型TFT301的栅之间,保持相对于规定电压Vss的栅压、即n型TFT301的栅源间电压(以下也简称“栅压”)。
通过开关303的接通,传送给n型TFT301的栅的输入电压Vin由电容器305来保持。其结果,n型TFT301的栅压被保持为输入电压Vin。另外,从电路结构能理解,作为电流驱动元件,不仅能使用n型、也能使用p型的场效应型晶体管。另外,作为规定电压Vss,具有代表性地使用接地电压,以下进行说明。
以TFT为代表的场效应型晶体管的饱和区域的漏电流Id一般用下式(1)表示。
Id=(β/2)·(Vgs-Vth)2 ...(1)
式中,β=μ·(W/L)·Cox
这里,β:电流系数,μ:平均表面迁移率(也简称为“迁移率”),L:栅沟道长,W:栅沟道宽,Cox:栅电容(每单位面积),Vth:阈值电压。
因此,在电流源电路300中,如果用与规定电压Vss不同的电压驱动输出结点No,则在输出结点No上生成对应于输入电压Vin的输出电流Io。
可是,在电流源电路300中,输出电流特性在很大程度上依赖于作为电流驱动元件的n型TFT301的特性。因此,如果n型TFT301的特性(例如阈值电压Vth或迁移率μ等)中产生制造离散,则输出电流特性会发生很大变化。
图22是说明图21所示的电流源电路的输入电压-输出电流特性的图。
图22中示出了将特性不同的两个TFTa及TFTb作为图21中的n型TFT301用时的I-V特性曲线310及320。另外,作为输入电压Vin,举例示出了输入4个电平V1~V4的情况。
如I-V特性曲线310所示,使用TFTa时,对应于输入电压V1~V4,输出电流Io分别设定为I1a~I4a。另一方面,如I-V特性曲线320所示,使用另一个TFTb时,对应于输入电压V1~V4,输出电流Io分别设定为I1b~I4b。即,由于晶体管特性的不同,所以分别对应于输入电压V1~V4,发生输出电流离散ΔI1~ΔI4。
这时,如果相当于最大灰度的电压V4输入时的输出电流离散ΔI4(=|I4b-I4a|)比对应于相当于最小灰度的输入电压电平V1的输出电流I1a、I1b大,则用输出电流Io进行灰度显示时,会引起由电流电平的反相产生的灰度偏移。
因此,在用图21所示的现有的电流源电路300供给电流驱动型发光元件的显示电流的情况下,有必要制造得电路中的电流驱动元件(以TFT为代表)的特性离散小。因此,对制造离散的要求过分,有可能导致制造时的合格率恶化。
与此不同,作为电力驱动元件用的晶体管的特性离散中,一种补偿由阈值电压Vth引起的电流离散的电流源电路,例如在特表2002-514320号公报中的图7中公开了。
图23是表示该公报中公开的电流源电路400的结构的电路图。另外,在上述公报中,电流源电路400虽然成为设置在各像素内的结构,但抽出了具有作为电流源电路功能的电路部分,而作为电流源电路400示出。
参照图23,电流源电路400除了图21所示的电流源电路300的结构以外,还设有电容器350及开关355、360。电容器350设置在输入结点Ni及结点Ng之间,伴随对开关303的接通的响应,引起输入电压Vin的传送,从而在结点Ni上产生电压变化,通过电容耦合,将该电压变化传送给结点Ng。
开关355设置在分别相当于n型TFT301的漏及栅的结点Nb及Ng之间。开关360设置在输出结点No及结点Nd之间。
电流源电路400通过以下说明的校正工作,补偿由阈值电压的离散引起的输出电流离散。
校正工作时,为了将n型TFT301的阈值电压大小的电荷蓄积在电容器305中,开关360断开,开关35接通。因此,结点Ng的电压成为n型TFT301的阈值电压Vth。另外,校正工作时,从防止噪声及电容器350复位的观点看,在作为输入电压输入了复位电压Vr的状态下,开关303被接通。
这里,假设电容器305及350的电容值分别为C1及C2,校正工作时,电容器305及350中分别蓄积的初始电荷Q10及Q20用下式(2)及(3)表示。
Q10=C1·Vth ...(2)
Q20=C2·(Vg-Vin)=C2·(Vth-Vr) ...(3)
另一方面,电流输出时,输入电压Vin被设定为对应于显示信号的电压。对开关303的接通及开关355的断开进行响应,通过电容器305及350的电容耦合,结点Ng的电压进行AC性变化。这时,电容器305及350中分别蓄积的初始电荷Q1及Q2用下式(4)及(5)表示。
Q1=C1·Vg ...(4)
Q2=C2·(Vg-Vin) ...(5)
因此,根据电荷保存法则(Q10+Q20=Q1+Q2),结点Ng的栅压Vg用下式(6)表示。
C1·Vth+C2·(Vth-Vr)=C1·Vg+C2·(Vg-Vin)
∴(C1+C2)Vth-C2·Vr=(C1+C2)·Vg-C2·Vin
∴Vg=Vth+C2/(C1+C2)·(Vin-Vr) ...(6)
如果将由式(6)获得的栅压Vg代入上述的式(1),则n型TFT301的漏电流Id即电流源电路400的输出电流Io用下式(7)表示。
Io=(β/2)·{C2/(C1+C2)}2·(Vin-Vr)2 ...(7)
从式(7)可知,电流源电路400的输出电流Io与晶体管(n型TFT)的阈值电压Vth无关。因此,为了与图22进行比较,图24中示出了图23所示的电流源电路400的I-V特性曲线。
参照图24,在电流源电路400中,为了补偿相当于图22中的阈值电压的离散ΔVth的I-V特性曲线的误差,分别对应于TFTa及TFTb的I-V特性曲线310#及320#的差变得比图22所示的I-V特性曲线310及320的差小。
通过使用这样的电流源电路400,能降低与晶体管的特性离散有关的误差,能更准确地生成灰度显示用的数据电流。
可是,从图24所示的I-V特性曲线310#及320#可以看出,由晶体管(TFT)之间的阈值电压的离散引起的输出电流离散能被补偿,但制造工艺中产生的迁移率μ等特性离散的影响、即上述的式(1)中的β的离散引起的输出电流离散不能补偿。
因此,在电流源电路400中,栅压Vg在阈值电压Vth附近的区域、即在小电流区域中,能够抑制输出电流的离散,但在大电流区域,输出电流离散增大。其结果,在增大了显示灰度数的情况下,在高灰度(大输出电流)区域中,不能忽视输出电流离散的影响,还存在导致灰度偏离的危险性。
因此,在由上述现有的电流源电路300、400供给电流驱动型发光元件中的灰度显示用的数据电流的结构中,有必要严格地要求抑制制造时的晶体管(TFT)的特性离散,可能会降低制造合格率。
特别是薄膜晶体管中,能用低温工艺制作的低温多晶硅TFT(低温p-Si TFT)与非晶硅TFT相比,电子迁移率高,所以在玻璃基板上能将驱动电路和像素矩阵电路呈一体地形成,能被广泛地用于EL显示装置和液晶显示装置等中。
可是,一般说来在通过激光退火形成的低温多晶硅TFT中,由于在玻璃基板面内难以均匀地控制激光照射强度等的原因,所以存在Vth(阈值电压)和μ(迁移率)等晶体管特性比单晶硅TFT容易发生制造离散的倾向。因此,在使用低温多晶硅TFT的显示装置中,存在难以确保灰度显示用的数据电流精度的问题。
发明内容
本发明的目的在于提供一种在备有电流驱动型发光元件的显示装置中,在制造工艺中不用太大花费就能高精度地生成灰度显示用的显示电流的结构。
本发明提供一种显示装置,根据加权了的n位显示信号进行灰度显示,n是大于等于3的整数,其特征在于包括:分别具有发生与被供给的电流对应的亮度的电流驱动型发光元件的多个像素;用来按照规定的方式周期性地选择上述多个像素的扫描部;以及用来根据上述显示信号将数据电流供给到由上述扫描部选择的至少一个上述像素的数据电流发生电路,上述数据电流发生电路包括:生成与根据上述显示信号的低位的k位设定的输入电压对应的输出电流的模拟电流源电路;以及分别根据上述显示信号的高位的j位设置的、分别对应于上述高位的j位进行或停止从第1至第j位加权电流的生成的j个数字电流源电路,其中,k是用2≤k≤(n-1)表示的整数,j是用n-k表示的整数,且供给上述j个数字电流源电路及模拟电流源电路分别生成的电流之和作为上述数据电流,上述模拟电流源电路生成的输出电流被控制在比从上述第1至第j位加权电流中的最小的一个还低的范围内。
本发明还提供一种显示装置,根据加权了的n位显示信号进行灰度显示,n是大于等于3的整数,其特征在于包括:分别具有发生与被供给的电流对应的亮度的电流驱动型发光元件的多个像素;用来按照规定的方式周期性地选择上述多个像素的扫描部;以及用来将与上述显示信号对应的数据电流供给到由上述扫描部选择的至少一个上述像素的数据电流发生电路,上述数据电流发生电路包括:生成与根据上述显示信号的低位的k位设定的第一输入电压对应的第一输出电流的第一模拟电流源电路;以及生成与根据上述显示信号的高位的j位设定的第二输入电压的对应第二输出电流的第二模拟电流源电路,其中k是用2≤k≤(n-1)表示的整数,j是用n-k表示的整数,且供给上述第一及第二输出电流之和作为上述数据电流,上述第一输出电流的范围设置在比上述第二输出电流的范围小的低电流侧,上述第一及第二模拟电流源电路分别具有表示上述输入电压和上述第一及第二输出电流的各个对应关系的特性曲线上的规定的点上的校正功能,在上述第一及第二模拟电流源电路中,上述规定的点分别被设定在上述第一及第二输出电流的范围内。
本发明还提供一种显示装置,根据加权了的n位显示信号进行灰度显示,n是大于等于3的整数,其特征在于包括:分别具有发生与被供给的电流对应的亮度的电流驱动型发光元件的多个像素;用来按照规定的方式周期性地选择上述多个像素的扫描部;以及用来根据显示信号把设定为从第1至第2n个电平中的一个的数据电流供给到由上述扫描部选择的至少一个上述像素的数据电流发生电路,上述第1至第2n个电平预先被分割成m个电流范围,m是大于等于2且小于n的整数,上述数据电流发生电路包括分别对应于上述m个电流范围设置的、分别生成与输入电压对应的输出电流的m个模拟电流源电路,上述显示装置还包括将与上述显示信号对应的上述输入电压供给到上述m个模拟电流源电路的信号处理电路,上述信号处理电路根据上述显示信号,将使上述输出电流成为从第1至第2n个电平中的一个的上述输入电压供给到与上述m个电流范围中选择的一个对应的上述模拟电流源电路,而将使上述输出电流为零的上述输入电压供给到其他的各个上述模拟电流源电路,上述m个模拟电流源电路中的每一个都具有表示上述输入电压和上述输出电流的对应关系的特性曲线上的规定的点上的校正功能,在上述m个模拟电流源电路的每一个中把上述规定的点设定在上述m个电流范围中的对应的一个的范围内。
因此本发明的主要优点在于:根据表现低位k位(k:用2≤k≤(n-1)表示的整数)用的一个模拟电流源电路、以及对应于高位j位(j:用n-k表示的整数)的j个数字电流源电路的输出电流之和,供给进行基于加权的n位(n:大于等于3的整数)的显示信号的灰度显示用的电流,利用比显示信号的位数少的个数的电流源电路,能输出全部灰度范围的电流。因此,与用n个数字电流源电路,输出全部灰度范围的电流的结构相比,能减少电路面积。另外,与用单一的模拟电流源电路生成全部灰度范围的电流的情况相比,能减少由元件特性离散引起的高灰度即大电流区域中的电流离散。
另外,由于根据表现低位k位(k:用2≤k≤(n-1)表示的整数)用的一个模拟电流源电路、以及对应于高位j位(j:用n-k表示的整数)的j个数字电流源电路的输出电流之和,供给进行基于加权的n位(n:大于等于3的整数)的显示信号的灰度显示用的电流,所以能利用比显示信号的位数较少的个数的电流源电路,输出全部灰度范围的电流。因此,与用n个数字电流源,输出全部灰度范围的电流的结构相比,能减少电路面积。另外,与用单一的模拟电流源生成全部灰度范围的电流的情况相比,能减少由高灰度即大电流区域中的元件特性离散引起的电流离散。
本发明的上述及其他目的、特征、方面及优点,通过结合附图进行理解的以下的对本发明的详细说明,更加显而易见。
附图说明
图1是表示本发明的实施例的显示装置的总体结构例的框图。
图2是表示图1所示的像素的结构的电路图。
图3是表示作为比较例所示的数据电流发生电路的结构的电路图。
图4是表示本发明的实施例1的数据电流发生电路的结构的电路图。
图5是说明实施例1的数据电流发生电路的输出电流离散的图。
图6是表示本发明的实施例2的数据电流发生电路的结构的电路图。
图7是说明图6所示的模拟电流源发生电路的输入电压-输出电流特性的图。
图8是说明实施例2的数据电流发生电路的输出电流离散的图。
图9是表示本发明的实施例3的数据电流发生电路的结构的电路图。
图10是说明实施例3的数据电流发生电路的输出电流离散的图。
图11是表示实施例4的数据电流发生电路的结构的电路图。
图12是说明实施例4的数据电流发生电路的输出电流离散的图。
图13是表示实施例5的数据电流发生电路的结构的电路图。
图14是说明实施例5的数据电流发生电路的输出电流离散的图。
图15是表示实施例6的第一结构例的数据电流发生电路的结构的框图。
图16是表示实施例6的第二结构例的数据电流发生电路的结构的框图。
图17是表示实施例6的数据电流发生电路中用的数字电流源的结构的电路图。
图18是表示实施例6的第三结构例的数据电流发生电路的结构的框图。
图19是表示实施例6的第四结构例的数据电流发生电路的结构的框图。
图20是表示实施例6的第五结构例的数据电流发生电路的结构的框图。
图21是表示一般的电流源电路的结构的电路图。
图22是说明图21所示的电流源电路的输入电压-输出电流特性的图。
图23是表示补偿了阈值电压的现有的电流源电路的结构的电路图。
图24是说明图23所示的电流源电路的输入电压-输出电流特性的图。
具体实施方式
以下,参照附图详细说明本发明的实施例。另外,以下图中的同一标记表示相同或相当的部分。
[实施例1]
(显示装置的总体结构)
参照图1,本发明的显示装置1备有:多个像素2配置成行列状的显示面板部5、行扫描电路10、栅驱动器15、列扫描电路20、以及源驱动器25。
后面将详细说明,各像素2有电流驱动型发光元件(例如EL元件或LED)。在显示面板部5中,多个像素2配置成行列状,分别对应于像素的行(以下简称“像素行”),配置扫描线SL1、SL2~SLm(m:自然数),分别对应于像素的列(以下简称“像素列”),配置数据线DL1、DL2~DLv(v:自然数)。
行扫描电路10根据规定的扫描周期,依次选择像素行。栅驱动器15根据行扫描电路10的选择结果,将各条扫描线SL(总括表示为扫描线SL1~SLm)依次激活为选择状态。列扫描电路20按照规定的扫描周期依次选择像素列。
源驱动器25有显示信号处理电路26、信号传送电路28、以及对应于各数据线DL设置的数据电流发生电路30。显示信号处理电路26接收构成n位(n:大于等于3的整数)的显示信号的数据位D0、D1~Dn-1,根据需要,将一部分数据位变换成模拟输入电压Vin,关于另一部分数据位,直接输出数字信号。
信号传送电路28被设置在显示信号处理电路26和各数据电流发生电路30之间,将从显示信号处理电路26直接输出了数字信号的数据位及作为模拟信号的输入电压Vin传送给各数据电流发生电路30。信号传送电路28根据需要,包含锁存功能或电平移位功能。
各数据电流发生电路30将对应于数据位D0~Dn-1的电平的数据电流Idat供给对应的数据线DL。
另外,图1中虽然举例示出了行扫描电路10、栅驱动器15、列扫描电路20及源驱动器25与显示面板部5呈一体形成的显示装置的结构,但关于它们的电路部分,也可以作为显示面板部5的外部电路设置。
其次,说明本发明的显示装置中使用的像素的具有代表性的结构例。
图2中作为一例,示出了作为发光元件而备有有机发光二极管OLED的电流程序型的像素电路结构。例如在“Pixel-DrivingMethods for Large-Sized Poly-Si AM-OLED Displays”,Akira Yumoto等,Asia Display/IDW’01(2001)第1395-1398页中公开了关于电流程序型的像素。
参照图2,像素2包含作为电流驱动型发光元件的代表例示出的有机发光二极管OLED;以及将对应于数据电流Idat的电流供给有机发光二极管OLED用的像素驱动电路3。像素驱动电路3具有:电容器4;n型TFT6、7;以及p型TFT8、9。
n型TFT6导电性地连接在对应的数据线DL及结点N0之间,其栅与对应的扫描线SL连接。p型TFT8及9串联连接在电源电压Vdd及有机发光二极管OLED之间。n型TFT7导电性地连接在p型TFT8及9的连接结点和结点N0之间。p型TFT8的栅与结点N0连接,p型TFT9及n型TFT7的各栅与对应的扫描线SL耦合。结点N0的电压、即p型TFT8的栅压利用连接在结点N0及电源电压Vdd之间的电容器4来保持。
有机发光二极管OLED连接在p型TFT9及公用电极之间。图2中示出了有机发光二极管OLED的阴极与公用电极连接的“阴极公用结构”。规定电压Vdd被供给公用电极。
在对应的扫描线SL被激活为呈选择状态的逻辑高电平(以下简称“高电平”)的像素中,n型TFT6及7导通,所以形成从电源电压Vdd经过TFT6~8至数据线DL的电流路径。后面将详细说明,数据电流发生电路30由于形成使数据电流Idat流过数据线DL和规定电压Vdd之间的路径,所以数据电流Idat流过像素驱动电路3中的上述电流路径。
这时,在像素驱动电路3中,p型TFT8的漏及栅之间利用n型TFT7进行导电性连接,所以数据电流Idat通过p型TFT8时的栅压由电容器4保持为结点N0。这样,在扫描线SL被激活期间,对应于显示亮度的数据电流Idat由像素驱动电路3进行程序化。
此后,切换扫描对象,如果对应的扫描线SL被激活为呈非选择状态的逻辑低电平(以下简称“低电平”),则n型TFT6及7截止,p型TFT9导通。因此,在像素2中,形成从电源电压Vdd经过p型TFT8、9及有机发光二极管OLED至公用电极(规定电压Vdd)的电流路径。其结构,在扫描线SL的非激活期间,也能将在扫描线SL的激活期间被程序化了的数据电流Idat继续供给有机发光二极管OLED,有机发光二极管OLED输出对应于数据电流Idat的亮度。
其次,详细说明数据电流发生电路30的结构。另外,以下,代表性地说明根据由数据位D0~D3构成的4位的显示信号,实现16级(24)的灰度显示的结构、即n=4的情况。
另外,用电流I0~I15分别表示分别对应于16级的灰度显示的数据电流Idat的电平。另外,使相邻的灰度之间的电流电平差互相相等。即,I0=0,而且,I15-I14=I14-I13=...=I3-I2=I2-I1=I1-I0=I1。
(作为比较例所示的数据电流发生电路)
首先,说明作为本发明的比较例所示的全数字型的数据电流发生电路。
参照图3,作为比较例示出的数据电流发生电路50有分别对应于数据位D0~D3设置的4个数字电流源电路70。
各数字电流源电路70根据对应的数据位的电平,执行或停止规定的位加权电流的生成。位加权电流根据2的乘方指数来设定,分别对应于数据位D0、D1、D2及D3的位加权电流分别为电流I1、I2、I4及I8。
基准电流布线60~63分别传送由图中未示出的基准电流源电路供给的基准电流Iref0、Iref1、Iref2及Iref3。基准电流Iref0相当于电流I1的基准电平,基准电流Iref1相当于电流I2的基准电平,基准电流Iref2相当于电流I4的基准电平,基准电流Iref3相当于电流I8的基准电平。另外,由图1所示的列扫描电路20,供给校正工作时设定为高电平的控制信号SMP、以及电流输出时设定为高电平的控制信号OE。控制信号OE、SMP由各数字电流源电路70共有。
由于各数字电流源电路70的结构相同,所以这里代表性地说明对应于数据位D2设置的数字电流源电路的结构。。
数字电流源电路70有n型TFT71~74、电容器75、伪负载77、互补地进行导通和截止的p型TFT78及n型TFT79。
n型TFT71及72串联连接在对应的基准电流布线62和规定电压Vss之间。n型TFT73串联连接在相当于n型TFT71及72的连接结点的结点N1和n型TFT73的栅之间。即n型TFT74连接在结点N1及N2之间,n型TFT79连接在结点N2及数据线DL之间。电容器75连接在n型TFT72的栅和规定电压Vss之间,保持n型TFT72的栅压。控制信号SMP被输入n型TFT71及73的各栅中,控制信号OE被输入n型TFT74的栅中。
伪负载77及p型TFT78串联连接在电源电压Vdd及结点N2之间。对应的数据位D2被输入p型TFT78及n型TFT79的各栅中。
其次,说明数字电流源电路70的工作。
控制信号SMP被设定为高电平,控制信号OE被设定为低电平的校正工作时,n型TFT71及73导通,n型TFT74截止。因此,基准电流Iref2流过从基准电流布线62通过n型TFT71及72至规定电压Vss的路径。另外,由电容器75保持基准电流Iref2流过n型TFT72时的栅压。这样,校正工作时,生成准确地发生对应于数据位D2的电流I4用的n型TFT72的栅压,而且由电容器75进行保持。
反之,电流输出时,由于控制信号SMP被设定为低电平,控制信号OE被设定为高电平,所以n型TFT71及73截止,n型TFT74导通。其结构,形成从结点N2通过n型TFT72、74至规定电压Vss的路径。
对应的数据位D2为“0”时,结点N2响应p型TFT78的导通及n型TFT79的截止,与数据线DL断开,另一方面,通过伪负载77与电源电压Vdd连接。其结果,在结点N2中产生电流I4,但电流I4不供给数据线DL。
另一方面,对应的数据位D2为“1”时,响应p型TFT78的截止及n型TFT79的导通,电流I4流过从数据线DL通过结点N2、n型TFT74、结点N1、n型TFT72至规定电压Vss的路径。即,利用n型TFT74、79,数据线DL及内部结点N1在校正工作时被切断,另一方面,电流输出时,根据对应的数据位D2,进行连接。
如上所述,由于校正工作时,n型TFT72的栅压预先根据基准电流Iref2进行调整,所以作为电流驱动元件的n型TFT72即使存在特性离散,电流输出时也能正确地供给电流I4。
另外,利用伪负载77及p型TFT78,即使对应的数据位为“0”时,也能使电流流过n型TFT72。因此,即使在停止对数据线DL的电流生成的情况下,也能防止电容器75的保持电压降低。换句话说,在对应的数据位为“0”的情况下,如果形成包含n型TFT72的电流路径,则n型TFT72的漏电位下降,电容器75保持的电荷通过n型TFT72、73泄漏。因此,n型TFT72的电流供给量随着基准电流Iref2的电平而变化,对输出电流精度产生不良影响。
分别对应于其他数据位D0、D1及D3设置的数字电流源电路70也有同样的结构,响应对应的数据位的电平,执行或停止向数据线DL供给对应的位加权电流、即电流I1、I2及I8。
各个数字电流源电路70的输出结点与数据线DL连接,所以来自分别对应于数据位D0~D3的数字电流源电路70的输出电流之和,作为数据电流Idat流过数据线DL。其结果,关于4位的显示信号,分别对应于(D0、D1、D2、D3)=(0、0、0、0)~(1、1、1、1)共16级,供给数据线DL的数据电流Idat被设定为电流I0~I15共16级。
这样,图3所示的数据电流发生电路50利用能进行响应控制信号SMP的校正工作的数字电流源电路70,发生分别对应于数据位D0~D3的作为位加权电流电流I1、I2、I4及I8。作为这些数字电流源电路70的输出电流的和,能供给数据电流Idat,所以为了进行灰度显示,能准确地发生数据电流Idat。
可是,在该方式中,由于需要与显示信号的数据位数一致地设置数字电流源电路70,所以数据电流发生电路的电路面积增大。特别是如图1所示,在对各数据线DL配置数据电流发生电路的结构中,其影响更显著。
(实施例1的数据电流发生电路的结构)
以下,说明能抑制以上说明过的数字电流源电路和模拟电流源电路的组合的电路面积的增大,而且能确保数据电流精度的数据电流发生电路的结构。
参照图4,实施例1的数据电流发生电路30具有:对应于低位数据位D0及D1设置的一个模拟电流源电路400;以及分别对应于高位数据位D2及D3设置的两个数字电流源电路70。关于模拟电流源电路400及数字电流源电路70各自的结构与用图23及图3说明的相同,所以不重复进行详细的说明。但是,在图4中,作为开关元件,用同一标记表示数字电流源电路70中进行导通和截止工作的TFT。
在模拟电流源电路400中也分别响应与各数字电流源电路70公用的控制信号SMP及OE,进行校正工作及电流输出工作。
对应于低位数据位D0及D1的输入电压Vin从图1所示的显示信号处理电路26,输入到模拟电流源电路400中。具体地说,关于低位数据位D0及D1,在(D0、D1)=(0、0)、(0、1)、(1、0)及(1、1)的情况下分别对应,输入电压Vin分别设定为V0、V1、V2及V3。根据式(7),考虑复位电压Vr,决定电压V1、V2、V3,以使n型TFT301的漏电流、即模拟电流源电路400的输出电流Io1为电流I1、I2及I3。同样,关于作为模拟电流源电路的输出电流,获得电流I4~I15用的输入电压电平,也分别用电压V4~V15表示。另外,电压V0被设定为n型TFT301截止的电平。
对应于高位数据位D2设定的数字电流源电路70在数据位D2为“1”的情况下,输出输出电流Io2(=I4),数据位D2=“0”时,停止输出电流的生成,即设定Io2=0。同样,对应于高位数据位D3设定的数字电流源电路70在数据位D3为“1”的情况下,输出输出电流Io3(=I8),数据位D3=“0”时,停止输出电流的生成,即设定Io3=0。
模拟电流源电路400及两个数字电流源电路70各自的输出结点互相导电性地连接,再与对应的数据线DL连接。其结果,模拟电流源电路400的输出电流Io1及数字电流源电路70的输出电流Io2、Io3之和Io1+Io2+Io3作为数据电流Idat,被供给数据线DL。
图5是说明实施例1的数据电流发生电路的输出电流、即数据电流Idat的离散的图。
参照图5,关于模拟电流源电路400的输出电流Io1,根据作为电流驱动元件的n型TFT301的晶体管特性,发生与用图22说明的同样的离散。因此,在数据电流Idat=I1~I3的范围内,发生与现有的模拟电流源电路400同样的电流离散ΔI1~ΔI3。可是,如上所述,通过校正工作能补偿n型TFT301的阈值电压,所以输出电流Io1的控制范围内的电流离散ΔI1~ΔI3比较小。
在数据电流Idat=I4~I15的范围内,只实现数字电流源电路70的输出电流Io2及Io3的和。在数据电流Idat=I4、I8、I12的情况下,利用数字电流源电路70的校正功能,几乎能消除晶体管特性引起的电流离散。
另外,在数据电流Idat=I5~I17、I9~I11、I13~I15的情况下,根据模拟电流源电路400的输出电流Io1和没有电流离散的数字电流源电路70的输出电流Io2、Io3的和,供给数据电流Idat。
因此,在数据电流Idat=I5、I9、I13的情况下,不发生模拟电流源电路中的电流离散ΔI1。同样,在数据电流Idat=I6、I10、I14的情况下,不发生模拟电流源电路中的电流离散ΔI2。在数据电流Idat=I7、I11、I15的情况下,不发生模拟电流源电路中的电流离散ΔI3。即,16灰度用的电流I0~I15总体的数据电流Idat的离散的最大值能被抑制为低灰度电流I3的电流离散ΔI3(=|I3a-I3b|)。
如上所述,如果采用实施例1的数据电流发生电路,则与用图23说明的利用现有的电流源电路400生成数据电流的全部灰度范围的情况相比,能减少高灰度即数据电流Idat比较大的区域内的电流离散。另外,与图3中作为比较例示出的数据电流发生电路50相比,由于能用电流离散稍微差一些的、比显示信号的数据位数少的个数的电流源电路构成,所以能减少电路面积。
其次,定性地考察实施例1的数据电流发生电路的输出电流离散。
关于电流I3,根据现有的模拟电流源电路400的特性,下式(8)成立。
I3=(β/2)·{C2/(C1+C2)}2·(V3-Vr)2 ...(8)
这里,在显示装置总体中,假定在作为电流驱动元件设置的n型TFT的电流系数β中发生了离散Δβ,则第三灰度的电流I3的离散ΔI3能用下式(9)表示。
ΔI3=(Δβ/2)·{C2/(C1+C2)}2·(V3-Vr)2 ...(9)
这里,根据模拟电流源电路400中的最大电流离散ΔI3和第一灰度(LSB)的电流值I1的关系,发生显示离散。即,为了在显示装置内不发生灰度逆转,需要ΔI3<I1。由于I3=3×I1,所以用下式(10)表示不发生灰度逆转的条件。
ΔI3<I3/3
∴Δβ/β<33.3% ...(10)
即,在实施例1的数据电流发生电路中,关于作为电流驱动元件用的TFT,如果使制造工艺引起的电流系数β引起的离散小于33.3%,则能进行16灰度显示。
与此不同,在模拟电流源电路400单独生成16灰度大小的数据电流Idat的结构中,关于最大电平电流I15,有必要满足ΔI15<I1。其结果,为了不发生灰度逆转,需要满足条件更严格的下式(11)。
ΔI15<I15/15
∴Δβ/β<6.7% ...(11)
因此,通过采用实施例1的数据电流发生电路,电流驱动元件(TFT)制造时的晶体管特性离散的允许度相对地增大。其结果,能缓和对制造工艺的精度要求,所以能期待提高产品合格率。
[实施例2]
在以下的实施例中,依次说明图1所示的数据电流发生电路30的结构的变化。即,在以下说明的实施例中,在图1所示的本发明的显示装置中,数据电流发生电路30用各实施例中的数据电流发生电路进行置换而构成。
参照图6,实施例2的数据电流发生电路31与实施例1的数据电流发生电路30相比,不同点在于包括模拟电流源电路100来代替模拟电流源电路400。
与数据电流发生电路30相同,分别对应于数据位D2及D3,设置数字电流源电路70,响应数据位D2及D3的电平,进行或停止作为位加权电流的电流I4及I8的生成。
模拟电流源电路100与图4所示的模拟电流源电路400相同,根据低位数据位D0及D1,有选择地生成电流I0~I3,与模拟电流源电路400相比,输出电流Io1的校正功能不同。
首先,详细说明模拟电流源电路100的电路结构及其工作。
模拟电流源电路100与模拟电流源电路400相比,不同点在于还有基准电流开关370。基准电流开关370响应控制信号SMP进行校正工作时接通,将由图中未示出的基准电流源生成的基准电流Irefa供给结点Nd。电流输出时,基准电流开关370断开。其他部分的结构与模拟电流源电路400相同,详细的说明不再重复。
进行模拟电流源电路100的校正工作时,再断开开关360,接通开关355。因此,基准电流Irefa通过n型TFT301,使基准电流Irefa流过结点Nd所必要的栅压蓄积在电容器305中。因此,结点Ng的电压成为基准电压Vref。另外进行校正工作时,从防止噪声及电容器350的复位的观点看,作为输入电压Vin,输入复位电压Vr,而且接通开关303。
因此,校正工作时,分别蓄积在电容器305及350中的初始电荷Q10及Q20用下式(12)及(13)表示。另外,电容器305及350的电容值与电流源电路400相同,分别为C1及C2。
Q10=C1·Vref ...(12)
Q20=C2·(Vg-Vin)=C2·(Vref-Vr) ...(13)
电流输出时,进行与电流源电路400同样的工作,开关303、360接通,开关355及370断开。因此,电容器305及350各自的蓄积电荷Q1及Q2,分别用下式(14)及(15)表示。
Q1=C1·Vg ...(14)
Q2=C2·(Vg-Vin) ...(15)
因此,根据电荷守恒定律(Q10+Q20=Q1+Q2),结点Ng的电压Vg即n型TFT的栅压Vg用下式(16)表示。
C1·Vref+C2·(Vref-Vr)=C1·Vg+C2·(Vg-Vin)
∴(C1+C2)Vref-C2·Vr=(C1+C2)·Vg-C2·Vin
∴Vg=Vref+C2/(C1+C2)·(Vin-Vr) ...(16)
如果将由式(16)获得的栅压Vg代入上式(1),则n型TFT301的漏电流Id即电流源电路400的输出电流Io用下式(17)表示。
Io=(β/2)·{C2/(C1+C2)·(Vin-Vr)+(Vref-Vth)}2 ...(17)
其结果,模拟电流源电路100的输入电压Vin-输出电流Io特性如图7所示。
与示出了模拟电流源电路400的特性的图24相同,图7中示出了将特性不同的两个TFTa及TFTb作为图6所示的n型TFT301用时的模拟电流源电路100的I-V特性曲线330及340。
对图7及图24进行比较可知,在模拟电流源电路100中,用对应于I-V特性曲线上的基准电流Irefa的一点,校正输入电压Vin和输出电流Io的关系。即,输出基准电流Irefa时,排除模拟电流源电路内的电流驱动元件(n型TFT301)的特性离散的影响,消除来自各模拟电流源电路100的输出电流离散。另外,在图7中,结点Ng的电压Vg成为基准电压Vref,将输入电压Vin的电平表记为Vr#。
另一方面,在输出电流比基准电流Irefa大或小的范围内,根据基准电流Irefa和输出电流的差,特性曲线330及340之间产生差异,在输出电流Io中,产生依赖于电流驱动元件(TFT)的特性离散的差。
在实施例2的数据电流发生电路31中,由模拟电流源电路100生成对应于低位数据位D0、D1的电流I0~I3。这时,通过将基准电流Irefa设定为电流I0~I3的中间电平,能减少输出电流离散的最大值。对图7及图23进行比较可知,对应于电流I1的电流离散ΔI1虽然在模拟电流源电路400的情况下(图24中为|I1a-I1b|)比模拟电流源电路100(图7中为|I1a’-I1b’|)小,但由于本来电流I1本身就小,所以该差一点问题也没有。
另一方面,在模拟电流源电路400中,电流离散为最大的电流I3的电流离散ΔI3,由于在模拟电流源电路100的情况下(图7中为|I3a’-I3b’|)比模拟电流源电路400(图24中为|I3b-I3a|)小,所以关于电流I0~I3范围内的输出电流离散的最大值,模拟电流源电路100中的小。
图8表示实施例2的数据电流发生电路的输出电流离散。
参照图8,在被设定为电流I1~I3的中间电平(例如,电流I2电平)的基准电流Irefa中,由于电流离散被校正,所以分别对应于电流I1及I3的电流离散ΔI1及ΔI3大致相同。
因此,如图8所示,由晶体管特性差引起的电流离散达到最大,输出电流I3、I7、I11、I15时,由将特性不同的TFT作为电流驱动元件用的模拟电流源电路400产生的电流离散ΔI3=|I3a’-I3b’|与实施例1的数据电流发生电路中的ΔI3=|I3a-I3b|(图5)相比,能被抑制。
因此,在实施例2的数据电流发生电路中,与实施例1同样具有减少电路面积的效果,而且能精度更高地生成灰度显示用的数据电流Idat。其结果,电流驱动元件(TFT)制造时的晶体管特性离散的允许度变得更大,所以更能期待提高产品合格率。
[实施例3]
参照图9,实施例3的数据电流发生电路32包括各一个模拟电流源电路100及400。模拟电流源电路100及400各自的结构已经说明过,所以详细的说明不再重复。
对模拟电流源电路400输入具有分别对应于电流I0~I3的电压V0~V3中的任意电平的输入电压Vin1。与此不同,对模拟电流源电路100输入设定为分别对应于电流I0、I4、I8及I12的电压V0、V4、V8及V12中的任意的输入电压Vin2。
由图1所示的显示信号处理电路26,根据低位数据位D0、D1,与实施例1及2中的输入电压Vin同样地生成输入电压Vin1。与此不同,由显示信号处理电路26,根据高位数据位D2及D13,生成输入电压Vin2。具体地说,在(D2、D3)=(0、0)、(0、1)、(1、0)及(1、1)的情况下,输入电压Vin2分别设定为V0、V4、V8及V12。
模拟电流源电路100及400的各输出结点与对应的数据线DL连接,所以模拟电流源电路400的输出电流Io1及模拟电流源电路100的输出电流Io4之和作为数据电流Idat被供给数据线DL。
图10是说明实施例3的数据电流发生电路的输出电流离散的图。
参照图10,由模拟电流源电路400生成的电流Io1与用图5说明的相同,对作为电流驱动元件的TFT的阈值电压离散ΔVth进行补偿,根据特性曲线310#及320#来生成。因此,在电流I1、I2、I3中,发生与起因于晶体管特性差的图5同样的电流离散。
与此不同,由模拟电流源电路100生成的电流Io4,根据用图7说明的特性曲线330及340来生成。即,通过将基准电流Irefa设定为电流I4及I12的中间电平,能抑制电流I4、I8、I12中的电流离散ΔI4、ΔI8及ΔI12的最大值。
这样,根据由模拟电流源电路400生成的电流Io1=I0、I1、I2、I3和由模拟电流源电路100生成的电流Io4=I0、I4、I8、I12之和,能生成16灰度的电流I0~I15,作为数据电流Idat。
如果采用实施例3的数据电流发生电路,则由于能利用两个模拟电流源电路100及400,生成数据电流Idat的全部灰度范围,所以更能减少电路面积。
另外,关于数据电流Idat的离散,与作为比较例示出的全数字方式的数据电流发生电路50中未涉及的至少在单体中使用了模拟电流源电路100或400的情况相比,能抑制高灰度区域中的输出电流离散。因此,与实施例1及2相同,确保电流驱动元件(TFT)制造时的晶体管特性离散的允许度,能谋求提高产品合格率。
[实施例4]
参照图11,实施例4的数据电流发生电路33包括两个模拟电流源电路100L及100U。模拟电流源电路100L及100U各自的结构与已经说明的模拟电流源电路100相同,所以详细的说明不再重复。
电流输出时,与图9同样的输入电压Vin1及Vin2分别被输入模拟电流源电路100L及100U。校正工作时,对模拟电流源电路100L及100U分别输入校正工作用的基准电流Irefa及Irefb。
图12是说明实施例4的数据电流发生电路的输出电流离散的图。
参照图12,由模拟电流源电路100L生成的电流Io1根据用图7说明的特性曲线330及340来生成。即,通过将基准电流Irefa设定为电流I1及I3的中间电平(例如,电流I2的电平),与图8同样能抑制电流I1~I3的电流离散ΔI1~ΔI3。
同样,由模拟电流源电路100U生成的电流Io4根据用图7说明的特性曲线330及340来生成。即,通过将基准电流Irefb设定为电流I4及I12的中间电平,能抑制电流I4、I8、I12的电流离散ΔI4、ΔI8及ΔI12的最大值。
另外,在图12中,将成为输出电流Io1=Irefa的输入电压Vin的电平记为Vra#,将成为输出电流Io4=Irefb的输入电压Vin的电平记为Vrb#。
因此,在实施例4的数据电流发生电路中,根据来自模拟电流源电路100L的输出电流Io1(=I0、I1、I2、I3)和来自模拟电流源电路100U的电流Io4(=I0、I4、I8、I12)之和,能生成16灰度的电流I0~I15,作为数据电流Idat。
如果采用实施例4的数据电流发生电路,则由于能利用两个模拟电流源电路100L及100U,生成16灰度的数据电流Idat,所以更能减少电路面积。
另外,关于数据电流Idat的离散,与作为比较例示出的全数字方式的数据电流发生电路50中未涉及的至少在单体中使用了模拟电流源电路100或400的情况相比,能抑制高灰度区域中的输出电流离散。因此,与实施例1~3相同,确保电流驱动元件(TFT)制造时的晶体管特性离散的允许度,能谋求提高产品合格率。
[实施例5]
参照图13,实施例5的数据电流发生电路34由图11所示的实施例4的数据电流发生电路33同样的结构,但各自的输入电压变更为Vin1#及Vin2#,这一点不同。除此以外,与实施例4的数据电流发生电路33相同,所以详细的说明不再重复。
在实施例5的结构中,将数据电流Idat的全部灰度范围预先分割成多个电流范围,使各个模拟电流源电路100分别与该多个电流范围对应,由多个模拟电流源电路100生成数据电流。即,数据电流Idat不是作为来自多个模拟电流源电路100的输出电流之和,而是由来自根据显示信号选择的一个模拟电流源电路100的输出电流来实现。
在图13中,示出了将数据电流Idat的全部灰度范围I0~I15分割成两个电流范围I0~I7及I8~I15,由模拟电流源电路100L输出电流I0~I7,由模拟电流源电路100U输出电流I8~I15的结构例。
即,在(D0、D1、D2、D3)=(0、0、0、0)~(0、1、1、1)的情况下,根据数据位D0~D3,将输入电压Vin1#设定为V0~V7中的某一个,同时将输入电压Vin2#设定为电压V0。与此不同,在(D0、D1、D2、D3)=(1、0、0、0)~(1、1、1、1)的情况下,将输入电压Vin2#设定为V8~V15中的某一个,同时将输入电压Vin1#设定为电压V0。
另外,在实施例5的数据电流发生电路34中,也可以这样构成,即由于只由所选择的一个模拟电流源电路100供给数据电流Idat,所以与选择结果一致地使各模拟电流源电路100中的开关360导通和截止。例如,在图13所示的结构例中,根据数据位D3的电平,互补地使模拟电流源电路100U及100L中的开关360导通和截止即可。
图14是说明实施例5的数据电流发生电路的输出电流离散的图。
参照图14,对应于电流I0~I7的电流范围IR1的电流离散,根据用图7说明的特性曲线330及340,随着基准电流Irefa及个输出电流(数据电流Idat)的电平差的增大而增大。同样,对应于电流I8~I15的电流范围IR2的电流离散,也根据特性曲线330及340,随着基准电流Irefb及个输出电流(数据电流Idat)的电平差的增大而增大。
因此,在模拟电流源电路100U及100L中,电流I1~I15的电流离散ΔI1~ΔI15与将基准电流Irefa及Irefb设定为哪个电平有关。
特别是关于基准电流Irefa及Irefb的设定,必须考虑在电流范围IR1及IR2的边界部,不发生灰度逆转。
具体地说,在图14的例中,在电流范围IR1及IR2的边界部上,电流I7的离散ΔI7与|I7-Irefa|有关,同样,电流I8的离散ΔI8与|I8-Irefb|有关。因此,如果由于电流离散ΔI7及ΔI8的影响,发生电流I7及I8的逆转(相当与图14中的I7b>I8a的现象),发生灰度逆转,就不能进行平滑的灰度显示了。因此,再考虑到这一点,有必要设定基准电流Irefa及Irefb。
这样,即使采用实施例5的数据电流发生电路,由于能由两个模拟电流源电路100L及100U,生成数据电流Idat的全部灰度范围,所以更能减少电路面积。
另外,关于数据电流Idat的离散,与作为比较例示出的全数字方式的数据电流发生电路50中未涉及的至少在单体中使用了模拟电流源电路100或400的情况相比,能抑制高灰度区域中的输出电流离散。因此,与实施例1~3相同,确保电流驱动元件(TFT)制造时的晶体管特性离散的允许度,能谋求提高产品合格率。
另外,在图13及14中,虽然示出了用两个模拟电流源电路100U、100L,覆盖数据电流Idat的全部灰度范围的结构例,但也能用三个以上的模拟电流源电路100实现同样的结构。在此情况下,将数据电流Idat的全部灰度范围预先分割成与模拟电流源电路的个数一致的电流范围,在各自的电流范围内,用对应的模拟电流源电路生成数据电流Idat即可。但是,如果增加模拟电流源电路100的个数,则抑制数据电流Idat的离散的电路面积的减少效果会相应地减少。
同样,在图9及图11分别所示的实施例3及4的数据电流发生电路中,设置多个对应于高位位的模拟电流源电路100U,也能作成分别分担不同的电流范围的结构。在此情况下,抑制对应于高位位的输出电流(图9、11中的Io4=I4、I8、I12)的离散的电路面积的减少效果也会相应地减少。
[实施例6]
在实施例6中,说明使实施例1至5所示的数据电流发生电路对应于各数据线DL设置多个***,最好是两个***,并列而且交替地进行校正工作及电流输出工作的结构。
图15是表示实施例6的第一结构例的数据电流发生电路的结构框图。
图15中示出了对应于各数据线DL,设置实施例1的两个***的数据电流发生电路30a及30b的结构。各个数据电流发生电路30a及30b具有与图4所示的数据电流发生电路30同样的结构,所以详细的说明不再重复。
控制信号SMPa及OEa被输入构成数据电流发生电路30a的各个数字电流源电路70及模拟电流源电路400中。另外,输入电压Vina被供给模拟电流源电路400。
另一方面,控制信号SMPb及OEb被输入构成数据电流发生电路30b的各个数字电流源电路70及模拟电流源电路400中。另外,输入电压Vinb被供给模拟电流源电路400。
数据电流发生电路30a及30b交替地进行校正工作及电流输出工作。例如,在数据电流发生电路30a进行校正工作、数据电流发生电路30b进行电流输出工作的期间,控制信号SMPa及OEb被设定为高电平,控制信号SMPb及OEa被设定为低电平。另外,输入电压Vina被设定为复位电压Vr,输入电压Vinb与在实施例1中说明的Vin同样地设定。
与此不同,在数据电流发生电路30b进行校正工作、数据电流发生电路30a进行电流输出工作的期间,控制信号SMPb及OEa被设定为高电平,控制信号SMPa及OEb被设定为低电平。另外,输入电压Vinb被设定为复位电压Vr,输入电压Vina与在实施例1中说明的Vin同样地设定。
这样的控制信号SMPa、SMPb、控制信号OEa、OEb及输入电压Vina、Vinb的切换,例如按照用图1说明的扫描行的切换进行即可。
图16是表示实施例6的数据电流发生电路的第二结构例的框图。
图16中示出了对应于各数据线DL,设置实施例2的两个***的数据电流发生电路31a及31b的结构。各个数据电流发生电路31a及31b具有与图6所示的数据电流发生电路31同样的结构,所以详细的说明不再重复。
控制信号SMPa及OEa被输入构成数据电流发生电路31a的各个数字电流源电路70及模拟电流源电路100中,输入电压Vina被供给模拟电流源电路100。
另一方面,控制信号SMPb及OEb被输入构成数据电流发生电路31b的各个数字电流源电路70及模拟电流源电路100中,输入电压Vinb被供给模拟电流源电路100。
控制信号SMPa、SMPb、控制信号OEa、OEb及输入电压Vina、Vinb与图15中的结构例同样地设定。
另外,在图15及图16这样的配置两个***的数据电流发生电路的结构中,也能使数字电流源成为图17所示的有效的结构。
参照图17,实施例6的数据电流发生电路中使用的数字电流源电路70#有两个***的数字电流源70a、70b、与数字电流源70a、70b共同设置的伪负载77、p型TFT78及n型TFT79。
各个数字电流源70a、70b有从图3所示的数字电流源70中除去了p型TFT78及n型TFT79的结构。结点N2由数字电流源70a、70b共有,n型TFT79连接在结点N2及对应的数据线DL之间。伪负载77及p型TFT78串联连接在结点N2及电源电压Vdd之间,对应的数据位(图17所示的例中为D2)被输入p型TFT78及n型TFT79的各栅中。
通过这样构成,能配置两个***的数字电流源,以便共有伪负载77、p型TFT78及n型TFT79,所以与并列地配置两个数字电流源电路70相比,能简单地削减电路面积。
图17中代表性地示出了对应于数据位D2的数字电流源电路70#的结构。在对应于数据位D3的数字电流源电路70#中,数据位D3被输入p型TFT78及n型TFT79的各栅中,除了这一点以外,两者的结构相同。
图18是表示实施例6的第三结构例的数据电流发生电路的结构框图。
图18中示出了对应于各数据线DL,设置实施例3的两个***的数据电流发生电路32a及32b的结构。各个数据电流发生电路32a及32b具有与图9所示的数据电流发生电路32同样的结构,所以详细的说明不再重复。
控制信号SMPa及OEa被输入构成数据电流发生电路32a的各个模拟电流源电路100及400中。另外,输入电压Vin1a被供给模拟电流源电路400,输入电压Vin2a被供给模拟电流源电路100。
另一方面,控制信号SMPb及OEb被输入构成数据电流发生电路32b的各个模拟电流源电路100及400中。另外,输入电压Vin1b被供给模拟电流源电路400,输入电压Vin2b被供给模拟电流源电路100。
在数据电流发生电路32a进行校正工作、数据电流发生电路32b进行电流输出工作的期间,输入电压Vin1a、Vin2a被设定为复位电压Vr,输入电压Vin1b、Vin2b与在实施例3中说明的Vin1、Vin2同样地设定。
与此不同,在数据电流发生电路32b进行校正工作、数据电流发生电路32a进行电流输出工作的期间,输入电压Vin1b、Vin2b被设定为复位电压Vr,输入电压Vin1a、Vin2a与在实施例3中说明的Vin1、Vin2同样地设定。另外,关于控制信号SMPa、SMPb、以及控制信号OEa、OEb,与图15中的结构例同样地设定。
图19是表示实施例6的第四结构例的数据电流发生电路的结构框图。
图19中示出了对应于各数据线DL,设置实施例4的两个***的数据电流发生电路33a及33b的结构。各个数据电流发生电路33a及33b具有与图11所示的数据电流发生电路33同样的结构,所以详细的说明不再重复。
控制信号SMPa及OEa被输入构成数据电流发生电路33a的模拟电流源电路100L及100U中。另外,输入电压Vin1a被供给模拟电流源电路100L,输入电压Vin2a被供给模拟电流源电路100U。
另一方面,控制信号SMPb及OEb被输入构成数据电流发生电路33b的模拟电流源电路100L及100U中。另外,输入电压Vin1b被供给模拟电流源电路100L,输入电压Vin2b被供给模拟电流源电路100U。
关于控制信号SMPa、SMPb、控制信号OEa、OEb、以及输入电压Vin1a、Vin2a、Vin1b、Vin2b,与图17中的结构例同样地设定,所以详细的说明不再重复。
图20是表示实施例6的第五结构例的数据电流发生电路的结构框图。
图20中示出了对应于各数据线DL,设置实施例5的两个***的数据电流发生电路34a及34b的结构。各个数据电流发生电路34a及34b具有与图13所示的数据电流发生电路34同样的结构,所以详细的说明不再重复。
控制信号SMPa及OEa被输入构成数据电流发生电路34a的模拟电流源电路100L及100U中。另外,输入电压Vin1#a被供给模拟电流源电路100L,输入电压Vin2#a被供给模拟电流源电路100U。
控制信号SMPb及OEb被输入构成数据电流发生电路34b的模拟电流源电路100L及100U中。另外,输入电压Vin1#b被供给模拟电流源电路100L,输入电压Vin2#b被供给模拟电流源电路100U。
在数据电流发生电路32a进行校正工作、数据电流发生电路32b进行电流输出工作的期间,输入电压Vin1#a、Vin2#a被设定为复位电压Vr,输入电压Vin1#b、Vin2#b与在实施例5中说明的Vin1#、Vin2#同样地设定。
与此不同,在数据电流发生电路32b进行校正工作、数据电流发生电路32a进行电流输出工作的期间,输入电压Vin1#b、Vin2#b被设定为复位电压Vr,输入电压Vin1#a、Vin2#a与在实施例5中说明的Vin1#、Vin2#同样地设定。另外,关于控制信号SMPa、SMPb、以及控制信号OEa、OEb,与图19中的结构例同样地设定。
在以上说明的实施例6的数据电流发生电路中,由两个***设置的数据电流发生电路并列地进行校正工作及电流输出工作,所以能以更高的频度进行各模拟电流源电路及各数字电流源电路中的校正工作,能降低数据电流的离散。另外,能确保数据电流的精度,即使在动画等高速显示时也能适应。
另外,由于能较长地确保每一个电流源电路的校正工作时间,所以即使显示面板的分辨率变高,也能精度良好地进行校正工作。
另外,在实施例1至6中,虽然说明了用4位大小的显示信号进行的灰度显示,但本申请适用的显示装置中的显示信号的位数不限定于这样的情况。即本申请能普遍适用于根据n位(n:大于等于3的整数)的显示信号,进行灰度显示的显示装置。
另外,如果采用各模拟电流源电路及各数字电流源电路、以及如2所示的像素构成的组合,则沿着从数据线DL向数据电流发生电路30~34流入的方向发生数据电流Idat。可是,即使在能适用沿着与其相反的方向生成数据电流的其他结构的像素及数字电流源电路和模拟电流源电路的显示装置中,同样也能使用本发明。即,本发明不限定于本发明的实施例所示的像素结构例,能普遍地适用于各像素中备有电流驱动元件的显示装置。
另外,作为本发明的实施例中所示的TFT的材料,能使用单晶硅、非晶硅、低温多晶硅及有机薄膜等任意的材料。
虽然详细地说明了本发明,但这只是为了例示,不是进行限定,应当理解,本发明的精神和范围只由附带的权利要求来限定。
Claims (15)
1、一种显示装置,根据加权了的n位显示信号进行灰度显示,n是大于等于3的整数,其特征在于包括:
分别具有发生与被供给的电流对应的亮度的电流驱动型发光元件的多个像素;
用来按照规定的方式周期性地选择上述多个像素的扫描部;以及
用来根据上述显示信号将数据电流供给到由上述扫描部选择的至少一个上述像素的数据电流发生电路,
上述数据电流发生电路包括:生成与根据上述显示信号的低位的k位设定的输入电压对应的输出电流的模拟电流源电路;以及分别根据上述显示信号的高位的j位设置的、分别对应于上述高位的j位进行或停止从第1至第j位加权电流的生成的j个数字电流源电路,其中,k是用2≤k≤(n-1)表示的整数,j是用n-k表示的整数,且供给由上述j个数字电流源电路及上述模拟电流源电路分别生成的电流之和作为上述数据电流,
上述模拟电流源电路生成的输出电流被控制在比从上述第1至第j位加权电流中的最小的一个还低的范围内。
2、根据权利要求1所述的显示装置,其特征在于:上述模拟电流源电路在表示上述输入电压和上述输出电流的对应关系的特性曲线上的规定的点上具有校正功能,
上述规定的点设在上述模拟电流源电路的输出电流被控制的上述范围内。
3、根据权利要求1所述的显示装置,其特征在于,上述模拟电流源电路包括:
在校正工作时施加规定的初始电压,而在电流输出时施加上述输入电压的输入结点;
为了通过电容耦合,将上述输入结点的电压变化传送给第一内部结点而连接的第一电容器;
具有分别与规定电压及第二内部结点连接的源及漏,且具有与上述第一内部结点连接的栅的第一场效应晶体管;
为了保持上述第一场效应晶体管的栅源间电压而连接的第二电容器;
设置在上述第二内部结点和生成上述输出电流的第一输出结点之间、在上述校正工作时断开,而在上述电流输出时接通的第一开关元件;以及
设置在上述第一及第二内部结点之间,在上述校正工作时接通,而在上述电流输出时断开的第二开关元件。
4、根据权利要求3所述的显示装置,其特征在于,上述数字电流源电路包括:
具有分别与规定电压及第三内部结点连接的源及漏的第二场效应晶体管;
为了保持上述第二场效应晶体管的栅源间电压而连接的第三电容器;
设置在上述第二场效应晶体管的栅及漏之间、在上述校正工作时接通,且在上述电流输出时断开的第三开关元件;
在上述校正工作时,将表示对应的上述位加权电流的基准电平的基准电流供给到上述第三内部结点的基准电流供给部;以及
设置在上述第三内部结点和生成上述位加权电流的第二输出结点之间、在上述校正工作时将两者切断,而在上述电流输出时根据上述高位j位中对应的1位把两者连接的第四开关元件。
5、根据权利要求1所述的显示装置,其特征在于,上述模拟电流源电路包括:
在校正工作时施加规定的初始电压,而在电流输出时施加上述输入电压的输入结点;
为了通过电容耦合,将上述输入结点的电压变化传送给第一内部结点而连接的第一电容器;
具有分别连接了规定电压及第二内部结点的源及漏,且具有与上述第一内部结点连接的栅的第一场效应晶体管;
为了保持上述第一场效应晶体管的栅源间电压而连接的第二电容器;
设置在上述第二内部结点和生成上述输出电流的第一输出结点之间、在上述校正工作时断开,且在上述电流输出时接通的第一开关元件;
设置在上述第一及第二内部结点之间、在上述校正工作时接通,而在上述电流输出时断开的第二开关元件;以及
上述校正工作时,将第一基准电流供给上述第二内部结点的第一基准电流供给部,
上述第一基准电流被设定在上述模拟电流源电路的输出电流被控制的上述范围内。
6、根据权利要求5所述的显示装置,其特征在于,上述数字电流源电路包括:
具有分别连接了规定电压及第三内部结点的源及漏的第二场效应晶体管;
为了保持上述第二场效应晶体管的栅源间电压而连接的第三电容器;
设置在上述第二场效应晶体管的栅及漏之间、在上述校正工作时接通,而在上述电流输出时断开的第三开关元件;
在上述校正工作时,将表示对应的上述位加权电流的基准电平的第二基准电流供给上述第三内部结点的第二基准电流供给部;以及
设置在上述第三内部结点和生成上述位加权电流的第二输出结点之间、在上述校正工作时将两者切断,而在上述电流输出时根据上述高位j位中的对应的1位把两者连接的第四开关元件。
7、根据权利要求1所述的显示装置,其特征在于:上述数据电流发生电路设有多个***,
在上述多个***中的一个及另一个中,并列地进行校正工作及电流输出。
8、一种显示装置,根据加权了的n位显示信号进行灰度显示,n是大于等于3的整数,其特征在于包括:
分别具有发生与被供给的电流对应的亮度的电流驱动型发光元件的多个像素;
用来按照规定的方式周期性地选择上述多个像素的扫描部;以及
用来将与上述显示信号对应的数据电流供给到由上述扫描部选择的至少一个上述像素的数据电流发生电路,
上述数据电流发生电路包括:生成与根据上述显示信号的低位的k位设定的第一输入电压对应的第一输出电流的第一模拟电流源电路;以及生成与根据上述显示信号的高位的j位设定的第二输入电压对应的第二输出电流的第二模拟电流源电路,其中k是用2≤k≤(n-1)表示的整数,j是用n-k表示的整数,且供给上述第一及第二输出电流之和作为上述数据电流,
上述第一输出电流的范围设置在比上述第二输出电流的范围小的低电流侧,
上述第一及第二模拟电流源电路分别在表示上述输入电压和上述第一及第二输出电流的各对应关系的特性曲线上的规定的点上具有校正功能,
在上述第一及第二模拟电流源电路中,上述规定的点分别被设定在上述第一及第二输出电流的范围内。
9、根据权利要求8所述的显示装置,其特征在于,上述第一模拟电流源电路包括:
在校正工作时施加规定的初始电压,而在电流输出时施加上述第一输入电压的第一输入结点;
为了通过电容耦合,将上述第一输入结点的电压变化传送给第一内部结点而连接的第一电容器;
具有分别与规定电压及第二内部结点连接的源及漏,且具有与上述第一内部结点连接的栅的第一场效应晶体管;
为了保持上述第一场效应晶体管的栅源间电压而连接的第二电容器;
设置在上述第二内部结点和生成上述第一输出电流的第一输出结点之间、在上述校正工作时断开,而在上述电流输出时接通的第一开关元件;以及
设置在上述第一及第二内部结点之间,在上述校正工作时接通,而在上述电流输出时断开的第二开关元件,
上述第二模拟电流源电路包括:
在上述校正工作时设定了规定的初始电压后,在上述电流输出时施加上述第二输入电压的第二输入结点;
为了通过电容耦合,将上述第二输入结点的电压变化传送给第三内部结点而连接的第三电容器;
具有分别与规定电压及第四内部结点连接的源及漏,且具有与上述第三内部结点连接的栅的第二场效应晶体管;
为了保持上述第二场效应晶体管的栅源间电压而连接的第四电容器;
设置在上述第四内部结点和生成上述第二输出电流的第二输出结点之间、在上述校正工作时断开,而在上述电流输出时接通的第三开关元件;
设置在上述第三及第四内部结点之间,在上述校正工作时接通,而在上述电流输出时断开的第四开关元件;以及
在上述校正工作时,将基准电流供给到上述第四内部结点的基准电流供给部,
上述基准电流被分别设定在上述第二输出电流的控制范围内。
10、根据权利要求8所述的显示装置,其特征在于,上述第一及第二模拟电流源电路都包括:
在校正工作时施加规定的初始电压的输入结点;
为了通过电容耦合,将上述输入结点的电压变化传送给第一内部结点而连接的第一电容器;
具有分别与规定电压及第二内部结点连接的源及漏,且具有与上述第一内部结点连接的栅的第一场效应晶体管;
为了保持上述第一场效应晶体管的栅源间电压而连接的第二电容器;
设置在生成上述第一及第二输出电流中的对应的一个的输出结点和上述第二内部结点之间、在上述校正工作时断开,而在上述电流输出时接通的第一开关元件;
设置在上述第一及第二内部结点之间,在上述校正工作时接通,而在上述电流输出时断开的第二开关元件;以及
在上述校正工作时,将基准电流供给到上述第二内部结点的基准电流供给部,
在上述第一及第二模拟电流源电路的每一个中,上述基准电流分别设定在上述第一及第二输出电流的控制范围内,
在上述电流输出时,上述第一输入电压施加在上述第一模拟电流源电路的上述输入结点上,而上述第二输入电压施加在上述第二模拟电流源电路的上述输入结点上。
11、根据权利要求8所述的显示装置,其特征在于:上述数据电流发生电路设有多个***,
在上述多个***中的一个及另一个中,并列地进行校正工作及电流输出。
12、一种显示装置,根据加权了的n位显示信号进行灰度显示,n是大于等于3的整数,其特征在于包括:
分别具有发生与被供给的电流对应的亮度的电流驱动型发光元件的多个像素;
用来按照规定的方式周期性地选择上述多个像素的扫描部;以及
用来根据上述显示信号把设定为从第1至第2n个电平中的一个的数据电流供给到由上述扫描部选择的至少一个上述像素的数据电流发生电路,
上述第1至第2n个电平预先被分割成m个电流范围,m是大于等于2且小于n的整数,
上述数据电流发生电路包括分别对应于上述m个电流范围设置的、分别生成与输入电压对应的输出电流的m个模拟电流源电路,
上述显示装置还包括将与上述显示信号对应的上述输入电压供给到上述m个模拟电流源电路的信号处理电路,
上述信号处理电路根据上述显示信号,将使上述输出电流成为从上述第1至第2n个电平中的一个的上述输入电压供给到与从上述m个电流范围中选择的一个对应的上述模拟电流源电路,而将使上述输出电流为零的上述输入电压供给到其他的各个上述模拟电流源电路,
上述m个模拟电流源电路中的每一个都在表示上述输入电压和上述输出电流的对应关系的特性曲线上的规定的点上具有校正功能,
在上述m个模拟电流源电路的每一个中把上述规定的点设定在上述m个电流范围中的对应的一个的范围内。
13、根据权利要求12所述的显示装置,其特征在于:上述m个模拟电流源电路的每一个中的上述规定的点设定成,在各上述电流范围的边界部,属于不同的上述电流范围的第k电平及第k+1电平之间的大小关系不逆转,k是大于等于2且小于等于2n-2的整数。
14、根据权利要求12所述的显示装置,其特征在于,上述m个模拟电流源电路中的每一个都包括:
在校正工作时被设定成规定的初始电压,而在电流输出时施加上述输入电压的输入结点;
为了通过电容耦合,将上述输入结点的电压变化传送给第一内部结点而连接的第一电容器;
具有分别与规定电压及第二内部结点连接的源及漏,且具有与上述第一内部结点连接的栅的第一场效应晶体管;
为了保持上述第一场效应晶体管的栅源间电压而连接的第二电容器;
设置在上述第二内部结点和生成上述输出电流的第一输出结点之间、在上述校正工作时断开,而在上述电流输出时接通的第一开关元件;
设置在上述第一及第二内部结点之间,在上述校正工作时接通,而在上述电流输出时断开的第二开关元件;以及
在上述校正工作时,将基准电流供给到上述第二内部结点的基准电流供给部,
上述m个模拟电流源电路中的每一个的上述基准电流设定在对应的上述电流范围内。
15、根据权利要求12所述的显示装置,其特征在于:上述数据电流发生电路设有多个***,
在上述多个***中的一个及另一个中,并列地进行校正工作及电流输出。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003150918A JP4346350B2 (ja) | 2003-05-28 | 2003-05-28 | 表示装置 |
JP150918/2003 | 2003-05-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1573876A true CN1573876A (zh) | 2005-02-02 |
CN100357997C CN100357997C (zh) | 2007-12-26 |
Family
ID=33508206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100476705A Expired - Fee Related CN100357997C (zh) | 2003-05-28 | 2004-05-28 | 具有电流驱动型发光元件的显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7221349B2 (zh) |
JP (1) | JP4346350B2 (zh) |
CN (1) | CN100357997C (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101251976B (zh) * | 2007-02-21 | 2010-06-23 | 索尼株式会社 | 显示装置及其驱动方法、和电子*** |
CN103326727A (zh) * | 2013-04-16 | 2013-09-25 | 矽创电子股份有限公司 | 具数字模拟转换功能的缓冲放大电路 |
CN104575415A (zh) * | 2013-10-18 | 2015-04-29 | 辛纳普蒂克斯显像装置株式会社 | 显示装置和显示驱动器 |
CN107591122A (zh) * | 2017-09-27 | 2018-01-16 | 深圳市华星光电半导体显示技术有限公司 | 一种oled电压补偿方法及补偿电路、显示装置 |
WO2019041835A1 (zh) * | 2017-08-31 | 2019-03-07 | 京东方科技集团股份有限公司 | 像素电路、及其驱动方法和显示装置 |
CN113554980A (zh) * | 2021-09-22 | 2021-10-26 | 南京浣轩半导体有限公司 | 一种led驱动电流调制方法、***和应用 |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4502602B2 (ja) * | 2003-06-20 | 2010-07-14 | 三洋電機株式会社 | 表示装置 |
JP4502603B2 (ja) * | 2003-06-20 | 2010-07-14 | 三洋電機株式会社 | 表示装置 |
US7408195B2 (en) * | 2003-09-04 | 2008-08-05 | Cypress Semiconductor Corporation (Belgium) Bvba | Semiconductor pixel arrays with reduced sensitivity to defects |
JP2005331900A (ja) * | 2004-06-30 | 2005-12-02 | Eastman Kodak Co | 表示装置 |
JP4843203B2 (ja) * | 2004-06-30 | 2011-12-21 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | アクティブマトリクス型表示装置 |
KR100670137B1 (ko) * | 2004-10-08 | 2007-01-16 | 삼성에스디아이 주식회사 | 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법 |
KR100658619B1 (ko) * | 2004-10-08 | 2006-12-15 | 삼성에스디아이 주식회사 | 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법 |
CA2490858A1 (en) | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
US7852298B2 (en) | 2005-06-08 | 2010-12-14 | Ignis Innovation Inc. | Method and system for driving a light emitting device display |
JP4602946B2 (ja) * | 2005-06-30 | 2010-12-22 | エルジー ディスプレイ カンパニー リミテッド | 電界発光素子 |
KR101182771B1 (ko) * | 2005-09-23 | 2012-09-14 | 삼성전자주식회사 | 액정 표시 패널과 그의 구동 방법 및 그를 이용한 액정표시 장치 |
JP2007093875A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置 |
JP5656321B2 (ja) * | 2005-10-18 | 2015-01-21 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、表示モジュール及び電子機器 |
KR101324756B1 (ko) | 2005-10-18 | 2013-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그의 구동방법 |
EP2458579B1 (en) | 2006-01-09 | 2017-09-20 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
US9489891B2 (en) | 2006-01-09 | 2016-11-08 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
US9269322B2 (en) | 2006-01-09 | 2016-02-23 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
KR100769448B1 (ko) * | 2006-01-20 | 2007-10-22 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 디스플레이 장치 |
KR100805587B1 (ko) * | 2006-02-09 | 2008-02-20 | 삼성에스디아이 주식회사 | 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 표시장치 |
KR100776488B1 (ko) * | 2006-02-09 | 2007-11-16 | 삼성에스디아이 주식회사 | 데이터 구동회로 및 이를 구비한 평판 표시장치 |
JP2008146568A (ja) * | 2006-12-13 | 2008-06-26 | Matsushita Electric Ind Co Ltd | 電流駆動装置および表示装置 |
KR20100134125A (ko) | 2008-04-18 | 2010-12-22 | 이그니스 이노베이션 인크. | 발광 소자 디스플레이에 대한 시스템 및 구동 방법 |
CA2637343A1 (en) | 2008-07-29 | 2010-01-29 | Ignis Innovation Inc. | Improving the display source driver |
US9370075B2 (en) | 2008-12-09 | 2016-06-14 | Ignis Innovation Inc. | System and method for fast compensation programming of pixels in a display |
US8633873B2 (en) * | 2009-11-12 | 2014-01-21 | Ignis Innovation Inc. | Stable fast programming scheme for displays |
CA2687631A1 (en) | 2009-12-06 | 2011-06-06 | Ignis Innovation Inc | Low power driving scheme for display applications |
CA2696778A1 (en) | 2010-03-17 | 2011-09-17 | Ignis Innovation Inc. | Lifetime, uniformity, parameter extraction methods |
US9351368B2 (en) | 2013-03-08 | 2016-05-24 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US20140368491A1 (en) | 2013-03-08 | 2014-12-18 | Ignis Innovation Inc. | Pixel circuits for amoled displays |
US9886899B2 (en) | 2011-05-17 | 2018-02-06 | Ignis Innovation Inc. | Pixel Circuits for AMOLED displays |
EP3404646B1 (en) | 2011-05-28 | 2019-12-25 | Ignis Innovation Inc. | Method for fast compensation programming of pixels in a display |
US9747834B2 (en) | 2012-05-11 | 2017-08-29 | Ignis Innovation Inc. | Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore |
US9336717B2 (en) | 2012-12-11 | 2016-05-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US9786223B2 (en) | 2012-12-11 | 2017-10-10 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
US9721505B2 (en) | 2013-03-08 | 2017-08-01 | Ignis Innovation Inc. | Pixel circuits for AMOLED displays |
CA2894717A1 (en) | 2015-06-19 | 2016-12-19 | Ignis Innovation Inc. | Optoelectronic device characterization in array with shared sense line |
US9773443B2 (en) * | 2013-06-06 | 2017-09-26 | Intel Corporation | Thin film transistor display backplane and pixel circuit therefor |
KR102068589B1 (ko) * | 2013-12-30 | 2020-01-21 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 및 그의 구동 방법 |
CA2873476A1 (en) | 2014-12-08 | 2016-06-08 | Ignis Innovation Inc. | Smart-pixel display architecture |
KR102302275B1 (ko) * | 2015-02-28 | 2021-09-15 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CA2886862A1 (en) | 2015-04-01 | 2016-10-01 | Ignis Innovation Inc. | Adjusting display brightness for avoiding overheating and/or accelerated aging |
US10373554B2 (en) | 2015-07-24 | 2019-08-06 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2898282A1 (en) | 2015-07-24 | 2017-01-24 | Ignis Innovation Inc. | Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays |
US10657895B2 (en) | 2015-07-24 | 2020-05-19 | Ignis Innovation Inc. | Pixels and reference circuits and timing techniques |
CA2908285A1 (en) | 2015-10-14 | 2017-04-14 | Ignis Innovation Inc. | Driver with multiple color pixel structure |
JP6733361B2 (ja) * | 2016-06-28 | 2020-07-29 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
TWI624821B (zh) * | 2017-09-07 | 2018-05-21 | 錼創科技股份有限公司 | 微型發光二極體顯示面板及其驅動方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3276725B2 (ja) * | 1992-10-07 | 2002-04-22 | 株式会社日立製作所 | 液晶表示装置 |
EP0978114A4 (en) | 1997-04-23 | 2003-03-19 | Sarnoff Corp | PIXEL STRUCTURE WITH LIGHT EMITTING DIODE AND ACTIVE MATRIX AND METHOD |
US6229506B1 (en) * | 1997-04-23 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
US6329974B1 (en) * | 1998-04-30 | 2001-12-11 | Agilent Technologies, Inc. | Electro-optical material-based display device having analog pixel drivers |
JP2000276108A (ja) | 1999-03-24 | 2000-10-06 | Sanyo Electric Co Ltd | アクティブ型el表示装置 |
JP2001147659A (ja) * | 1999-11-18 | 2001-05-29 | Sony Corp | 表示装置 |
US6828950B2 (en) * | 2000-08-10 | 2004-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
JP3593982B2 (ja) * | 2001-01-15 | 2004-11-24 | ソニー株式会社 | アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法 |
WO2002075713A1 (fr) * | 2001-03-21 | 2002-09-26 | Canon Kabushiki Kaisha | Circuit d'excitation permettant d'activer un element emettant de la lumiere a matrice active |
JPWO2002075710A1 (ja) * | 2001-03-21 | 2004-07-08 | キヤノン株式会社 | アクティブマトリクス型発光素子の駆動回路 |
JP4803902B2 (ja) * | 2001-05-25 | 2011-10-26 | 株式会社 日立ディスプレイズ | 表示装置 |
JP2003005710A (ja) * | 2001-06-25 | 2003-01-08 | Nec Corp | 電流駆動回路及び画像表示装置 |
CN101165759B (zh) * | 2001-08-29 | 2012-07-04 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
US7576734B2 (en) * | 2001-10-30 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Signal line driving circuit, light emitting device, and method for driving the same |
JP4198483B2 (ja) | 2002-01-18 | 2008-12-17 | 株式会社半導体エネルギー研究所 | 表示装置、電子機器 |
JP2003280587A (ja) | 2002-01-18 | 2003-10-02 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを使用した表示モジュール、電子機器 |
US7224333B2 (en) * | 2002-01-18 | 2007-05-29 | Semiconductor Energy Laboratory Co. Ltd. | Display device and driving method thereof |
JP3637911B2 (ja) * | 2002-04-24 | 2005-04-13 | セイコーエプソン株式会社 | 電子装置、電子機器、および電子装置の駆動方法 |
JP3875594B2 (ja) * | 2002-06-24 | 2007-01-31 | 三菱電機株式会社 | 電流供給回路およびそれを備えたエレクトロルミネッセンス表示装置 |
-
2003
- 2003-05-28 JP JP2003150918A patent/JP4346350B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-10 US US10/841,449 patent/US7221349B2/en active Active
- 2004-05-28 CN CNB2004100476705A patent/CN100357997C/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101251976B (zh) * | 2007-02-21 | 2010-06-23 | 索尼株式会社 | 显示装置及其驱动方法、和电子*** |
CN103326727A (zh) * | 2013-04-16 | 2013-09-25 | 矽创电子股份有限公司 | 具数字模拟转换功能的缓冲放大电路 |
CN103326727B (zh) * | 2013-04-16 | 2017-05-10 | 矽创电子股份有限公司 | 具数字模拟转换功能的缓冲放大电路 |
CN104575415A (zh) * | 2013-10-18 | 2015-04-29 | 辛纳普蒂克斯显像装置株式会社 | 显示装置和显示驱动器 |
CN104575415B (zh) * | 2013-10-18 | 2019-08-16 | 辛纳普蒂克斯日本合同会社 | 显示装置和显示驱动器 |
WO2019041835A1 (zh) * | 2017-08-31 | 2019-03-07 | 京东方科技集团股份有限公司 | 像素电路、及其驱动方法和显示装置 |
US11341911B2 (en) | 2017-08-31 | 2022-05-24 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel circuit, driving method thereof and display device |
CN107591122A (zh) * | 2017-09-27 | 2018-01-16 | 深圳市华星光电半导体显示技术有限公司 | 一种oled电压补偿方法及补偿电路、显示装置 |
CN113554980A (zh) * | 2021-09-22 | 2021-10-26 | 南京浣轩半导体有限公司 | 一种led驱动电流调制方法、***和应用 |
Also Published As
Publication number | Publication date |
---|---|
JP2004354596A (ja) | 2004-12-16 |
US7221349B2 (en) | 2007-05-22 |
US20040251844A1 (en) | 2004-12-16 |
CN100357997C (zh) | 2007-12-26 |
JP4346350B2 (ja) | 2009-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1573876A (zh) | 具有电流驱动型发光元件的显示装置 | |
CN1254783C (zh) | 基准电压发生电路和方法、显示驱动电路、显示装置 | |
CN1249655C (zh) | 电光器件驱动装置、显示装置、驱动方法和权重确定方法 | |
CN1155935C (zh) | 数模转换器、液晶显示装置和电子器件 | |
CN1254780C (zh) | 基准电压发生电路和方法、显示驱动电路、显示装置 | |
CN1691100A (zh) | 电流驱动器 | |
CN100350739C (zh) | 电路 | |
CN1799081A (zh) | 像素电路、显示设备以及驱动像素电路的方法 | |
CN1183405C (zh) | 运算放大电路、驱动电路、及驱动方法 | |
CN1670801A (zh) | 基准电压生成电路、数据驱动器、显示装置及电子设备 | |
CN1551089A (zh) | 像素电路、显示装置以及像素电路的驱动方法 | |
CN1795484A (zh) | 像素电路、显示设备和像素电路驱动方法 | |
CN1879141A (zh) | 像素电路、显示设备和用于驱动像素电路的方法 | |
CN1744188A (zh) | 阻抗变换电路、驱动电路及控制方法 | |
CN1909047A (zh) | 数据驱动电路及使用其的有机发光显示器 | |
CN1862643A (zh) | 像素电路、显示装置以及控制像素电路的方法 | |
CN1482583A (zh) | 显示装置及其驱动方法 | |
CN1608280A (zh) | 信号线驱动电路和发光装置 | |
CN1734541A (zh) | 有机el显示装置 | |
CN1662948A (zh) | 电流驱动装置及其驱动方法以及使用该装置的显示装置 | |
CN1437083A (zh) | 基准电压发生电路和方法、显示驱动电路、显示装置 | |
CN1858837A (zh) | 发光器件、以及电子器具 | |
CN1855703A (zh) | 数字模拟电路和数据驱动器及显示装置 | |
CN1533562A (zh) | 电子元件的控制电路、电子电路、电光学装置、电光学装置的驱动方法和电子设备与电子元件的控制方法 | |
CN1437178A (zh) | 半导体器件及其驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071226 Termination date: 20190528 |