CN1291464C - 提高半导体表面条件的方法及采用此方法制得的结构 - Google Patents

提高半导体表面条件的方法及采用此方法制得的结构 Download PDF

Info

Publication number
CN1291464C
CN1291464C CNB028158644A CN02815864A CN1291464C CN 1291464 C CN1291464 C CN 1291464C CN B028158644 A CNB028158644 A CN B028158644A CN 02815864 A CN02815864 A CN 02815864A CN 1291464 C CN1291464 C CN 1291464C
Authority
CN
China
Prior art keywords
wafer
annealing
rapid thermal
anticipating
pitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028158644A
Other languages
English (en)
Other versions
CN1552095A (zh
Inventor
C·马勒维尔
E·内雷
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1552095A publication Critical patent/CN1552095A/zh
Application granted granted Critical
Publication of CN1291464C publication Critical patent/CN1291464C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及用于提高半导体材料晶片空表面条件的方法。所述方法包括存在于快速热退火的步骤以便于平滑所述空表面。本发明特征在于：所述方法包括：在快速热退火之前处理晶片的表面区以便于防止在快速热退火期间孔蚀的发生。且快速热退火工艺可以在非还原气氛下进行。本发明还涉及由所述方法制造的结构。

Description

提高半导体表面条件的方法及采用此方法制得的结构
技术领域
本发明一般涉及材料的表面处理，更为具体地涉及用于微电子和/或光电子应用中元件制造的衬底的处理。
更为准确地，本发明涉及提高半导体材料中晶片空表面(freesurface)的条件，所述方法包括快速热退火(thermal annealing)步骤以平滑所述空表面。
背景技术
“空表面”意为暴露于外部气氛的晶片表面(和与另一晶片或另一元件的表面接触的分界表面相对)。
“快速热退火”意为在受控的气氛中快速退火，所述方法即为公知的RTA方法，即Rapid Thermal Annealing的缩写词。
在该说明书的余下部分，该方法一般应该称为快速热退火或RTA。
为获得材料晶片的RTA退火，可能在1100℃至1300℃的高温下将晶片退火1至60秒。
在受控气氛中进行RTA退火。在本发明的优选使用中，例如，该气氛可以是包含氢和氩的混合物的气氛或纯氩的气氛。
在本发明的优选应用中，以特别有利的方式结合用于制造在专利FR2881472中描述的该类型半导体材料薄膜或层来执行本发明。
一种再现上述文献的教导的方法被称之为SMARTCUT方法。其主要步骤大致如下：
—原子注入步骤，以将原子注入在衬底注入区中的半导体材料(尤其是硅)中的衬底的表面下；
—接触步骤，用于被注入的衬底与刚性元件(stiffener)的紧密接触；
—在注入区的被注入衬底的***(splitting)步骤，以将位于受注入的表面与注入区之间的那部分衬底转移到刚性元件上，由此在刚性元件之上形成半导体薄膜或层。
用原子注入特别意味着任何原子或离子核素的轰击，其能够以最大的注入核素浓度将这些核素以位于相对于被轰击表面的晶片确定深度***进晶片材料中，以便于限定衰减(weakening)区。
衰减区的深度取决于被注入核素的类型、以及它们的注入能量。
按照规定，在本说明书中使用的通用术语“晶片”表示由所述SMARTCUT型方法转移的膜或层。
因此晶片(其在半导体材料中)可以与刚性元件相连接并选择地与其它中间层相连接。
在该说明书中，术语“晶片”还涵盖任意晶片、半导体材料，例如硅的层或膜，无论是否通过SMARTCUT型方法已经制造出晶片，在所有情况中的目的是提高晶片空表面的条件。
对于在该说明书开始提及的应用，与晶片空表面相关的粗糙规格非常严厉，且晶片空表面的粗糙度是在一定程度上决定将要在该晶片上制造元件的质量的参数。
因此，频繁地发现rms值不超过5埃的粗糙规格(rms标准为均方根)。
规定一般利用原子力显微镜(AFM)来进行粗糙度测量。
使用该类型设备，在通过AFM显微镜的顶端(tip)扫描的表面上测量粗糙度，粗糙度的范围从1×1μm2至10×10μm2，且更为显著地为50×50μm2，且甚至有时为100×100μm2。
特别根据两种形态(modalities)来表征粗糙度。
根据第一，所述粗糙度将为高频且涉及在1×1μm2数量级的扫描表面。
根据第二形态，所述粗糙度将为低频且涉及在10×10μm2或更大数量级的扫描表面。因此上面通过指示的方法给出的5埃规格是相应于10×10μm2的扫描表面。
且在对晶片表面没有任何特殊处理如抛光的情况下，利用公知方法(SMARTCUT或其它方法)制造的晶片具有大于上述那些粗糙度的表面粗糙度值。
减小晶片表面粗糙度的第一种类型的公知方法由使晶片受“常规”热处理(例如牺牲氧化)组成。
但是该类型的处理不能够将晶片的粗糙度降至上述规格的水平。
且虽然其的确能够考虑增加所述常规热处理的步骤和/或将它们与其它类型公知方法结合，以进一步减小表面粗糙度，这将需要长而复杂的工艺。
用于减小表面粗糙度的第二类公知方法由对晶片空表面进行化学—机械抛光组成。
采用该类型方法，能够有效地减小晶片空表面的粗糙度。
如果缺陷浓度在晶片空表面方向具有增加的斜率，采用第二类公知方法还能够将所述晶片磨损到具有可接受的缺陷浓度区。
然而，该第二类公知方法具有晶片有效层一致的缺点，也就是说有效层是将用于生成元件的层。
且如果在为了获得诸如上面提及的那些粗糙度值的情况中执行晶片表面的主抛光，该缺点还会增强。
根据第三类方法，晶片在受控气氛下经受RTA退火。
采用第三类方法，通常能够以满意的方式减小晶片表面粗糙度(特别不会恶化有效层的厚度的均匀性)且因此提供有力地解决方法。
然而，虽然的确能够采用第三类方法来获得综合满意的高频和低频粗糙度值，但申请人已经发现使晶片受RTA退火可能导致缺点。
在已经经历了这种处理的晶片(特别是硅晶片)表面条件的精细分析中，申请人发现在总体粗糙度不那么满意的表面上附有非常小尺寸的孔。
通过原子力显微镜观察可以进行这种分析。
这些小孔通常具有几纳米深度和几十纳米的直径数量级。
这些孔与有时可以在诸如硅的材料表面上观察到的且被归因于所谓的“孔蚀(pitting)”现象的孔相类似。
需要说明的是，虽然为了实用在该说明书中使用术语“孔蚀”，但这些孔的深度/直径比小于通常在孔蚀的常规情况中遇到的比。
更为准确地，这里我们关心的“孔蚀”并不具有与通常现有技术的情形中描述的“孔蚀”现象相同的原因。
现有技术情形中的孔蚀通常是由于埋入在晶片材料厚度中的缺陷。
这些缺陷会受热处理影响(例如为改善晶片表面条件的热处理)。
因此，在现有技术的情形中，孔蚀现象涉及由埋入缺陷的影响产生的孔。
在这方面，可以参考专利申请EP1158581，该申请详述这些埋入缺陷的特征，尤其是“COP”型缺陷，COP表示结晶产生的粒子(CrystalOriginated Particle)。例如，可以参考该专利申请的第1页第48行至第54行的段落。
同样值得注意的是，该申请仅陈述改善粗糙度的“长周期”部分，其涉及低频粗糙度(在10×10μm2数量级的扫描表面)，然而没有处理粗糙度的高频部分，(具体参见该申请的第10页第54-55行)。但是在该说明书中指定为“孔蚀”的现象还涉及高频粗糙度。
在其它文献中，如EP1045448或FR2797713，还发现用于由现有技术的情形限定的“孔蚀”的该相同处理。
且在这些文献中，所涉及的“孔蚀”并非本发明所关心的“孔蚀”。
例如，EP1045448指出目标缺陷为“COP”型，如我们所见，这些缺陷是其侵蚀可能会产生相当深的孔的埋入缺陷。
因此，EP1045448(第2栏第55行等)指出COPS会向下延伸到SOI型结构的埋入氧化层(也就是说，这些缺陷会延伸到材料的厚度为直到该埋入氧化层，埋入氧化层位于硅有效层下面，通常硅的厚度会达到几千埃)。
因此，在EP1045488情形中的相应的“孔蚀”孔具有可能达到几千埃值的深度。
因此如在现有技术情形中理解的“孔蚀”标明孔为：
—由埋入在晶片层厚度中的缺陷侵蚀产生的；
—这些孔可能具有几千埃数量级的深度。
另一方面，本发明所关心的“孔蚀”并非由预先存在的缺陷侵蚀所导致的。
该孔蚀仅涉及在其上通过RTA退火并未完全获得再现平滑的晶片表面上的位置，引起上述小孔的出现。
因此本发明关心的“孔蚀”为纯粹的表面现象。
在这方面，可以参考示出硅晶片10的剖面图的单一图，由分离的转移工艺初始确定的该硅晶片10的表面100然后受RTA退火。
该图示出具有小于100nm厚度的表面区101，其中硅结构不再为结晶体。
在该说明书的考虑下，该非常窄厚度的区101产生孔蚀。
该图分别示出现有技术情形的“孔蚀”和本发明的“孔蚀”的不同特性。
且在该说明书的剩余部分，术语“孔蚀”将被理解为上述具体限定的而并不理解为现有技术中的(除非另外说明)。
因此申请人已经发现RTA退火应用到晶片(特别是硅晶片)促进该孔蚀现象发生。
特别利用由SMARTCUT型方法得到的SOI晶片(绝缘体上硅晶片)或SOA(任意体上硅)晶片进行该观察。
到RTA退火形成晶片处理中的最终步骤以改善其表面条件的的程度，在RTA退火后晶片表面的孔蚀出现问题，因为由RTA产生的“孔蚀”表面会存在于最后的产品中。
当然可以设想再处理由RTA退火得到的晶片以修正该现象并尽力通过将被孔蚀晶片抛光足够厚度除去孔蚀。
但是这将再次引起上述抛光缺点(如文献FR2797713的教导)且在这种情况中损失了与RTA退火相关的益处。
发明内容
本发明的一个目的是改善用于通过RTA退火提高半导体材料中的晶片空表面条件的方法。
更为具体地，本发明的一个目的是免受涉及上述孔蚀缺点影响的这种方法。
且如前所述，本发明更具体地应用于由分离的转移方法(例如SMARTCUT型方法)得到的SOI(或SOA)型晶片的表面。
本发明的另一目的是对包括抛光步骤的方法提出选择性。
为获得上述目的，本发明提出一种用于提高半导体材料中晶片空表面条件的方法，所述方法包括快速热退火步骤以平滑所述空表面，其特征在于：在快速热退火之前，该方法包括晶片表面区的预先处理以防止在快速热退火期间孔蚀的发生，且快速热退火可以在非还原气氛下进行。
本发明方法的一些优选但非限制性的方案如下：
—所述预先处理是为了重建表面区的高温退火；
—在中性气氛中进行所述高温退火；
—所述高温退火的温度在600℃与1300℃之间；
—所述高温退火的温度在800℃与1100℃之间；
—使用所述预先处理能够除去表面区的受扰部分；
—所述预先处理是化学侵蚀；
—所述预先处理是湿法蚀刻或干法蚀刻型；
—所述预先处理是牺牲氧化；
—牺牲氧化在快速热退火之后。
且本发明还提出利用根据在先权利要求之一的方法获得的SOI或SOA结构。
另一方面，通过阅读本发明的优选实施例的下述说明，将更清晰地理解本发明的其它方案、目的和优点。
附图说明
图1是硅晶片的剖面图，该图分别示出现有技术情形的“孔蚀”和本发明的“孔蚀”的不同特性。
具体实施方式
关于本发明的优选应用作出该说明书，其涉及由SMARTCUT方法得到的SOI或SOA晶片的表面条件的提高。然而，晶片可以是不同类型的。
本发明不同实施例的一个共同特征是：在为了减小晶片的表面粗糙度的RTA退火步骤之前预备晶片的表面。
具体地，可以在氢/氩混合物、或纯氩气氛中进行RTA退火。
因此可以在非还原气氛中进行该RTA退火。
将会注意到，与文献EP1045448和EP954014的教导(引用仅如技术规定限定的“孔蚀”所涉及的而非入该说明书限定的“孔蚀”所涉及的这些文件的纪录)相比较，这形成了另一差别。
还指出，EP1045488无论如何没有教导为了防止孔蚀发生的处理，但有为了治愈存在的缺陷的治疗性处理。
还指出，EP954014没有教导特别为了防止任何孔蚀发生在RTA退火之前的处理晶片的应用。上述文献将它们的教导限定在RTA退火的应用。这还适用于文献FR2761526的教导。
如果已经通过利用SMARTCUT方法***来制造晶片，晶片的表面为“如***”的表面，该表面具有用于通过RTA退火来减小的不规则性。
根据本发明的第一实施例，在RTA退火之前，通过在中性气氛中高温退火来进行该晶片表面的预备。
该预先退火的气氛可以为氩或氮气氛。
该预先退火应用于晶片，该晶片将要处理的表面布置成以便于其暴露于退火。
在该预先退火期间，温度可以在600℃与1300℃之间。
优选地，该温度在800℃与1100℃之间。
该预先退火还可以在真空中进行。压强可以具有高至1个大气压的任意值。
使用所述预先退火，能够再建晶片表面的受扰区并除去在RTA退火期间会导致孔蚀的缺陷。
通过申请人利用电子透射显微镜观察特别在***期间产生的这些缺陷，使用电子透射显微镜能够显现由SMARTCUT方法得到的晶片表面上晶片表面区中腔形式的一个原子的大小数量级的细节。
这些腔聚集在具有几十纳米数量级厚度的晶片表面区中。
由于这些腔的存在，所考虑的区是相对于结晶结构未受扰的晶片的下区的受扰区。
这些腔可以具有10至20纳米数量级的直径。
预先退火可以在常规炉中(随后将在特定的炉中进行用于表面平滑的RTA退火)或与RTA退火相同的炉中进行。
根据本发明的第二实施例，晶片的预先处理由对晶片表面进行化学侵蚀组成。
该化学侵蚀可以是湿法或干法蚀刻型。在这种情况中，预先处理的作用是除去包含上述腔且在RTA退火下导致孔蚀现象的晶片表面区。
在本发明的所有实施例中，优先于RTA退火的处理的目的是处理其结构受腔体存在而扰乱的表面区。
该区的处理可以由还原或除去区腔体(这种情况在第一实施例中)或直接侵蚀该区以还原/除去该区本身(第二实施例以及后面将见到的第三实施例)组成。
根据本发明的第三实施例，在RTA退火之前，晶片受牺牲氧化。
在该第三实施例中，优先处理的作用不仅再次还原或除去含有腔体的受扰区的腔体，还还原或除去该受扰区本身。
因此，通过在RTA退火之前使晶片受牺牲氧化，这有助于受扰区的还原或除去(指出该牺牲氧化还能够有助于还原或除去该区的腔体)。
在该第三实施例的一个优选的变形中，将牺牲氧化步骤划分成氧化步骤和还原步骤，热处理***在氧化步骤和还原步骤之间。
优选地在700℃与1100℃之间的温度下进行氧化步骤。
氧化步骤可以通过干法或湿法进行。
使用干法，例如通过在气态氧下加热晶片来进行氧化步骤。
使用湿法，例如可以通过在含有水蒸气的气氛中加热晶片来进行氧化步骤。
无论干法或湿法，根据本领域技术人员公知的常规方法，氧化气氛还可以含有盐酸。
氧化步骤导致在晶片表面上形成氧化物。
采用任意加热操作进行热处理，旨在改善形成晶片表面区的材料的质量。
可以在固定或变化的温度下进行该热处理。
在后面的情况中，以在两值之间的温度逐渐上升或在两值之间循环摆动等方式进行热处理。
优选地，在至少部分大于1000℃的温度下进行热处理步骤，更为具体地在大约1100-1200℃。
优选地，在非氧化气氛中进行热处理步骤。
热处理的气氛可以含有氩、氮、氢等，或其还可以含有这些气体的混合物。热处理还可以在真空下进行。
在本发明第三实施例的这一优选变形中，在热处理步骤之前进行氧化步骤。
值得注意的是，虽然已经考虑到使尤其归因于该牺牲氧化的热处理步骤的孔蚀减少，还没有处理本发明着手解决的以防止归因于随后的RTA退火步骤的孔蚀的问题。
此外，在这方面再次声明，由牺牲氧化引起的“孔蚀”为“真”孔蚀(其中孔深度大于其宽度)，而所考虑的孔宽度通常大于其深度，寻求防止止在RTA退火之后该孔的出现。
根据一个有利的变形，氧化步骤开始于用于热处理的温度上升的开始并在后者结束之前结束。
采用热处理，能够至少部分治愈在制造工艺和晶片处理的在先步骤期间产生的缺陷。
更为具体地，可以在能治愈在氧化步骤期间产生在晶片表面层中的结晶缺陷的温度下，例如堆垛层错、“HF”缺陷等，执行热处理一段时间。
“HF”缺陷是指在盐酸浴器中处理晶片之后通过诸如埋入在晶片厚度中的氧化层的层中的装饰彩晕(decorative halo)暴露其存在的缺陷。
在溶液中优先进行还原步骤。
例如，该溶液为10％或20％的盐酸溶液。通过将晶片浸入在该溶液中，几分钟足够除去一千至几千埃的氧化物。
指出在本发明的不同实施例中，RTA退火步骤之后可以为牺牲氧化，如上所述(在该情况中，如果采用本发明的第三实施例，将可以进行两次牺牲氧化操作)。
在RTA退火之后的附加的该牺牲氧化能够使薄晶片的有效层变薄以将其减小至期望的厚度。
且通过对氧化时间作用，主要能够确定要从晶片有效层除去的厚度。
因此会理解，采用本发明，在其不同实施例的每一个中，能够处理申请人强调的表面区(特别在由SMARTCUT方法得到的SOI或SOA结构的情况中)以便于防止随后在RTA退火期间孔蚀的发生。
且在这些实施例的每一个中，本发明在已经受RTA退火的晶片的表面形态方面带来较大的改善；该退火提高了晶片的粗糙度，且在精确刻度上，本发明带来防止孔蚀发生的附加优点。

Claims (11)

1.用于提高半导体材料晶片的表面条件的方法，所述方法包括快速热退火步骤以平滑空表面，其特征在于：在快速热退火步骤之前，该方法包括晶片表面区的预先处理以防止在快速热退火期间小孔的发生，且快速热退火可以在非还原气氛中进行，其中这些小孔具有几纳米的深度和几十纳米的直径。
2.根据权利要求1所述的方法，其特征在于：所述预先处理是为了重新构建表面区的高温退火。
3.根据权利要求2所述的方法，其特征在于：所述高温退火在中性气氛下进行。
4.根据权利要求2或3的任意一个所述的方法，其特征在于：所述高温退火的温度在600℃与1300℃之间。
5.根据权利要求4所述的方法，其特征在于；所述高温退火的温度在800℃与1100℃之间。
6.根据权利要求1所述的方法，其特征在于：采用所述预先处理能够除去表面区的受扰部分。
7.根据权利要求6所述的方法，其特征在于：所述预先处理为化学侵蚀。
8.根据权利要求7所述的方法，其特征在于：所述预先处理是湿法蚀刻或干法蚀刻型。
9.根据权利要求6所述的方法，其特征在于：所述预先处理是牺牲氧化。
10.根据权利要求1、2、3、6、7、8和9的任意一个所述的方法，其特征在于：快速热退火步骤之后为牺牲氧化。
11.利用根据在先权利要求的任意一个所述的方法获得的绝缘体上硅或任意体上硅结构。
CNB028158644A 2001-07-16 2002-07-16 提高半导体表面条件的方法及采用此方法制得的结构 Expired - Lifetime CN1291464C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0109495A FR2827423B1 (fr) 2001-07-16 2001-07-16 Procede d'amelioration d'etat de surface
FR0109495 2001-07-16

Publications (2)

Publication Number Publication Date
CN1552095A CN1552095A (zh) 2004-12-01
CN1291464C true CN1291464C (zh) 2006-12-20

Family

ID=8865580

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028158644A Expired - Lifetime CN1291464C (zh) 2001-07-16 2002-07-16 提高半导体表面条件的方法及采用此方法制得的结构

Country Status (7)

Country Link
US (1) US6903032B2 (zh)
EP (1) EP1407483A1 (zh)
JP (1) JP2004535685A (zh)
KR (1) KR100803811B1 (zh)
CN (1) CN1291464C (zh)
FR (1) FR2827423B1 (zh)
WO (1) WO2003009366A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301464A (zh) * 2009-03-18 2011-12-28 硅绝缘体技术有限公司 绝缘体上硅soi型的基板的修整方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7883628B2 (en) 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
WO2005055308A1 (en) * 2003-12-03 2005-06-16 S.O.I.Tec Silicon On Insulator Technologies Process for improving the surface roughness of a wafer
EP1519409B1 (en) 2003-09-26 2008-08-20 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of fabrication of a substrate for an epitaxial growth
JP4285244B2 (ja) 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
KR100914898B1 (ko) * 2004-12-28 2009-08-31 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 낮은 홀들의 밀도를 가지는 박막을 구현하는 방법
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
KR100831447B1 (ko) 2006-07-03 2008-05-21 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 웨이퍼의 표면 거칠기 개선 방법
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
WO2008082920A1 (en) * 2006-12-28 2008-07-10 Memc Electronic Materials, Inc. Methods for producing smooth wafers
FR2912259B1 (fr) 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
KR20110115570A (ko) * 2008-11-26 2011-10-21 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 절연체-상-실리콘 구조의 가공 방법
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2957716B1 (fr) * 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
JP5096634B2 (ja) * 2012-06-14 2012-12-12 ソイテック 低いホール密度を有する薄層を得るための方法
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH09223668A (ja) * 1995-12-15 1997-08-26 Toshiba Corp 半導体基板および半導体基板の処理方法
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JP3522482B2 (ja) * 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4298009B2 (ja) * 1998-07-22 2009-07-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
EP1158581B1 (en) * 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US6566198B2 (en) * 2001-03-29 2003-05-20 International Business Machines Corporation CMOS structure with non-epitaxial raised source/drain and self-aligned gate and method of manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102301464A (zh) * 2009-03-18 2011-12-28 硅绝缘体技术有限公司 绝缘体上硅soi型的基板的修整方法
CN102301464B (zh) * 2009-03-18 2013-12-18 硅绝缘体技术有限公司 “绝缘体上硅”soi型的基板的修整方法

Also Published As

Publication number Publication date
FR2827423B1 (fr) 2005-05-20
US6903032B2 (en) 2005-06-07
KR100803811B1 (ko) 2008-02-14
JP2004535685A (ja) 2004-11-25
FR2827423A1 (fr) 2003-01-17
KR20040017315A (ko) 2004-02-26
EP1407483A1 (fr) 2004-04-14
US20040161948A1 (en) 2004-08-19
WO2003009366A9 (fr) 2004-04-08
WO2003009366A1 (fr) 2003-01-30
CN1552095A (zh) 2004-12-01

Similar Documents

Publication Publication Date Title
CN1291464C (zh) 提高半导体表面条件的方法及采用此方法制得的结构
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1155065C (zh) 半导体衬底的制造方法
JP4830290B2 (ja) 直接接合ウェーハの製造方法
CN1524289A (zh) 降低表面粗糙度的方法
JP4479010B2 (ja) 半導体基板の熱処理方法
JP4958797B2 (ja) ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法
CN1894795A (zh) 贴合半导体衬底及其制造方法
TWI357101B (en) Method for producing bonded wafer
JP2003509838A (ja) マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
CN101036222A (zh) 通过实施共注入获得薄层的方法和随后的注入
CN1314706A (zh) 形成元件隔离区的方法
CN1950938A (zh) 智能剥离分开后的热处理
CN1209650A (zh) 半导体装置及其制造方法
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
CN1860603A (zh) 用于制作由半导体材料制成的多层结构的方法
JP4817342B2 (ja) Ｓｏｉタイプのウェハの製造方法
CN1959952A (zh) 再循环外延施予晶片的方法
CN1830077A (zh) 通过共同注入和热退火获得质量改进的薄层的方法
CN1716607A (zh) 半导体器件及其制造方法
TWI363388B (zh)
TW201009904A (en) Method of producing bonded wafer
CN1836320A (zh) 由双面施予晶片生成半导体材料薄层的方法
JP5082299B2 (ja) 半導体基板の製造方法
JP6380245B2 (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder

Address after: French Bernini

Patentee after: SOITEC

Address before: French Bernini

Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES

CX01 Expiry of patent term

Granted publication date: 20061220

CX01 Expiry of patent term