JP5096634B2 - 低いホール密度を有する薄層を得るための方法 - Google Patents

低いホール密度を有する薄層を得るための方法 Download PDF

Info

Publication number
JP5096634B2
JP5096634B2 JP2012135100A JP2012135100A JP5096634B2 JP 5096634 B2 JP5096634 B2 JP 5096634B2 JP 2012135100 A JP2012135100 A JP 2012135100A JP 2012135100 A JP2012135100 A JP 2012135100A JP 5096634 B2 JP5096634 B2 JP 5096634B2
Authority
JP
Japan
Prior art keywords
thickness
sox
density
rta
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012135100A
Other languages
English (en)
Other versions
JP2012212906A (ja
Inventor
モハメド, ナディア ベン
エリック ネイレット,
ダニエル デルプラット,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to JP2012135100A priority Critical patent/JP5096634B2/ja
Publication of JP2012212906A publication Critical patent/JP2012212906A/ja
Application granted granted Critical
Publication of JP5096634B2 publication Critical patent/JP5096634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、・ドナー基板の厚さ内に、脆化領域を生成するステップと、・ドナー基板を、支持基板に密着して配置するステップと、・ドナー基板の一部を支持基板上に移転するために、ドナー基板を脆化領域の高さで剥離するステップとを含む、基板上の半導体材料の薄層を備える最終構造を製造する方法に関する。
本発明は、より正確には、特に薄層内のホールの存在を防止することによって、薄層の特性改善を可能にする上述のタイプの方法に関する。
より十分な詳細が文書「Silicon-On-InsulatorTechnology: Materials to VLSI, 2nd Edition」、Jean-PierreColinge、Kluwer Academic Publishers、50〜51頁に得られる、SMARTCUT(商標)タイプのプロセスは、上述のタイプの方法の例であり、本発明の好ましい実施形態に対応する。
SMARTCUT(商標)タイプのプロセスにより、SeOI(絶縁体上半導体)構造などの、半導体材料の薄層を備える構造が有利に製造される。
脆化領域は、ドナー基板の厚さ内に化学種を注入することによって生成することができる。化学種の注入とは、注入されるドナー基板の材料上に原子種またはイオン種を導入するのに適した(照射、拡散など)任意の技法を意味すると理解され、注入された化学種の最大濃度は、前記注入される基板の表面に対して、所定の深さに位置する。
ここで、SeOI構造が製造されるとき、支持基板と薄層の間に酸化物の層が挿入されることが特筆される。この目的のために、ドナー基板はその上に表面酸化物層を含むことができ、この表面酸化物層は、注入ステップ後に、最終SeOI構造の埋め込み酸化物層を形成するように支持基板に密着して配置される。
注入ステップは、単一の化学種(水素など)を注入することにより、または少なくとも2つの異なる化学種を共注入(水素とヘリウムの両方の共注入など)することによって行うことができる。
剥離ステップの後では、支持基板上に形成された薄層は、ある深さに延びる損傷した領域を呈する。
特に薄層の表面上に、ホールが観察されることがある。以下「表層ホール」と呼ぶ、一部のホールは、薄層の厚さの途中まで延びる行き止まりのホールである。SOI構造のケースを例にとると、これらの表層ホールは、表面の薄いシリコン層の厚さ内に延びるが、埋め込み酸化物層までは下方に延びない。
一方、一部のホールはかなり深く、薄層の厚さを貫通して延びることさえあり得る。以下これらのホールを、「致命ホール」と呼ぶ。SOI構造のケースを例にとると、これらの致命ホールは、表面の薄いシリコン層を貫通して、下にある埋め込み酸化物層まで下方に延びる。
さらに、この致命ホール問題は、薄層の厚さが薄い(たとえば800オングストローム未満)場合に、ますます顕著になることが分かる。
SMARTCUT(商標)タイプのプロセスから得られる構造は、マイクロエレクトロニクス、光学素子および/またはオプトロニクスの分野の用途に用いられる。したがって、これらの分野で用いられる構造の薄層の品質の仕様は一般に非常にきびしい。
ホールの存在は、最終構造上に生成されることになる構成要素の品質を、ある程度左右するパラメータである。したがってホールは、できるだけ防止されるべきである。
さらに致命ホールは、致命的欠陥であり、確かに、致命ホール上に作られた構成要素は機能しなくなる。
表層ホールは、これらの構造上に作られた構成要素の動作には、破滅的な影響は及ぼさない。しかし、これらは欠陥となり、防止することが望ましい。
したがって、薄層内のホールの密度、および特に致命的欠陥であるホールすなわち致命ホールの密度を最小化することを可能にする、基板上の半導体材料の薄層を備える高品質の構造を製造する方法が必要である。
上述のように、この必要性は、薄層の所望の厚さが薄い、すなわち通常800オングストローム未満の場合に、ますます重要となる。
上述の必要性を満たすために、本発明は、第1の態様によれば、・ドナー基板の厚さ内に、脆化領域を生成するステップと、・ドナー基板を、支持基板に密着して配置するステップと、・ドナー基板の一部を支持基板上に移転するために、ドナー基板を脆化領域の高さで剥離し、それによって中間構造を形成するステップとを含む、基板上の半導体材料の薄層を備える最終構造を製造する方法において、
・−最終構造の薄層が到達すべき厚さ、
−最終構造の薄層内に観察される致命ホールの最大密度、
−剥離後に得られる中間構造に対して行うべき、少なくとも1つの操作を含む仕上げシーケンスを
選択するステップと、
・支持基板上に移転すべきドナー基板の部分が、
−仕上げシーケンスの各操作後に、前記最大密度より低い致命ホールの密度を呈するように、かつ、
−仕上げシーケンスを達成した後、前記選択された厚さに到達するように
前記部分の最小厚さを決定するステップとをさらに含むことを特徴とする方法を提案する。
本発明による方法の、好ましい、ただし非限定的な形は以下の通りである。
−脆化領域は、前記決定された移転すべき最小厚さとほぼ等しいかそれより大きい深さで、ドナー基板の厚さ内に生成される。
−脆化領域は、前記決定された厚さにて脆化領域を生成するように適合された注入条件に従って、そこから薄層が作製されなければならないドナー基板の面の下に、化学種を注入することによって生成される。
−厚さの決定は、選択された最大致命ホール密度、選択された最終厚さ、および仕上げシーケンスの各操作のホール密度に対する影響を考慮に入れて行われる。
−方法は、ほぼ15KeV〜120KeVの間、好ましくは15KeV〜80KeVの間の注入エネルギーを選択することによって、注入条件を選択するステップを含む。
−仕上げシーケンスは、少なくとも1つの表層ホール深さ低減操作を含む。
−仕上げシーケンスは、複数の表層ホール深さ低減操作を含む。
−仕上げステップは、表層ホール深さ低減操作として、少なくとも1つの処理アニール(TA)操作を含む。
−仕上げステップは、表層ホール深さ低減操作として、少なくとも1つの研磨(POL)操作を含む。
−仕上げシーケンスは、少なくとも1つの以下の一連の操作すなわち、急速処理アニール(RTA)−犠牲酸化(SOx)を含む。
−仕上げシーケンスは、少なくとも1つの以下の一連の操作すなわち、犠牲酸化(SOx)−急速処理アニール(RTA)を含む。
−仕上げシーケンスは、少なくとも1つの以下の一連の操作すなわち、犠牲酸化(SOx)−研磨(POL)−SOxを含む。
−仕上げシーケンスは、少なくとも1つの以下の一連の操作すなわち、犠牲酸化(SOx)−急速処理アニール(RTA)−研磨(POL)−SOxを含む。
−薄層と支持基板の間に、酸化物の層が挿入され、それにより、製造される構造はSeOI(絶縁体上半導体)構造となる。
−薄層がシリコンから形成され、それにより、製造される構造はSOI(シリコンオンインシュレータ)構造となる。
他の態様において、本発明はまた、本発明の第1の態様による方法によって製造されるSeOI構造など、本発明による方法によって得られる構造に関し、仕上げシーケンスはRTA/SOx/RTA/SOx操作シーケンスを含み、最終構造の薄層の致命ホール密度がほぼ0.1/cmであることを特徴とする。
他の態様において、本発明は、支持基板上に移転すべきドナー基板の部分の厚さを決定する方法であって、前記部分はその後に少なくとも1つの操作を含む選択された仕上げシーケンスを受けるものとする方法において、前記移転された部分が、
−仕上げシーケンスの各操作後に、前記最大密度より低い致命ホールの密度を呈するように、かつ、
−仕上げシーケンスの全部が達成された後に、前記選択された厚さに到達するように
移転すべき最小厚さが決定されることを特徴とする方法を提案する。
本発明の他の特徴、目的、および利点は、非限定的な例として示される添付の図面を参照しながら、以下の詳細な説明を読むことによって明らかになるであろう。
ホール密度を薄層内の深さの関数として概略的に表す図である。 SOI構造に対する、RTA操作の影響を示す図である。 RTA操作の前後における、SOI層内のホール密度を表す図である。 SOI構造に対する、POL操作の影響を示す図である。 POL操作の前後における、SOI層内のホール密度を表す図である。 SOI構造に対する、SOx操作の影響を示す図である。 SOx操作の前後における、SOI層内のホール密度を表す図である。 SOI構造に対する、RTA/SOxおよびSOx/RTAのシーケンスの影響を表す図である。 本発明の可能な実施形態による方法によって得られる改善の例を示す図である。 最終の致命ホール密度に関して、本発明によって得られる改善を示す図である。 本発明の可能な実施形態による方法を示す、流れ図である。
本発明は、SMARTCUT(商標)タイプの移転プロセスを実行することによって得られる構造の品質向上に役立つことができる。
構造は、一般に、外部環境にさらされる表面上の半導体材料の薄層を含む任意のタイプの構造でよい。
非限定的に、半導体材料の薄層は、シリコンSi、炭化ケイ素SiC、ゲルマニウムGe、シリコン−ゲルマニウムSiGe、ガリウム砒素GaAsなどとすることができる。
基板支持体は、シリコンSi、クオーツなどとすることができる。
すでに述べたように、支持基板と薄層の間に、酸化物の層を挿入することもでき、したがって形成される構造はSeOI(絶縁体上半導体)構造となる。
以下では、SOI(シリコンオンインシュレータ)構造の製造について説明するが、当業者には、本発明がこの特定の例には全く限定されないことが理解されよう。
図1は、ホール密度を、SOI移転層内の深さの関数として表している。ホール密度は、深さに反比例し、ほぼ指数関数的に減少する。通常、最も深いホールの深さは1000〜1400オングストロームの間であるが、その密度は比較的低い(1000オングストロームより深いホールの密度は、通常、0.3個/cm未満である)。
注入ステップが単一の化学種の注入によって実行されるか、または少なくとも2つの異なる化学種の共注入によって実行されるかでは、ホール密度は同様であることが留意されなければならない。
致命ホールは、その深さが薄層の厚さに等しいホールである。したがって、図1に示されるように、致命ホール密度Dkは、薄層厚さTに直接関係する。
したがってこの致命ホール密度は、薄層の厚さが薄くなるにつれて、ますます顕著になる。
したがって、薄いSOI層は高い致命ホール密度を呈し、厚いSOI層は低い致命ホール密度を呈する。図1に示されるように、厚さTが1000オングストロームより大きいSOI層は、通常、平方センチメートル当り0.3未満の致命ホール密度Dkを呈する。
剥離後に得られる構造の仕上げステップは、すでにいくつか提案されており、一般に異なる操作のシーケンスからなり、マイクロエレクトロニクス、光学素子および/またはオプトエレクトロニクスの分野での使用に適した薄層の形成を目的としている。
これらの仕上げステップは一般に、研磨(同じく以下POLと呼ぶ)、中性または還元性雰囲気中の熱処理アニール(同じく以下TAと呼び、急速熱処理アニールRTAなど)、犠牲酸化(同じく以下SOxと呼ぶ)、化学エッチングなどの操作を利用する。
急速熱処理アニールRTAは一般に、制御された雰囲気中(水素とアルゴンの混合体、または純アルゴン雰囲気、さらには純水素雰囲気など)で、高温(たとえば900℃〜1300℃程度)での、急速アニール(すなわち数秒間または数十秒間にわたって行われる)を意味するものと理解される。
SOxは犠牲酸化であり、酸化ステップと脱酸素ステップとに分割され、場合によっては酸化と脱酸素ステップの間に熱処理ステップ(通常1100℃で2時間)が挿入される。
化学機械研磨(CMP)は、POL操作の例である。
たとえば、剥離後に得られる構造の仕上げステップとして、以下の操作のシーケンスが提案されている。
・SOx−POL−SOx(たとえば公報FR2797174を参照)
・SOx−RTA−POL−SOx(たとえば公報FR2797713を参照)
・RTA−SOx−RTA−SOx(たとえば本出願人により2003年7月27日に出願番号0309304として出願された仏国特許出願を参照)
ホールに関して、出願人は上述の操作を2つのファミリに分けることができることを見出した。
第1のファミリは、表層ホール、すなわち深さが、形成される薄層の厚さよりも浅いホール(言い換えれば、SOI構造のケースでは、下にある埋め込み酸化物層までは下方に延びないホール)の深さ低減を可能にする操作に関する。
第2のファミリは、ホールに対して救済的な影響を及ぼさない操作に関する。
RTAおよびPOL操作は第1のファミリの例であり、SOxおよび化学エッチング操作は第2のファミリの例である。
図2は、それぞれ埋め込み酸化物層3a、3b、およびその上のシリコン層2a、2bから構成される、SOI構造1a、1b(支持基板は図示せず)に対するRTA操作の影響を示す。
SOI構造1aのシリコン層2aは、深さがシリコン層2aの厚さよりも小さく、したがって埋め込み酸化物層3aの表面まで下方に延びない表層ホールを呈する。
これに反して、SOI構造1bのシリコン層2bは、シリコン層2bの厚さを貫通して、埋め込み酸化物層3bの表面まで下方に延びる致命ホール4bを呈する。
RTA操作は、表層ホール(表層ホール4aなど)の深さを大幅に(少なくとも1/2〜1/3に)低減するのに役立つ平滑化効果を有する。確かに、構造1aに関して図2の右側に概略的に示されるように、特に拡散と再結晶によってこれらのホールを止めることができる。
しかしRTA操作は、RTAの前に、薄層を貫通して(このケースでは埋め込み酸化物層3aの表面まで下方に)延びる致命ホール(ホール4bなど)に対しては効果がない。構造1bに関して図2の右側に概略的に示されるように、致命ホールはRTA操作では救済されない。
図3は、RTA操作の前(上側のグラフ)および後(下側のグラフ)のSOI層内のホール密度を表す。RTA操作の前では、厚さTのSOI層は、曲線Cbによって示される密度において、様々な深さの表層ホールを呈し、これはこれらのホールの深さに依存する。SOI層はまた、密度Dkの致命ホールを呈する。
上述のように、RTA操作は致命ホールには効果がない。したがって致命ホール密度は変わらず、Dkに等しいままである。
しかしRTA操作は、深さを減少し、さらには停止させることによって、表層ホールを救済するのに役立つ。RTA操作の結果、SOI層は、曲線Caで示されるように、密度が大幅に低減された表層ホールを呈する。
図4は、埋め込み酸化物層7と、その上のシリコン層6から構成される、SOI構造5に対するPOL操作の影響を示す。シリコン層6は、POL操作の前では表層ホール8を呈する。この図で明らかなように、シリコン層6のxオングストロームを除去し、それによって薄くなったシリコン層6’が得られ、表層ホール8の深さは低減される。
さらに、POL操作によって除去されるシリコン層6の厚さ(表層ホール深さよりも重要である)は、POL操作によって前記表層ホールが除去されるように調節することができる。
しかし、シリコン層が、埋め込み酸化物層まで下方に延びる致命ホールを呈する場合は、前記シリコン層は研磨後に依然として致命ホールを呈することが分かる。
図5は、POL操作の前(上側のグラフ)および後(下側のグラフ)のSOI層内のホール密度を表す。POL操作の前では、厚さTbのSOI層は、曲線Cbによって示される密度において、様々な深さの表層ホールを呈し、これはこれらのホールの深さに依存する。SOI層はまた、密度Dkの致命ホールを呈する。
上述のように、POL操作は致命ホールには効果がない。したがって致命ホール密度は変わらず、Dkに等しいままである。
しかしPOL操作は、深さを減少し、さらには停止させることによって、表層ホールを救済するのに役立つ。POL操作の結果、SOI層は、曲線Cp(これは曲線Cbと同一であるが、POLによる厚さの消耗により、深さ軸に沿ってシフトされる)で示されるように、密度が大幅に低減された表層ホールを呈する。
図6は、埋め込み酸化物層11と、その上のシリコン層10から構成される、SOI構造9に対するSOx操作の影響を示す。シリコン層10は、SOx操作の前では表層ホール12を呈する。この図で明らかなように、SOx操作はホールの形状を再現し、その深さは変化しない。
図示されるように、始めに存在する表層ホール12の深さが顕著な場合は、SOx操作の後に、このホールが、埋め込み酸化物層まで下方に延び得る(致命ホール12’)。
図7は、SOx操作の前(上側のグラフ)および後(下側のグラフ)のSOI層内のホール密度を表す。SOx操作の前では、厚さTiのSOI層は、曲線Cbによって示される密度において、様々な深さの表層ホールを呈し、これはこれらのホールの深さに依存する。SOI層はまた、密度Diの致命ホールを呈する。
上述のように、SOx操作はホールの形状を再現し、その深さは変化しない。したがって、変化していない曲線Cbによって示されるように、表層ホール密度は変化せず、それらの深さに依存する。
しかしSOx操作により、SOI層の厚さは減少する。新しい厚さTfは始めの厚さTiより小さいので、致命ホールの密度はDiからDfに増加する。
図7から明らかなように、SOx操作は表層ホールを救済するには役立たず、かつ致命ホール密度は増加する(この増加は、消耗した厚さTi−Tfに直接関係する)。
SOx操作に関しては、化学エッチング操作がホールの形状を再現し、その深さは変化しない。SOx操作に関してはさらには、このことにより、始めに顕著な表層ホールは、後で埋め込み酸化物層まで下方に延び、したがって致命ホールに「変化」する(言い換えれば、その結果致命ホール密度が増加する)。
上述のように、第1のファミリの操作(RTAまたはPOL操作)の前に存在する致命ホールは、前記操作では救済されないことになる。
したがって、図8で明らかなように、RTA/SOxのシーケンスとSOx/RTAのシーケンスとでは影響が非常に異なる。
SOx/RTAシーケンスの場合では、SOx操作により初期の表層ホール13が(移転後に)、致命ホール14に変化することがあり得る。致命ホール14は、後続のRTA操作では救済されない。
一方、RTA/SOxシーケンスの場合では、同じ初期の表層ホール13は、救済されることになる。確かに、RTA操作はその深さを減少させ(ホール15参照)、SOxはシリコン層を薄くする。したがって結果としての構造は、ほぼ一体的に停止されたホール15’を呈する。
もちろん、移転後に薄層内に致命ホールがあれば、これらのホールは救済されず最終製品中に致命的欠陥として残ることになる。
上記の観察に基づいて、本発明による方法は、
−最終構造の薄層が到達すべき厚さを選択するステップと、
−最終構造の薄層内に観察される致命ホールの最大密度を選択するステップと、
−剥離後に得られる中間構造に対して行うべき、少なくとも1つの操作を含む仕上げシーケンスを選択するステップと
を行うことを提案する。
一般に特定の仕上げシーケンスは、薄い移転層の品質を、(たとえば粗さを平滑化しそれにより正しい厚さの均一性を確保することによって)向上し、応用分野での使用に適したものにするために、剥離後の構造に対して用いられる。
仕上げシーケンスは特に、支持基板上に移転されたドナー基板の一部(薄い移転層)を薄くし、それにより最終構造の薄層の厚さが前記選択された厚さに到達するように適合される。
前記仕上げシーケンスは、上述の操作(TA、POL、SOx、化学エッチング)の少なくとも1つを含むことができ、非限定的な例として示される以下のシーケンスなど、これら操作の任意の組合せからなることができる。
−RTA−SOx
−複数のRTA−SOxシーケンスの繰返し(RTA−SOx−RTA−SOxなど)
−SOx−POL−SOx(およびこのシーケンスの繰返し)
−SOx−RTA−POL−SOx(およびこのシーケンスの繰返し)
−SOx−RTA(およびこのシーケンスの繰返し)
上述のように、RTA操作(およびより一般に任意の平滑化アニール操作)は、表層ホールを停止させるのに役立つ。したがってこのようなRTA操作を含むシーケンスを利用することが有利である。
さらに、特定の条件下では、RTA操作はSi層の下の酸化物層を密閉するのに役立ち、これは化学エッチングまたは犠牲酸化を行う前として望ましい場合がある(たとえば国際公開第2004/079801号パンフレットを参照)。
ただし特定のシーケンス中のこのような操作の、(残りの厚さに関する)位置が重要になり得る(たとえば米国特許公開第2004/0151483号を参照)。
さらに、RTA操作は、材料の除去を実行するのに、および薄層を薄くするのには有効でない。
これに反して、SOx操作は、薄層を薄くするのに有効であり、特に剥離後に損傷した領域を除去するのに、または最終構造の薄層の選択された厚さを得るのに有効である。
SOx操作によって除去することができる厚さは、通常100〜1000オングストロームの間である。
ただしSOx操作は、致命ホール密度を増加し得るので注意深く行わなければならない。
したがって2つのSOx操作の間に、RTA操作を行うことが賢明である。
POL操作はまた、材料の除去によって薄層を薄くするのに役立つが、このような操作は厚さの均一性を低下させ、さらには薄層が損傷を受ける。したがってPOLは、できるだけ限定し、薄くするステップで薄層への損傷がより少ないステップ(SOxなど)の後、さらにはRTAの後に行わなければならない。
POL操作は通常、材料の除去を200〜500オングストロームの間に制限する(それによって厚さ均一性の低下を制限するのに役立つ)ために、RTAと組み合わされる。
本発明による方法はまた、支持基板上に移転すべきドナー基板の部分が、仕上げシーケンスの各操作後に、前記最大密度より低い致命ホールの密度を呈するように、かつ仕上げシーケンスを達成した後、前記選択された厚さに到達するように、前記部分の最小厚さを決定するステップを行うことを提案する。
したがって本発明は、支持基板上に移転すべき適正な厚さを選択し、
−最終構造の薄層が到達すべき選択された厚さを考慮に入れ、
−選択された仕上げ操作シーケンスを考慮に入れる(したがってこの仕上げシーケンスの各操作のホール密度への影響を考慮に入れる)
ことによって、最終構造の薄層内の致命ホールの密度を制限することを提案する。
上記で論じられたグラフ(図3、5、および7)は、各操作(それぞれRTA、POL、およびSOx)のホール密度に対する影響を示す。したがって、これらのグラフを組み合わせて、仕上げシーケンスの全部(これは特定の順序で行われる複数の操作を有することができ、選択された厚さに薄層を薄くするように適合される)のホール密度に対する影響を評価することができる。
したがって、このグラフの組合せから移転すべき適切な厚さを導き、それによって各操作後に、致命ホール密度が選択された最大致命ホール密度より低くなるようにすることができる。したがって、選択された最終厚さおよび致命ホールの最大密度から始めて、(仕上げシーケンスの操作を逆の順に取り上げ、最後のものから始めることにより)特定の操作の前に薄層が呈しなければならない最小厚さ、したがって最終的には、移転すべき厚さを決定することが可能である。
例示として図8の上側の図をとると、選択された仕上げシーケンスは、SOx操作と後続のRTA操作を含む。したがって図7と図3のグラフが組み合わされる。
移転すべき最小厚さTiは、薄層の厚さがSOx操作によって減少し(SOx操作後は、移転後のTiからTfに減少)、その結果致命ホール密度が増加することを考慮に入れなければならない。
選択された最大密度が、致命ホール0.3個/cmに設定されたと考えよう。そうすると移転すべき最小厚さTiは、SOx操作後、すなわちRTA操作(これは致命ホール密度には影響を及ぼさないが表層ホール密度の低減に役立つ)前の厚さTfが、0.3個/cmの致命ホール密度が見られる厚さより大(すなわち1000オングストロームより大)となるように選ばなければならない。
次に図8の下側のグラフを参照すると、今度は選択された仕上げシーケンスは、RTA操作と後続のSOx操作を含む。したがって図3と図7のグラフが組み合わされる。この場合最初の操作では、薄層の厚さは減少しないがホール密度が変化し、後続のSOx操作によって(多くの)新しい致命ホールが生成し易くならないようになる(図7に示されるようなSOx操作であるが、図3の下側のグラフの曲線Caで示されるようなRTA操作後の低減されたホール密度から開始する)。
したがって、選択された最終厚さと選択された致命ホールの最大密度に対して、RTA−SOx仕上げシーケンスの場合の移転すべき最小厚さは、SOx−RTA仕上げシーケンスの場合の移転すべき最小厚さとは異なることが分かる。
もちろん脆化領域は、ドナー基板の厚さ内に、前記決定された移転すべき最小厚さとほぼ等しいかそれより大きい深さに生成される。
可能な実施形態によれば、脆化領域は、そこから薄層が作製されなければならないドナー基板の面の下に、化学種を注入することによって生成される。
このような注入は、単一の化学種(水素など)を注入することにより、または少なくとも2つの異なる化学種(ヘリウムと水素の共注入など)を注入することによって行うことができる。
本発明の好ましい実施形態によれば、注入条件は、注入エネルギーが15KeV〜120KeVの間、より好ましくは15KeV〜80KeVの間からなるように選択される。
好ましい実施形態によれば、仕上げシーケンスは、前記第1の操作ファミリからの少なくとも1つの操作、すなわち表層ホールの深さ低減を可能にし薄層内のホール密度を変化させるのに役立つ操作を含む(図3および図5の、RTAおよびPOL操作の影響を参照されたい)。
前記表層ホール深さ低減操作は、たとえばTA操作、またはPOL操作である。
本発明の有利な実施形態によれば、仕上げシーケンスは、前記第1の操作ファミリからの複数の操作、すなわちそれぞれが表層ホールの深さ低減を可能にする複数の操作を含む。この有利な実施形態は、それにより残留表層ホールの深さが低減され、さらにはこれらの表層ホールを完全に除去するのに役立ち得るので、さらなる利益が得られる。
図9は、仕上げシーケンスがSOx/RTA/POL/SOx操作シーケンスである本発明による方法の可能な実施形態によって得られる改善を示す。選択された到達すべき厚さと選択された致命ホールの最大密度を考慮に入れて、これらの操作のそれぞれの後で、薄い移転層が前記選択された密度より低い致命ホールの密度を呈するように、移転すべき最小厚さを決定するために、図7、3、5、そして7のグラフが組み合わされる。
上側の図では、注入ステップが従来法により実行され、厚さtの層がドナー基板上に移転される。
下側の図では、注入ステップが本発明により実行され、厚さt+500オングストロームの層がドナー基板上に移転される。
従来法の場合は、最初のSOx操作は表層ホールを救済せず、さらには埋め込み酸化物層まで下方に延びる致命ホール(ホール16など)の形成をもたらす。
これらの致命ホールは、後続のRTA操作によっても、また後続のPOL操作によっても救済されない。最後のSOx操作は、致命ホール18を有するSOI構造をもたらし、したがってその応用分野では受け入れられない。
これに反して、本発明の可能な実施形態による方法の場合、移転層は、最初のSOx操作によって致命ホールが、(選択された最大密度を超える過度に顕著な密度で)形成されないように十分厚い。
したがって、この場合は、後続のRTA操作(すなわちホール19などの表層ホールの深さ低減を可能にする操作)が、特にそれらの深さを低減することによって(ホール19’参照)、存在する表層ホールを救済するのに役立つ。このRTA操作は、致命ホール密度には影響を及ぼさないので、この操作後に、致命ホール密度は依然として選択された最大密度を超えない。
POL操作により、この操作によって除去される薄層の厚さ内に含まれるこれらの表層ホール(この場合、ホール19’など、pオングストロームより浅いホール)が、除去されることになる。POL操作により、この操作の前にpオングストロームより深かった表層ホールは、深さが低減されることになる。RTA操作に関しては、POL操作は致命ホール密度に影響を及ぼさない。
最終的に、最後の操作(第2のSOx操作)の終了時に、所望の厚さ、および最小化されたホールの密度、ならびに特に、より少ない表層ホールと前記選択された最大密度より低い致命ホール密度を呈する薄層が得られる。
この第2のSOx操作により、従来法によって得られる薄層20と同様な厚さの、最終薄層21を得るように適合された犠牲酸化が実行されることに留意されなければならない。
したがって、この第2のSOx操作により、移転層の厚さの増加(この場合は+500オングストローム)を補償するように適合された、より重要な犠牲酸化が実行される。
さらに、先の例は、RTA操作(またはより一般的に言えば表層ホールの深さ低減を可能にする操作)は、致命ホールを呈さない(または少なくとも最大密度より低い密度の致命ホールを呈する)薄層上に行われるので、致命ホールの密度に関して利益が達せられることを示している。
さらに、前記操作前の致命ホール密度は、特に支持基板上に移転される層の厚さを増加することによって適切に行われる注入ステップにより、制御される。
図10は、移転層の450オングストロームの増加を示し、RTA/SOx/RTA/SOxの仕上げ操作シーケンスと組み合わされた場合、最終薄層(厚さ200オングストローム)内で、致命ホールの密度を1/5に低減することが可能になる。確かに、従来法により得られたSOI構造について描かれた左側の図は0.5ホール/cmの致命ホール密度を示し、上述のようにして得られたSOI構造について描かれた右側の図はわずか0.1ホール/cmの致命ホール密度を示している。
図11は、本発明の可能な実施形態による、SOIデバイスを製造するための方法を示す流れ図である。
ブロック10では、特に、
−最終構造の薄層の厚さTf
−移転後に得られる中間構造の、仕上げ操作シーケンス(この場合はRTA/SOx/RTA/SOxシーケンス)
−最終構造の薄層内の致命ホールの最大密度DM
を選択することにより、最終SOI製品の仕様が列挙されている。
ブロック20では、移転すべき厚さが選択される。
ブロック30では、支持基板上に移転されたドナー基板の部分内の致命ホールの密度が、選択された最大密度DMより高いかどうかが確認される。
肯定なら、移転すべき厚さは増加され(ブロック40)、その後ブロック30が繰り返される。
否定なら、仕上げシーケンスの最初の操作が行われる。この場合はブロック50でRTA操作が行われる。すでに上述されたように、このようなRTA操作は致命ホールには効果がないが、表層ホールの深さ低減に役立つ。
ブロック60では、仕上げシーケンスの第2の操作、SOx操作が行われる。上述のように、このようなSOx操作は、移転された薄層を薄くするのに有効であるが、厚さの消耗に応じて致命ホール密度が増加する。
ブロック70では、SOx操作に続き、ブロック30と同様に、支持基板上に移転されたドナー基板の部分内の致命ホールの密度が、選択された最大密度DMより高いかどうかが確認される。
肯定なら、ブロック80で、SOx操作(ブロック60で行われる)の厚さの消耗を小さくできるかどうかが確認される。これは、選択された特定の仕上げシーケンス、および選択された最終厚さTfを考慮に入れてなされる。
厚さの消耗を小さくできる場合は、この新たに設定された操作条件に従って、SOx操作が行われる(ブロック60)。
厚さの消耗を小さくできない場合は、次いでブロック40(すなわち移転される厚さの増加)が行われる。
ブロック70に戻り、SOx操作後の致命ホールの密度が、最大密度DMより低い場合は、仕上げシーケンスの次の操作(ここでは、厚さが消耗せず致命ホール密度が変化しないRTA操作)がブロック90で行われる。
その後、ブロック100でSOx操作が行われる。ブロック110と120では、それぞれブロック70と80で行われたのと同様の操作が行われる。SOx操作に続き、致命ホール密度が最大密度DMより低いことを条件(ブロック110)として、(ブロック10で定義された)仕様に適合する最終SOI製品がブロック130で得られる。
もちろん、図11の流れ図は、単に例示的なものであり、本発明は、説明され示された実施形態には全く限定されることなく、当業者なら多くの代替形態または変更形態を提示することができるであろう。

Claims (17)

  1. 支持基板(3a、3b、7、11)上に移転されるべきドナー基板の一部の厚さを決定する方法において、
    最終厚さ(Tf)に到達するように前記移転された一部が受けるべき1又は複数の操作からなる仕上げシーケンスを考慮し、
    (1)移転されるべき厚さを選択するステップと、
    (2)前記仕上げシーケンスの1つの操作のために、当該操作の後の前記移転された一部内の致命ホールの密度を確認するステップと、
    前記確認された密度が最大密度(DM)よりも大きい場合に、前記移転されるべき厚さを増加させ、当該増加させた厚さを前記移転されるべき厚さとみなしながら前記ステップ(2)を繰り返すステップと、
    前記確認された密度が最大密度(DM)よりも小さい場合に、前記仕上げシーケンスが達成されて前記移転された一部が前記最終厚さ(Tf)に到達するまで、前記仕上げシーケンスにおける次の操作のために前記ステップ(2)を繰り返すステップと、
    を備えることを特徴とする方法。
  2. ドナー基板から支持基板(3a、3b、7、11)上に移転された半導体材料(2a、2b、6、10’)の薄層を備える最終構造(1a、1b、5、9)を製造するための方であって、
    (A)ドナー基板の厚さ内に、脆化領域を生成するステップと、
    (B)前記ドナー基板を、前記支持基板に密着して配置するステップと、
    (C)前記ドナー基板の一部を前記支持基板上に移転するために、前記ドナー基板を前記脆化領域の高さで剥離し、それによって中間構造を形成するステップと、
    (D)少なくとも1つの操作を含む仕上げシーケンスを、剥離の後に得られた前記中間構造に適用するステップと、
    (E)前記最終構造の前記薄層内に観察される致命ホールの最大密度を選択するステップと、
    を備え、
    前記ステップ(C)において前記支持基板上に移転すべき前記ドナー基板の前記一部の厚さが、請求項1に記載の方法によって決定される、方法。
  3. 前記ドナー基板の厚さ内における前記脆化領域の生成は、前記決定された移転すべき最小厚さと等しいかそれより大きい深さで行われる請求項に記載の方法
  4. 前記脆化領域が、前記決定された厚さにて前記脆化領域を生成するように適合された注入条件に従って、そこから前記薄層が作製されなければならない前記ドナー基板の面の下に、化学種を注入することによって生成される請求項に記載の方法
  5. 前記厚さの決定が、前記選択された最大致命ホール密度、前記選択された最終厚さ、および前記仕上げシーケンスの各操作のホール密度に対する影響を、考慮に入れて行われる請求項のいずれか一項に記載の方法
  6. 15KeV〜120KeVの間の注入エネルギーを選択することによって、注入条件を選択するステップをさらに備える請求項又はに記載の方法
  7. 前記注入エネルギーが、15KeV〜80KeVの間である請求項に記載の方法
  8. 前記仕上げシーケンスが、少なくとも1つの表層ホール深さ低減操作を含む請求項のいずれか一項に記載の方法
  9. 前記仕上げシーケンスが、複数の表層ホール深さ低減操作を含む請求項に記載の方法
  10. 前記仕上げステップが、表層ホール深さ低減操作として、少なくとも1つの処理アニール(TA)操作を含む請求項又はに記載の方法
  11. 前記仕上げステップが、表層ホール深さ低減操作として、少なくとも1つの研磨(POL)操作を含む請求項又はに記載の方法
  12. 前記仕上げシーケンスが、少なくとも1つの以下の一連の操作すなわち、急速処理アニール(RTA)−犠牲酸化(SOx)を含む請求項のいずれか一項に記載の方法
  13. 前記仕上げシーケンスが、少なくとも1つの以下の一連の操作すなわち、犠牲酸化(SOx)−急速処理アニール(RTA)を含む請求項のいずれか一項に記載の方法
  14. 前記仕上げシーケンスが、少なくとも1つの以下の一連の操作すなわち、犠牲酸化(SOx)−研磨(POL)−SOxを含む請求項のいずれか一項に記載の方法
  15. 前記仕上げシーケンスが、少なくとも1つの以下の一連の操作すなわち、犠牲酸化(SOx)−急速処理アニール(RTA)−研磨(POL)−SOxを含む請求項のいずれか一項に記載の方法
  16. 前記薄層と前記支持基板の間に、酸化物の層が挿入され、それにより、製造される構造がSeOI(絶縁体上半導体)構造となる請求項15のいずれか一項に記載の方法
  17. 前記薄層がシリコンから形成され、それにより、製造される構造がSOI(シリコンオンインシュレータ)構造となる請求項16に記載の方法
JP2012135100A 2012-06-14 2012-06-14 低いホール密度を有する薄層を得るための方法 Active JP5096634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012135100A JP5096634B2 (ja) 2012-06-14 2012-06-14 低いホール密度を有する薄層を得るための方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012135100A JP5096634B2 (ja) 2012-06-14 2012-06-14 低いホール密度を有する薄層を得るための方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007547685A Division JP2008526010A (ja) 2004-12-28 2004-12-28 低いホール密度を有する薄層を得るための方法

Publications (2)

Publication Number Publication Date
JP2012212906A JP2012212906A (ja) 2012-11-01
JP5096634B2 true JP5096634B2 (ja) 2012-12-12

Family

ID=47266572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012135100A Active JP5096634B2 (ja) 2012-06-14 2012-06-14 低いホール密度を有する薄層を得るための方法

Country Status (1)

Country Link
JP (1) JP5096634B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1084100A (ja) * 1996-09-06 1998-03-31 Shin Etsu Handotai Co Ltd Soi基板の製造方法
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2827423B1 (fr) * 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ

Also Published As

Publication number Publication date
JP2012212906A (ja) 2012-11-01

Similar Documents

Publication Publication Date Title
JP5042837B2 (ja) 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
JP4876068B2 (ja) スマートカット(登録商標)剥離後の熱処理方法
KR101134485B1 (ko) 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법
US7276428B2 (en) Methods for forming a semiconductor structure
TWI503951B (zh) 用於射頻或功率應用的電子裝置及其製造方法
JP5678008B2 (ja) 単結晶の半導体層を支持基板上に転写する方法
TW201316412A (zh) 製造絕緣體上矽結構之方法
JP5646593B2 (ja) 「シリコン−オン−インシュレーター」soi型の基板のための表面処理方法
US7485545B2 (en) Method of configuring a process to obtain a thin layer with a low density of holes
JP2008021992A (ja) 接合界面安定化のための熱処理
JP2007500435A (ja) 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
TW201140662A (en) Method for the preparation of a multi-layered crystalline structure
JP4285244B2 (ja) Soiウェーハの作製方法
JP5096634B2 (ja) 低いホール密度を有する薄層を得るための方法
KR100914898B1 (ko) 낮은 홀들의 밀도를 가지는 박막을 구현하는 방법
JP4381416B2 (ja) 不規則面を通しての注入方法
KR100842848B1 (ko) 반도체 층의 열처리 방법
TW202345408A (zh) 具有再結晶及活化摻雜物之共同化步驟的用於製造3d電路之方法
JP2010171282A (ja) 半導体基板及びその製造方法、並びにSi−SiGe積層体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Ref document number: 5096634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250