JP5082299B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP5082299B2
JP5082299B2 JP2006145718A JP2006145718A JP5082299B2 JP 5082299 B2 JP5082299 B2 JP 5082299B2 JP 2006145718 A JP2006145718 A JP 2006145718A JP 2006145718 A JP2006145718 A JP 2006145718A JP 5082299 B2 JP5082299 B2 JP 5082299B2
Authority
JP
Japan
Prior art keywords
active layer
wafer
oxygen
hydrogen
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006145718A
Other languages
English (en)
Other versions
JP2007317878A (ja
Inventor
賢史 村上
信之 森本
秀樹 西畑
昭彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2006145718A priority Critical patent/JP5082299B2/ja
Priority to US11/796,005 priority patent/US7795117B2/en
Priority to EP07008808A priority patent/EP1863082B1/en
Priority to TW096115470A priority patent/TWI344677B/zh
Priority to SG200703439-0A priority patent/SG137776A1/en
Priority to CN2007101045692A priority patent/CN101312125B/zh
Publication of JP2007317878A publication Critical patent/JP2007317878A/ja
Priority to US12/270,753 priority patent/US7951692B2/en
Application granted granted Critical
Publication of JP5082299B2 publication Critical patent/JP5082299B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、貼り合わせ法による半導体基板の製造方法、特に埋め込み酸化膜の厚みが薄い、貼り合わせ法による半導体基板の製造方法に関するものである。
近年、酸化膜の上にシリコン層、いわゆるSOI層が形成されたSOI構造を有する半導体基板は、デバイスの高速化に適合し、また消費電力が低く、高耐圧性や耐環境性等に優れていることから、電子デバイス用の高性能LSI用ウェーハとして適用されている。
この半導体基板は、シリコンウェーハに酸素イオンを高濃度で打ち込んだ後に高温で熱処理を行って内部に酸化膜を形成する、いわゆるSIMOX法のほか、貼り合わせ法と呼ばれる方法が知られている。この貼り合わせ法は、SOI層を形成する活性層用ウェーハと支持基板となる支持基板用ウェーハの少なくとも一方に酸化膜を形成し、その酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、その後活性層用ウェーハを薄膜化することによって、絶縁膜である埋め込み酸化膜上にSOI層が形成された半導体基板を製造するものである。
さらに、貼り合わせ法は、研削研磨法、PACE(Plasma Assisted Chemical Etching)法、イオン注入剥離法(スマートカット(登録商標)法とも呼ばれる。)、ELTRAN法等に分類できる。中でも、イオン注入剥離法は、活性層の結晶性および活性層の膜厚均一性が良好であり、また表面の平坦度も得られることから多用されている。
このイオン注入剥離法による半導体基板の製造手順を、図1に示す。すなわち、予め活性層用ウェーハ1と支持基板用ウェーハ2とを準備し(工程(a))、これらのうちの少なくとも一方のウェーハ(図示の場合は活性層用ウェーハ1)に酸化膜3を形成し(工程(b))、その後活性層用ウェーハ1に水素イオン(或いは不活性ガスイオン)を注入して活性層用ウェーハ1の内部にイオン注入層4を形成する(工程(c))。そして、活性層用ウェーハ1のイオンを注入した方の面を、酸化膜3を介して支持基板用ウェーハ2と貼り合わせた(工程(d))後、剥離熱処理を加えてイオン注入層4を劈開面(剥離面)として活性層用ウェーハ1を部分的に剥離し(工程(e))、その後、活性層表面に形成されているダメージ層を除去するために、再度酸化処理を施して(工程(f))から、この酸化膜を除去する工程(g)を経たのち、平坦化処理を施して、埋め込み酸化膜5上にシリコン層6が形成された半導体基板7が製造される。
さて、近年の半導体デバイスの高集積化に伴い、より高品質のSOIウェーハの製造が求められており、従来に比し埋め込み酸化膜を薄く、例えば20nm程度の厚みまで薄くしたり、或いは酸化膜を介さずにシリコン同士を直接貼り合せる、貼り合わせウェーハに対する要求が高まっている。
ここで、上記のイオン注入剥離法により貼り合わせウェーハを製造する際、埋め込み酸化膜を薄く、または酸化膜を設けることなくウェーハを作製するには、活性層用ウェーハと支持基板用ウェーハのいずれかに形成する酸化膜を薄くするか、形成しないで、ウェーハ同士を貼り合わせることになる。
ところが、埋め込み酸化膜を設けない場合を含め、酸化膜の薄いウェーハを作製するに当って、ウェーハの貼り合わせ後に剥離熱処理を行う際に、支持基板用ウェーハと酸化膜との間にブリスタが発生したり、酸化膜から活性層に至るボイドが発生していた。
すなわち、従来、貼り合わせ法に従って半導体基板を作製する際には、その貼り合わせ界面に上記ボイドやブリスタと呼ばれる欠陥が発生することがある。特に、これらボイドやブリスタの欠陥は、2枚の半導体基板の間に存在する埋め込み酸化膜の厚みが薄くなると多発する傾向にあり、酸化膜を薄く、または酸化膜のない、貼り合わせ半導体ウェーハの製造では大きな問題となっている。
ここに、特許文献1には、2枚の半導体ウェーハの間に存在する埋め込み酸化膜の厚さが薄くなるとボイドやブリスタが多発するため、その対策として、活性層ウェーハの厚みを増やして活性層側の厚みを増して活性層側の硬度を上げることが提案されている。
特開2004−259970号公報
しかしながら、活性層を厚くしても埋め込み酸化膜が薄ければボイドやブリスタは発生する。
また、活性層についても薄膜化が進むなか、硬度を上げるために途中工程での活性層の厚みを厚くすることは、その後の薄膜化の加工に手間を要し、また品質を劣化させる原因になる。すなわち、途中工程での活性層の厚みが厚い場合、最終的な活性層の厚みを得るためには、熱酸化+酸化膜除去あるいは、研削や研磨加工にて薄膜化する必要があり、この加工量(酸化量、エッチング量、研削量および研磨量)が増えると、活性層の膜厚均一性を劣化させる。
そこで、本発明の目的は、従来に比して酸化膜の厚みが薄い貼り合わせウェーハにおいても、ボイドまたはブリスタと呼ばれる欠陥の発生を抑制するための方途を与えるところにある。
発明者らは、貼り合わせウェーハの製造において、酸化膜の厚みが薄い場合にボイドまたはブリスタと呼ばれる欠陥が多発することの原因について鋭意究明したところ、
以下の知見を得るに到った。
すなわち、ボイドやブリスタは、活性層中に注入した水素イオンが剥離熱処理時に貼り合せ界面に拡散して水素ガスとなり、活性層用ウェーハと支持基板用ウェーハとの結合強度が弱まるために発生する。活性層用ウェーハに形成した酸化膜が厚い場合、水素イオン注入時に注入エネルギーが大きいために、水素イオンが酸化膜中の酸素をはじき出し、活性層に酸素が注入されるという現象が起こる。
この活性層用ウェーハを支持基板用ウェーハと貼り合わせ、剥離熱処理を行うと、今度は活性層に注入された酸素が、水素イオンをトラップし、水素の貼り合わせ界面への拡散を抑制する結果、ボイドやブリスタと呼ばれる欠陥の発生が抑制されていたことが新たに判明した。さらに、活性層に適量の酸素が注入されると、活性層用ウェーハが硬くなることも、ボイドやブリスタの発生抑制に寄与していることも判明した。
これに対して、埋め込み酸化膜の厚みを薄くするために活性層用ウェーハに形成する酸化膜を薄くした場合、すなわち図1の工程(b)の段階において酸化膜厚を薄く形成した場合、次工程(c)において水素イオンの注入によってはじき出されて活性層に注入される酸素の濃度が小さくなる結果、剥離熱処理時に水素の拡散を抑えきれず、ボイドやブリスタと呼ばれる欠陥が発生していたのである。
かような知見に基づいて、酸化膜の厚みを薄くする場合にあっても、活性層に適量の酸素を注入することのできる手法について、様々な角度から検討を行った。
発明者らは、まず、上記した酸素による水素拡散抑制効果を因子毎に分けて検討するに当り、次式(I)を導入した。
=NHO+NIO+NID ---(I)
ここで、N:水素拡散抑制効果をもたらす因子の総数
HO:水素イオン注入によって活性層に導入される酸素
IO:水素以外のイオン注入によって活性層に導入される酸素
ID:水素以外のイオン注入によって活性層に導入される欠陥
上記(I)式に基づいて、種々の事例を検討して、酸化膜の厚みを薄くする場合に欠陥を回避するための最適な条件を模索した。
初めに、従来の手法として、通常の膜厚:150nmで酸化膜を形成した活性層用ウェハに、注入エネルギー:50keVおよびドーズ量:6×1016atoms/cm2にて水素イオン注入を行った場合において、欠陥のない良製品は、二次イオン質量分析法:Secondary Ion Mass Spectrometry(SIMS)データより、
HO=4.2×1014atoms/cm2
であった。また、水素以外のイオンを注入していないことから
IO=0、NID=0
であり
>4.2×1014atoms/cm2
であれば良いことになる。
次に、酸化膜の厚みを変えた際に、水素イオン注入のみで上記の良製品が得られる条件を満たす場合を考える。
HO=D(水素ドーズ量)×tbox(酸化膜厚)×kHO(係数)---(II)
とすると
HO=4.2×1014atoms/cm2、D=6×1016atoms/cm2およびtbox=150nmから
HO=4.2×1014/{(6×1016)×(150×10-7)}=4.67×10(/cm)
上記(II)式より、D(水素ドーズ量)とtbox(酸化膜厚)との関係は
=A・1/tboxA=NHO/kHO
となる。
この関係について、Dおよびtboxにて整理した結果を、図2に示す。この図において、水素ドーズ量の上限を超えると自己剥離を起こし、一方下限を下回ると熱処理で剥離しないことになるため、水素ドーズ量は上下限内に設定することが前提になる。
以上の関係を踏まえ、酸化膜を50nm以下に薄くするような場合を検討すると、水素イオン注入のみでNを満たすことが難しいことは、図2に示されるとおりである。
従って、Nを満たすには、さらに水素以外のイオンを注入して水素イオン注入で満足されない部分を補う必要があることを見出し、本発明を完成するに到った。
すなわち、本発明の要旨は次の通りである。
(1)シリコン層を形成する活性層用ウェーハに50nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入して水素イオン注入層を形成し、その後水素イオン注入側の面からの深さが水素イオン注入層より浅い位置に水素以外のイオンを注入し、次いで前記酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法(第1発明)。
(2)シリコン層を形成する活性層用ウェーハに50nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハの剥離域より浅い位置に水素以外のイオンを注入し、その後前記剥離域に水素イオンを注入して水素イオン注入層を形成し、次いで前記酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離することを特徴とする半導体基板の製造方法(第2発明)。
(3)前記活性層用ウェーハと支持基板用ウェーハとの貼り合わせに先立ち、プラズマ処理を行うことを特徴とする上記(1)または(2)に記載の半導体基板の製造方法。
本発明によれば、従来に比して酸化膜の厚みが薄い、あるいは酸化膜を介さずにシリコン同士を直接貼り合せた、半導体基板を、ボイドまたはブリスタと呼ばれる欠陥を発生することなしに、すなわち安定した品質の下に製造することができる。
次に、本発明の方法について、図面を参照して詳しく説明する。
本発明は、従来に比して酸化膜の製品厚みが薄い、あるいは酸化膜を介さずにシリコン同士を直接貼り合せて、半導体基板を製造する際に、活性層用ウェーハを剥離するために注入する水素イオンに加えて、この水素イオン以外のイオンを注入することによって、酸化膜中の酸素の必要量をはじき出し、活性層に必要とする酸素を注入するところに特徴があり、その具体的手法を以下で個別に説明する。
図3に示す第1発明に従う手法は、予め活性層用ウェーハ1と支持基板用ウェーハ2とを準備し(工程(a))、まず活性層用ウェーハ1に酸化膜3を形成した(工程(b))後、活性層用ウェーハ1に水素イオンを注入して活性層用ウェーハ1の内部にイオン注入層4を形成する(工程(c))。
その後、上記の水素イオン注入側の面からの深さが水素イオン注入層4より浅い位置に、水素以外のイオン、例えば酸素イオンまたはアルゴンイオンを注入する(工程(d))。この酸素イオンまたはアルゴンイオンの注入を、上記した水素イオンの注入に併せて行うことによって、これらイオンが酸化膜中の酸素をはじき出し、活性層にボイドまたはブリスタの欠陥の抑制に必要な酸素が注入されるのである。
次いで、イオン注入側の酸化膜3を介して、活性層用ウェーハ1と支持基板用ウェーハ2とを貼り合わせ(工程(e))、剥離熱処理を施してイオン注入層4を劈開面(剥離面)として活性層用ウェーハ1を部分的に剥離し(工程(f))、その後再度酸化処理を施して(工程(g))から、この酸化膜を除去する工程(h)を経たのち、平坦化処理を施して(工程(i))、埋め込み酸化膜5上にシリコン層6が形成された半導体基板7が製造される。
ここで、平坦化処理として、ArまたはH雰囲気において1100℃以上の高温で熱処理を施すことが好ましい。
以上の手法では、特に工程(d)において、前工程の水素イオンの注入に加えて水素以外のイオンを注入することによって、これら工程ではじき出された十分な酸素に起因して、工程(f)の剥離熱処理時に貼り合わせ界面への水素の拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜厚の薄い半導体基板が得られる。
ここで、上記した水素イオンの注入に併せて酸素イオンまたはアルゴンイオンの注入を行うことによって、これらイオンが酸化膜中の酸素をはじき出し、活性層にボイドまたはブリスタの欠陥の抑制に必要な酸素が注入されるための条件について説明する。
さて、水素以外のイオンを注入して、上記した式(I)で定義したNについてN>4.2×1014atoms/cm2を満足するためには、NHO(水素イオン注入によって活性層に導入される酸素)の不足分をNIO(水素以外の元素によって活性層に導入される酸素)およびNID(水素以外のイオンを注入することで活性層に導入される欠陥)で補う必要がある。
そこで、まずウェーハに注入される一般的な元素として、B、PおよびAsのイオンを注入したときにリコイル現象にて導入される酸素量は、表1に示すとおりであり、これを各元素の原子質量と各元素イオンに対する該元素注入時にリコイルされる酸素原子の比(リコイル率)との関係として整理した結果を図4に示す。ここで、リコイル現象とは、酸化膜を通してイオンを注入すると、酸化膜中の酸素原子が注入イオンにはじき飛ばされてシリコン結晶中に叩き込まれる現象をいう。
図4に示す結果から、ある元素のリコイル率Rは次式
=0.0007×q 1.325---(III)
ただし、q:原子質量
で表すことができる。
Figure 0005082299
上式(III)に従って水素、酸素およびアルゴンのリコイル率を求めると、次のとおりである。
水素:RH=0.0007(qH=1)
酸素:RO=0.0277(qO=16)
アルゴン:RAr=0.0934(qAr=40)
水素ドーズ量: 6×1016atoms/cmおよび注入エネルギー:50keVの水素イオン注入後、アルゴンイオンを注入する場合に、上記した式(I)で定義したNについてN>4.2×1014atoms/cm2を満足するためのアルゴンイオン注入量と酸化膜厚との関係を求める。
まず、アルゴンイオンを注入する場合の上記(I)式を
=NHO+NArO+NArD---(I)
と示す。そして、
HO=D(水素ドーズ量)×tbox(酸化膜厚)×kHO(係数)---(II)
ここで、D=6×1016atoms/cm2
HO=4.67×10(/cm)
ArO=DAr(アルゴンドーズ量)×tbox(酸化膜厚)×kArO(係数)
ここで、kArO=RAr/R×kHO=0.0934/0.0007×4.67×10=6.23×10
ArD=DAr
とすると、上記(I)式
=NHO+NArO+NArD
=D×tbox×kHO+DAr×tbox×kArO+DAr=4.2×1014atoms/cm
より、アルゴンイオンの注入量は
Ar=(4.2×1014−6.0×1016×tbox×4.67×10(tbox×6.23×10+1)
となる。
同様に、水素ドーズ量: 6×1016atoms/cmおよび注入エネルギー:50keVの水素イオン注入後、酸素イオンを注入する場合に、上記した式(I)で定義したNについてN>4.2×1014atoms/cm2を満足するための酸素イオン注入量と酸化膜厚との関係を求める。
まず、酸素イオンを注入する場合の上記(I)式を
=NHO+NOO+NOD---(I)
と示す。そして、
HO=D(水素ドーズ量)×tbox(酸化膜厚)×kHO(係数)---(II)
ここで、D=6×1016atoms/cm2
HO=4.67×10(/cm)
OO=D(酸素ドーズ量)×tbox(酸化膜厚)×kOO(係数)
ここで、kOO=R/R×kHO=0.0277/0.0007×4.67×10=1.85×10
OD=D
とすると、上記(I)式
=NHO+NOO+NOD
=D×tbox×kHO+D×tbox×kOO+D=4.2×1014atoms/cm
より、酸素イオンの注入量は
Ar=(4.2×1014−6.0×1016×tbox×4.67×10(tbox×1.85×10+1)
となる。
ここで、上記したアルゴンイオンおよび酸素イオンの適正注入量を、酸化膜の厚さで整理した結果を図5に示す。なお、アルゴンイオンや酸素イオンを注入することで活性層に欠陥が導入されるが、この注入量が多すぎると、活性層の結晶性を壊してしまい、良好な活性層が得られなくなる。そこで、かような観点から、図5における、アルゴンイオンおよび酸素イオンの注入量の上限があり、この上限は実験的にアルゴンイオンの場合で1×1016atoms/cm2、酸素イオンの場合で2×1016atoms/cm2である。
次に、図6に示す第2発明に従う手法は、予め活性層用ウェーハ1と支持基板用ウェーハ2とを準備し(工程(a))、まず活性層用ウェーハ1に酸化膜3を形成し(工程(b))、該活性層用ウェーハ1の剥離域より浅い位置に水素以外のイオン、例えば酸素イオンまたはアルゴンイオンを注入する(工程(c))。その後前記剥離域に水素イオンを注入して水素イオン注入層4を形成する(工程(d))。
この水素イオンの注入に併せて、工程(c)において酸素イオンまたはアルゴンイオンの注入を行うことによって、これらイオンが酸化膜中の酸素をはじき出し、活性層にボイドまたはブリスタの欠陥の抑制に必要な酸素が注入されるのである。
次いで、イオン注入側の酸化膜3を介して、活性層用ウェーハ1と支持基板用ウェーハ2とを貼り合わせ(工程(e))、剥離熱処理を施してイオン注入層4を劈開面(剥離面)として活性層用ウェーハ1を部分的に剥離し(工程(f))、その後再度酸化処理を施して(工程(g))から、この酸化膜を除去する工程(h)を経たのち、平坦化処理を施して(工程(i))、埋め込み酸化膜5上にシリコン層6が形成された半導体基板7が製造される。
以上の手法では、特に工程(c)において、次工程の水素イオンの注入に加えて水素以外のイオンを注入することによって、これら工程ではじき出された十分な酸素に起因して、工程(f)の剥離熱処理時に貼り合わせ界面への水素の拡散が抑制されるため、ボイドやブリスタの発生が抑制される結果、酸化膜厚の薄い半導体基板が得られる。
ここで、上記図6に示した手法においても、アルゴンイオンおよび酸素イオンの注入を、図5に示した好適範囲で行うことが好ましい。
なお、図3および図6に示したいずれの手法においても、活性層用ウェーハ1と支持基板用ウェーハ2との貼り合わせに先立ち、貼り合わせ界面の接着強度を上げるために、プラズマ処理を行うことが好ましい。すなわち、プラズマ処理は、貼り合わせ表面の活性化および、表面に付着した有機物を除去する効果があり、その結果、貼り合わせ界面の接着強度が改善され、ボイドやブリスターの低減につながる。
また、このプラズマ処理条件に関しては、特に限定するものではなく、一般的に酸素、窒素または水素等のガス雰囲気中にて数十秒間にわたり処理することにより同様の効果が期待できる。
[比較例1]
図1に示すところに従って、活性層用ウェーハの表面に150 nmの厚みで酸化膜を形成し、活性層用ウェーハの表面から500 nmの深さ位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入した後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
[比較例2]
図1に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入した後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
[比較例3]
図1に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入した後、ここで、さらに活性層用ウェーハと支持基板用ウェーハとの表面を酸素プラズマで処理してから、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
[発明例1(第1発明)]
図3に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
[発明例2(第1発明)]
図3に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から500 nmの位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入した後、さらに活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
[発明例3(第2発明)]
図6に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から50 nmの位置に注入量のピークになるように酸素イオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
[発明例4(第2発明)]
図6に示すところに従って、活性層用ウェーハの表面に20 nmの酸化膜を形成し、活性層用ウェーハの表面から50 nmの位置に注入量のピークになるようにアルゴンイオンを注入し、さらに活性層用ウェーハの表面から500 nmの位置に注入量のピーク(イオン注入層)がくるように水素イオンを注入した後、両イオンの注入後、活性層用ウェーハと支持基板用ウェーハとを貼り合わせ、剥離熱処理を行い、活性層用ウェーハを水素イオン注入ピーク領域(イオン注入層)から剥離し、その後、酸化処理を施してから酸化膜を除去し、平坦化処理を行って貼り合わせ半導体基板を作製した。
[発明例5〜8]
発明例1〜4において、活性層用ウェーハと支持基板用ウェーハとを貼り合わせるに先立ち、活性層用ウェーハと支持基板用ウェーハとの表面を酸素プラズマ処理してから貼り合せた。なお、プラズマ処理は、酸素ガスで置換されたチャンバー内を真空状態にした後、20秒間保持する条件にて行った。
以上の各手法で得られた半導体基板について、高輝度集光灯下及び蛍光灯下での目視によって、欠陥数を計測した。その調査結果を表2に示すように、本発明に従って得られた半導体基板は、埋め込み酸化膜が薄くまたは酸化膜がない場合にあっても欠陥の発生が抑制されていることがわかる。また、先に水素をイオン注入した場合、ウェーハ表面に存在する有機物がウェーハに固着されやすくブリスタの発生が懸念されるから、水素以外のイオンを先に注入することが好ましい。さらに好ましくは、水素以外のイオンを注入した後、ウェーハを洗浄し、水素を注入する工程順である。
Figure 0005082299
従来の貼り合わせ法による半導体基板の製造手順を示す工程図である。 良製品を得るための水素ドーズ量および酸化膜厚の範囲を示す図である。 本発明に従う半導体基板の製造手順を示す工程図である。 各元素の原子質量と各元素イオンに対する該元素注入時にリコイルされる酸素原子の比との関係を示す図である。 アルゴンイオンおよび酸素イオンの適正注入量を示す図である。 本発明に従う半導体基板の製造手順を示す工程図である。
符号の説明
1 活性層用ウェーハ
2 支持基板用ウェーハ
3 酸化膜
4 イオン注入層
5 埋め込み酸化膜
6 シリコン層
7 半導体基板

Claims (3)

  1. シリコン層を形成する活性層用ウェーハに50nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハに水素イオンを注入して水素イオン注入層を形成して前記酸化膜から前記活性層用ウェーハに第1の量の酸素(NHO)を導入し、その後水素イオン注入側の面からの深さが水素イオン注入層より浅い位置に酸素イオンまたはアルゴンイオンを注入して前記酸化膜から前記活性層用ウェーハに第2の量の酸素(NIO)および欠陥(NID)を導入し、次いで前記酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離するに当たり、
    前記水素イオンの注入および、前記酸素イオンまたはアルゴンイオンの注入は、前記水素イオンのドーズ量(D )がD ≦6×10 16 atoms/cm 、および下記式(I)に定義される、水素拡散を抑制する効果をもたらす因子の総数(N)がN>4.2×1014atoms/cmを満足して行うことを特徴とする半導体基板の製造方法。
    =NHO+NIO+NID (I)
    ここで、N:水素拡散抑制効果をもたらす因子の総数
    HO:水素イオン注入によって活性層に導入される酸素(前記第1の量の酸素)
    IO酸素イオンまたはアルゴンイオン注入によって活性層に導入される酸素(前記第2の量の酸素)
    ID酸素イオンまたはアルゴンイオン注入によって活性層に導入される欠陥である。
  2. シリコン層を形成する活性層用ウェーハに50nm以下の厚みの酸化膜を形成した後、該活性層用ウェーハの剥離域より浅い位置に酸素イオンまたはアルゴンイオンを注入して前記酸化膜から前記活性層用ウェーハに第2の量の酸素(NIO)および欠陥(NID)を導入し、その後前記剥離域に水素イオンを注入して水素イオン注入層を形成して前記酸化膜から前記活性層用ウェーハに第1の量の酸素(NHO)を導入し、次いで前記酸化膜を介して活性層用ウェーハと支持基板用ウェーハとを貼り合わせた後、前記水素イオン注入層にて剥離し、
    前記水素イオンの注入および、前記酸素イオンまたはアルゴンイオンの注入は、前記水素イオンのドーズ量(D )がD ≦6×10 16 atoms/cm 、および下記式(I)に定義される、水素拡散を抑制する効果をもたらす因子の総数(N)がN>4.2×1014atoms/cmを満足して行うことを特徴とする半導体基板の製造方法。
    =NHO+NIO+NID (I)
    ここで、N:水素拡散抑制効果をもたらす因子の総数
    HO:水素イオン注入によって活性層に導入される酸素(前記第1の量の酸素)
    IO酸素イオンまたはアルゴンイオン注入によって活性層に導入される酸素(前記第2の量の酸素)
    ID酸素イオンまたはアルゴンイオン注入によって活性層に導入される欠陥である。
  3. 前記活性層用ウェーハと支持基板用ウェーハとの貼り合わせに先立ち、プラズマ処理を行うことを特徴とする請求項1または2に記載の半導体基板の製造方法。
JP2006145718A 2006-05-25 2006-05-25 半導体基板の製造方法 Expired - Fee Related JP5082299B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006145718A JP5082299B2 (ja) 2006-05-25 2006-05-25 半導体基板の製造方法
US11/796,005 US7795117B2 (en) 2006-05-25 2007-04-25 Method of producing semiconductor substrate having an SOI structure
EP07008808A EP1863082B1 (en) 2006-05-25 2007-04-30 Method of producing semiconductor substrate
TW096115470A TWI344677B (en) 2006-05-25 2007-05-01 Method of producing semiconductor substrate
SG200703439-0A SG137776A1 (en) 2006-05-25 2007-05-11 Method of producing semiconductor substrate
CN2007101045692A CN101312125B (zh) 2006-05-25 2007-05-25 制备半导体衬底的方法
US12/270,753 US7951692B2 (en) 2006-05-25 2008-11-13 Method of producing semiconductor substrate having an SOI structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006145718A JP5082299B2 (ja) 2006-05-25 2006-05-25 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007317878A JP2007317878A (ja) 2007-12-06
JP5082299B2 true JP5082299B2 (ja) 2012-11-28

Family

ID=38616392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145718A Expired - Fee Related JP5082299B2 (ja) 2006-05-25 2006-05-25 半導体基板の製造方法

Country Status (6)

Country Link
US (2) US7795117B2 (ja)
EP (1) EP1863082B1 (ja)
JP (1) JP5082299B2 (ja)
CN (1) CN101312125B (ja)
SG (1) SG137776A1 (ja)
TW (1) TWI344677B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Sumco 半導体基板の製造方法
JP5499428B2 (ja) * 2007-09-07 2014-05-21 株式会社Sumco 貼り合わせウェーハの製造方法
JP5298700B2 (ja) * 2008-08-20 2013-09-25 信越半導体株式会社 シリコンウェーハの製造方法
JP4666189B2 (ja) * 2008-08-28 2011-04-06 信越半導体株式会社 Soiウェーハの製造方法
US20120309172A1 (en) * 2011-05-31 2012-12-06 Epowersoft, Inc. Epitaxial Lift-Off and Wafer Reuse
US9202711B2 (en) * 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US11342498B2 (en) * 2018-01-08 2022-05-24 Integrated Silicon Solution (cayman) Inc. High density 3D magnetic random access memory (MRAM) cell integration using wafer cut and transfer
CN113990845B (zh) * 2021-12-28 2022-03-18 广州粤芯半导体技术有限公司 检测结构及其制备方法、膜层内空洞的检测方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11251207A (ja) 1998-03-03 1999-09-17 Canon Inc Soi基板及びその製造方法並びにその製造設備
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、soi基板の作製方法及び半導体装置
JP3943782B2 (ja) * 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
JP2004087768A (ja) * 2002-08-27 2004-03-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP3864886B2 (ja) * 2002-10-18 2007-01-10 信越半導体株式会社 Soiウエーハ
US6808748B2 (en) * 2003-01-23 2004-10-26 Applied Materials, Inc. Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
JPWO2005022610A1 (ja) * 2003-09-01 2007-11-01 株式会社Sumco 貼り合わせウェーハの製造方法
EP1662555B1 (en) * 2003-09-05 2011-04-13 SUMCO Corporation Method for producing soi wafer
EP1662550B1 (en) * 2003-09-05 2019-12-04 SUMCO Corporation Method for producing soi wafer
US7446016B2 (en) * 2003-09-08 2008-11-04 Sumco Corporation Method for producing bonded wafer
WO2005024918A1 (ja) * 2003-09-08 2005-03-17 Sumco Corporation Soiウェーハおよびその製造方法
JPWO2005027217A1 (ja) * 2003-09-08 2007-11-08 株式会社Sumco Soiウェーハおよびその製造方法
JP4552858B2 (ja) * 2003-09-08 2010-09-29 株式会社Sumco 貼り合わせウェーハの製造方法
FR2864336B1 (fr) * 2003-12-23 2006-04-28 Commissariat Energie Atomique Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Sumco Soiウェーハの作製方法
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
JP4539098B2 (ja) * 2004-01-29 2010-09-08 株式会社Sumco 貼り合わせ基板の製造方法
WO2005080645A2 (en) * 2004-02-13 2005-09-01 Apollo Diamond, Inc. Diamond structure separation
US7235812B2 (en) * 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
EP1792339A1 (en) * 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
JP2006173568A (ja) * 2004-12-14 2006-06-29 Korea Electronics Telecommun Soi基板の製造方法
US7344957B2 (en) * 2005-01-19 2008-03-18 Texas Instruments Incorporated SOI wafer with cooling channels and a method of manufacture thereof
US7553772B1 (en) * 2005-01-31 2009-06-30 Lsi Corporation Process and apparatus for simultaneous light and radical surface treatment of integrated circuit structure
US7494899B2 (en) * 2005-04-14 2009-02-24 Sumco Corporation Method for manufacturing semiconductor substrate
JP5109287B2 (ja) * 2006-05-09 2012-12-26 株式会社Sumco 半導体基板の製造方法
JP5082299B2 (ja) * 2006-05-25 2012-11-28 株式会社Sumco 半導体基板の製造方法
JP2008004900A (ja) * 2006-06-26 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer

Also Published As

Publication number Publication date
TWI344677B (en) 2011-07-01
TW200809972A (en) 2008-02-16
EP1863082A2 (en) 2007-12-05
US20090075453A1 (en) 2009-03-19
SG137776A1 (en) 2007-12-28
EP1863082B1 (en) 2010-09-22
JP2007317878A (ja) 2007-12-06
CN101312125A (zh) 2008-11-26
US7951692B2 (en) 2011-05-31
US20070275566A1 (en) 2007-11-29
US7795117B2 (en) 2010-09-14
EP1863082A3 (en) 2008-02-13
CN101312125B (zh) 2011-06-22

Similar Documents

Publication Publication Date Title
JP5082299B2 (ja) 半導体基板の製造方法
JP4934966B2 (ja) Soi基板の製造方法
JP4407127B2 (ja) Soiウエーハの製造方法
US7091107B2 (en) Method for producing SOI wafer and SOI wafer
US7745306B2 (en) Method for producing bonded wafer
JP5109287B2 (ja) 半導体基板の製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
JP2006216826A (ja) Soiウェーハの製造方法
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
JP5417399B2 (ja) 複合ウェーハの製造方法
KR101623968B1 (ko) 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
JP2008004821A (ja) 貼り合わせウェーハの製造方法
JP5135713B2 (ja) 半導体基板の製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
CN114388688A (zh) 基于等离子体刻蚀的黑化单晶压电复合薄膜及其制备方法
JP2005228988A (ja) Soiウェーハの製造方法
KR20150070096A (ko) Soi 웨이퍼의 제조방법
JP2009252948A (ja) 貼り合わせウェーハの製造方法
JP2005197525A (ja) Soiウェーハの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

R150 Certificate of patent or registration of utility model

Ref document number: 5082299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees