CN1959952A - 再循环外延施予晶片的方法 - Google Patents

再循环外延施予晶片的方法 Download PDF

Info

Publication number
CN1959952A
CN1959952A CNA2006101355317A CN200610135531A CN1959952A CN 1959952 A CN1959952 A CN 1959952A CN A2006101355317 A CNA2006101355317 A CN A2006101355317A CN 200610135531 A CN200610135531 A CN 200610135531A CN 1959952 A CN1959952 A CN 1959952A
Authority
CN
China
Prior art keywords
layer
negative film
aforementioned
wafer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101355317A
Other languages
English (en)
Other versions
CN1959952B (zh
Inventor
N·谢米
E·吉奥
P·雷诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1959952A publication Critical patent/CN1959952A/zh
Application granted granted Critical
Publication of CN1959952B publication Critical patent/CN1959952B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种形成包括在接收晶片(B)上形成包括由半导体材料制成的薄层(5、50)的结构的方法，包括以下步骤：通过移除在支撑衬底(1)上由外延生长形成的层(4)的一厚度(Tr)的材料的表面准备(13)；将外延层的部分(5、50)转移到接收晶片(B)，以在接收晶片上形成薄层，负片(A′)还形成包括支撑衬底(1)和所述外延层的剩余的未转移部分(40)，其特征在于：修改通过所述表面准备步骤移除的厚度(Tr)，以便所述表面准备步骤应用到负片(A′)上能够从剩余部分(40)形成新的薄层，在剩余部分中通过表面准备步骤减小了厚度。

Description

再循环外延施予晶片的方法
技术领域
本发明通常涉及包括由接收晶片上的半导体材料制成的薄层的结构的形成，薄层从施予晶片转移到接收晶片。
背景技术
本发明目的在于能够再循环薄层被转移之后的施予晶片。更精确地，本发明目的在于能够再循环包括在转移支撑衬底之前的施予晶片以及包括在转移支撑衬底和剩余的未移除的部分所述外延层之后的施予晶片，其中在支撑衬底上支撑通过外延生长形成的层，该薄层由部分所述外延层形成。
将要被再循环的施予晶片一般是由转移方法产生的负片，该方法包括使施予晶片与接收晶片接触的步骤和在外延层的厚度内建立的、尤其是通过离子注入建立的脆变区的分离步骤。
例如，通过施加可能与机械应力组合的热应力(尤其是像SMARTCUT工艺)或者通过单独施加机械应力(例如在多孔薄弱层处使用加压射流的ELTRAN工艺)或者通过其它方式(使用超声等)获得分离。
在图1中描述了在脆变区的水平面处具有分离的转移方法的一个形式的主要步骤。
该图示出了一系列的步骤11至18以制造SeOI(绝缘体上半导体)型结构，并且还制造由施予晶片A产生的剩余物A′，该剩余物对应于以上提到的“负片”，由支撑衬底1和接收晶片B开始。
从具有支撑衬底1(在这里提出的实例中由硅制成)的步骤11开始，计划执行步骤12以通过外延生长形成包括支撑衬底上的一层或叠层的结构2。
在图1所示的实例中，外延结构2包括缓冲层3和缓冲层3上的层4。术语异质外延结构还用于限制该类型的结构。
位于支撑衬底1上的缓冲层3在其表面上具有显著不同于支撑衬底1的网格参数的网格参数。例如，该缓冲层可以是SiGe层，Ge浓度从与Si支撑衬底的界面逐渐增加，并且因此具有逐渐修改以建立两个网格参数之间的过渡的网格参数。
例如，可在缓冲层的厚度内逐渐获得该逐渐修改的网格参数。
其还可以通过“台阶”来获得，每个台阶都是具有不同于低台阶的网格参数的基本恒定的网格参数的薄层，以便逐阶分离地修改网格参数。
层4位于缓冲层3上，并且具有不同于支撑衬底网格参数的缓冲层表面的网格参数。层4一般由通过缓冲层3松弛的材料制成，在该情况下为松弛的SiGe。
利用公知的技术如CVD(化学汽相沉积)和MBE(分子束外延)技术，通过在支撑衬底1上外延生长来形成缓冲层3和层4。
可以在形成下层缓冲层3之后直接原位制备层4。还可以在下层缓冲层的短修整步骤之后获得层4的生长。
由此步骤11和12用于形成在该描述的剩余部分中描述为“新的”的施予晶片，因为它不是由再循环产生。
下一个步骤是步骤13，由用于外延结构2的表面准备步骤组成(在该情况下是层4的表面)。用于该层的该表面准备步骤一般例如以化学机械抛光(CMP)的形式通过从“新的”晶片的表面移除材料来进行。
步骤14是通过外延生长(实际上以与形成层4的上述相同的方式)用于在施予晶片A的表面上，换句话说在该描述中提出的实例中由松弛的SiGe制成的层4的表面上，形成覆盖层5的任选步骤。在该情况下，在支撑衬底1上形成了包括缓冲层3、层4和覆盖层5的异质结构2′。
有利地，覆盖层5的网格参数实际上与结构2自由面上的松弛材料的网格参数相同；在提出的实例中，其一般是松弛的SiGe层4的表面上的应变Si层。
覆盖层5还可包括由松弛的SiGe制成的第一层和由布置在所述第一层上的应变Si制成的第二层。换句话说，在沉积应变的Si层之前，还通过外延进行SiGe外延。
施予晶片A的一个可能的应用是剥离由支撑衬底1上的外延结构2的一部分层4形成的薄层，并且如果可应用，则剥离在任选的步骤14期间由结构2表面上的覆盖层5形成的薄层。
在步骤15中进行任选的步骤，以在施予晶片和/或接收晶片的表面上形成氧化层以形成氧化层6，该步骤涉及将要获得的最终产品，在该情况下是包括对应于氧化层的绝缘层的SeOI结构。
执行步骤16以在施予晶片中注入离子(例如氢和/或氦离子)，从而在外延结构2、2′的厚度内、并且在给出的实例中更精确地在层4的厚度内形成脆变区7。
下一个步骤17是结合氧化的施予晶片A与接收晶片B。
“结合”指的是建立可对应于分子结合并且还可通过增加氧化的施予晶片和接收晶片的相对面之间的产物而增强的密切且持久的接触，以促进这两个元件之间的结合。在任一情况下，结合通常在将要结合的表面的清洗之前。
在步骤18中，由此通过结合形成的组件在脆变区7处分离。如上所提及的，该分离例如可通过将热和/或机械应力施加到该组件上来进行。
如步骤18中所描述的，结果如下：
首先，通过脆变区(包括层4的部分50和可能地形成于任选步骤14中的覆盖层5)限定了对应于SeOI结构的正片P，其中表面层对应于施予晶片A的层。换句话说，在与接收晶片B接触的一侧上，转移的薄层对应于由脆变区限定的部分结构2(和可能的2′)。
由此，当完成了步骤14和15时，获得了包括接收晶片B的正片P，在接收晶片B上依序叠置氧化层6、应变的硅覆盖层5和松弛的SiGe层4的转移部分50。然后典型地移除转移的部分50，以便最终的结果是sSOI(绝缘体上的应变硅)型结构。
当没有完成步骤14时，结果是包括接收晶片B的正片，在接收晶片B上依序叠置了氧化层6和松弛的SiGe层4的转移部分50。下一个步骤一般是通过在层50上外延生长硅层的沉积(用作生长衬底)，并且在下面的层50中通过松弛的SiGe使沉积层中的硅应变。最终结果是SGOI(绝缘体上的SiGe上的应变硅)型结构。
其次，对应于部分施予晶片的负片A′没有保持结合到接收晶片B上，并且因此包括支撑衬底1和外延结构2、2′的剩余未转移部分40。结果，所述的剩余部分40对应于没有保持结合到接收晶片B(因为它下邻分离了的脆变区7)上的层4的部分。
当从施予晶片剥离薄层时，该薄层由通过外延沉积的施予晶片的一部分形成，尤其是在以上(形成sSOI或SGOI)结构给出的应用实例的上下文中，通常没有再循环负片。
作为该缺少再循环的负片A′的结果，当形成(新的)施予晶片(以剥离掉另一薄层)时，必不可少要使用新的支撑衬底以及通过重复步骤11和12形成新的清洁晶片，以通过外延生长在支撑衬底1上沉积包括一层或叠层的结构2。
可理解，因为没有重新使用负片A′，所以该缺乏再循环尤其是不利的、以及需要复杂的、时间长的和昂贵的操作以在必须重复的支撑衬底上形成外延结构2。
然而，本申请人已提出了一种用于再循环剥离薄层所使用的施予晶片的技术，该薄层由在施予晶片的支撑衬底上外延的结构的部分形成。
因此，参考处理施予晶片的再循环的文献US 2004/0152284，该施予晶片的外延结构包括在Si衬底上外延的SiGe层的堆叠。该文献提出了将特定层放置在该堆叠层中，即称为停止层的层用作材料侵蚀的阻挡。当在再循环期间移除材料时，存在的该停止层指的是可以选择性地移除材料(尤其是选择性化学蚀刻)。参考该文献中的图7a-7f，停止层3用于在剥离掉外延结构1之后选择性移除剩余部分7。在该选择性的移除材料之后，必须进行特定的外延操作以改造与原始外延结构(层4′的外延)相似的结构并且由此建立了可以用作施予晶片的晶片。
然而，该方法具有多个缺点。
需要进行特定的外延以形成停止层。
还需要进行选择性的材料移除步骤，以及另外的外延步骤以改造剥离掉薄层的外延结构。
然而，外延步骤的成本相对较高，尤其是由于使用专用设备、使用专用气体或相对长的执行时间。
因此，该方式不是非常满意的，需要一种简单且不太昂贵的再循环技术，用于剥离掉薄外延层所使用的负片。
发明内容
本发明的目的在于满足这种需要，尤其是容易集成到制造根据SMARTCUT型转移工艺的SeOI结构的方法中的再循环技术的使用。
为了完成该目的，本发明提出了一种在接收晶片上形成包括由半导体材料制成的薄层的结构的方法，包括以下步骤：
—通过从在支撑衬底上由外延生长形成的层移除一厚度的材料的表面准备；
—将外延层的部分转移到接收晶片，以在接收晶片上形成薄层，负片包括支撑衬底和外延层的剩余的未转移部分。
其特征在于：修改通过所述表面准备步骤移除的厚度，以便所述表面准备步骤应用到负片上能够从剩余的部分形成新的薄层，在剩余部分中通过表面准备步骤减小了厚度。
以下描述了该方法的一些优选的但非限制性的方面：
—非选择性地移除材料；
—通过抛光、例如CMP型抛光移除材料；
—通过移除材料所移除的厚度在0.1和4μm之间；
—在负片用于表面准备步骤之前，在负片上进行一步骤以除去对应于保持固定到负片上的转移层***部分的剥离环的部分；
—通过移除材料所移除的厚度在0.1和2μm之间；
—通过抛光负片的边缘来除去该环；
—通过从负片进行局部移除材料，例如通过局部等离子体蚀刻，来除去该环；
—所谓的施予晶片包括上面通过外延生长形成了层的支撑衬底，并且该转移包括由以下组成的步骤：在外延层的厚度内形成脆变区，使施予晶片和接收晶片开始密切接触并在脆变区的水平面处分离，以及在形成了负片之后，进行除气热处理以使留在负片中的微腔破裂；
—除气热处理是用比用于分离步骤的热处理中使用的热预算大的热预算进行的退火；
—在700℃以上的温度下进行退火；
—在除气热处理之后执行的步骤中清洗负片的表面；
—进行RCA型清洗；
—执行除去在清洗之后的氧化层的步骤；
—通过HF型化学蚀刻除去氧化层；
—当外延层是在SiGe缓冲层上通过外延生长形成的松弛的SiGe层，所述的缓冲层通过在Si支撑衬底上外延生长形成，并且具有从与支撑衬底的界面逐渐增加的Ge含量，该转移的薄层包括部分的所述松弛的SiGe层时，在应用到负片上的表面准备步骤期间执行CMP抛光操作，在其期间利用压缩率在2和15％之间的抛光垫和含有尺寸在70和210nm之间的不少于20％硅石颗粒的浆液来抛光松弛的SiGe层的剩余未移除部分的表面；
—当外延层由松弛的SiGe制成时，该方法包括在表面准备步骤之后通过外延生长在由松弛的SiGe制成的上层上形成包括应变Si层的覆盖层的步骤。
附图说明
给出非限制性实例和参考附图，在阅读了本发明的优选实施例的以下详细描述之后，本发明的其它方面、目的和优点将变得更加清楚，在附图中已经提到了图1，图1描述了在脆变区的水平面处具有分离的转移方法的一个形式的主要步骤，图2示出了薄层的转移。
具体实施方式
参考图2，该图示出了在步骤17结合之后在步骤18期间出现的分离的方式，并且尤其是在负片A′的表面形成环80(未转移区)的理由。
该图2(步骤18)示出了施予晶片A和接收晶片B在这两个元件的整个相对面上方没有分离。
实际上，斜切了图1中在示意图中示出为锐角的这些元件的边缘。
这是用于薄晶片的半导体材料的标准工序，其尤其限制了由未斜切边缘上的冲击产生的暴露对晶片的损伤。
由此每个受控晶片具有一般从晶片的边缘在1.5mm开始的斜切。该斜切由此形成了在晶片周围的***角状区。
应当注意，在顶视图中晶片一般是盘形的。还应当注意，图2中所示的斜切没有必要以实际尺度表示。
该图(尤其是参见步骤17)示出了产生的在与接收晶片B接触的其表面下面的近似恒定的深度处从晶片A的一个边缘到另一个边缘在施予晶片A的厚度内延伸的脆变区7的注入步骤(或更一般是形成脆变区的步骤)。
因此，薄弱区7延伸远至晶片A的***，并且在晶片A的斜切的水平面处的该***上开口。
如参考图2中的步骤17所示的，还存在角状凹口E形式的在由晶片A和接收晶片B形成的组件周围的***区域，具有围绕该组件的大约1.5mm的深度(记得附图不按规定比例)。
薄弱区7在该凹口区域E中打开了。
在分离时(步骤15)，从晶片A的剩余物(以形成正片P)分离由脆变区7限定的晶片A的不是所有的层50。
实际上，对应于层50的***部分的环80保持固定到晶片A上并且延伸远至它的***。
实际从晶片的剩余物分离了的层50的部分实际上仅对应于结合到了接收晶片B上的该层的区域。
由于存在角状凹口E，所以该区域是中心区域，因此在晶片A上留下具有可与凹口E的深度相比的宽度的环80。
尤其是，必须除去该突出环80，以便可以再循环由转移方法产生的负片(该负片对应于图2中的元件A′，步骤18)。
因为分离产生的表面扰乱，还必须在其中心区域中提高负片的表面条件。
注意脆变区7的***部分70(参见图2)保留在环80的厚度内。
以及在分离期间，该***部分产生了保持掩埋在环厚度内的微腔或腔。
必须除去这些腔，因为如果这种微腔保持掩埋在负片中，则当在从负片再循环的晶片上进行其它热处理时，它们会膨胀或破裂。
这样的破裂会使颗粒在负片的表面下突出，以致不能在良好的条件下再使用。
然而，希望能够通过将它暴露到这种热处理(例如用氧化物覆盖它—步骤14，或在薄弱区进行分离—步骤18)再使用负片。
因此，如果再次使用负片，则其必须：
—除去环80，
—除去保持掩埋在负片中的脆变区的***部分70，
—提高整个负片的表面条件。
在获得了负片A′之后，可进行所述负片A′的热处理，以破裂负片边缘处的微腔(对应于脆变区的部分70)。该热处理还称为该环的除气热处理。
该热处理可以是具有足够大热预算的退火，以除去所有的这些边缘缺陷。
因此，尤其是该热预算必须比应用到产生了负片的施予晶片上的热处理的预算大(尤其是用于从施予晶片A分离负片的退火)。这些处理不足以使微腔破裂。
目的在于除去微腔的该退火由此可以是在其构成期间在超过暴露负片的温度的温度下进行的退火(换句话说尤其是在大于产生分离的退火温度的温度)。
例如，可在大于700℃的温度下进行该退火。
可在中性或氧化气氛(氩、氮等)下进行该退火。
还可以在“平滑的”气氛下进行该退火，以减小负片的表面粗糙度，例如在含氢的气氛下。
在除气热处理之后，例如通过应用RCA型清洗，可以进行负片的表面清洗。
一般，RCA清洗由处理将要与以下结合的表面组成，按顺序：
—公知为“SC1”(标准清洗1)的溶液的第一洗涤，并且该溶液包括氢氧化铵(NH4OH)、过氧化氢(H2O2)和去离子水的混合物，
—称为SC2(标准清洗2)的溶液的第二洗涤，其包括盐酸(HCl)、过氧化氢(H2O2)和去离子水的混合物。
第一洗涤主要用于移除存在于水表面上的分离的颗粒，并且使表面亲水，而第二洗涤更具体地意指移除金属杂质。
在该清洗之后，能够移除覆盖负片表面的部分的氧化物(一般如上所述的环和背面，如果在氧化气氛下进行了在前的除气热处理，则是负片的整个表面)。
这可通过化学蚀刻、例如通过用HF蚀刻来进行。
注意，如果从没有被氧化的施予晶片产生了负片，则可省略该步骤。
本发明提出了图1中所示类型的转移方法，在图1中使用负片A′作为用于表面准备步骤的施予晶片。
换句话说，在步骤13将负片A′“***”现有的转移方法，好像它是“新”晶片。图1中的箭头R示出了这种“***”。
这种负片A′是在图1中所示的分离步骤18之后形成的类型。如上所述，在该负片上有利地进行除气热处理，伴随或不伴随清洗和脱氧，在其形成之后和在其用作施予晶片用于表面准备步骤之前。
在根据本发明的方法的上下文中，由此将表面准备步骤应用到负片A′上，换句话说在支撑衬底1上外延的结构2(层或叠层)的剩余未移除部分40上。
尤其是设计通过表面准备步骤移除的厚度，以便将所述表面准备步骤应用到负片上减小所述剩余部分的厚度，以能够直接从具有减小厚度的所述剩余部分移除新的薄层。
尤其是，目的在于消耗足够的厚度以除去环和提高外延层4的剩余部分的表面条件。
施加到负片上的表面准备步骤是与通常施加到新晶片上的相同的类型(尤其是用相同的设备进行)。因此，本发明提供了通过修改用于新施予晶片的典型的表面准备步骤的明显再循环的一种方式。已经存在于现有方法中的该步骤简单适应以能够再循环(尤其是用于大厚度的消费量)。
换句话说，由此能够使由分离步骤18产生的负片A′直接地重新统一到标准的薄层转移方法中(例如利用SMARTCUT工艺制作SeOI型结构)以及更精确地重新统一它，以便直接在其上进行表面准备步骤13，而没有穿过昂贵的外延步骤12。
该表面准备步骤还提供了使剩余部分的表面条件与新薄层的移除直接可比的方式。
在用于新施予晶片的表面准备步骤期间，一般移除大约20nm的厚度以准备外延结构2的表面。该环的厚度一般大约是200nm，并且因此修改典型的表面准备步骤以消耗更大的厚度，以便其可应用到负片。
因此根据本发明的方法的一个优点是负片可以***在现有的生产线中的事实。因此，不需要实现再循环负片的专用技术，尤其是与以上提到的文献US 2004/0152284中提出的解决方法不同。尤其是，不执行另外的操作如选择性蚀刻或外延型操作。
注意，尤其是当以标准的设备(虽然化学蚀刻需要专用装置)使用本发明时，这除去了与选择性移除材料(一般通过化学蚀刻)相关的缺点。
例如，可以通过抛光该层4的剩余部分40(参见图1)来移除材料。
尤其是，这里的目的在于抛光负片A′的表面以除去环80。
该抛光还可以将负片的整个表面的粗糙度降低到所需要的水平以能够转移新的薄层。一般，该目的在于使粗糙度减小到在10×10μm2AFM中小于2埃RMS。
注意有利地，由于通过使微腔破裂的除气热处理中和了脆变区7的部分70，所以如果没有现有的热处理(在抛光期间的破裂，或保持掩埋且在随后的热处理期间会破裂的微腔)，则该部分70不会遇到在抛光期间可能出现的问题。
注意，由于薄弱区的部分70中的微腔破裂有利于环抛光的事实，该破裂使该环脆弱了，在抛光期间有利于它的移除。
表面准备步骤从剩余部分40移除了厚度Tr。
为了能够从具有较低厚度的剩余部分转移新的薄层，要移除的最小厚度尤其取决于该环的厚度和将要到达的表面条件。将要移除的最大厚度必须是使得具有减小厚度的剩余部分比最小厚度Tm厚，在最小厚度Tm以下不再能够转移具有厚度Ts的薄层。
考虑到在表面准备步骤13之后在新的施予晶片A上的具有厚度Ti(在1和50μm之间)的层4。在注入步骤16和分离步骤17之后，该层4的剩余部分40具有厚度Ti-Ts，其中Ts代表移除的薄层50的厚度。
在负片的表面准备之后，剩余部分40的厚度是Ti-(Ts+Tr)。
因此，在每个再循环步骤中，由剥离(Ts)和移除材料除去该环并准备该表面(Tr)，来产生移除厚度(Ts+Tr)。
由此能够评价根据Ti-N×(Ts+Tr)＞Tm的可能的N个数目的再循环操作。在应用根据本发明的方法的特定情形的表现中给出了该数目N的例子。
注意在这里给出的实例应用中，最小厚度Tm一般是大约0.4μm。
如果达到最小厚度Tm(在几个再循环周期之后，或甚至在单个再循环周期之后)，注意可以通过外延生长该层4来进行另一沉积，但不必重新建立下面的缓冲层3。结果是节省了如图1中的附图标记12所提出的外延生长步骤的时间和成本。
很明显，通过外延生长层4的新沉积也可以在达到最小厚度Tm之前进行。例如，可以在每个步骤之后***地进行该新的沉积，以移除施加到负片上的材料，以再建立具有厚度Ti的层4。
注意当制造sSoi结构时，执行步骤14以形成覆盖层5。如已经提到的，该步骤可由进行由松弛的SiGe制成的第一层的外延组成，之后是布置在所述第一层上的应变Si层的外延。在这种情况下和按照与以上提到的层4的新沉积相似的方式，在表面准备步骤应用到负片上之后和在进行应变Si层的新沉积之前，外延松弛的SiGe的所述第一层。
返回到表面准备步骤的描述，可常规地进行抛光，如利用旋转抛光头非选择性材料移除的抛光，转向也自由旋转的抛光板(围绕可平行于该头的旋转轴的旋转轴)，用抛光垫覆盖该抛光板，该负片***在该头和板之间并且其将被抛光的表面面向该垫，该构造覆盖该板。
有利地，抛光可适合于从异质结构移除材料，例如通过在2004年6月8日申请的且仍未公布的申请人的国际专利申请PCT/EP2004/006186中的申请人描述的类型的抛光。
一般，该目的在于利用压缩率在2和15％之间的抛光垫以及含有尺寸在70和210nm之间的不少于20％硅石颗粒的研磨液体(浆液)来实施化学机械抛光(CMP)。
根据本发明的一个特定有利实施例，当表面准备步骤应用到负片上时，在实施所述的表面准备步骤之前应用除去至少部分环的步骤。
如果预先除去了至少部分的该环，则较少的抛光相比其中该环没有预先至少部分除去的情况是必须的。
例如，当没有预先除去该环时，在外延结构的剩余部分40上的表面准备步骤期间消耗的厚度Tr一般是大约0.1至4μm。当预先除去了该环时，该厚度Tr是大约0.1至2μm。
这里注意在其中没有预先除去该环的实施例中的厚度Tr一般大于该环的厚度。通常难以在晶片的***(在环的位置)进行CMP，因此其必须消耗比环的厚度大的厚度。
除去该环的步骤的优点在于限制了在负片的表面准备期间将要移除的厚度的事实。该降低的厚度消耗可能增加了再循环操作的可能数量。
此外，将要消耗的厚度接近于在用于新晶片的典型的表面准备步骤期间消耗的厚度。因此本发明的该有利的实施例具有它仅需要微小适应于根据当前技术的方法的优点。
可以除去该环：
—通过抛光负片的边缘，利用修改减小环厚度的所谓的“边缘抛光”技术。利用该技术，应用了两个不同的抛光板，每个板都由上面传送了液体研磨剂的抛光垫覆盖。例如，从负片的表面倾斜15°的上板Ps可以与倾斜22°的下板Pi一起使用。可以理解，通过调节该角度，能够穿透到晶片内部更大或更少的程度。除了消耗该环的厚度之外，该技术还提供了重新组成在晶片的边缘周围的斜面的方式。
—例如利用DCP(干法化学抛光)型技术，通过局部的材料移除技术。例如，可以通过设置负片中心部分上的掩模以及通过应用等离子体蚀刻(H2或O2)来进行局部等离子体蚀刻，以消耗未被掩模保护的负片的部分的厚度，换句话说是环。
以下给出了以上提出的根据本发明的方法的有利实施例的纯说明性实例，对于其层4的初始厚度Ti(换句话说在第一表面准备步骤应用到新晶片上之后)是10μm(Ti通常是1到50μm之间)。
我们将考虑移除具有厚度Ts等于0.2μm的薄层(Ts通常在0.05到0.5μm之间)。
利用SMARTCUT型转移方法移除了薄层，并且在再循环期间，除去了该环并且利用修改移除厚度Tr等于0.5μm的CMP型抛光，从外延结构的剩余部分40非选择性地移除了材料。
可能的再循环操作的数目N等于13。

Claims (17)

1.在接收晶片(B)上形成包括由半导体材料制成的薄层(5、50)的结构的方法，包括以下步骤：
-通过移除在支撑衬底(1)上由外延生长形成的层(4)的一厚度材料的表面准备(13)；
-将外延层的部分(5、50)转移到接收晶片(B)，以在接收晶片上形成薄层，负片(A′)还形成包括支撑衬底(1)和所述外延层的剩余的未转移部分(40)，
其特征在于：修改通过所述表面准备步骤移除的厚度，以便所述表面准备步骤应用到负片(A′)上能够从剩余部分(40)形成新的薄层，在剩余部分中通过表面准备步骤减小了厚度。
2.根据前述权利要求的方法，特征在于：材料的移除是非选择性移除。
3.根据前述权利要求的方法，特征在于：通过抛光、例如CMP型抛光移除材料。
4.根据前述权利要求的方法，特征在于：通过移除材料所移除的厚度在0.1和4μm之间。
5.根据前述权利要求中之一的方法，特征在于：在负片用于表面准备步骤之前，在负片上进行一步骤以除去对应于保持固定到负片(A′)上的转移层(5、50)***部分的剥离环(80)的部分。
6.根据前述权利要求的方法，特征在于：通过移除材料所移除的厚度在0.1和2μm之间。
7.根据前述权利要求的方法，特征在于：通过抛光负片的边缘来除去该环。
8.根据权利要求5和6中之一的方法，特征在于：通过从负片进行局部移除材料，例如通过局部等离子体蚀刻，来除去该环。
9.根据前述权利要求中之一的方法，其中所谓的施予晶片(A)包括上面通过外延生长形成了该层(4)的支撑衬底(1)，并且该转移包括由以下组成的步骤：在外延层(4)的厚度内形成(16)脆变区(7)，使施予晶片和接收晶片开始密切接触(17)并在脆变区(7)的水平面处分离(18)，其特征在于：在形成了负片(A′)之后，对其进行除气热处理以使留在负片(A′)中的微腔(70)破裂。
10.根据前述权利要求的方法，特征在于：除气热处理是用比用于分离步骤的热处理中使用的热预算大的热预算进行的退火。
11.根据前述权利要求的方法，特征在于：在700℃以上的温度下进行退火。
12.根据该三个前述权利要求中之一的方法，特征在于：在除气热处理之后执行的步骤中清洗负片(A′)的表面。
13.根据前述权利要求的方法，特征在于：进行RCA型清洗。
14.根据两个前述权利要求中之一的方法，特征在于：执行除去在清洗之后的氧化层的步骤。
15.根据前述权利要求的方法，特征在于：通过HF型化学蚀刻除去氧化层。
16.根据前述权利要求中之一的方法，其中该外延层是在SiGe缓冲层(3)上通过外延生长形成的松弛的SiGe层(4)，所述的缓冲层通过在Si支撑衬底(1)上外延生长形成，并且具有从与支撑衬底(1)的界面逐渐增加的Ge含量，该转移的薄层包括部分的所述松弛的SiGe层(4)，其特征在于：利用压缩率在2和15％之间的抛光垫以及含有尺寸在70和210nm之间的不少于20％硅石颗粒的浆液，在表面准备步骤期间执行CMP抛光操作。
17.根据前述权利要求中之一的方法，其中外延层(4、40)是松弛的SiGe层，其特征在于：在准备步骤(13)之后，其包括意在松弛的SiGe上层(4、40)上形成包括应变Si层的覆盖层(5)的外延生长步骤(14)。
CN2006101355317A 2005-10-18 2006-10-18 再循环外延施予晶片的方法 Expired - Fee Related CN1959952B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR0510596A FR2892228B1 (fr) 2005-10-18 2005-10-18 Procede de recyclage d'une plaquette donneuse epitaxiee
FR0510596 2005-10-18
US11/386,967 2006-03-21
US11/386,967 US20070087526A1 (en) 2005-10-18 2006-03-21 Method of recycling an epitaxied donor wafer

Publications (2)

Publication Number Publication Date
CN1959952A true CN1959952A (zh) 2007-05-09
CN1959952B CN1959952B (zh) 2010-11-10

Family

ID=36661772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101355317A Expired - Fee Related CN1959952B (zh) 2005-10-18 2006-10-18 再循环外延施予晶片的方法

Country Status (4)

Country Link
US (1) US20070087526A1 (zh)
CN (1) CN1959952B (zh)
FR (1) FR2892228B1 (zh)
TW (1) TWI337769B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101877308A (zh) * 2009-04-29 2010-11-03 硅绝缘体技术有限公司 从施主衬底到处理衬底的层转移方法
US8324075B2 (en) 2007-07-11 2012-12-04 Soitec Methods for recycling substrates and fabricating laminated wafers
CN109564891A (zh) * 2016-08-11 2019-04-02 索泰克公司 用于转移有用层的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2917232B1 (fr) * 2007-06-06 2009-10-09 Soitec Silicon On Insulator Procede de fabrication d'une structure pour epitaxie sans zone d'exclusion.
WO2009007003A1 (en) * 2007-07-11 2009-01-15 S.O.I. Tec Silicon On Insulator Technologies Method for recycling a substrate, laminated water fabricating method and suitable recycled donor substrate
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
EP2213415A1 (en) * 2009-01-29 2010-08-04 S.O.I. TEC Silicon Device for polishing the edge of a semiconductor substrate
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8187901B2 (en) 2009-12-07 2012-05-29 Micron Technology, Inc. Epitaxial formation support structures and associated methods
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
WO2015084868A1 (en) 2013-12-02 2015-06-11 The Regents Of The University Of Michigan Fabrication of thin-film electronic devices with non-destructive wafer reuse
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
DE19950625A1 (de) * 1998-10-22 2000-06-21 Christian Twisselmann Doppelrumpfboot
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
WO2003065433A1 (fr) * 2002-01-28 2003-08-07 Mitsubishi Chemical Corporation Detergent liquide pour substrat de dispositif semi-conducteur et procede de nettoyage
US7060632B2 (en) * 2002-03-14 2006-06-13 Amberwave Systems Corporation Methods for fabricating strained layers on semiconductor substrates
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
KR100889886B1 (ko) * 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
FR2855909B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324075B2 (en) 2007-07-11 2012-12-04 Soitec Methods for recycling substrates and fabricating laminated wafers
CN101689530B (zh) * 2007-07-11 2013-05-22 硅绝缘体技术有限公司 再生基片的方法、层积晶片制造法和适宜的再生供体基片
CN101877308A (zh) * 2009-04-29 2010-11-03 硅绝缘体技术有限公司 从施主衬底到处理衬底的层转移方法
CN101877308B (zh) * 2009-04-29 2016-03-09 索泰克公司 从施主衬底到处理衬底的层转移方法
CN109564891A (zh) * 2016-08-11 2019-04-02 索泰克公司 用于转移有用层的方法
CN109564891B (zh) * 2016-08-11 2023-08-29 索泰克公司 用于转移有用层的方法

Also Published As

Publication number Publication date
FR2892228B1 (fr) 2008-01-25
TWI337769B (en) 2011-02-21
CN1959952B (zh) 2010-11-10
TW200721373A (en) 2007-06-01
US20070087526A1 (en) 2007-04-19
FR2892228A1 (fr) 2007-04-20

Similar Documents

Publication Publication Date Title
CN1959952A (zh) 再循环外延施予晶片的方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1666330A (zh) 从包括缓冲层的晶片转移薄层
CN1145200C (zh) 半导体衬底及其制造方法
CN1217381C (zh) 化合物半导体衬底及其制造方法
CN1930674A (zh) 用于改进所剥离薄层质量的热处理
CN1153257C (zh) 半导体衬底的处理方法和半导体衬底
CN1136604C (zh) 制造半导体基底部件的方法
US8487316B2 (en) Method of manufacturing an integrated semiconductor substrate structure with device areas for definition of GaN-based devices and CMOS devices
CN1541406A (zh) 具有受控机械强度的可拆除基片及其生产方法
CN1568540A (zh) 获得用于电子电路的自支撑薄半导体层的方法
CN1528009A (zh) 可拆除基片或可拆除结构及其生产方法
CN1115716C (zh) 半导体衬底的处理方法和半导体衬底
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1473361A (zh) 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法
CN1527357A (zh) 应变半导体覆绝缘层型基底及其制造方法
CN1427449A (zh) 用于转移薄半导体层的工艺和使用这种转移工艺获得施主晶片的工艺
CN1541405A (zh) 一种特别适用于光学、电子学或光电子学器件的基片加工方法和由该方法获得的基片
CN1612290A (zh) 半导体用氮化物衬底的制备方法及氮化物半导体衬底
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN1297256A (zh) 半导体装置及其制造方法
CN1209650A (zh) 半导体装置及其制造方法
CN1828830A (zh) 在具有空位团的衬底中形成的薄层的转移的方法
JP4838504B2 (ja) 半導体装置の製造方法
CN1666331A (zh) 转移应变半导体材料层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101110

Termination date: 20111018