KR100831447B1 - 반도체 웨이퍼의 표면 거칠기 개선 방법 - Google Patents

반도체 웨이퍼의 표면 거칠기 개선 방법 Download PDF

Info

Publication number
KR100831447B1
KR100831447B1 KR1020067013351A KR20067013351A KR100831447B1 KR 100831447 B1 KR100831447 B1 KR 100831447B1 KR 1020067013351 A KR1020067013351 A KR 1020067013351A KR 20067013351 A KR20067013351 A KR 20067013351A KR 100831447 B1 KR100831447 B1 KR 100831447B1
Authority
KR
South Korea
Prior art keywords
wafer
rta
roughness
concentration
atmosphere
Prior art date
Application number
KR1020067013351A
Other languages
English (en)
Other versions
KR20060097764A (ko
Inventor
에릭 네이래
크리스토프 말레빌
루도빅 에카르노
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority to KR1020067013351A priority Critical patent/KR100831447B1/ko
Publication of KR20060097764A publication Critical patent/KR20060097764A/ko
Application granted granted Critical
Publication of KR100831447B1 publication Critical patent/KR100831447B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 웨이퍼의 자유 표면의 거칠기를 감소하기 위한 방법에 관한 것으로, 상기 방법은 상기 자유 표면을 평탄화하기 위한 단일 어닐링 단계를 포함하며, 상기 단일 어닐링 단계는 순수 아르곤 분위기 하에서의 RTA로서 수행되며, 웨이퍼 상의 예비 불순물의 양을 감소시키도록 RTA 이전에 웨이퍼 표면의 화학 세정이 수행되는 것을 특징으로 한다.

Description

반도체 웨이퍼의 표면 거칠기 개선 방법{PROCESS FOR IMPROVING THE SURFACE ROUGHNESS OF A SEMICONDUCTOR WAFER}
본 발명은, 일반적으로 재료의 표면 처리에 관한 것으로, 특히 마이크로전자공학 및/또는 광전자공학 응용분야용 부품을 제조하기 위한 웨이퍼 처리에 관한 것이다.
보다 구체적으로, 본 발명은 반도체 웨이퍼의 자유 표면의 거칠기를 감소시키는 방법에 관한 것이고, 상기 방법은 상기 자유 표면을 평탄화하기 위한 단일 어닐링(annealing) 단계를 포함하며, 이 단일 어닐링 단계는 순수 아르곤 분위기 하의 RTA로서 수행된다.
용어 "자유 표면"은 외부 환경에 노출된 웨이퍼의 표면을 의미한다(따라서, 다층 웨이퍼의 2개 층들 사이의 내부 인터페이스로 정의되는 표면과는 상이함).
하기에 설명되는 바와 같이, 본 발명은, 프랑스 특허 제2 681 472호에 개시된 유형의 반도체 재료의 박층을 제조하는 방법과 결합하여 유익하게 실시될 수 있다(그러한 결합이 본 발명의 범위를 한정하는 것은 아님).
전술한 특허 문헌이 교시하고 있는 재현 방법은 Smart-Cut®-형 공정으로서 공지되어 있다. 개략적으로, 이것의 메인 단계는 다음과 같다.
·반도체 도너 기판- "상단"이라고도 칭함 - 의 표면 아래에 족(species)을 주입하는 단계, 예를 들면 상단의 주입 영역내에 실리콘 또는 실리콘-게르마늄으로 제조됨,
·주입된 상단과 수취 기판 - "베이스"라고도 칭함 - 을 접촉시키는 단계;
·주입된 영역과 주입된 표면 사이에 위치되는 상기 상단의 일부를 베이스 상에 전송하기 위하여 주입 영역에서의 주입된 상단을 분리시켜서, 베이스 상에 얇은 반도체층을 형성하는 단계.
용어 "족의 주입(implantation of species)"은 주입된 웨이퍼의 재료인 족을 족의 최대 농도로 주입된 웨이퍼의 소정 깊이만큼 도입하고 취약 존을 형성하도록 하나 이상의 원자 또는 이온 족을 주입하는 것을 의미한다.
상이한 족이 주입되는 것을 일반적으로 "공통-주입(co-implantation)"이라 칭한다.
주입된 웨이퍼내의 취약 영역의 깊이는 주입된 족의 속성 및 주입 에너지의 함수이다.
본 명세서에서, 일반적인 용어 "웨이퍼"는 이러한 Smart-Cut®-형 공정에 의해 베이스 기판으로 이송된 층을 포함하는 구조를 칭한다.
또한, 본 명세서에서 용어 "웨이퍼"는, 웨이퍼가 (Smart-Cut®-형 공정인지 여부) 그 기원이 무엇이든, 임의의 층, 기판 또는 웨이퍼를 통칭한다. 그러한 "웨이퍼"는 벌크 재료의 웨이퍼일 수도 있다.
웨이퍼를 개선하는 본 발명은 목적은:
·웨이퍼의 자유 표면의 거칠기를 감소시키는 것과,
·표면에 걸친 거칠기의 균질성을 증가시키는 것에 의해 성취될 수 있다.
본 명세서의 초기에 언급한 유형의 적용을 위해, 웨이퍼의 자유 표면에 관련된 거칠기 사양은 매우 엄격하고, 웨이퍼의 자유 표면의 품질은 웨이퍼 상에 만들어지는 부품의 품질을 결정하는 파라미터이다.
예를 들면 rms(root mean square) 값으로 최대 5 옹그스트롬(Å)의 거칠기 사양을 찾는 것이 공통이다.
거칠기 측정은 일반적으로 AFM(atomic force microscope)을 사용하여 수행된다.
이러한 유형의 장치에 의해, 거칠기는, 그 표면의 크기가 1㎛ ×1㎛ 내지 10㎛ ×10㎛, 보다 드물게 50㎛ ×50㎛, 또는 심지어 100㎛ ×100㎛ 범위에 걸친 영역에서, AFM 현미경의 선단에 의해 스캔되는 표면 상에서 측정된다.
거칠기는 특히 2 주요 방식으로 특징지어질 수 있다.
이들 중 하나의 방식에서, 거칠기는 소위 "고주파" 거칠기를 구성하고 대략 1㎛ ×1㎛의 스캔된 표면에 해당한다.
이들 중 다른 방식에서, 거칠기는 "저주파" 거칠기를 말하고 대략 10㎛ ×10㎛ 이상의 스캔된 표면에 해당한다. 상술에서 상기 주어진 5Å 사양은 10㎛ ×10㎛의 스캔된 표면에 해당하는 거칠기이다.
웨이퍼 표면에 연마와 같은 특정 처리가 행지지지 않는다면, 공지된 방 법(Smart-Cut®-형 공정 또는 다른 방법)에 의해 제조된 웨이퍼는 상기 특정된 크기의 사양보다 큰 값의 표면 거칠기를 나타낸다.
제1 공지된 유형의 표면 처리에 따르면, 웨이퍼는 "종래의" 열처리(예를 들면 희생 산화)를 행한다.
그러나, 이러한 유형의 처리는 전술한 사양의 레벨까지 웨이퍼의 거칠기를 떨어트릴 수 없다.
비록, 거칠기를 더욱 감소시키기 위해서, 이러한 종래의 열처리의 적용 횟수의 증가시키는 것, 및/또는 이 처리에 다른 공지된 유형의 방법을 결합하는 것을 생각할 수 있다.
그러나, 이 방법은 시간이 오래 걸리고 복잡하게 된다.
이와 같이, 예를 들면, 유럽 특허 제1 061 565호에는 고온에서 오랜 시간(대략 60분) 수행되는 어닐링 하는 단계가 개시된다.
어닐링 다음으로 수소를 포함하는 분위기 하에서 냉각시킨다.
제2 공지된 유형의 표면 처리에 따르면, 웨이퍼의 자유 표면에 화학-기계적 연마(CMP)가 수행된다.
이러한 유형의 방법은 실제로 웨이퍼의 자유 표면의 거칠기를 감소시킬 수 있다.
웨이퍼의 자유 표면 쪽으로 증가하는 결함 농도 기울기가 존재할 때, 이러한 표면 처리의 제2 공지된 유형의 방법은 상기 웨이퍼의 마모를 허용 가능한 결함 농 도와 관련된 영역까지 내려가도록 할 수도 있다.
그러나, 이러한 표면 처리의 제2 공지된 유형의 방법에는, 웨이퍼의 자유 표면의 균일성(특히, 표면층의 두께의 균일성)을 손상시키는 결함이 존재한다.
이 결함은, 상술한 것과 같은 낮은 거칠기 값을 얻기 위한 경우인 중요한 연마가 필요한 경우에 더욱 악화된다.
표면 처리의 제3 공지된 유형의 방법에 따르면, 제어된 분위기 하에서 급속 열 어닐링(RTA: rapid thermal annealing)에 노출된다.
이러한 표면 처리의 제3 공지된 유형에서, 웨이퍼는 약 1초 내지 수십초 구동하는 시간 동안 예를 들면 1100 내지 1300℃의 높은 온도에서 어닐링된다.
이러한 표면 처리의 제3 공지된 유형의 제1 변형(variant)에 따르면, 웨이퍼의 자유 표면은 반응물 가스(HCl, HF, HBr, SF6, CF4NF3, CCl2F2, …)와 결합하여 수소를 포함하는 혼합물로 구성되는 분위기 하에서 웨이퍼의 RTA를 수행함으로써 평탄화된다.
미국 특허 제6 171 965호는 그러한 변형의 예를 제시한다. EP 1 061 565 또한 (수소 분위기에서 수행되는)RTA를 개재한다.
표면 처리의 제3의 공지된 방법의 이러한 제1 변형에서, 혼합 어닐링 분위기의 반응성이 웨이퍼의 자유 표면의 에칭을 가능하게 하여, 그 거칠기를 감소시킨다.
제1 변형은 유익한 것으로 간주될 수 있다.
EP 1 061 565 에 개재된 실시예는 표면 처리의 제3의 공지된 유형의 제1 변형에 해당한다.
이 실시예에서, RTA는 수소를 필수적으로 포함하는 분위기에서 수행된다.
그러나, 어닐링 분위기가 반응성이라는 사실은 그러한 변형에 대한 제약이 된다.
따라서 어닐링될 웨이퍼의 자유 표면 이외의 요소들은 그러한 분위기에 노출된다(그러한 요소들은 예를 들면 처리될 표면에 대향하는 웨이퍼의 표면, 어닐링 챔버의 벽 등을 들 수 있다).
따라서, 그러한 요소들을 보호할 추가 수단을 이용할 필요가 있다. 이는 처리를 더욱 복잡게 한다.
혼합 분위기의 반응성은 바람직하지 않게도 웨이퍼의 일부 결함을 더욱 악화시킬 수 있다.
또한, 그러한 변형은 특정 설비(예를 들면, 어닐링 장치에 상이한 가스를 공급하는 것 및/또는 안전 강화 등을 위함)를 필요로 한다. 이는 또 다른 제약이 된다.
표면 처리의 제3의 공지된 유형의 제2 변형에 따르면, 웨이퍼의 재료를 공격하지 않는 분위기 하에서 웨이퍼는 RTA에 노출된다.
이 변형에서, 평탄화는 웨이퍼의 자유 표면을 에칭함에 의해서는 얻어지지 않고, 이를 재건(reconstruction)함에 의해 얻어진다.
이 경우에, 어닐링 분위기는 통상적으로 아르곤 또는 질소가 혼합된 수소로 이루어져 있다.
EP 1 158 581은 이러한 표면 처리를 개시한다. 이 특허 문헌에 개시된 처리는 그 중 하나가 RTA 동작인 두개의 어닐링 단계를 필수적으로 포함한다. 이러한 어닐링 단계는 수소 또는 아르곤을 포함하는 분위기에서 수행된다.
이 특허 문헌에 의해 개시된 두개의 어닐링 동작은 모두 웨이퍼의 자유 표면을 평탄화시키는 것을 목적으로 한다. 이 문서에는 표 2의 마지막 난에 저주파 거칠기의 감소가 기술되어 있는데, 특히 RTA 동작 후의 제2 어닐링 동작의 효과를 나타내고 있다.
단독의 RTA 처리에 의해("비교예 1"), 저주파 거칠기는 1.60 나노미터(㎚) rms가 된다. 이 RTA 다음으로 추가 어닐링 단계를 거침으로써, 저주파 거칠기는, 상당히 향상되어, 0.28 ㎚ rms과 0.30 ㎚ rms의 값에 이른다.
이와 같이 EP 1 158 581는 제1 어닐링이 RTA인, 2개의 연속 어닐링을 교시한다.
그러나, EP 1 158 581에 의해 교시된 방법은 두번의 평탄화용 어닐링 단계를 필요로 하기 때문에 그러한 공정은 시간이 오래 걸리고 복잡하다.
본 발명의 목적은 상술한 것과 같이 공지된 표면 처리 방법을 개선하는 것이다.
또한, 특히 열처리(Smart-Cut®-형 공정을 수행할 때 웨이퍼를 분리시키기 위해서 웨이퍼에 주어질 수 있는 것과 같은) 결과로서, 웨이퍼 재료의 결정학적인 구조에서 나타날 수 있는 슬립 라인들(slip lines)을 감소시키는 것에도 유익할 것이다.
이러한 슬립 라인들은 웨이퍼의 표면의 다른 영역에서 수신되고 있는 열 수지(heat budget)의 국부 편차에 의해 생성될 수 있다(이것은 어닐링 장치의 차가운 부분에서 더 심함).
또한, 이 변형에서 사용되는 수소는 상당히 휘발성 기체이므로, 상당량의 수소가 사용될 수 있어서, 웨이퍼 표면 처리와 관련된 이러한 비용을 절감하기 위한 방안이 지속적으로 강구되고 있다.
마지막으로, Smart-Cut®-형 공정과 결합하여 전술한 목적을 만족시키는 방법을 실시할 수 있는 것이 특히 유익할 것이다.
WO 03/005434은 상술한 목적을 충족시키기 위한 바람직한 해결책을 제시한다.
이 문헌은 순수 아르곤 분위기 하에서 RTA로서 수행되는 단일 어닐링의 열 처리를 개시한다.
다른 기술들을 참조할 때의 상술한 단점들에 노출되지 않고 표면 거칠기를 개선하므로, 그러한 처리는 유익하다.
본 발명의 목적은 이러한 처리를 더욱 개선하는 것이다.
실제로는, 그러한 처리가 처리된 웨이퍼의 표면 거칠기의 평균값을 크게 감소시키지만, 일부 불균질성이 웨이퍼의 표면에 걸친 거칠기 분포에서 여전히 남아 있다.
본 발명이 다른 목적은 웨이퍼 표면에 걸친 이러한 거칠기 균질성을 개선하는 것이다.
실제로는 웨이퍼의 표면 처리 관점에서, 본 발명의 목적은 웨이퍼의 표면 거칠기의 평균값을 감소시키는 것만은 아니다.
실제로, 웨이퍼의 표면에 걸쳐 가능한 한 균질인 거칠기 분포 획득이 또한 추구된다.
특히, 거칠기의 상이한 값에 해당하는 상이한 영역을 나타내는 처리된 표면이 생성되지 않도록 하는 것이 소망된다.
상술한 목적을 달성하기 위해서, 본 발명은, 제1 특징에서, 반도체 웨이퍼의 자유 표면의 거칠기를 감소시키는 방법을 제공하고, 상기 방법은, 상기 자유 표면을 평탄화시키기 위한 단일 어닐링 단계를 포함하며, 상기 단일 어닐링 단계는 순수 아르곤 분위기하에서의 RTA로서 수행되며, 상기 RTA 이전에 상기 웨이퍼 상의 예비 불순물의 양을 감소시키기 위해서 상기 웨이퍼 표면의 화학 세정이 수행된다.
바람직하지만 제한적 의미는 아닌 상기 방법의 특징은 이하와 같다:
·상기 화학 세정은 상기 RTA 직전에 수행되는 것.
·상기 세정은 RCA 세정인 것.
·상기 RCA 세정은 SC1 조(bath)와 SC2 조를 순서대로 포함하는 것.
·상기 SC1 조에서 NH4OH 및 H2O2 모두의 분자량의 농도는 1%와 5% 사이인 것
·상기 웨이퍼는 실리콘 표면층을 가지며, NH4OH 및 H2O2의 분자량의 각 농도는 1% 및 2%인 것.
·상기 SC2 조에 대해 HCl 및 H2O2 모두의 분자량의 농도는 0.1%와 5% 사이인 것.
·상기 웨이퍼는 실리콘 표면층을 가지며, HCl 및 H2O2 모두의 분자량의 각 농도는 1%인 것.
·상기 SC1 및 SC2 조에 대한 온도는 20℃ 과 80℃ 사이인 것.
·상기 웨이퍼는 실리콘 표면층을 가지며, SC1 및 SC2에 대한 온도는 70℃인 것.
·상기 세정은 HF 세정인 것.
·HF 조에 대해 HF의 분자량의 농도는 0.1%과 49% 사이인 것.
·상기 HF 조에 대해 HF의 분자량의 농도는 20%인 것.
·상기 RTA 이전에, 어닐링 환경의 분위기는 제어된 방식으로 퍼지되어, 수소 및/또는 HCl일 수 있는 2차 가스와 혼합된 아르곤을 함유하는 제어된 퍼지된 분위기를 수립하여, 웨이퍼 상의 예비 불순물을 더욱 감소시키는 것.
·순수 아르곤 분위기하의 상기 RTA가 1150℃ 내지 1230℃의 온도에서 수행되는 것.
·순수 아르곤 분위기하의 상기 RTA가 1 내지 30초 동안 수행되는 것.
·이 방법은 Smart-Cut®-형 공정에 의해 얻어지는 웨이퍼에 대해 수행됨.
·이 방법은 SOI 웨이퍼에 대해 수행되는 것.
·이 방법은 20% 미만인 Ge 농도를 갖는 SiGe의 표면층을 갖는 SGOI 웨이퍼에 대해 수행되는 것.
본 발명의 다른 특징은 도면을 참조로 한 아래의 설명으로부터 명백해질 것이다:
도 1은 본 발명에서 이용될 수 있는 어닐링 챔버의 수직 단면을 보여주는 일반적 개략도.
도 2는 실리콘 웨이퍼에 대해 수행되는 RTA에 의해 얻어지는 거칠기 감소를 나타내는 도면.
도 3은 순수 아르곤의 분위기 하에서 수행되는 RTA에 대해 온도 변이를 나타내는 도면.
도 4는 본 발명의 실시예에 따른 열 처리에 대한 온도 변이를 나타내는 도면.
도 5a 및 도 5b는 2개의 웨이퍼에 대한 거칠기 분포를 도시하며, 도 5a의 웨이퍼는 예비 처리없이 순수 아르곤 RTA를 거치고, 도 5b의 웨이퍼는 순수 아르곤 RTA 이전에 예비 처리를 거친다.
도 1은 본 발명을 구현하는데 이용될 수 있는 어닐링 챔버(1)의 비제한적 예를 도시하는 개략도이다.
이 챔버는 RTA 열 처리용으로 이용되며, 100% 순수 아르곤 분위기 하에서 수행된다.
챔버(1)는 벽(2)에 의해 경계가 정해지는 내부 공간을 포함한다. 또한, 리액터(4), 어닐링될 웨이퍼를 반송하는 캐리어(6), 2개의 할로겐 램프의 네트워크(8 및 10) 및 2개의 측면 램프(도시 없음)를 더 포함한다.
벽(2)은 특히 하부 벽(12), 상부 벽(14) 및 내부 공간의 대향하고 있는 길이 방향의 단부에 위치한 2개의 측벽(16 및 18)을 포함한다.
2개의 측벽(16 및 18) 중 하나는 리액터로/리액터로부터 웨이퍼를 도입/수거하기 위한 문(20)을 포함한다.
리액터(4)는 측벽(16, 18) 사이에서 길이 방향으로 연장하는 석영 튜브로 제조된다. 이들 측벽(16, 18)에는 가스 흡입부(21) 및 가스 배출부(22)가 제공된다. 가스 배출부(22)는 측벽(18) 측에 위치하며, 문(20)을 포함한다.
할로겐 램프의 네트워크(8, 10) 각각은 본 실시예에서는 리액터(4)의 길이 방향 축에 직교방향으로 집단 배치된 17개의 램프(26)를 포함한다.
2쌍의 측방향 램프(도 1에는 도시 없음)는 리액터(4)의 세로축에 평행하게 배치되며, 각각의 램프는 상기 리액터의 일측 상에 위치한다. 이들 측방향 램프 각각은 네트워크(8, 10)의 세로 단부 주변에 위치된다.
캐리어(6)는 순수 아르곤 분위기 하에서 RTA가 수행될 웨이퍼(50)를 지지한다. 이 캐리어는 리액터(4)로 슬라이드하여, 리액터로/리액터로부터 웨이퍼를 도입/수거하도록 한다.
따라서, 본 발명의 RTA는 단일 웨이퍼 열 처리이고, 웨이퍼는 1회 한번 처리된다.
이러한 유형의 어닐링 챔버로서 이용될 수 있는 장치의 비제한적 예로는 STEAG®에서 판매하는 "SHS AST 2800" 또는 Applied Materials의 Radiance® 장치가 있다.
웨이퍼(50)는 단층 또는 다층 임의의 유형의 웨이퍼일 수 있으며, 적어도 반도체 재료(예를 들면, 실리콘 또는 실리콘-게르마늄)인 표면층을 포함함에 주목한다.
본 발명은 임의 기원(origin)의 웨이퍼(50)의 표면 거칠기를 개선하는데 이용될 수 있다.
특히, 본 발명은 SOI(Silicon On Insulator) 또는 SGOI(Silicon-Germanium On Insulator) 유형의 웨이퍼의 표면 거칠기를 개선하는데 적용된다.
또한 처리된 웨이퍼는 예를 들면 Smart-Cut®-형 공정에 의해 얻어질 수 있다.
실제로, Smart-Cut®-형 공정과 본 발명의 조합으로 취약 존(embrittlement zone)에서의 분리 단계에 의해 생성된 일측 또는 다른측(또는 양측 모두의) 자유 표면의 표면 거칠기를 개선하는데 이용될 수 있다.
또한, 그러한 Smart-Cut®-형 공정의 구현은 2개(또는 그 이상)의 상이한 족 의 공통 주입에 의해서 수행될 수 있다. 그러한 Smart-Cut®-형 공정과 결합하는 공통-주입의 예는 본 출원인 명의의 출원 FR 03 09304에서 제시된다.
본 발명의 상이한 실시예는 반도체 재료(예를 들면, 실리콘 또는 실리콘-게르마늄)로 제조된 작업 표면층(52)을 포함하는 웨이퍼(50)에 적용될 수 있으며, 상기 층은 자유 표면(54)을 갖는다.
층(52)은 웨이퍼(50) 상에서 전자, 광학 또는 광학-전자 부품을 제조하는데 이용될 수 있으므로 "작업" 층으로 칭한다.
상술한 것처럼, 표면(54)은 Smart-Cut®-형 공정의 분리 단계에 의해 생성될 수 있다.
그러한 경우, 웨이퍼(50)는 작업층(52) 아래에 매설 산화층을 포함하며, 그 자체는 지지 기판을 덮는다.
도 1에서, 웨이퍼(50)의 두께가 층(52)을 나타내기 위해서 과장되었다.
이와 같이 본 발명은 웨이퍼(50)의 단일 열 처리를 포함하며, 이 열처리는 순수 아르곤의 분위기 하에서 수행되는 RTA를 포함한다.
이러한 RTA는 아래의 일반적 동작을 포함한다:
·챔버(1) 내에 웨이퍼(50)를 도입, 상기 챔버는 이 때에는 "차가운"(즉, 400℃ 이하) 상태.
·챔버내의 순수 아르곤 분위기의 어닐링 분위기를 대기압에 동일하거나 가까운 압력으로 설정. 압력은 또한 수 mTorr에서 대기압까지의 낮은 값으로 설정될 수 있다.
·할로겐 램프(26)를 선택적으로 통전함에 의해 챔버내의 온도를 약 50℃/s 비율로 RTA 온도까지 상승시킴.
·RTA 기간 동안(약 1초 내지 수십초), 챔버내의 웨이퍼(50)를 일정 온도로 유지함.
·램프(26)를 차단하고, 초당 수십 ℃의 비율로 공기의 흐름에 의해서 웨이퍼(50)를 냉각시키고, 임의의 소망된 냉각 법칙을 따름.
이 점에 있어서, 본 출원인은 어닐링 분위기에서 다른 원소(특히 산소와 같은)의 존재(미량이라도)가 RTA 동안 작업층의 재료에 대한 공격을 야기하는 것을 발견하였으므로, 사용되는 아르곤이 가능한 한 순수한 것이 특히 중요하다.
그러므로, "순수한" 아르곤은 본 명세서에서 1ppm 미만의 다른 원소(불순물, 다른 가스)를 함유하는 아르곤으로 이해된다.
이를 목적으로, 이용되는 아르곤은 어닐링 챔버내에 주입되기 이전에 순수화되도록 처리되어야 한다. 실제로 상업적으로 이용가능한 아르곤은 본 발명에서 필요로 하는 정도의 높은 순수성을 갖지는 않는다.
순수화 처리는 아르곤을 챔버에 주입하는 앨리먼테이션 라인(alimentation line)에 대한 순수화기 및/또는 필터에 의해 수행될 수 있다.
상술한 "공격"은 저량의 산소를 함유하는 어닐링 분위기에 노출된 Si 작업층의 경우에 SiO(극도로 휘발성임)의 형성에 해당될 수 있다.
본 출원인은 순수 아르곤 분위기에서 시도된 RTA 형태의 그러한 단일 열 처 리가 웨이퍼의 표면 거칠기를 현저하게 개선함을 발견하였다.
특히, 그러한 RTA는 희생 산화와 같은 공지된 열 처리에 의해 얻어질 수 있는 것보다 더욱 거칠기를 개선한다.
또한, 작업층의 균일성은 CMP 처리의 경우보다 더욱 양호하다.
RTA는 예를 들면 1100 내지 1250℃ 온도에서 1-30초 기간을 갖는 일정 온도 레벨을 포함한다.
도 2는 그러한 RTA에 의해 얻어지는 평균 거칠기 감소를 도시한다.
이 도면에서, 수평축은 상이한 웨이퍼를 설명하며, 각 웨이퍼의 불투명도(haze)는 이러한 RTA 이전(그래프의 윗부분의 점들)과 이후(그래프의 아래 부분의 점들)에 측정되었다.
따라서, 도 2에서, 위 곡선은 분리된 경우(분리 직후)의 SOI 웨이퍼 표면에 측정된 불투명도에 해당하고, 아래 곡선은 동일 웨이퍼에 대해 순수 아르곤 하에서 1230℃의 일정 온도에서 30초간 RTA 처리된 후 측정된 불투명도에 해당한다.
용어 "불투명도(haze)"는 여기 광에 응답하여 웨이퍼(50)의 광에 의해 확산되는 광 신호를 나타낸다. 이 불투명도가 표면 거칠기를 나타낸다.
도 2의 경우, 이 불투명도는 KLA Tencor® Surfscan 6220®을 이용하여 측정되며: 따라서 여기에서 불투명도는 "불투명도 6220"이라고 부른다.
관측된 불투명도의 감소는, 다른 RTA 기술, 예를 들면 수소와 아르곤의 혼합물로 이루어진 분위기 하의 RTA에 의해 얻어질 수 있는 결과와 비교할 수 있는 양 인 것을 알 수 있다.
보다 구체적으로는, 불투명도는 인수 6 내지 10으로 나눠진다.
본 발명의 RTA의 경우에, 이러한 유익한 결과는 이들 공지된 RTA를 참조하여 본 명세서의 종래 기술 부분에서 개시된 단점없이 얻어질 수 있다.
아르곤은 우수한 열전도 특성을 가짐에 주목해야 한다.
이는 어닐링 챔버내의 열 분배를 균질하게 하는 경향이 있으며, 결과적으로:
·보다 균질의 거칠기 분포, 및
·슬립 라인의 위험 감소를 초래한다.
본 발명에서 이용되는 특정 RTA는 웨이퍼의 자유 표면의 매우 우수한 평탄화를 가능하게 한다. 그러한 평탄화는 표면의 재구성에 의한 것보다 웨이퍼(50)의 재료가 실질적 부식하지 않음에 의해 얻어진다.
본 발명은 상술한 특정 RTA 이전에 웨이퍼 표면의 예비 처리를 더 포함한다.
본 출원인은 이러한 특정 RTA(WO 03/005434에 일반적으로 개시됨)가 매우 유익한 것으로 평가하지만, 거칠기 균질성 측면에서 웨이퍼의 표면 거칠기를 더욱 개선하는 것은 여전히 가능하다.
그러한 예비 처리가 없다면, 웨이퍼 표면이 다른 영역들보다 약간 더 높은 거칠기를 갖는 일부 영역을 갖도록 하는 것이 가능하다(그러한 "더 거친" 영역은 일반적으로 웨이퍼의 표면의 중심에 위치함).
표면 거칠기에 있어서의 이러한 가변 가능성은 순수 아르곤 RTA를 수행하기 이전에 웨이퍼의 표면에 대한 불순물의 존재로 인한 것이다.
실제로, 본 발명의 RTA 어닐링은 웨이퍼 단위 어닐링(wafer-by-wafer annealing)임이 상기된다.
그러한 어닐링의 산업적 이용에서, 연속 웨이퍼가 차례로 동일 챔버내에서 RTA 처리된다.
그러므로, 웨이퍼가 챔버내로 도입되어 RTA 처리된 경우, 처리될 다음 웨이퍼가 도입될 때, 챔버의 분위기는 가능한 한 챔버 문을 개방함에 의해 생성되는 성분(잔류 가스)이 없도록 하는 것이 바람직하다.
챔버 문을 개방한 후 챔버의 분위기는 H20 증기 이외에도 O2, CO2와 같은 가스를 함유할 수 있다. 그러한 잔류 가스는 챔버내에서 수행될 다음 RTA에 대해서 바람직하지 않다.
따라서, 챔버를 개방하고 처리될 웨이퍼의 도입 이후 다시 문을 닫은 후에는, 다른 웨이퍼에 대한 다음 RTA를 수행하기 이전에 챔버의 분위기를 퍼지할 필요가 있다.
도 3은 순수 아르곤 RTA로서 수행되는 단일 어닐링을 총괄적으로 나타낸다(이는 본 발명에서 제안된 개선을 위한 토대를 구성함).
이 어닐링은 챔버의 분위기를 퍼지하고 챔버의 "차가운" 온도(즉, 400℃ 미만 - 이는 도 3 및 도 4의 그래프를 구축하는데 이용되는 온도 센서가 실제 400℃ 미만인 온도에 대해서는 400℃의 고정값을 표시하고, 400℃ 이상인 온도에 대해서만 실제값을 표시함)로부터 온도가 램프형 상승(ramp-up)하는 것에 해당하는 열 처 리의 초기 페이즈 3.1 (initial phase 3.1)을 포함한다.
초기 페이즈 3.1 다음으로;
·1150-1230℃에서 1 내지 30초 동안(페이즈 3.2) RTA 수행
·냉각(페이즈 3.3)
초기 페이즈 3.1에서, 램프형 상승은 2개의 주요 단계로 수행된다.
·400℃에서 약 750℃의 전안정화(pre-stabilization) 온도까지의 제1 상승 단계.
·전안정화 온도에서 RTA 온도(1150-1230℃)까지의 제2 단계.
이 초기 페이즈 동안, 바람직하지 않은 가스를 소개(疏開)하기 위해서, 챔버의 분위기의 퍼지가 수행된다.
이 퍼지는 고전적 퍼지로서, 웨이퍼와 함께 챔버내로 주입된 분위기를 소개하고, 순수 아르곤 분위기를 설정한다.
도 3 및 4의 아래 부분의 표는 어닐링 챔버내의 가스 성분외에도 공정 단계를 나타낸다.
도 3의 경우에, 분위기는 전체 공정 동안 순수 아르곤으로 구성된다.
또한 초기 퍼지는 순수 아르곤 RTA 이후의 표면 거칠기의 변이를 생성할 수 있는 어닐링 분위기로부터 불순물이 소개되도록 한다.
본 출원인은 순수 아르곤 RTA 이후의 표면 거칠기에 있어서의 변이를 생성할 수 있는 불순물은 어닐링 챔버내의 초기 분위기에서 나타나는 성분만이 아니라, 어닐링 챔버내에 웨이퍼가 도입되기 이전에도 웨이퍼 표면에 존재하는 성분일 수 있 음을 발견하였다.
실제로, 본 출원인은 순수 아르곤 RTA 이전의 어닐링 챔버의 초기 퍼지로도, 처리된 웨이퍼에서 거칠기의 일부 변이가 여전히 관측됨을 발견하였다.
명백하게 하기 위해서, 웨이퍼 표면 상에 존재하고, 순수 아르곤 RTA 이후의 표면 거칠기에 있어서의 변이를 생성할 수 있는 그러한 성분은 "예비 불순물"이라 칭할 것이다.
그러한 예비 불순물은 특히 웨이퍼 표면상의 자연 발생 산화물(native oxide)일 수 있으며, 탄화 수소와 같은 다른 불순물일 수 있다.
그러므로 본 발명은 예비 불순물과 관련된 바람직하지 않은 효과를 제거하기 위하여 순수 아르곤 RTA 이전의 예비 처리를 제공하며, 순수 아르곤 RTA의 경우보다 더욱 표면 거칠기를 개선(특히 균질성 측면에서)한다.
그러한 예비 처리의 2개의 주요 실시예가 제안된다.
이들 2개의 실시예 각각은 단일 어닐링에 해당하는 것으로, 순수 아르곤 RTA로서 수행된다. 이들 실시예는 그러한 단일 어닐링과 관련하여 수행될 수 있는 2개의 예비 처리를 제안한다.
이들 2개의 실시예가 대안적으로 이행될 수 있다. 이들은 또한 결합하여 수행될 수 있다.
예비 처리의 제1 실시예에 따르면, 어닐링 챔버의 초기 퍼지는 어닐링 챔버내의 분위기의 제어된 첨가(controlled enrichment)와 결합될 수 있다.
이 실시예는 도 4에 도시된다.
이 제1 실시예에서, 어닐링의 초기 페이즈(도 4에서의 페이즈 4.1) 동안, 챔버는 퍼지 될 뿐만 아니라, 아르곤 및 제어된 비율의 2차 가스를 포함하는 제어된 분위기로 채워진다.
2차 가스는 특히 수소, HCl, 또는 이 둘의 혼합물이 될 수 있다.
도 4에서, 2차 가스는 수소이다(그래프 아래 표 참조).
"제어된 비율"은 일반적으로 0.5와 30 % 사이이다.
보다 정확하게는, 2차 가스가 수소인 경우, “제어된 비율”은 0.5와 30% 사이어야 한다.
2차 가스가 HCl 인 경우, “제어된 비율”은 0.5와 5% 사이어야 한다.
2차 가스가 수소와 HCl의 혼합인 경우, “제어된 비율”은 2차 가스에서의 비율(수소/HCl)에 의거하여 0.5%와 5 내지 30% 사이의 비율 사이어야 한다.
2차 가스의 주입으로, “초기” 페이즈 4.1은 시간면에서 퍼지에 국한되고, 온도면에서는 750℃(이 온도는 평탄화 발생을 위해서는 너무 낮음)의 전안정화 온도까지 상승한다.
이 초기 페이즈 4.1은 예비 불순물을 제거(또는 적어도 현저히 감소)하도록 한다.
이 실시예에서, 예비 처리는 RTA 자체와 동일한 일반적 동작에서 수행된다.
그러나, 온도가 매우 낮으므로(400℃ 미만 - 이 초기 페이즈가 일반적으로 100과 400℃ 사이의 온도에서 수행될 수 있으므로 종종 현저히 낮음), 초기 페이즈 4.1은 사전-어닐링에 해당하지 않음에 주목해야 한다. 페이즈 4.1은 제어된 퍼지 페이즈이다.
일단, 이 전안정화 온도에 도달한 경우, 챔버의 분위기는 모든 2차 가스를 제거하기 위하여 변하고, RTA 온도로 램프형 상승(페이즈 4.2) 하기 위하여 순수 아르곤 분위기를 가지고, RTA 자체가 된다(페이즈 4.3).
RTA는 도 3을 참조로 상술한 것(페이즈 3.2)과 본질적으로 동일하다.
마지막으로, 냉각 페이즈 4.4로 공정이 종료된다. 이는 도 3을 참조로 설명된 페이즈 3.3과 유사하다.
이 실시예에서, 초기 페이즈 4.1에서 주입된 2차 가스는 초기 페이즈 4.1 동안 웨이퍼 표면으로부터 예비 불순물(특히 자연 발생한 산화물)의 제거를 촉진한다.
이러한 예비 처리된 웨이퍼는 다음으로 순수 아르곤 RTA 처리되어: 웨이퍼 표면의 거칠기가 현저하게 감소할 뿐만 아니라, 이 거칠기는 또한 웨이퍼 표면에 걸쳐 균질할 것이다.
이는 아래의 표로 나타나는데, 2개의 SOI 웨이퍼(웨이퍼 1 및 웨이퍼 2)에 대한 순수 아르곤 RTA 이후의 표면 거칠기를 나타내며, 2×2㎛2의 스캔된 표면에서 40×40㎛2의 스캔된 표면까지 3가지 모드의 거칠기 측정을 나타낸다.
AFM 거칠기 (Å rms)
2×2㎛2 10×10㎛2 40×40㎛2
웨이퍼 1: 표준 거칠기 영역 1.5 5 7
웨이퍼 1: 높은 거칠기 영역(예비 처리 없음) 6.2 11.7 13.7
웨이퍼 2: 전체 웨이퍼 표면 1.5 5 7
이 표에서, 웨이퍼(1)는 순수 아르곤 RTA 이전에 임의의 예비 처리를 거치지 않았다.
이 웨이퍼(1)의 표면은 2개의 다른 영역을 나타낸다.
·표면 거칠기를 낮은 레벨로 유지하는 "표준 거칠기 영역"
·실질적으로 높은 거칠기를 갖는 "높은 거칠기 영역"
도 5a는 순수 아르곤 RTA 이후에 웨이퍼의 표면상의 거칠기 분포를 나타낸다. 도면의 상부 부분은 웨이퍼 표면상의 불투명도 분포를 나타낸다.
도 5a에서의 웨이퍼(50)는 상술한 "웨이퍼(1)"를 나타내며, 순수 아르곤 RTA 이전의 임의의 예비 처리는 거치지 않는다.
도 5a의 하부 부분에서, 히스토그램은 불투명도 값(거칠기값과 직접 연관됨)의 분포를 요약한다.
이 도면은 거칠기 값이 넓게(5에서 120ppm - 히스토그램 참조) 분포됨을 나타낸다.
또한, 도면의 상부 부분은 웨이퍼의 하부 중심 부분에 위치된 높은 거칠기 영역(52)을 나타낸다. 반대로 영역(51)은 낮은 거칠기 영역이다.
따라서, 도 5a에 도시된 웨이퍼는 거칠기의 넓은 분포에 관련되고, 표시된 높은 거칠기 영역과 관련된다.
(상술한 제1 실시예에 따르면)상기 표의 웨이퍼(2)는 예비 처리를 거친다.
이 웨이퍼는 도 5b에 도시되고, 웨이퍼(1)에 대한 도 5a의 표시와 유사하게 표시된다.
이 웨이퍼(2)는 어떠한 "높은 거칠기 영역"도 나타내지 않으며 - 순수 아르곤 RTA 이후에 낮은 표면 거칠기가 웨이퍼 상에 골고루 분포된다(자세한 것은 도 5b의 하부 히스토그램 참조).
그러므로 예비 처리는 거칠기 균질성을 현저히 개선하므로 유익하다.
RTA 이전에 필요한 퍼지 페이즈를 활용하므로, 더욱 편리하다. 별도의 부가 단계가 필요하지 않다.
예비 처리의 제2 실시예에 따르면, 순수 아르곤 RTA 이전에, 웨이퍼는 웨이퍼 표면의 화학 세정의 형태로 수행되는 예비 처리를 거친다.
여기서 다시, 웨이퍼는 특히 (본 발명의 범위를 제한하는 것은 아니지만)SOI 또는 SGOI 웨이퍼일 수 있다. 또한, Smart-Cut®-형 공정에 의해 얻어질 수 있다.
어닐링 챔버내에 웨이퍼를 도입하기 직전에 세정이 수행된다.
이 세정은 예비 불순물을 제거하도록 한다. 이는 순수 아르곤 RTA 이후 관측되는 거칠기를 개선하다 - 특히 균질성 측면에서. 세정은 양호하게는 RCA 세정 또는 HF 세정이다.
RCA 세정은 2개의 연속 화학 조(chemical bath)를 포함한다.
제1 조는 SC1 용액(NH4OH 및 H2O2의 수용액)으로 제조된다.
본 출원인은 NH4OH 및 H2O2 모두의 농도는 1%와 5%(분자량) 사이어야 함을 발견하였다.
보다 구체적으로는, 실리콘 표면층(예를 들면, SOI)을 갖는 웨이퍼의 예비 처리에 대해, 양호한 농도는 NH4OH에 대해 1%, H2O2에 대해 2%이다.
제2 조는 SC2의 용액(HCl 및 H2O2의 수용액)으로 제조된다.
본 출원인은 HCl 및 H2O2 모두의 농도는 0.1%와 5%(분자량) 사이어야 함을 발견하였다.
보다 구체적으로는, 실리콘 표면층(예를 들면, SOI)을 갖는 웨이퍼의 예비 처리에 대해, 양호한 농도는 HCl에 대해서는 1%, H2O2에 대해서는 1%이다.
SC1 및 SC2에 대한 온도는 양호하게는 20과 80℃ 사이이며, 보다 양호하게는 실리콘 표면층을 갖는 웨이퍼에 대해 70℃이다.
HF 세정은 특히 웨이퍼 표면상에 나타날 수 있는 원래의 산화물 SiO2를 에칭하는 것이다.
본 출원인은 HF의 농도는 0.1%와 49%(분자량) 사이어야 함을 발견하였다. 양호한 HF 농도는 20% 이다.
HF 조는 양호하게는 실온(약 20℃)에서 수행되어야 한다.
두 경우(RCA 및 HF 세정), 세정은 상승 단계와 결합될 수 있다. 그러나, HF 세정의 경우, 세정 이후에는 상승은 수행되지 말아야 한다.
상술한 것처럼, 제2 주요 실시예에서, 처리될 웨이퍼는 특히 SOI 또는 SGOI 웨이퍼이다.
SiGe 표면층을 갖는 웨이퍼의 경우, 상기 층의 Ge의 농도는 양호하게는 20% 이하이어야 한다.
더우기, 통상(RCA 또는 HF 세정의 경우, 또는 다른 가능한 유형의 화학 세정의 경우), SOI 웨이퍼 경우보다 SGOI 웨이퍼에 대해 덜 공격적인 세정을 하도록 화학 세정의 형태에서의 예비 처리의 파라미터가 설정된다.
SGOI 웨이퍼에 대한 세정의 그러한 적응은 특히 아래에 의해 성취된다.
·보다 희석된 세정제를 채용함, 및/또는
·세정을 위해 보다 온도를 낮은 값으로 설정.
상술한 두 실시예는 WO 03/005434에 개시된 일반적 공정을 더욱 개선하도록 한다.
특히, 이들 실시예 중 하나에 의해 처리된 웨이퍼의 표면 거칠기는:
·더욱 감소되고,
·보다 균일하게 분포된다(특히, 웨이퍼의 중심 영역에서 높은 거칠기 영역이 관측되지 않음).

Claims (19)

  1. 반도체 웨이퍼의 자유 표면 거칠기 감소 방법으로서, 상기 자유 표면을 평탄화시키기 위한 단일 어닐링 단계를 포함하며, 상기 단일 어닐링 단계는 순수 아르곤 분위기하에서의 RTA로서 수행되며, 상기 RTA 이전에 상기 웨이퍼 상의 예비 불순물의 양을 감소시키기 위해서 상기 웨이퍼 표면의 화학 세정이 수행되는 것을 특징으로 하는 방법.
  2. 청구항 1에 있어서, 상기 화학 세정은 상기 RTA 직전에 수행되는 것을 특징으로 하는 방법.
  3. 청구항 1 또는 2에 있어서, 상기 세정은 RCA 세정인 것을 특징으로 하는 방법.
  4. 청구항 3에 있어서, 상기 RCA 세정은 SC1 조와 SC2 조를 순서대로 포함하는 것을 특징으로 하는 방법.
  5. 청구항 4에 있어서, 상기 SC1 조에서 NH4OH 및 H2O2 양쪽의 분자량의 농도는 1%와 5% 사이인 것을 특징으로 하는 방법.
  6. 청구항 5에 있어서, 상기 웨이퍼는 실리콘 표면층을 가지며, NH4OH 및 H2O2의 분자량의 각 농도는 1% 및 2%인 것을 특징으로 하는 방법.
  7. 청구항 4에 있어서, 상기 SC2 조에 대해 HCl 및 H2O2 양쪽의 분자량의 농도는 0.1%와 5% 사이인 것을 특징으로 하는 방법.
  8. 청구항 7에 있어서, 상기 웨이퍼는 실리콘 표면층을 가지며, HCl 및 H2O2 양쪽의 분자량의 각 농도는 1%인 것을 특징으로 하는 방법.
  9. 청구항 4에 있어서, 상기 SC1 및 SC2 조에 대한 온도는 20℃와 80℃ 사이인 것을 특징으로 하는 방법.
  10. 청구항 9에 있어서, 상기 웨이퍼는 실리콘 표면층을 가지며, SC1 및 SC2 조에 대한 온도는 70℃인 것을 특징으로 하는 방법.
  11. 청구항 2에 있어서, 상기 세정은 HF 세정인 것을 특징으로 하는 방법.
  12. 청구항 11에 있어서, HF 조에 대해 HF의 분자량의 농도는 0.1%와 49% 사이인 것을 특징으로 하는 방법.
  13. 청구항 12에 있어서, 상기 HF 조에 대해 HF의 분자량의 농도는 20%인 것을 특징으로 하는 방법.
  14. 청구항 1 또는 2에 있어서, 상기 RTA 이전에, 어닐링 환경의 분위기는 제어된 방식으로 퍼지되어, 수소 및/또는 HCl일 수 있는 2차 가스와 혼합된 아르곤을 함유하는 제어된 퍼지된 분위기를 수립하여, 웨이퍼 상의 예비 불순물을 더욱 감소시키는 것을 특징으로 하는 방법.
  15. 청구항 1 또는 2에 있어서, 순수 아르곤 분위기하의 상기 RTA가 1150℃ 내지 1230℃의 온도에서 수행되는 것을 특징으로 하는 방법.
  16. 청구항 1 또는 2에 있어서, 순수 아르곤 분위기하의 상기 RTA가 1초 내지 30초 동안 수행되는 것을 특징으로 하는 방법.
  17. 청구항 1 또는 2에 있어서, Smart-Cut®-형 공정에 의해 얻어지는 웨이퍼에 대해 수행되는 것을 특징으로 하는 방법.
  18. 청구항 1 또는 2에 있어서, SOI 웨이퍼에 대해 수행되는 것을 특징으로 하는 방법.
  19. 청구항 1 또는 2에 있어서, 20% 미만인 Ge 농도를 갖는 SiGe의 표면층을 갖는 SGOI 웨이퍼에 대해 수행되는 것을 특징으로 하는 방법.
KR1020067013351A 2006-07-03 2003-12-03 반도체 웨이퍼의 표면 거칠기 개선 방법 KR100831447B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067013351A KR100831447B1 (ko) 2006-07-03 2003-12-03 반도체 웨이퍼의 표면 거칠기 개선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067013351A KR100831447B1 (ko) 2006-07-03 2003-12-03 반도체 웨이퍼의 표면 거칠기 개선 방법

Publications (2)

Publication Number Publication Date
KR20060097764A KR20060097764A (ko) 2006-09-15
KR100831447B1 true KR100831447B1 (ko) 2008-05-21

Family

ID=37629336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067013351A KR100831447B1 (ko) 2006-07-03 2003-12-03 반도체 웨이퍼의 표면 거칠기 개선 방법

Country Status (1)

Country Link
KR (1) KR100831447B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102104074B1 (ko) * 2018-09-28 2020-04-23 에스케이실트론 주식회사 실리콘 웨이퍼의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010033179A (ko) * 1998-10-16 2001-04-25 와다 다다시 수소이온 주입 박리법에 의한 soi 웨이퍼 제조방법 및그 방법으로 제조된 soi 웨이퍼
KR20010083771A (ko) * 1998-12-28 2001-09-01 와다 다다시 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼
WO2003009366A1 (fr) 2001-07-16 2003-01-30 S.O.I. Tec Silicon On Insulator Technologies Procede d'amelioration de l'etat de surface d'une plaquette semiconductrice

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010033179A (ko) * 1998-10-16 2001-04-25 와다 다다시 수소이온 주입 박리법에 의한 soi 웨이퍼 제조방법 및그 방법으로 제조된 soi 웨이퍼
KR20010083771A (ko) * 1998-12-28 2001-09-01 와다 다다시 실리콘 웨이퍼의 열처리 방법 및 실리콘 웨이퍼
WO2003009366A1 (fr) 2001-07-16 2003-01-30 S.O.I. Tec Silicon On Insulator Technologies Procede d'amelioration de l'etat de surface d'une plaquette semiconductrice

Also Published As

Publication number Publication date
KR20060097764A (ko) 2006-09-15

Similar Documents

Publication Publication Date Title
KR100784581B1 (ko) 표면 거칠기 감소 방법
EP1115920B1 (fr) Procede d'obtention d'une couche de germanium monocristallin sur un substrat de silicium monocristallin, et produits obtenus
US6143629A (en) Process for producing semiconductor substrate
EP1705698A2 (en) Method of fabricating strained silicon on an SOI substrate
KR100358638B1 (ko) 반도체기판 및 그 제조방법
KR100348682B1 (ko) 반도체기재의 제조방법
JP3889939B2 (ja) 半導体基板の製造方法及びその使用
US20060202310A1 (en) Film or layer of semiconducting material, and process for producing the film or layer
US20060156970A1 (en) Methods for in-situ cleaning of semiconductor substrates and methods of semiconductor device fabrication employing the same
US7749910B2 (en) Method of reducing the surface roughness of a semiconductor wafer
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
US7883628B2 (en) Method of reducing the surface roughness of a semiconductor wafer
KR100831447B1 (ko) 반도체 웨이퍼의 표면 거칠기 개선 방법
EP1690289B1 (en) Process for improving the surface roughness of a wafer
KR100765639B1 (ko) 웨이퍼의 표면 거칠기 개선 방법
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
JP4757519B2 (ja) 歪Si−SOI基板の製造方法および該方法により製造された歪Si−SOI基板
EP3193355B1 (en) Process for smoothing the surface of a structure
Yew Growth and characterization of low temperature silicon selective epitaxy
JP2006032725A (ja) 半導体ウェーハの酸化膜形成方法
KR20020047848A (ko) 웨이퍼의 씨.오.피 결함제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130513

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140512

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150511

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 12