CN102301464B - “绝缘体上硅”soi型的基板的修整方法 - Google Patents

“绝缘体上硅”soi型的基板的修整方法 Download PDF

Info

Publication number
CN102301464B
CN102301464B CN2010800060036A CN201080006003A CN102301464B CN 102301464 B CN102301464 B CN 102301464B CN 2010800060036 A CN2010800060036 A CN 2010800060036A CN 201080006003 A CN201080006003 A CN 201080006003A CN 102301464 B CN102301464 B CN 102301464B
Authority
CN
China
Prior art keywords
substrate
oxidation
layer
oxide thickness
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010800060036A
Other languages
English (en)
Other versions
CN102301464A (zh
Inventor
沃尔特·施瓦岑贝格
塞巴斯蒂安·凯尔迪勒
帕特里克·雷诺
卢多维克·埃卡尔诺
埃里克·内雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102301464A publication Critical patent/CN102301464A/zh
Application granted granted Critical
Publication of CN102301464B publication Critical patent/CN102301464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种用于绝缘体上硅SOI型的基板(1)的修整方法，所述基板包括在有源硅层(4)和硅支撑层(2)之间埋入的氧化层(3)，该方法包括应用修整步骤，所述修整步骤的连续步骤是：a)对所述基板(1)进行快速热退火RTA，b)对有源硅层(4)进行牺牲氧化的步骤，c)对步骤b)后获得的所述基板(1′)进行快速热退火RTA，d)对经历步骤c)的所述基板(1′)的所述有源层进行牺牲氧化的步骤，该方法的特征在于，进行牺牲氧化的步骤b)去除第一氧化物厚度(5)，并且进行牺牲氧化的步骤d)去除比所述第一氧化物厚度更薄的第二氧化物厚度。

Description

“绝缘体上硅”SOI型的基板的修整方法
本发明在于对本领域技术人员已知的缩写为SOI的绝缘体上硅的制造领域。
SOI基板包括了在硅支撑基板和称为“有源层”的硅的薄层之间埋入的氧化层，之所以称为“有源层”是因为将在该层上或该层中制造专门用于电子、光学和/或光电子的元件。
一般通过使用以下主要步骤的层转印工艺而获得SOI基板：
-在施主基板和/或受主基板上形成氧化层，这两个基板是由硅制成的；
-在施主基板中形成脆性区域，该脆性区域限定了上述要转印的有源层；
-将施主基板和受主基板接合起来，使得氧化层位于它们的接合界面处；
-沿脆性区域分离施主基板并将有源硅层转印到受主基板上。
所述转印工艺的一个示例是
Figure BDA0000079818760000011
处理，其描述可以在Jean-PierreColinge的“Silicon-On-Insulator Technology：Materials to VLSI，2nd Edition”，byJean-Pierre Colinge，″Kluwer Academic Publishers″，第50页至51页中找到。在这种情况下，通过植入原子和/或离子核素而进行脆性区域的形成。
该弱化的区域也可以由多孔区域组成。
还可以使用这样的方法，该方法包括：将施主基板接合到受主基板上，这些基板的任一个涂敷有氧化层，接着经由其背面减少施主基板的厚度，以仅在受主基板上保持与上述有源层对应的薄的半导体层。
不管获得SOI基板的方法如何，在这些转印和接合步骤后获得的结构都要经受例如可以包括抛光、平坦化、清洗、平滑化和薄化步骤的修整处理(finishing treatment)。
这些不同的修整步骤的目的主要是改善有源硅层的粗糙度，使其达到其期望的最终厚度并使接合界面稳固。
在针对SOI型基板的这些修整步骤中，频繁使用的是由快速热退火(RTA：rapidthermal annealing)执行的平滑化步骤。
RTA在短时间中在例如氢气和/或氩气的中性气氛或还原性气氛中在高温下执行。例如，针对SOI基板，它可以在1200℃的等级的温度下执行小于3分钟的时间。
为了改善有源硅层的高频粗糙度而执行的该RTA型的退火也已知为具有对基板的边缘进行了封装的效果，由此保护埋入的氧化物。在该方面，可以参考申请人的专利FR2852143。
RTA常常结合有一个或更多个牺牲氧化步骤。
牺牲氧化步骤包括氧化步骤，该氧化步骤后跟随着之前形成的氧化物的脱氧步骤。
一般通过湿法工艺或干法工艺，使用热处理来执行氧化步骤。结果是在SOI基板的有源硅层的自由表面上形成氧化层。
脱氧步骤一般通过将已氧化的SOI基板浸入酸溶液(acid bath)，以去除之前形成的表面氧化物，并由此通过减少其厚度而使有源硅层达到期望的最终厚度。
根据文件WO 2006/070220，针对例如SOI型的基板，处理方法是已知的，其修整步骤包括快速热退火RTA/牺牲氧化序列的至少一个循环。
但是，在该文件中使用的方法的主要目的是降低通向所述基板的有源层的表面的孔的密度，因为这些孔相当于主要缺陷。在该文件中提出的方案仅包括在使转印的层经历修整步骤前增加转印的层的厚度。该文件不解决基板表面的微粒污染的问题。
但是，也期望限制与微粒污染有关的缺陷，微粒污染使最终得到的SOI基板的质量劣化。
该微粒污染与本领域技术人员已知的“白疵现象(flaking)”有关。
该缺陷通常是由于在清洗和/或化学蚀刻处理期间SOI基板的表面边缘的起鳞(delamination)所导致的。这产生了尺寸在微米的几十分之一的等级的白疵(flake)，这些白疵一旦再次沉积在SOI基板的表面上则几乎不能去除。
当在冷的壁炉中执行RTA时，该白疵污染甚至更敏感，并且对于要求低缺陷的、随后要用于制造特别在电子产品中的元件的SOI型的基板，在某些情况下，可能会因为这些白疵污染导致产品不被接受。利用冷的壁炉，观察到小于0.1μm的污染白疵。
因此，本发明的目的是提供一种用于绝缘体上硅型SOI的基板的修整方法，该方法特别地包括执行两个连续的循环：快速热退火RTA/牺牲氧化，并且该方法允许维持这些步骤在平滑和变薄方面的上述有利特性，同时显著地降低所述基板的白疵污染。
为此目的，本发明涉及用于绝缘体上硅型SOI的基板的修整方法，该基板包括了在有源硅层和硅支撑层之间埋入的氧化层，该方法包括应用以下修整步骤：
a)对所述基板进行快速热退火RTA，
b)所述基板的有源硅层进行牺牲氧化的步骤，
c)对在步骤b)后获得的所述基板进行快速热退火RTA，
d)对经历了步骤c)的基板的所述有源硅层进行牺牲氧化的步骤。
根据本发明，执行牺牲氧化步骤b)，以去除第一氧化物厚度，并且执行牺牲氧化步骤d)，以去除比第一氧化物厚度更薄的第二氧化物厚度。
根据单独或组合地采用的本发明的其它有利的、非限制性的特征：
-所述有源硅层的牺牲氧化步骤d)是在SOI基板所经历的修整步骤中的最后的牺牲氧化步骤；
-去除的所述第一氧化物厚度大于150nm并且去除的所述第二氧化物厚度小于150nm；
-去除的所述第一氧化物厚度大于200nm；
-去除的所述第一氧化物厚度大于300nm；
-去除的所述第二氧化物厚度小于130nm；
-去除的所述第二氧化物厚度接近于120nm；
-在900℃和1300℃之间的温度在非氧化气氛中执行在步骤a)和c)中的快速热退火RTA持续小于3分钟的时间；
-所述牺牲氧化步骤包括在700℃和1100℃之间的温度执行的热氧化；
-所述牺牲氧化步骤包括利用酸的脱氧。
根据参照附图给出的以下描述，本发明的其它特征和优点将变得明显，附图给出了本发明的一个可行的实施方式的非限制性说明。
在这些图中：
-图1A至图1G是例示遵循本发明的方法的不同步骤的示意图；
-图2和图4示出了白疵缺陷测量的结果，该结果是使用由KLATencor以“SurfscanSP2”的名称销售的表面缺陷检测设备(检测阈值0.09μm)而获得的，这些结果是对已经经历了依据分别对应于比较例和本发明的参数的包括RTA/牺牲氧化/RTA/牺牲氧化的修整步骤的SOI基板的25个叠加晶圆进行累积的结果；
-图3A至图3C是在扫描电子显微镜下对根据允许获得图2中的结果的本方法而处理的SOI基板的边缘的横截面进行观察、并在该方法的不同阶段拍摄的照片的再现；
图5A至图5C是在扫描电子显微镜下对根据允许获得图4中的结果的本方法而处理的SOI基板的边缘进行观察、并在该方法的不同阶段的照片的再现；
图6是指示针对SOI基板利用设置在0.094μm的缺陷检测阈值的表面检测设备获得的白疵缺陷的测量结果的图，所述SOI基板是利用不同的原料获得的并且之前经历了根据分别与比较例和本发明相对应的参数的加工步骤：RTA/牺牲氧化/RTA/牺牲氧化；
图7和图8示出了利用由KLA Tencor以“Surfscan SP2”的名称销售的表面缺陷检测设备(检测阈值0.09μm)在薄的SOI基板上所执行的白疵缺陷测量的结果，所述薄的SOI基板先前经历了根据分别与两个比较例对应的参数的修整步骤：RTA/牺牲氧化/RTA/牺牲氧化；并且
图9示出了与在图7和图8中的相类似的结果，但是该结果所针对的薄的SOI基板经历了根据与本发明相对应的参数的修整步骤：RTA/牺牲氧化/RTA/牺牲氧化。
现在将描述针对SOI型的基板的根据本发明的修整方法。
该方法通常(但未必一定)应用于被称为是“后分离”基板的SOI型的基板，“后分离”基板即在退火后分离基板。该“后分离”基板的主要特征在于其前表面的粗糙度特别高。
在图1A中，可以看到SOI基板1，其包括：表示为3的硅氧化层SiO2，其埋入在硅的支撑基板2和硅的薄的表面层4之间，以下将该薄的表面层4称为“有源层”。有源层的自由表面称为“前面”，带有标号40。
该基板1放置在炉F中，在炉F内基板1经历了快速热退火RTA(参见图1B)。
该RTA通常在1200℃(更一般地在900℃到1300℃之间的全局温度范围内)执行30秒(更一般地执行小于3分钟的总时间)，并且是在通常为氩气或氢气气氛的非氧化气氛中执行。
其效果是对前面40进行平滑，即，降低其粗糙度。
如图1C所示，SOI基板1接着经历氧化步骤，在氧化步骤期间，硅氧化物层5形成在表面上并在有源层4的上部中。
该氧化层5包括由该步骤和通过在接近该表面的有源层4的该部分中的硅的消耗而带来的氧。在所生成的SiO2层5的厚度和在层4中所消耗的硅的厚度之间有0.444的物理比率(physical ratio)。
通过在700℃到1100℃之间的温度、优选地在950℃的温度的热氧化来优选地执行该氧化步骤。
可以通过湿法或干法工艺来执行该氧化步骤。
通过干法工艺，例如通过在气态氧气气氛中加热SOI基板来执行氧化步骤。通过湿法工艺，例如通过在水蒸汽气氛中加热SOI基板来执行氧化步骤。
不管所选择的处理(湿法或干法)如何，氧化气氛都还可以包含盐酸。
如图1D所示，先前形成的氧化层5接着被脱氧。
该脱氧例如通过将SOI基板1浸入诸如稀释的氢氟酸HF的酸溶液而执行，氢氟酸HF例如在水中稀释为体积上在10％到20％之间，甚至在水中稀释为体积上为7％。
这给出了SOI基板1′，其标号为4′的有源层的厚度小于原始基板SOI的厚度。这样获得的基板的前面带有标号40′。有源层4′的表面的特征也在于，由于RTA步骤的效果、与层4的“后分离”表面相比，高频粗糙度显著降低。
接着SOI基板1′按照与参照图1B描述的条件相同或类似的条件再次经历快速热退火RTA。在图1E中例示了该步骤。
该处理的效果是再次平滑了前面40′。
基板1′接着经历如之前所描述的牺牲氧化步骤。如图1F所示，该步骤的效果是导致形成了硅氧化层6。如前所述，通过消耗有源层4′的一部分并通过提供氧而形成硅氧化层6，并且所生成的氧化物和消耗的硅之间的厚度比率是0.444。
最后根据上述方法的任何一个执行脱氧步骤，以获得SOI基板1″，其有源层4″与SOI基板1′的有源层相比而变薄。该基板的前面被引用为40″。
由申请人进行的测试发现了在牺牲氧化的连续步骤期间所形成而且去除的氧化层的厚度可以对最终得到的基板的质量具有效果，特别是针对白疵缺陷有效。
图2示出了已经经受了上述参照图1A至图1G描述的方法的步骤的SOI基板上的白疵缺陷的结果，第一氧化步骤被执行为形成120nm的氧化物厚度，并且第二氧化步骤被执行为形成200nm的氧化物。
如可以发现的，污染白疵的数量特别高。
通过图3A至图3C所示的电子显微镜视图来确认该观察。
图3A例示了依次经历了RTA处理、在120nm的等级的第一氧化(层5)的SOI基板的截面。
图3B示出了在已经依次经历RTA处理、120nm的牺牲氧化、RTA处理、200nm的第二氧化(层6)的SOI基板上获得的截面。
在每种情况下，可以看出，埋入的氧化层3的硅封装在其最薄点处被完全消耗。如在文件WO 2004/079801中描述的，该封装是由于在牺牲氧化之前执行的RTA处理而得到的。
如在图3C中可以看出的，结果为，在利用氢氟酸HF蚀刻牺牲氧化物6(脱氧)期间，该酸能够进入埋入的氧化层3而在其中产生空洞30。空洞30将引起硅41的舌状物的形成，舌状物的断裂可以是在图2中看到的污染白疵和主要缺陷的原因。
申请人已经发现，通过在不同的牺牲氧化期间对去除的氧化物厚度进行选择，可以减少白疵污染。
更准确地说，不同的测试表明：如果在可以应用于SOI基板的不同的修整步骤中，重复RTA/牺牲脱氧的循环，同时小心地在第二牺牲氧化期间去除比在之前的牺牲氧化期间去除的氧化物的厚度更小的氧化物厚度，则可以减少白疵污染。
由于在所生成的SiO2层的厚度和被氧化消耗的硅的厚度之间存在的物理比率，上述条件等同于在第二牺牲氧化期间去除的硅厚度小于在之前的牺牲氧化期间去除的硅厚度。
图4例示了通过对SOI基板执行允许去除200nm的氧化物的第一牺牲氧化、并在第二牺牲氧化步骤期间仅去除120nm的氧化物所获得的白疵缺陷的结果。在该方法和在图2中的方法之间，颠倒了牺牲氧化的厚度。
通过将这些结果与图2的结果比较，观察到白疵污染显著减少。
与图2示出的晶圆相比，在图4所示的晶圆上，在0.09μm的阈值处所测量出的白疵缺陷降低了5倍左右。
图5A示出了已经依次经历RTA处理、200nm的氧化(氧化层5)的SOI基板的截面。
图5B示出了在已经依次经历RTA处理、200nm的氧化物被去除的第一牺牲氧化、RTA步骤、形成120nm的氧化层6的第二氧化的SOI基板上获得的截面。
在图5A中，可以看出，在第一RTA步骤期间获得的埋入氧化层3的封装被氧化层5的形成而大量消耗。这使得可以完全消除可以在图3C中看到的诸如舌状物41的残留硅的舌状物(残余物)，并因此避免白疵的出现。在图5A示出的具体情况下，可以看出，从该舌状物得到的硅42的残留存在于氧化层5中。
在氧化层5脱氧后，第二RTA处理的效果是再次封装埋入的氧化层3，使得当执行第二、范围较小的氧化(参见图5B)时，保持了标号为43完整的的封装层，以保护埋入的氧化层3。因此如从图5C看到的，在脱氧后，封装得到保持。
进一步的附加测试使得可以确定在第一牺牲氧化期间形成然后去除的氧化物的厚度优选地为大于150nm，并且在第二牺牲氧化期间形成然后去除的氧化层的厚度必须小于150nm。
此外优选地，在第一牺牲氧化期间去除的氧化物厚度大于200nm，甚至大于300nm。
另外优选地，在第二牺牲氧化期间去除的氧化物厚度小于130nm，更优选地接近于120nm。
另外优选地，应注意的是，如果在应用于SOI基板的不同的修整步骤期间执行超过两个RTA/牺牲氧化循环，则它们是必须执行的最后两个牺牲氧化步骤，使得在最后的牺牲氧化步骤期间去除的氧化物厚度小于在倒数第二牺牲氧化步骤期间去除的厚度。
执行的其他附加的测试表明，上述应用的规则与分离退火前的SOI基板的制造方法无关。例如，基于
Figure BDA0000079818760000071
技术，通过使用不同的SOI制造方法产生的基板观察到了该规则的好处，这些方法在其基板注入、接合和分离退火方面不同。
图6示出了针对0.094μm的缺陷计算阈值在每晶圆缺陷的数量方面获得的缺陷D的结果。部分A和部分B表示以相同方法、但使用两种不同的原材料供应来制造的SOI基板所获得的结果。
在该图中，指示“120nm/200nm”表示进行第一牺牲氧化以去除120nm的氧化物和进行第二牺牲氧化以去除200nm的第二氧化物，并且措辞“200nm/120nm”表示相反的情况。
值Me对应于中值，该中值也表示为在矩形中的水平实线。值MO对应于平均值，该平均值也在矩形中以虚线的形式示出。最后，C表示在每次计数中考虑的晶圆的数量，并且每个点表示不位于在曲线图6中示出的四分位数值的间隔内的晶圆的结果。
如可以确定的，如果通过去除比在前一牺牲氧化步骤期间去除的厚度更薄的氧化物厚度来执行最后的牺牲氧化步骤，则污染白疵的数量通常较小，而与用于获得后分离SOI基板所使用的方法无关并且与原材料供应商无关。
还对薄的SOI基板执行了其他测试，即，该SOI基板的目的是获得具有接近于20nm的厚度的最终有源层4″。
图7至图9示出了在SOI基板1″进行的测量的结果，基板1″包括厚度为20nm的有源硅层4″和厚度为145nm的埋入氧化层3。执行这些附加的测试是因为特别薄的有源层使SOI甚至对与侧边缘白疵生成有关的问题更敏感。
图7和图8给出分别经历以下修整步骤的在上述薄的SOI上的白疵缺陷的测量的结果：
-RTA/120nm牺牲氧化/RTA/350nm牺牲氧化(图7)，以及
-RTA/200nm牺牲氧化/RTA/270nm牺牲氧化(图8)
在这两种情况下，发现白疵污染都是高的。
图9例示了针对薄的SOI基板获得的结果，该薄的SOI基板经历了这样的修整步骤：RTA/370nm牺牲氧化/RTA/100nm牺牲氧化。不可否认，可以看出，污染白疵的数量已被显著减少。
最后，在对本领域技术人员已知的名称为“UTBOX”的SOI基板上执行了其它测试，该基板中所埋入的氧化层很薄，所述测试示出了应用根据本发明的方法同样使得能够减少污染白疵的产生。

Claims (9)

1.一种用于“绝缘体上硅”SOI型的基板（1）的修整方法，所述基板包括在有源硅层（4）和硅支撑层（2）之间所埋入的氧化层（3），该方法包括应用修整步骤，以下为所述修整步骤的连续步骤：
a）对所述基板（1）进行快速热退火RTA，
b）对所述基板（1）的有源硅层（4）进行牺牲氧化的步骤，
c）对步骤b）后获得的所述基板（1'）进行快速热退火RTA，
d）对经历了步骤c）的所述基板（1'）的所述有源硅层（4'）进行牺牲氧化的步骤，
该方法的特征在于，进行所述牺牲氧化的步骤b）用以去除第一氧化物厚度（5），并且进行所述牺牲氧化的步骤d）用以去除比所述第一氧化物厚度更薄的第二氧化物厚度（6）；
其中，在900℃和1300℃之间的温度在非氧化气氛中执行步骤a）和c）的快速热退火RTA持续小于3分钟的时间。
2.根据权利要求1所述的方法，其特征在于，对所述有源硅层（4'）进行所述牺牲氧化的步骤d）是所述SOI基板所经历的修整步骤中的最后的牺牲氧化步骤。
3.根据权利要求1或权利要求2所述的方法，其特征在于，所去除的第一氧化物厚度大于150nm，并且所去除的第二氧化物厚度小于150nm。
4.根据权利要求1所述的方法，其特征在于，所去除的第一氧化物厚度（5）大于200nm。
5.根据权利要求4所述的方法，其特征在于，所去除的第一氧化物厚度（5）大于300nm。
6.根据权利要求1所述的方法，其特征在于，所去除的第二氧化物厚度（6）小于130nm。
7.根据权利要求6所述的方法，其特征在于，所去除的第二氧化物厚度（6）是120nm。
8.根据权利要求中1所述的方法，其特征在于，所述进行牺牲氧化的步骤包括在700℃和1100℃之间的温度执行的热氧化。
9.根据权利要求1所述的方法，其特征在于，所述牺牲氧化步骤包括利用酸的脱氧。
CN2010800060036A 2009-03-18 2010-03-17 “绝缘体上硅”soi型的基板的修整方法 Active CN102301464B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0951709 2009-03-18
FR0951709A FR2943458B1 (fr) 2009-03-18 2009-03-18 Procede de finition d'un substrat de type "silicium sur isolant" soi
PCT/EP2010/053460 WO2010106101A1 (en) 2009-03-18 2010-03-17 Finishing method for a substrate of "silicon-on-insulator" soi type

Publications (2)

Publication Number Publication Date
CN102301464A CN102301464A (zh) 2011-12-28
CN102301464B true CN102301464B (zh) 2013-12-18

Family

ID=41138794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800060036A Active CN102301464B (zh) 2009-03-18 2010-03-17 “绝缘体上硅”soi型的基板的修整方法

Country Status (8)

Country Link
US (1) US8389412B2 (zh)
EP (1) EP2409325B1 (zh)
JP (1) JP5646593B2 (zh)
KR (1) KR101519643B1 (zh)
CN (1) CN102301464B (zh)
FR (1) FR2943458B1 (zh)
SG (1) SG173527A1 (zh)
WO (1) WO2010106101A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2500933A1 (en) 2011-03-11 2012-09-19 S.O.I. TEC Silicon Multi-layer structures and process for fabricating semiconductor devices
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
FR2999801B1 (fr) 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
JP6086031B2 (ja) 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3051968B1 (fr) * 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
FR3085536A1 (fr) * 2018-09-03 2020-03-06 Soitec Dispositif cfet et procede de fabrication d'un tel dispositif
CN116779427B (zh) * 2023-08-24 2023-11-10 珠海格力电子元器件有限公司 碳化硅半导体结构的制作方法和碳化硅半导体结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1291464C (zh) * 2001-07-16 2006-12-20 S.O.I.Tec绝缘体上硅技术公司 提高半导体表面条件的方法及采用此方法制得的结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
JP5125194B2 (ja) * 2007-04-10 2013-01-23 信越半導体株式会社 貼り合わせウエーハの製造方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1291464C (zh) * 2001-07-16 2006-12-20 S.O.I.Tec绝缘体上硅技术公司 提高半导体表面条件的方法及采用此方法制得的结构

Also Published As

Publication number Publication date
US8389412B2 (en) 2013-03-05
SG173527A1 (en) 2011-09-29
JP2012520579A (ja) 2012-09-06
KR101519643B1 (ko) 2015-06-19
WO2010106101A1 (en) 2010-09-23
EP2409325A1 (en) 2012-01-25
CN102301464A (zh) 2011-12-28
KR20110096178A (ko) 2011-08-29
FR2943458A1 (fr) 2010-09-24
EP2409325B1 (en) 2014-01-01
JP5646593B2 (ja) 2014-12-24
FR2943458B1 (fr) 2011-06-10
US20120021613A1 (en) 2012-01-26

Similar Documents

Publication Publication Date Title
CN102301464B (zh) “绝缘体上硅”soi型的基板的修整方法
JP4876067B2 (ja) 採取薄膜の品質改善処理方法
JP4876068B2 (ja) スマートカット（登録商標）剥離後の熱処理方法
TW530378B (en) Process for the treatment of substrates for microelectronics and substrates obtained by this process
JP6070954B2 (ja) 補剛層を有するガラス上半導体基板及びその作製プロセス
US8173521B2 (en) Method for manufacturing bonded wafer
TWI310962B (zh)
US7276427B2 (en) Method for manufacturing SOI wafer
US8476148B2 (en) Method for transferring a layer from a donor substrate onto a handle substrate
TWI296819B (en) Formation of a relaxed useful layer from a wafer with no buffer layer and a structure formed thereby
KR101623968B1 (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
JP2004186226A (ja) Ｓｏｉウエーハの製造方法
US20060154445A1 (en) Method for manufacturing soi wafer
JP2011071193A (ja) 貼合せｓｏｉウェーハ及びその製造方法
JP5096634B2 (ja) 低いホール密度を有する薄層を得るための方法
JP2006303088A (ja) シリコン基板の洗浄方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JP2004087767A (ja) Ｓｏｉウエーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.