JP2003509838A - マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板 - Google Patents

マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板

Info

Publication number
JP2003509838A
JP2003509838A JP2001519480A JP2001519480A JP2003509838A JP 2003509838 A JP2003509838 A JP 2003509838A JP 2001519480 A JP2001519480 A JP 2001519480A JP 2001519480 A JP2001519480 A JP 2001519480A JP 2003509838 A JP2003509838 A JP 2003509838A
Authority
JP
Japan
Prior art keywords
functional layer
substrate
reducing atmosphere
processing method
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001519480A
Other languages
English (en)
Inventor
バージュ、チエリ
オーベルトン−エルベ、アンドレ
浩司 阿賀
直人 楯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2003509838A publication Critical patent/JP2003509838A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Surface Treatment Of Glass (AREA)

Abstract

(57)【要約】 本発明は、少なくとも表裏の一方の面に機能層（５２）を備えたマイクロエレクトロニクス又はオプトエレクトロニクス用基板（５０）の処理方法に関する。本発明による方法は、機能層（５２）の露出表面（５４）に対する化学−機械的研磨工程を含み、この研磨工程の実行前に還元性雰囲気（１００）内での焼鈍工程を更に含むことを特徴とする。

Description

【発明の詳細な説明】
【０００１】 本発明は、マイクロエレクトロニクス及び/又はオプトエレクトロニクス部品
の製造を目的とする基板の処理方法に関する。 本発明はまた、上記処理方法により得られた基板にも関する。 より詳細には、本発明は、全体が半導体（例えばシリコン）若しくは全体が絶
縁体である基板、あるいは半導体層若しくは絶縁体層の積層体からなる基板の処
理方法に関する。そのような基板としては、表面上に単一層（例えばエピタキシ
ャル層）を形成してなる基板、あるいは製造工程がかなり進んだ段階において素
子若しくは素子の一部を含んでなる基板のような不均一構造を持つ基板も含まれ
る。
【０００２】 この種の基板の表裏の少なくとも一方の面には、表面に形成される素子の少な
くとも一部を形成する材料層が表面から或る深さまで存在している。この層をこ
こでは「機能層」と称する。
【０００３】 この機能層の品質は素子の品質を左右し、従って機能層の品質を向上させるた
めに多くの試みが絶えずなされてきた。例えば、この機能層の表面粗さを小さく
すると共に層厚内における欠陥の密度を減少させるための幾つかの試みがなされ
てきている。
【０００４】 化学−機械的研磨法を使用することにより機能層の表面粗さを小さくし得るこ
とは公知である。
【０００５】 また、機能層における欠陥の密度が、機能層表面に向かって増加していくよう
な密度勾配をもつ場合、化学−機械的研磨技術を用いて機能層における欠陥の密
度を減少させ得ることも知られている。この場合、化学−機械的研磨による機能
層の研磨は、機能層の初期表面よりも深い位置で許容し得る欠陥密度を持つ領域
まで行われる。
【０００６】 しかしながら、化学−機械的研磨は、機能層における或る特性の劣化や、基板
製造能力の低下を引き起こすことも知られている（フランス公開特許第２７６２
１３６号及び同第２７６１５２６号公報）。
【０００７】 従って、特に機能層をシリコンで構成する場合、化学−機械的研磨を水素含有
雰囲気下における焼鈍工程に置き換えることが提唱されている（フランス公開特
許第２７６２１３６号及び同第２７６１５２６号公報）。水素含有雰囲気下でシ
リコンからなる機能層を有する基板を焼鈍すると、結晶欠陥の修復と同時に、特
にシリコン表面の再構成によって表面粗さが小さくなる効果も得られる。
【０００８】 本発明の一つの目的は、機能層の品質を更に向上させることにある。
【０００９】 この目的は、本発明によれば、少なくとも表裏の一方の面に機能層を備えたマ
イクロエレクトロニクス又はオプトエレクトロニクス用基板の処理に際して機能
層の露出表面に対する化学−機械的研磨工程を含む基板処理方法において、前記
研磨工程の前に還元性雰囲気下での焼鈍工程を実行することにより達成される。
【００１０】 化学−機械的研磨が研磨表面の下部材料に或る欠陥を引き起こし、特に機能層
において基板厚さに不均一を生じさせる傾向があることは良く知られている。
【００１１】 しかしながら、驚くべきことに、本願発明者らは、化学−機械的研磨工程に先
立つ還元性雰囲気下での焼鈍工程により単純研磨又は単純焼鈍における場合より
も一層効果的に機能層の品質を向上させ得るのみならず、単純化学−機械的研磨
における有害作用の殆ど全てを排除し得ることの知見を得たのである。これは、
還元性雰囲気下での焼鈍工程により既に機能層表面の平滑化が開始されるためで
ある。このため、所望の表面粗さを得るために要する研磨時間が短縮され、結果
として本発明による方法は生産能力の向上を可能にするものである。加えて、研
磨時間の短縮化によって上記のような研磨による悪影響や研磨が長時間続く際に
屡々発生する虞れのある膜厚均一性の欠如も抑制される。
【００１２】 このように、本発明による方法を実施すると、機能層の品質は特に表面粗さに
関して格段に優れたものとなる。
【００１３】 表面粗さの測定は、一般には原子間力顕微鏡を使用して行うことができる。こ
の種の原子間力顕微鏡装置においては、原子間力顕微鏡チップによる走査領域、
即ち１×１μｍ２から１０×１０μｍ２、稀に５０×５０μｍ２、時として１０
０×１００μｍ２に及ぶ範囲の領域における表面粗さが測定可能である。表面粗
さは、特に二つの周波数成分要素によって特徴付けられる。即ち、周波数成分の
一つは高周波粗さと呼ばれる１×１μｍ２程度の走査領域内における粗さであり
、他の一つは低周波粗さと呼ばれる１０×１０μｍ２程度又はそれ以上の走査領
域における粗さである。
【００１４】 化学−機械的研磨及び還元雰囲気下での焼鈍は、異なる周波数成分にそれらが
与える影響において際立っている。例えば還元雰囲気下での焼鈍は高周波粗さの
平滑化を促進するが、どちらかといえば低周波粗さに属する波状の緩やかな起伏
の減少に関してはそれほど効果的ではない。一方、化学−機械的研磨は低周波粗
さの改善に有効である。
【００１５】 本発明による方法では、還元性雰囲気下での焼鈍工程において高周波粗さの平
滑化を可能とし、研磨工程において波状の起伏、即ち一種の低周波粗さの改善を
可能としている。ここで、高周波粗さが小さいことは良好なシールド酸化物層を
得るための基本条件であり、波状起伏（低周波粗さ）が小さいことは機能層の露
出表面に他の基板を接合することが必要な場合に有利な条件である。
【００１６】 本発明による方法は、表面粗さに関する効果に加えて、機能層における構造欠
陥の密度を減少させることをも可能にするものである。特に、還元性雰囲気下で
の焼鈍工程は機能層表面の再構成又は再構築を開始させ得るので、機能層の厚さ
内における構造欠陥を修復することができる。この修復は部分的に可能なだけで
あるが、それにもかかわらず、化学−機械的研磨工程を充分長い時間に亘って継
続することにより、機能層の厚さ部分における機能層露出表面近傍領域で欠陥の
大部分を含む材料を除去することができる。従って、本発明方法は、機能層の露
出表面に向かって増加する欠陥密度勾配が存在し、それゆえ露出表面近傍領域に
おける欠陥密度が大きい場合に特に有効である。還元性雰囲気下での焼鈍工程に
よる欠陥修復と、研磨工程による部分的な材料除去との複合効果により、機能層
の露出表面領域における欠陥を効果的に排除することが可能である。
【００１７】 本発明の方法により、上述のようにマイクロエレクトロニクス又はオプトエレ
クトロニクス用の機能層としての使用に耐え得る充分な品質の機能層を有する基
板を得ることができる。
【００１８】 本発明において、還元性雰囲気は好ましくは水素を主体とする組成の気体であ
る。また、この還元性雰囲気はアルゴンを含んでいることが好ましい。
【００１９】 還元性雰囲気は１００％水素の組成とすることができる。但し、還元性雰囲気
を水素とアルゴンとの混合気体とすることも有利である。この混合気体における
Ｈ２／Ａｒ組成比は２０／８０又は２５／７５とすることが好ましい。このよう
な組成比においては、水素が効果を奏するに充分な濃度となる一方でアルゴンの
存在により混合気体が良好な熱伝導性をもつことになるからである。雰囲気の熱
伝導性を向上させることにより基板側の熱的制約が軽減され、それによってスラ
イディングバンド型の欠陥の発生を抑制することができる。またこの種の混合気
体は低腐食性であるので、特定の種類の欠陥による選択的腐食を軽減することも
できる。
【００２０】 本発明による方法の好ましい一形態では、意図的に犠牲となる酸化工程を更に
含んでいる。この犠牲的な酸化工程は、機能層を少なくともその厚みの一部につ
いて酸化する工程と、この酸化部分から酸素を除去する工程とを含み、この意味
でここでは酸化を犠牲的と呼んでいる。これらの酸化工程と酸素除去工程は、研
磨工程の後及び／又は前に実行することができる。
【００２１】 犠牲的な酸化工程は、機能層を構成する材料が易酸化材料であっても難酸化材
料であっても、機能層の品質を向上させるためには付加的に実行することが好ま
しい。本明細書、特に請求項に記載した範囲内において、この犠牲的酸化工程は
機能層の材料が易酸化性であるか否かに関らず実行され得るものと理解すべきで
ある。
【００２２】 研磨工程及び犠牲的酸化工程の各々は、過度の欠陥密度を有する機能層部分の
除去に関与するものである。但し、研磨工程に続く犠牲的酸化工程は、研磨工程
によって発生した表面欠陥の除去により特異的に関与する。
【００２３】 また犠牲的酸化工程は、研磨工程における他の有害作用を抑制するためにも有
効である。特に、比較的厚い欠陥層が当初から存在する場合はそれを除去するた
めに長時間の研磨が必要となるが、一般に長時間の研磨は膜厚均一性の欠如をも
たらす。この欠点は、除去すべき材料層が厚くなればなるほど研磨工程の実行時
間が長くなるので一層深刻になる。更に、長時間の研磨工程はプロセスの進行を
長引かせ、生産能力を制限することになる。本発明による方法において、付加的
に犠牲的酸化工程を導入することにより、比較的大きな欠陥密度を持つ機能層部
分の除去にこの犠牲的酸化工程が大きく寄与するので、研磨工程による処理量を
本質的に表面粗さの平滑化に要する程度に抑えることができ、上記欠点を解消す
ることができる。更に研磨量を実質的に抑制することにより、研磨により発生す
る欠陥も比較的小規模に制限することができる。
【００２４】 本発明による方法の別の好ましい形態では、少なくとも１回の熱処理工程を更
に含んでいる。この場合、個々の熱処理工程の終了前に機能層に対する酸化工程
を実行し、それによって機能層の残りの部分を保護する。このような条件下にお
ける熱処理は、酸化工程中に発生した欠陥を少なくとも部分的に修復する作用を
有するものでもある。
【００２５】 本発明による方法の更に別の好ましい形態では、還元性雰囲気下での焼鈍工程
を研磨工程の後に更に含んでいる。
【００２６】 本発明による更に別の好適な形態では、ウエハを支持基板上に移載してから、
後に水素雰囲気中での焼鈍工程と研磨工程とに付されるべき機能層を構成する薄
膜層を前記支持基板上に形成するために、ウエハの一方の表面下の注入領域に原
子を注入する工程と、この原子注入を受けた側のウエハ面を前記支持基板に密着
結合する工程と、前記注入領域においてウエハを劈開させる工程とを更に含んで
いる。
【００２７】 本発明による方法の適用対象は、好ましくは半導体材料からなる機能層を設け
た基板であり、この半導体材料は例えばシリコンである。
【００２８】 特にシリコン製の機能層の場合、還元性雰囲気下での焼鈍工程をフランス公開
特許第２７６１５２６号公報に記載されているような公知の方法に準じて実行す
ることも好ましい。この場合、基板は約１０５０℃〜１３５０℃の温度範囲内で
数十秒〜数十分間、水素含有雰囲気下で焼鈍される。
【００２９】 本発明における別の有利な形態においては、還元性雰囲気下での焼鈍工程が例
えばヨーロッパ特許第９１７１８８号公報に記載されているような別の公知の方
法により実行される。この場合、基板は水素含有雰囲気下で約１１００℃〜１３
００℃の温度範囲内において３分未満、好ましくは６０秒未満、更に好ましくは
３０秒未満に亘り焼鈍される。この焼鈍法は、ＲＴＡ（ＲＴＡはRapid Thermal
Annealingの略語）として知られている急速昇温急速降温焼鈍に相当する。
【００３０】 焼鈍工程は一定温度又は変化する温度条件下で実行可能であり、焼鈍温度を変
化させる場合は複数段の段階的温度変化を経て焼鈍するか、複数の段階的温度領
域と連続的可変温度領域とを組み合わせて焼鈍する。
【００３１】 本発明の更に別の有利な形態においては、還元性雰囲気下での焼鈍工程が例え
ばフランス公開特許第２７６１５２６号公報に記載されているような更に別の公
知の方法に準じて実行される。この焼鈍法によれば、基板は水素プラズマ発生チ
ャンバー内で焼鈍される。この種の焼鈍法の利点は焼鈍温度が低いことにあり、
一般にこの温度は室温から約６００℃までの範囲内である。
【００３２】 シリコン製の機能層に対する水素含有雰囲気下での焼鈍は、長時間焼鈍、水素
プラズマ雰囲気中での焼鈍、或いはＲＴＡとして実施したとしても、いずれにせ
よ幾つかの有利な作用を有している。即ち、これらの有利な作用とは、 ・機能層表面における自然酸化膜の分解と機能層の平均膜厚を減少させ得るシリ
コンエッチング作用（ＳｉＨ２及びＳｉＨ４は揮発性である）、 ・酸素析出物と、結晶欠陥を安定化する役割を果たす可能性のあるその他の酸化
物障壁の溶解による欠陥の修復作用、 ・原子スケールにおけるテラスの出現を伴う機能層表面粗さの低減及び平滑化作
用である。
【００３３】 特に、水素によるシリコン酸化物の分解はシリコン原子の再構成を著しく容易
にする。
【００３４】 水素含有雰囲気下での焼鈍工程によって特に表面において活性化されたシリコ
ン原子は、それら自身が安定性の大きなエネルギー状態となるまで表面で移動す
る。従って、露出表面の突出部に存在するシリコン原子は凹部側へ移動する傾向
がある。このように、水素含有雰囲気下での焼鈍工程は表面粗さを低減する傾向
がある。
【００３５】 欠陥の修復に関して、酸素析出物及びその他の酸化物障壁の溶解作用は、ＣＯ
Ｐ（Crystal Originated Particleの略語）として知られる欠陥の場合に特に有
効である。ＣＯＰ欠陥は、大きさが数百から数千Å程度の欠陥の集まりであり、
結晶面内に形成されるその配向壁は高々数十Å程度の厚さを持つ酸化物によって
安定化されている。ＣＯＰ欠陥はＣＺシリコンにおいて顕著に発生する。
【００３６】 更に本発明は、少なくとも表裏の一方の面に機能層を備え、この機能層の露出
表面に対する化学−機械的研磨工程を経て得られるマイクロエレクトロニクス又
はオプロエレクトロニクス用基板も提供し、この基板は研磨工程の前に還元性雰
囲気下での焼鈍工程を経ていることを特徴とするものである。
【００３７】 本発明の上述以外の特徴と目的及び利点は、添付図面を参照して以下に述べる
実施形態の説明から明らかである。
【００３８】 本発明による方法の５つの実施形態を具体例として以下に説明する。 尚、以下においてはこれら５つの実施形態をシリコン・オン・インシュレータ
基板の製造に関して例示するが、これらの例示は何ら限定的な意図を持つもので
はない。シリコン・オン・インシュレータ基板はＳＯＩ基板とも称される。
【００３９】 これに関連して、本発明による方法はＳＭＡＲＴ−ＣＵＴ（登録商標）法とし
て知られる特定方式の方法によるＳＯＩ基板の製造において特に有利な用途を見
いだしている。
【００４０】 ＳＭＡＲＴ−ＣＵＴ法を実行する特定の方法の一つはフランス公開特許第２６
８１４７２号公報に記載されている。
【００４１】 ＳＭＡＲＴ−ＣＵＴ法によるＳＯＩ基板の製造では、その表裏の一方の面にシ
リコン機能層５２を形成した基板が製造される。このシリコン層は、埋込み酸化
物層５６として知られる絶縁層の上に載っている。
【００４２】 その態様の一つとしてＳＭＡＲＴ−ＣＵＴ法は、 半導体ウエハの一方の表面下の注入領域に原子を注入する工程と、 原子注入を受けたウエハを支持基板と密着接合する工程と、 注入領域においてウエハを劈開する工程とを備えており、これらの工程は、注
入を受けた側の表面と注入領域との間に位置するウエハ部分を支持基板上に移載
し、この支持基板上にシリコン薄膜層を形成することを目的としている。
【００４３】 「原子を注入する」という表現は、原子種又はイオン種を材料に添加しうるあ
らゆる衝突を意味するものとするが、材料中においてこれら化学種は極大密度を
とり、この極大値は衝撃表面に対して所定の深さにあるものとする。原子種又は
イオン種は、やはり極大値周囲に分布してなるエネルギーにより材料内に打ち込
まれる。材料への原子種の注入は、イオンビーム注入装置、プラズマ浸漬注入装
置等により実行可能である。
【００４４】 「劈開」という用語は、注入された化学種がこの材料中において極大密度とな
る位置又はその近傍における注入材料のあらゆる断裂を意味するものとする。こ
の断裂は、必ずしも注入材料の結晶面に沿って発生する必要はない。
【００４５】 ＳＭＡＲＴ−ＣＵＴ法によりＳＯＩ基板を作製するには幾つかの方法が考えら
れる。
【００４６】 第１の方法では、シリコンウエハの注入面を絶縁酸化物層（例えばシリコンの
酸化等）により被覆し、その移載先に使用する支持基板には一方の面がやはりシ
リコンで構成された支持基板を用いる。
【００４７】 第２の方法では、全体が半導体（例えばシリコン）で構成されている薄膜を、
絶縁層で被覆された支持基板又は全体が絶縁体（例えば石英）で構成されている
支持基板のいずれかに移載する。
【００４８】 第３の方法では、絶縁層で被覆された薄膜を、やはり絶縁体で被覆された支持
基板又は全体が絶縁体で構成されている支持基板のいずれかに移載する。
【００４９】 いずれの場合においても劈開及び移載後、支持基板の一方の面上に薄膜層を移
載したＳＯＩ基板５０が得られ、この薄膜層の露出表面は劈開表面に相当する。
劈開後、基板５０はマイクロエレクトロニクス分野における通常の方法に従って
除塵、洗浄及びリンスされる。
【００５０】 ここにおいて、本発明による方法は、前記露出表面の表面粗さ及び移載される
薄膜層の欠陥密度を減少させるために有効に利用される。
【００５１】 即ち、ＳＯＩ基板５０は本発明による方法に従って還元性雰囲気下での焼鈍工
程１００と研磨工程２００とを経て処理される。
【００５２】 尚、以下に述べるいずれの実施形態に関しても、還元性雰囲気下での焼鈍工程
は前述のＲＴＡ（急速昇温急速降温焼鈍法）に従って実行されるものとする。
【００５３】 ＲＴＡ法に従って還元性雰囲気下での焼鈍工程１００を実行するチャンバーの
一例を図１に示す。
【００５４】 このチャンバー１は、外壁２、リアクター４、ウエハ基板支持ステージ６、上
下二列のハロゲンランプヒーター８、１０及び二組のサイドランプヒーターを備
えている。
【００５５】 特に外壁２は、図示しない前後側壁の他に底壁１２、天壁１４、及び外壁２の
長手方向両端にそれぞれ位置する二つの端面壁１６、１８を備えており、端面壁
１６、１８の一方にはドア２０が設けられている。
【００５６】 リアクター４は、二つの端面壁１６、１８間で長手方向に延在する石英管によ
り構成されている。端面壁１６、１８には、ガス入口２１又はガス出口２２が連
通している。ガス出口２２はドア２０を含む端面壁１８の脇に位置している。
【００５７】 ハロゲンランプヒーター８、１０の各列は、リアクター４と底壁１２との間、
及びリアクター４と天壁１４との間の各空間内に配置され、それぞれリアクター
の上下に位置している。ハロゲンランプヒーター８、１０の各列は、リアクター
４の長手軸に対して直行する向きに水平配置された１７個のランプヒーター２６
からなる。二組のサイドランプヒーター（図１には現れていない）は、ハロゲン
ランプヒーター８、１０の各ランプヒーター２６の長手方向両端部に対面する図
面表裏方向で向かい合った前後側壁とリアクター４との間の空間に一本ずつ、こ
のリアクターの長手軸に対して平行に延在配置されたランプヒーターによって構
成される。
【００５８】 基板支持ステージ６はリアクター４内をスライド移動可能である。このステー
ジは、水素含有雰囲気下での焼鈍工程１００に付すべき基板５０を支持し、また
この基板をチャンバ１内に搬入配置し、或いはチャンバ１から搬出することを可
能にするものである。
【００５９】 この形式のチャンバ１は、例えばＳＴＥＡＧ（登録商標）という商品名で型番
SHS AST 2800として市販されている。
【００６０】 以下に述べる本発明による方法の５つの実施形態は、それ自体が露出表面５４
を有する機能層５２を備えたＳＯＩ基板５０の処理に関するものである。この露
出表面５４は、前述のようにＳＭＡＲＴ−ＣＵＴ（登録商標）法によって得られ
た劈開表面である。基板５０には、機能層５２の下層に埋込み酸化物層５６が形
成されており、この埋込み酸化物層５６の下層は支持基板５８である。
【００６１】 本発明による方法の５つの実施形態で採用しているパラメータは、以下に述べ
るように「ファインプロダクト」仕様に準拠するものである。ここで、「ファイ
ンプロダクト」とは、そのＳＯＩ層、即ち機能層５２の厚さが約２０００Åであ
り、埋込み絶縁層５６の厚さが約４０００ÅであるＳＯＩ基板である。更に厚い
機能層５２及び／又は更に厚い埋込み酸化物層を有するＳＯＩ基板を作製するに
は、注入された原子種の層が衝撃表面よりも更に深くに位置するように、より高
エネルギーで注入工程を実行する。この場合、原子種を深く注入すればするほど
機能層５２における欠陥密度を許容範囲に戻すために劈開後に除去すべき材料が
増加することを考慮する必要がある。これは、より深く原子種を注入するほど欠
陥領域の幅が増加するためである。
【００６２】 図２に示す第１実施形態においては、基板５０はＳＭＡＲＴ−ＣＵＴプロセス
における劈開工程と洗浄工程の後に還元性雰囲気下での焼鈍工程１００と、それ
に続く化学−機械的研磨工程２００とに付される。
【００６３】 これら二つの工程の前においては、機能層５２の露出表面領域５４における欠
陥５９の密度並びに表面粗さは満足できる状態ではない。
【００６４】 還元性雰囲気下での焼鈍工程１００は前述ＲＴＡ法に従って実行される。すな
わち、この還元性雰囲気下での焼鈍工程は、 基板５０を導入する際のチャンバーが未だ加温されていない状態でチャンバー
１内に基板５０を導入配置する工程と、 大気圧に等しい圧力又は大気圧領域内にある圧力において、水素とアルゴンと
の混合気体を水素２５％、アルゴン７５％の容積比率でチャンバー内に導入する
工程と、 ハロゲンランプヒーター２６を点灯することにより昇温速度約５０℃／秒で処
理温度までチャンバ１内の温度を上昇させる工程と、 １２００℃〜１２３０℃の温度範囲内で好適に選択された処理温度、好ましく
は１２３０℃の処理温度で、２０秒間、基板５０をチャンバ１内に滞在させる工
程と、 ハロゲンランプヒーター２６を消灯し、温度範囲に応じて変動する数十℃／秒
の降温速度で冷却空気の循環により基板５０を冷却する工程、 とを備えている。
【００６５】 急速な加熱・冷却勾配と短い定温状態とを伴う上記条件下における還元性雰囲
気下での焼鈍工程１００によれば、実質的に材料を除去することなく基板の表面
粗さを低減させることができる。この場合、除去される材料の厚さは２０Åに満
たない。表面粗さの低減は、本質的に表面の再構成と平滑化により達成されもの
であり、エッチングによるものではない。加えて、原子注入及び劈開工程におい
て発生した機能層５２のシリコン結晶欠陥５９は、この還元性雰囲気下での焼鈍
工程１００により少なくとも部分的に修復される。従って機能層５２における欠
陥５９の密度が低下する。結果として、それを超えると欠陥５９の密度が過大と
なって許容し難いものとなる機能層５２の膜厚も減少する。更に、この焼鈍工程
をＲＴＡ法に従って還元性雰囲気下で実行（１００）することにより、或る種の
欠陥による腐食が埋込み酸化物層５６まで広がることも防止できる。
【００６６】 還元性雰囲気下での焼鈍工程１００は、他にも多くの利点を提供するものであ
る。すなわち、この焼鈍工程は基板５０の高い生産性との両立が容易であり、使
用法が容易であり、既存設備を用いて実施可能である。
【００６７】 一般に、表面粗さは、その粗さを測定すべき表面を走査して測定された最小高
さと最大高さとの差により表されるか、ｒｍｓ値により表される。最小高さと最
大高さとの差は、以下Ｐ−Ｖで表す（Peak - Valleyという語に基づく）。
【００６８】 還元性雰囲気下での焼鈍工程１００の後、１×１μｍ２の面積の表面領域を走
査して測定した粗さは、ｒｍｓ値で５０から１〜１．５Åに（即ちＰ−Ｖ値で５
００Åを超える値から約２０Åに）減少し、１０×１０μｍ２の面積領域を走査
して測定した粗さは、ｒｍｓ値で５０から５〜１５Åに（即ちＰ−Ｖ値で５００
Åを超える値から４０〜５０Åに）減少した。
【００６９】 研磨工程２００は、当業者に公知の従来の化学−機械的研磨法により実行され
る。還元性雰囲気下での焼鈍工程１００により既にかなり平滑化された表面を出
発点とする研磨処理であるため、表面粗さ、特に低周波粗さを所望の目標値にす
るには研磨工程２００として僅か２００〜４００Åの研磨厚を対象とする研磨で
充分である。典型的な例を挙げると、研磨後の表面粗さは測定面積１×１μｍ２ の走査の場合にｒｍｓ値で約０．８〜１．５Åであり、測定面積１０×１０μｍ ２ の走査の場合にｒｍｓ値で約１〜２Åである。
【００７０】 また、この研磨工程２００により、露出表面５４の近傍で欠陥５９を含む膜厚
部分を機能層５２から除去することも可能である。
【００７１】 本発明による方法の第２実施形態を図３に示す。既に述べたように、この第２
実施形態は、例えばＳＭＡＲＴ−ＣＵＴ法における劈開工程と洗浄工程とを経て
得られたＳＯＩ基板５０に対して実行される。
【００７２】 この第２実施形態においては、基板５０は還元性雰囲気下での焼鈍工程１００
Ａに付され、その後に化学−機械的研磨工程２００Ａに付され、最後に熱処理３
２０Ａを伴う犠牲的酸化工程３００Ａに付される。
【００７３】 ここで、第２実施形態における還元性雰囲気下での焼鈍工程１００Ａ及び化学
−機械的研磨工程２００Ａは第１実施形態について述べたものと同一である。
【００７４】 犠牲的酸化工程３００Ａは、研磨工程２００Ａの後に残った露出表目付近の欠
陥５９を除去することを目的としている。このような欠陥５９は、先行する原子
注入又は劈開によって発生することもあれば、研磨工程２００Ａ中に発生するこ
ともある。
【００７５】 犠牲的酸化工程３００Ａは、酸化工程３１０Ａと酸素除去工程３３０Ａとを備
えている。熱処理３２０Ａは、酸化工程３１０Ａと酸素除去工程３３０Ａとの間
の時期に実行される。
【００７６】 酸化工程３１０Ａは、７００℃〜１１００℃の温度範囲内で実施することが好
ましい。酸化工程３１０Ａはドライ方式又はウェット方式のいずれでも実施可能
である。ドライ方式による場合、酸化工程３１０Ａは例えば酸素ガス中で基板５
０を加熱することにより実施される。ウェット方式による場合は、酸化工程３１
０Ａは例えば水蒸気で満たされた雰囲気中で基板５０を加熱することにより実施
される。当業者に知られている従来法によるウェット方式又はドライ方式の酸化
処理を利用する場合は、酸化性雰囲気として塩酸を用いることも可能である。
【００７７】 このような酸化工程３１０Ａにより露出表面に酸化物層６０が生成される。
【００７８】 熱処理工程３２０Ａは、機能層５２を構成する材料の品質を向上させるための
あらゆる熱的工程により実施可能である。この熱処理工程３２０Ａは、一定温度
又は可変温度において実施可能である。後者の場合、熱処理工程３２０Ａは、例
えば温度を二値間で連続的に漸次変化させるか、二値間で周期的に段階的に変動
させるなどして行うことができる。
【００７９】 熱処理工程３２０Ａは、少なくとも部分的に１０００℃を超える温度、より好
ましくは約１１００〜１２００℃の温度で実施することが好ましい。
【００８０】 熱処理工程３２０Ａは、非酸化性雰囲気下で実施することが好ましい。熱処理
３２０Ａのための雰囲気は、アルゴン、窒素、水素、或いはこれらの代りに前述
したような混合気体で構成することができる。また熱処理工程３２０Ａは真空下
で行っても良い。
【００８１】 酸化工程３１０Ａは、熱処理工程３２０Ａの前に実施することが好ましい。こ
の場合、熱処理工程３２０Ａの最中に酸化物層６０が機能層の残りの部分を保護
し、ピット形成現象が防止される。ピット形成現象は当業者には良く知られてい
る。この現象は、或る種の半導体が窒素やアルゴンなどの非酸化性雰囲気中また
は真空下で焼鈍された場合に、その表面に凹部が発生する現象を言う。特にシリ
コンの場合、シリコンが剥き出しの状態、即ち酸化物被膜が全く形成されていな
い状態ではピット形成現象が発生しやすい。
【００８２】 有利な一態様によれば、酸化工程３１０Ａは熱処理工程３２０Ａの温度上昇開
始と同時に開始され、該熱処理工程の終了前に終了する。
【００８３】 熱処理工程３２０Ａは、基板５０の製造加工プロセスにおける先行工程で発生
した欠陥を少なくとも部分的に修復することを可能にする。更に詳しくは、熱処
理工程３２０Ａは、酸化工程３１０Ａで機能層５２に発生する積層欠陥、ＨＦ欠
陥等のような結晶欠陥を熱処理で修復し得るような温度及び時間で実行可能であ
る。ＨＦ欠陥とは、フッ化水素酸浴中で基板５０を処理した後に埋込み酸化物層
５６中の装飾的ハローによってその存在が明らかとなる欠陥を意味する。
【００８４】 また熱処理工程３２０Ａは、例えばＳＭＡＲＴ−ＣＵＴ法において移載工程中
に移載された層と支持基板５８との間の界面の接合強度の強化にも有利に作用す
る。
【００８５】 酸素除去工程３３０Ａは溶液中で行うことが好ましい。この溶液は、例えば１
０％又は２０％フッ化水素酸溶液である。係る溶液中に基板５０を浸漬すること
により、膜厚が一千乃至数千Åの酸化物層６０を除去するには数分の処理で充分
である。
【００８６】 以上に述べた本発明による方法の第２実施形態では、 ・還元性雰囲気下での焼鈍工程１００で機能層５２から少なくとも１５Åのシリ
コンと、 ・研磨工程２００で機能層５２から３００Åのシリコンと、 ・犠牲的酸化工程３００で機能層５２から６５０Åのシリコンとがそれぞれ除去
される。
【００８７】 このように、本発明による方法により除去される機能層５２の膜厚部分は、第
２実施形態においては全体で約９５０Å程度である。一般的には本発明による方
法の第２実施形態では８００〜１１００Åを好適に除去可能である。
【００８８】 本発明による方法の第２実施形態における各工程後に測定した表面粗さを表１
に比較表の形で示す。
【００８９】
【表１】
【００９０】 本発明による方法の第３実施形態を、図４に示す。既に述べた実施形態の場合
と同様に、本実施形態も一例としてＳＭＡＲＴ−ＣＵＴ法における劈開工程並び
に洗浄工程を経て得られたＳＯＩ基板５０に対して実行される。
【００９１】 劈開工程及び洗浄工程の後、基板５０は、 ・熱処理工程３２１Ｂを伴う第１の犠牲的酸化工程３０１Ｂと、 ・還元性雰囲気下での焼鈍工程１００Ｂと、 ・化学−機械的研磨工程２００Ｂと、 ・熱処理工程３２２Ｂを伴う第２の犠牲的酸化工程３０２Ｂとに付される。
【００９２】 本実施形態における還元性雰囲気下での焼鈍工程１００Ｂ及び化学−機械的研
磨工程２００Ｂは、前述第１実施形態に関して述べたものと同一である。
【００９３】 第１と第２の犠牲的酸化工程３０１Ｂ及び３０２Ｂは、前述の犠牲的酸化工程
３００Ａと同様に、酸化工程３１１Ｂと３１２Ｂ、及び酸素除去工程３３１Ｂと
３３２Ｂを備えている。これらの第１と第２の犠牲的酸化工程３０１Ｂ及び３０
２Ｂ、並びに熱処理工程３２１Ｂ及び３２２Ｂも、それぞれ前述の第２実施形態
に関して既に述べたものと同様である。
【００９４】 本発明による方法の第３実施形態においては、 ・第１の犠牲的酸化工程３０１Ｂで機能層５２から６５０Åのシリコンと、 ・還元性雰囲気下での焼鈍工程１００Ｂで機能層５２から１５Å未満のシリコン
と、 ・研磨工程２００Ｂで機能層５２から３００Åのシリコンと、 ・第２の犠牲的酸化工程３０２Ｂで機能層５２から６５０Åのシリコンとがそれ
ぞれ除去される。
【００９５】 従って本発明の方法によって機能層から除去される膜厚部分は、第３実施形態
においては全体で約１６００Å程度である。
【００９６】 本発明による方法の第３実施形態における各工程後に測定した表面粗さを表２
に比較表の形で示す。
【００９７】
【表２】
【００９８】 本発明による方法の第４実施形態を図５に示す。既に述べた実施形態の場合と
同様に、本実施形態も一例としてＳＭＡＲＴ−ＣＵＴ法における劈開工程を経て
得られたＳＯＩ基板５０に対して実行される。
【００９９】 劈開工程及び洗浄工程の後、基板５０は、 ・還元性雰囲気下での焼鈍工程１００Ｃと、 ・熱処理工程３２１Ｃを伴う第１の犠牲的酸化工程３０１Ｃと、 ・化学−機械的研磨工程２００Ｃと、 ・熱処理工程３２２Ｃを伴う第２の犠牲的酸化工程３０２Ｃとに付される。
【０１００】 本実施形態における還元性雰囲気下での焼鈍工程１００Ｃ及び化学−機械的研
磨工程２００Ｃは、前述第１実施形態に関して述べたものと同一である。
【０１０１】 第１と第２の犠牲的酸化工程３０１Ｃ及び３０２Ｃも、前述の犠牲的酸化工程
３００Ａと同様に、酸化工程３１１Ｃと３１２Ｃ及び酸素除去工程３３１Ｃと３
３２Ｃとを含んでいる。
【０１０２】 第１と第２の犠牲的酸化工程３０１Ｃ及び３０２Ｃ、並びに熱処理工程３２１
Ｃ及び３２２Ｃは、本発明による方法の前述第２実施形態に関して既に説明した
ものと同様である。
【０１０３】 本発明のこの第４実施形態においては、 ・還元性雰囲気下での焼鈍工程１００Ｃで機能層５２から１５Å未満のシリコン
と、 ・第１の犠牲的酸化工程３０１Ｃで機能層５２から６５０Åのシリコンと、 ・研磨工程２００Ｃで機能層５２から３００Åのシリコンと、 ・第２の犠牲的酸化工程３０２Ｃで機能層５２から６５０Åのシリコンとがそれ
ぞれ除去される。
【０１０４】 従って本発明による方法で機能層５２から除去された膜厚部分は、第４実施形
態においては全体で約１６００Å程度である。
【０１０５】 本発明による方法の第４実施形態における各工程後に測定した表面粗さを比較
表の形で表３に示す。
【０１０６】
【表３】
【０１０７】 本発明による方法の第５実施形態を図６に示す。既に述べた実施形態の場合と
同様に、本実施形態も例えばＳＭＡＲＴ−ＣＵＴ法における劈開工程を経て得ら
れたＳＯＩ基板５０に対して実行される。
【０１０８】 劈開工程及び洗浄工程の後、基板５０は、 ・還元性雰囲気下での第１焼鈍工程１０１Ｄと、 ・化学−機械的研磨工程２００Ｄと、 ・還元性雰囲気下での第２焼鈍工程１０２Ｄとに供される。
【０１０９】 本実施形態における還元性雰囲気下での焼鈍工程１０１Ｄと１０２Ｄ及び化学
−機械的研磨工程２００Ｄは、第１実施形態に関して述べたものと同様である。
【０１１０】 本発明によるこの第５実施形態においては、 ・還元性雰囲気下での第１焼鈍工程１０１Ｄで機能層５２から１５Å未満のシリ
コンと、 ・研磨工程２００Ｄで機能層５２から４００Åのシリコンと、 ・還元性雰囲気下での第２焼鈍工程１０２Ｄで機能層５２から１５Å未満のシリ
コンとがそれぞれ除去される。
【０１１１】 従って、本発明による方法で機能層５２から除去された膜厚部分は、第５実施
形態においては全体で約４００Å程度である。
【０１１２】 本発明による方法の第５実施形態における一つの変形例として、既に述べたよ
うな熱処理や、その代替としてやはり既に述べたような熱処理を伴う犠牲的酸化
を上述の第５実施形態にも導入することは勿論可能である。
【０１１３】 表４に本発明による方法の第５実施形態における各工程後に測定した表面粗さ
を比較表の形で示す。
【０１１４】
【表４】
【０１１５】 上述した本発明による方法の第５実施形態は、劈開後の表面粗さが小さい場合
に特に有利である。これは特に、原子注入が数種のエネルギーにより実施される
場合（フランス公開特許第２７７４５１０号公報参照）及び／又は数種の原子種
で実施される場合、或いはまた劈開が機械的制約を伴う場合（フランス公開特許
第２７４８８５１号公報参照）などが該当する。
【図面の簡単な説明】
【図１】 本発明による方法を実施する際に一例として水素含有雰囲気下での焼鈍工程を
実行するためのチャンバの構成例を長手方向断面で示す模式図である。
【図２】 本発明の方法の一実施形態による基板処理における主な工程段階の基板構造を
その主面に対して直交する平面に沿った断面で示す模式図である。
【図３】 本発明の方法の別の実施形態による基板処理における主な工程段階の基板構造
をその主面に対して直交する平面に沿った断面で示す模式図である。
【図４】 本発明の方法の更に別の実施形態による基板処理における主な工程段階の基板
構造をその主面に対して直交する平面に沿った断面で示す模式図である。
【図５】 本発明の方法の更に別の実施形態による基板処理における主な工程段階の基板
構造をその主面に対して直交する平面に沿った断面で示す模式図である。
【図６】 本発明の方法の更に別の実施形態による基板処理における主な工程段階の基板
構造をその主面に対して直交する平面に沿った断面で示す模式図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年１０月２６日（２００１．１０．２６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 オーベルトン−エルベ、アンドレ フランス国 38240 ミュラン、テールシ ャマン・ド・ザイエール 12 (72)発明者 阿賀 浩司 群馬県安中市磯部３−12−37−Ｂ−115 (72)発明者 楯 直人 群馬県安中市板鼻3315−10

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも表裏の一方の面に機能層（５２）を備えたマイク
    ロエレクトロニクス又はオプトエレクトロニクス用基板（５０）の処理に際して
    前記機能層（５２）の露出表面（５４）に対する化学−機械的研磨工程を含む基
    板処理方法において、前記研磨工程（２００、２００Ａ、２００Ｂ、２００Ｃ、
    ２００Ｄ）の前に還元性雰囲気下での焼鈍工程（１００、１００Ａ、１００Ｂ、
    １００Ｃ、１０１Ｄ、１０２Ｄ）を更に含むことを特徴とする処理方法。
  2. 【請求項２】 還元性雰囲気下での焼鈍工程を、３分未満、特別には６０秒
    未満、更に特別には３０秒未満の処理時間で実行することを特徴とする請求項１
    に記載の処理方法。
  3. 【請求項３】 還元性雰囲気下での焼鈍工程を、１１００℃〜１３００℃、
    特別には１２００℃〜１２３０℃の焼鈍温度で実行することを特徴とする請求項
    １又は２のいずれか１項に記載の処理方法。
  4. 【請求項４】 研磨工程（２００、２００Ａ、２００Ｂ、２００Ｃ、２００
    Ｄ）の後に機能層（５２）の厚さの少なくとも一部を酸化する酸化工程（３１０
    Ａ、３１２Ｂ、３１２Ｃ）を更に含むことを特徴とする請求項１〜３のいずれか
    １項に記載の処理方法。
  5. 【請求項５】 研磨工程（２００、２００Ａ、２００Ｂ、２００Ｃ、２００
    Ｄ）の前に機能層（５２）の厚さの少なくとも一部を酸化する酸化工程（３１１
    Ｂ、３１１Ｃ）を更に含むことを特徴とする請求項１〜４のいずれか１項に記載
    の処理方法。
  6. 【請求項６】 少なくとも１回の脱酸工程（３３０Ａ、３３１Ｂ、３３２Ｂ
    、３３１Ｃ、３３２Ｃ）を更に含むことを特徴とする請求項４又は５に記載の処
    理方法。
  7. 【請求項７】 少なくとも１回の熱処理工程（３２０Ａ、３２１Ｂ、３２２
    Ｂ、３２１Ｃ、３２２Ｃ）を更に含み、該熱処理工程（３２０Ａ、３２１Ｂ、３
    ２２Ｂ、３２１Ｃ、３２２Ｃ）が終了する前に機能層（５２）に対する酸化工程
    を実行して機能層（５２）の残りの部分を保護することを特徴とする請求項４〜
    ６のいずれか１項に記載の処理方法。
  8. 【請求項８】 研磨工程（２００、２００Ａ、２００Ｂ、２００Ｃ、２００
    Ｄ）の後に還元性雰囲気下での焼鈍工程（１０２Ｄ）を更に含むことを特徴とす
    る請求項１〜７のいずれか１項に記載の処理方法。
  9. 【請求項９】 ウエハを支持基板上へ移載してから、後に還元性雰囲気下で
    の焼鈍工程（１００、１００Ａ、１００Ｂ、１００Ｃ、１０１Ｄ、１０２Ｄ）と
    研磨工程（２００、２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ）とに付されるべ
    き機能層（５２）を構成する薄膜層を前記ウエハ上に形成するために、ウエハの
    一方の表面下の注入領域に原子を注入する工程と、この原子注入を受けた側のウ
    エハ面を前記支持基板に密着結合する工程と、前記注入領域においてウエハを劈
    開させる工程とを更に含むことを特徴とする請求項１〜８のいずれか１項に記載
    の処理方法。
  10. 【請求項１０】 機能層（５２）が半導体からなることを特徴とする請求項
    １〜９のいずれか１項に記載の処理方法。
  11. 【請求項１１】 前記半導体がシリコンであることを特徴とする請求項１０
    に記載の処理方法。
  12. 【請求項１２】 前記還元性雰囲気が水素を含むことを特徴とする請求項１
    〜１１のいずれか１項に記載の処理方法。
  13. 【請求項１３】 前記還元性雰囲気がアルゴンを含むことを特徴とする請求
    項１〜１２のいずれか１項に記載の処理方法。
  14. 【請求項１４】 少なくとも表裏の一方の面に機能層（５２）を備え、該機
    能層（５２）の露出表面（５４）に対する化学−機械的研磨工程（２００、２０
    ０Ａ、２００Ｂ、２００Ｃ、２００Ｄ）を経て製造されたマイクロエレクトロニ
    クス又はオプトエレクトロニクス用基板において、前記研磨工程（２００、２０
    ０Ａ、２００Ｂ、２００Ｃ、２００Ｄ）の前に還元性雰囲気下での焼鈍工程（１
    ００、１００Ａ、１００Ｂ、１００Ｃ、１０１Ｄ、１０２Ｄ）も経ていることを
    特徴とする基板。
JP2001519480A 1999-08-20 2000-08-17 マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板 Pending JP2003509838A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9910667A FR2797713B1 (fr) 1999-08-20 1999-08-20 Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR99/10667 1999-08-20
PCT/FR2000/002330 WO2001015215A1 (fr) 1999-08-20 2000-08-17 Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011270460A Division JP2012104839A (ja) 1999-08-20 2011-12-09 マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板

Publications (1)

Publication Number Publication Date
JP2003509838A true JP2003509838A (ja) 2003-03-11

Family

ID=9549260

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001519480A Pending JP2003509838A (ja) 1999-08-20 2000-08-17 マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
JP2011270460A Ceased JP2012104839A (ja) 1999-08-20 2011-12-09 マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011270460A Ceased JP2012104839A (ja) 1999-08-20 2011-12-09 マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板

Country Status (9)

Country Link
US (2) US7029993B1 (ja)
EP (1) EP1208589B1 (ja)
JP (2) JP2003509838A (ja)
KR (1) KR100764978B1 (ja)
DE (1) DE60045416D1 (ja)
FR (1) FR2797713B1 (ja)
MY (1) MY133102A (ja)
TW (1) TW515000B (ja)
WO (1) WO2001015215A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
JP2006080461A (ja) * 2004-09-13 2006-03-23 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2006086305A (ja) * 2004-09-15 2006-03-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP2006261648A (ja) * 2005-01-31 2006-09-28 Soi Tec Silicon On Insulator Technologies 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
JP2008262992A (ja) * 2007-04-10 2008-10-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009260314A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2010062532A (ja) * 2008-09-03 2010-03-18 Soitec Silicon On Insulator Technologies 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
WO2010109712A1 (ja) * 2009-03-25 2010-09-30 シャープ株式会社 半導体装置用の絶縁基板、及び、半導体装置
US7902042B2 (en) 2004-09-13 2011-03-08 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer and thus-manufactured SOI wafer
JP2012507168A (ja) * 2008-10-30 2012-03-22 ソイテック 半導体層を低温で取り外す方法
JP2012520579A (ja) * 2009-03-18 2012-09-06 ソイテック 「シリコン−オン−インシュレーター」ｓｏｉ型の基板のための表面処理方法
JP2012212906A (ja) * 2012-06-14 2012-11-01 Soytec 低いホール密度を有する薄層を得るための方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2894990B1 (fr) * 2005-12-21 2008-02-22 Soitec Silicon On Insulator Procede de fabrication de substrats, notamment pour l'optique,l'electronique ou l'optoelectronique et substrat obtenu selon ledit procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827078B1 (fr) 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7883628B2 (en) 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827423B1 (fr) 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US7189606B2 (en) * 2002-06-05 2007-03-13 Micron Technology, Inc. Method of forming fully-depleted (FD) SOI MOSFET access transistor
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
AU2003263391A1 (en) 2002-08-12 2004-02-25 S.O.I.Tec Silicon On Insulator Technologies A method of preparing a thin layer, the method including a step of correcting thickness by sacrificial oxidation, and an associated machine
FR2845202B1 (fr) * 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
JP5047609B2 (ja) * 2003-01-07 2012-10-10 ソワテク 除去構造を含んでなるウェハーの、その薄層を除去した後の、機械的手段による循環使用
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
DE60336543D1 (de) 2003-05-27 2011-05-12 Soitec Silicon On Insulator Verfahren zur Herstellung einer heteroepitaktischen Mikrostruktur
EP1652230A2 (fr) * 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858462B1 (fr) 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
FR2867607B1 (fr) 2004-03-10 2006-07-14 Soitec Silicon On Insulator Procede de fabrication d'un substrat pour la microelectronique, l'opto-electronique et l'optique avec limitaton des lignes de glissement et substrat correspondant
EP1792339A1 (en) * 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
FR2880988B1 (fr) 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
JP2006279015A (ja) * 2005-03-02 2006-10-12 Seiko Epson Corp 半導体装置の製造方法、集積回路、電気光学装置、及び電子機器
FR2884647B1 (fr) 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
WO2008082920A1 (en) * 2006-12-28 2008-07-10 Memc Electronic Materials, Inc. Methods for producing smooth wafers
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
FR2912259B1 (fr) 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
FR2929758B1 (fr) 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
KR20110115570A (ko) * 2008-11-26 2011-10-21 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 절연체-상-실리콘 구조의 가공 방법
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
EP2685297B1 (en) * 2012-07-13 2017-12-06 Huawei Technologies Co., Ltd. A process for manufacturing a photonic circuit with active and passive structures
US9064077B2 (en) 2012-11-28 2015-06-23 Qualcomm Incorporated 3D floorplanning using 2D and 3D blocks
US9098666B2 (en) 2012-11-28 2015-08-04 Qualcomm Incorporated Clock distribution network for 3D integrated circuit
US9536840B2 (en) 2013-02-12 2017-01-03 Qualcomm Incorporated Three-dimensional (3-D) integrated circuits (3DICS) with graphene shield, and related components and methods
US9041448B2 (en) 2013-03-05 2015-05-26 Qualcomm Incorporated Flip-flops in a monolithic three-dimensional (3D) integrated circuit (IC) (3DIC) and related methods
US9177890B2 (en) 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
US9171608B2 (en) 2013-03-15 2015-10-27 Qualcomm Incorporated Three-dimensional (3D) memory cell separation among 3D integrated circuit (IC) tiers, and related 3D integrated circuits (3DICS), 3DIC processor cores, and methods
DE102015106441B4 (de) * 2015-04-27 2022-01-27 Infineon Technologies Ag Verfahren zum Planarisieren eines Halbleiterwafers
KR102424963B1 (ko) 2015-07-30 2022-07-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH1074922A (ja) * 1996-07-05 1998-03-17 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH11195774A (ja) * 1997-12-26 1999-07-21 Canon Inc 半導体基板の作成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05102112A (ja) * 1991-10-04 1993-04-23 Kyushu Electron Metal Co Ltd 半導体シリコンウエーハの製造方法
EP1251556B1 (en) 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JP2994837B2 (ja) 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
US5589422A (en) 1993-01-15 1996-12-31 Intel Corporation Controlled, gas phase process for removal of trace metal contamination and for removal of a semiconductor layer
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JP3522482B2 (ja) 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
JP3346249B2 (ja) * 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
AU3488699A (en) * 1998-04-10 1999-11-01 Silicon Genesis Corporation Surface treatment process and system
US6287941B1 (en) * 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260620A (ja) * 1996-03-25 1997-10-03 Shin Etsu Handotai Co Ltd 結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
JPH1074922A (ja) * 1996-07-05 1998-03-17 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH11195774A (ja) * 1997-12-26 1999-07-21 Canon Inc 半導体基板の作成方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552856B2 (ja) * 2003-09-05 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
JPWO2005024925A1 (ja) * 2003-09-05 2007-11-08 株式会社Sumco Ｓｏｉウェーハの作製方法
US7563697B2 (en) 2003-09-05 2009-07-21 Sumco Corporation Method for producing SOI wafer
WO2005024925A1 (ja) * 2003-09-05 2005-03-17 Sumco Corporation Ｓｏｉウェーハの作製方法
JP2006080461A (ja) * 2004-09-13 2006-03-23 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
US7902042B2 (en) 2004-09-13 2011-03-08 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer and thus-manufactured SOI wafer
JP2006086305A (ja) * 2004-09-15 2006-03-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP4696510B2 (ja) * 2004-09-15 2011-06-08 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
JP2006261648A (ja) * 2005-01-31 2006-09-28 Soi Tec Silicon On Insulator Technologies 欠陥クラスタを有する基板内に形成された薄い層を転写する方法
JP2008262992A (ja) * 2007-04-10 2008-10-30 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
JP2009260315A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2009260314A (ja) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び該ｓｏｉ基板を用いた半導体装置
JP2010062532A (ja) * 2008-09-03 2010-03-18 Soitec Silicon On Insulator Technologies 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
JP2012507168A (ja) * 2008-10-30 2012-03-22 ソイテック 半導体層を低温で取り外す方法
JP2012520579A (ja) * 2009-03-18 2012-09-06 ソイテック 「シリコン−オン−インシュレーター」ｓｏｉ型の基板のための表面処理方法
KR101519643B1 (ko) * 2009-03-18 2015-06-19 소이텍 절연체-위-실리콘 ｓｏｉ 타입의 기판을 위한 마감 방법
WO2010109712A1 (ja) * 2009-03-25 2010-09-30 シャープ株式会社 半導体装置用の絶縁基板、及び、半導体装置
JP2012212906A (ja) * 2012-06-14 2012-11-01 Soytec 低いホール密度を有する薄層を得るための方法

Also Published As

Publication number Publication date
US20060189102A1 (en) 2006-08-24
DE60045416D1 (de) 2011-02-03
KR20020026375A (ko) 2002-04-09
US7288418B2 (en) 2007-10-30
MY133102A (en) 2007-10-31
FR2797713B1 (fr) 2002-08-02
JP2012104839A (ja) 2012-05-31
WO2001015215A1 (fr) 2001-03-01
TW515000B (en) 2002-12-21
EP1208589B1 (fr) 2010-12-22
US7029993B1 (en) 2006-04-18
FR2797713A1 (fr) 2001-02-23
KR100764978B1 (ko) 2007-10-09
EP1208589A1 (fr) 2002-05-29

Similar Documents

Publication Publication Date Title
JP2003509838A (ja) マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板
KR100784581B1 (ko) 표면 거칠기 감소 방법
JP4479010B2 (ja) 半導体基板の熱処理方法
JP4582982B2 (ja) 基板の処理方法
TW468278B (en) Semiconductor substrate and manufacturing method of semiconductor substrate
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
US6903032B2 (en) Method for preparing a semiconductor wafer surface
US7749910B2 (en) Method of reducing the surface roughness of a semiconductor wafer
JP2009218579A (ja) Ｓｏｉ基板の表面処理方法
JP2008021992A (ja) 接合界面安定化のための熱処理
US7883628B2 (en) Method of reducing the surface roughness of a semiconductor wafer
JP2007500435A (ja) 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP4619949B2 (ja) ウェハの表面粗さを改善する方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
US10796946B2 (en) Method of manufacture of a semiconductor on insulator structure
JP4442090B2 (ja) Ｓｏｉ基板の製造方法
JPH05259173A (ja) シリコンウェーハの欠陥除去方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091007

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120106