CN106158930A - 高频晶体管 - Google Patents
高频晶体管 Download PDFInfo
- Publication number
- CN106158930A CN106158930A CN201510208919.4A CN201510208919A CN106158930A CN 106158930 A CN106158930 A CN 106158930A CN 201510208919 A CN201510208919 A CN 201510208919A CN 106158930 A CN106158930 A CN 106158930A
- Authority
- CN
- China
- Prior art keywords
- emitter
- high frequency
- metal
- window
- frequency transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 89
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 53
- 229920005591 polysilicon Polymers 0.000 claims description 53
- 239000010953 base metal Substances 0.000 claims description 23
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 25
- 238000001259 photo etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提出了一种高频晶体管，包括：多个并行的发射区窗口；多个并行的发射极金属，多个所述发射极金属中的每个所述发射极金属均覆盖在多个所述发射区窗口中的每个所述发射区窗口的上方，其中，多个所述发射极金属中的第一个发射极金属和最后一个发射极金属独立于其他发射极金属，且所述其他发射极金属均并行相连，其中，所述其他发射极金属为多个所述发射极金属中除所述第一个发射极金属和所述最后一个发射极金属之外的发射极金属。通过本发明的技术方案，可以确保线宽相同的相互平行的高频晶体管的发射区窗口在复制到晶圆后，多发射极高频晶体管内部不同位置的发射极可以产生一致的高频特性，以避免使多发射极高频晶体管产生较大噪音。
Description
技术领域
本发明涉及晶体管技术领域，具体而言，涉及一种高频晶体管。
背景技术
随着射频和无线通信技术的发展，高频晶体管被越来越多的使用。广义的高频晶体管包括高频双极型晶体管和高频场效应晶体管等类型，狭义的高频晶体管特指高频双极型晶体管(RF Bipolar，下文所述“高频晶体管”都特指高频双极型晶体管)。
衡量高频晶体管性能的最重要参数即其截止频率(FT)，截止频率越高，表示其可稳定工作的最大工作频率也就越高；为了提升高频晶体管的截止频率(FT)，在实践工艺中都将高频晶体管设计为线宽较小的梳状条形结构，排列成多发射极晶体管结构，而且其发射极采用多晶硅制作。图1示出了现有技术中的高频晶体管的平面结构示意图，图2是图1沿A-A向的剖面示意图，图3示出了现有技术中高频晶体管的发射区窗口的平面示意图。图1至图3中附图标记与部件名称之间的对应关系为：
1N型扩散区，2浓基区，3基区，4接触孔，5基极金属，6发射区窗口，7多晶硅发射极，8发射极金属，9N型衬底。
如图1和图2所示，现有技术中的浓基区2和发射区窗口6都是梳状排列，并且二者互为交错排列(即互为间隔)。图2所示，N型衬底9为高频晶体管的集电极，基区3通过浓基区2、接触孔4、基极金属5从正面引出，多晶硅发射极7位于发射区窗口6之中并通过其上表面的发射极金属8从正面引出，N型扩散区1是多晶硅发射极7中的掺杂元素(磷或者砷)在高温环境下热扩散至基区3的表层之中形成的。
图3示出了现有技术中高频晶体管的发射区窗口6的平面示意图(也即发射区窗口光刻采用的掩模版上的图形的示意图)，以如3中的A、B、C、D、E这5个相互平行的线宽相同的条形发射区窗口为例，说明现有技术中的高频晶体管的缺陷：
在采取光刻工艺将掩模版上的发射区窗口图形复制到晶圆的过程中，由于光的衍射和干涉作用，B、C、D这三个发射区窗口与A、E这两个发射区窗口实际接受的工艺条件是不完全相同的，这就导致最终复制到晶圆上的B、C、D这三个发射区窗口的线宽L2与A、E这两个发射区窗口的线宽L1不相等。
由高频晶体管的微观机理可知，发射区窗口的尺寸直接影响了其特征频率，因此，L1不等于L2就意味着多发射极高频晶体管中的发射区窗口的在晶圆上的实际线宽不同，这会导致高频晶体管内部不同位置的发射极产生的高频特性不一致，从而产生较大噪声。
因此，如何确保线宽相同的相互平行的高频晶体管的发射区窗口在复制到晶圆后，多发射极高频晶体管内部不同位置的发射极可以产生一致的高频特性，以避免使多发射极高频晶体管产生较大噪音，成为亟待解决的问题。
发明内容
本发明正是基于上述问题，提出了一种新的技术方案，可以确保线宽相同的相互平行的高频晶体管的发射区窗口在复制到晶圆后，多发射极高频晶体管内部不同位置的发射极可以产生一致的高频特性，以避免使多发射极高频晶体管产生较大噪音。
有鉴于此，本发明的一方面提出了一种高频晶体管，包括：多个并行的发射区窗口；多个并行的发射极金属，多个所述发射极金属中的每个所述发射极金属均覆盖在多个所述发射区窗口中的每个所述发射区窗口的上方，其中，多个所述发射极金属中的第一个发射极金属和最后一个发射极金属独立于其他发射极金属，且所述其他发射极金属均并行相连，其中，所述其他发射极金属为多个所述发射极金属中除所述第一个发射极金属和所述最后一个发射极金属之外的发射极金属。
在该技术方案中，通过使多个发射极金属中的第一个发射极金属和最后一个发射极金属独立于其他发射极金属，不与其他发射极金属相连接，而只使其他发射极金属并行相连，可以使这两个发射区窗口(第一个发射极金属和最后一个发射极金属所覆盖的发射极窗口)上方的多晶硅发射极与其它(N-2)个多晶硅发射极不发生电连接(即只有这N-2个多晶硅发射极并联)，这样，第1个、第N个(最后一个)多晶硅发射极就会不产生电特性，这样，即便线宽相同的相互平行的高频晶体管的N个发射区窗口被复制至晶圆后，第一个和最后一个多晶硅发射窗口的实际线宽与其他N-2个发射区窗口的实际线宽不同，也会因为第1个、第N个(最后一个)多晶硅发射极没有电特性，而不会导致高频晶体管的高频特性不一致，进而可以确保高频晶体管具有抑制的高频特性，噪声很小，其中，“线宽”都特指设计线宽，并且都是指在发射区窗口排列方向的尺寸(即垂直于多个平行发射区窗口的方向)。
在上述技术方案中，优选地，还包括：每个覆盖在所述每个发射区窗口上的所述发射极金属的线宽均大于所述每个发射区窗口的线宽。
在该技术方案中，由于光刻发射区窗口时，发射区窗口的对准度可能会有误差，导致发射区窗口被刻偏，所以，通过使每个覆盖在发射区窗口上的发射极金属的线宽均大于该每个发射区窗口的线宽，可以防止发射区窗口被刻偏而偏出发射极金属，进而防止影响高频晶体管的高频特性。
在上述技术方案中，优选地，还包括：多个并行的多晶硅发射极，其中，多个所述多晶硅发射极中的每个所述多晶硅发射极均覆盖在多个所述发射区窗口中的每个所述发射区窗口的上方，每个所述多晶硅发射极的上方均覆盖有每个所述发射极金属，且每个覆盖在所述每个发射区窗口的所述多晶硅发射极的线宽均大于所述每个发射区窗口的线宽，每个所述发射极金属的线宽均大于每个所述多晶硅发射极的线宽。
在该技术方案中，通过在高频晶体管中设计多个相互平行的多晶硅发射极，可以形成高频晶体管的多个发射极；同样地，由于光刻多晶硅发射极时，多晶硅发射极的对准度可能会有误差，导致多晶硅发射极被刻偏，所以，通过使每个覆盖在多晶硅发射极上的发射极金属的线宽均大于该每个多晶硅发射极的线宽，可以防止多晶硅发射极被刻偏而偏出发射极金属，进而防止影响高频晶体管的高频特性，另外，通过在第1个、第N个发射区窗口区域仍布置多晶硅发射极和发射极金属，一方面可避免在形成多晶硅发射极、发射极金属的过程中产生对第1个、第N个发射区窗口区域的工艺损伤，另一方面可避免多晶硅发射极光刻、发射极金属光刻及相关工艺出现一致性问题。
在上述技术方案中，优选地，多个所述发射区窗口中的每个所述发射区窗口的线宽均相等，且多个所述发射区窗口等间隔分布在所述高频晶体管上。
在该技术方案中，通过使每个发射区窗口的线宽均相等以及发射区窗口之间等间隔分布，可以确保发射极高频晶体管内部不同位置的发射极可以产生一致的高频特性，以避免使多发射极高频晶体管产生较大噪音。
在上述技术方案中，优选地，每个所述发射区窗口的线宽的取值范围均为：0.1微米至1.5微米。
在该技术方案中，每个发射区窗口的线宽优选0.1微米至1.5微米，且发射区窗口的线宽越小，高频晶体管的截止频率越大，该高频晶体管的可稳定工作的最大工作频率也就越高。
在上述技术方案中，优选地，还包括：多个并行的浓基区，多个所述浓基区的数目比多个所述发射区窗口的数目大1，其中，多个所述浓基区与多个所述发射区窗口相互平行交错分布在所述高频晶体管上。
在上述技术方案中，优选地，还包括：多个所述浓基区中的任意两个相邻的浓基区之间的距离均等于预设间隔距离。
在该技术方案中，通过任意两个相邻的浓基区之间的距离相等可以确保发射极高频晶体管内部不同位置的发射极可以产生一致的高频特性，以避免使多发射极高频晶体管产生较大噪音。
在上述技术方案中，优选地，还包括：多个并行的接触孔，多个所述接触孔的数目比多个所述发射区窗口的数目大1，且多个所述接触孔中的每个所述接触孔的线宽均小于每个所述浓基区的线宽。
在该技术方案中，由于接触孔时，接触孔的对准度可能会有误差，导致接触孔被刻偏，所以，通过使每个接触孔的线宽均小于该浓基区的线宽，可以防止接触孔被刻偏而偏出浓基区，进而防止影响高频晶体管的高频特性。
在上述技术方案中，优选地，还包括：多个并行的基极金属，多个所述基极金属的数目比多个所述发射区窗口的数目大1，多个所述基极金属中的每个所述基极金属均覆盖在多个所述接触孔中的每个所述接触孔的上方，其中，多个所述基极金属并行相连，且每个覆盖在所述每个接触孔上的所述基极金属的线宽均大于所述每个接触孔的线宽。
在该技术方案中，多个基极金属相互并行连接，可以形成高频晶体管的多个基极。
在上述技术方案中，优选地，多个所述发射区窗口的数目大于或等于3。
在该技术方案中，发射区窗口越多，高频晶体管的发射极就越多，就可以形成高频特性较好的高频晶体管。
通过本发明的技术方案，可以确保线宽相同的相互平行的高频晶体管的发射区窗口在复制到晶圆后，多发射极高频晶体管内部不同位置的发射极可以产生一致的高频特性，以避免使多发射极高频晶体管产生较大噪音。
附图说明
图1示出了现有技术中的高频晶体管的平面结构示意图；
图2是图1沿A-A向的剖面示意图；
图3示出了现有技术中高频晶体管的发射区窗口的平面示意图；
图4示出了本发明的一个实施例的高频晶体管的平面结构示意图；
图4中附图标记与部件名称之间的对应关系为：
10高频晶体管，101发射区窗口，102发射极金属，103多晶硅发射极，104浓基区，105接触孔，106基极金属。
具体实施方式
为了可以更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图4示出了本发明的一个实施例的高频晶体管的平面结构示意图
如图4所示，示出了本发明的一个实施例的高频晶体管10，多个并行的发射区窗口101；多个并行的发射极金属102，多个所述发射极金属102中的每个所述发射极金属102均覆盖在多个所述发射区窗口101中的每个所述发射区窗口101的上方，其中，多个所述发射极金属102中的第一个发射极金属102和最后一个发射极金属102独立于其他发射极金属102，且所述其他发射极金属102均并行相连，其中，所述其他发射极金属102为多个所述发射极金属102中除所述第一个发射极金属102和所述最后一个发射极金属102之外的发射极金属102。
在该技术方案中，通过使多个发射极金属102中的第一个发射极金属102和最后一个发射极金属102独立于其他发射极金属102，不与其他发射极金属102相连接，而只使其他发射极金属102并行相连，可以使这两个发射区窗口101(第一个发射极金属102和最后一个发射极金属102所覆盖的发射极窗口)上方的多晶硅发射极103与其它(N-2)个多晶硅发射极103不发生电连接(即只有这N-2个多晶硅发射极103并联)，这样，第1个、第N个(最后一个)多晶硅发射极103就会不产生电特性，这样，即便线宽相同的相互平行的高频晶体管10的N个发射区窗口101被复制至晶圆后，第一个和最后一个多晶硅发射窗口的实际线宽与其他N-2个发射区窗口101的实际线宽不同，也会因为第1个、第N个(最后一个)多晶硅发射极103没有电特性，而不会导致高频晶体管10的高频特性不一致，进而可以确保高频晶体管10具有抑制的高频特性，噪声很小，其中，“线宽”都特指设计线宽，并且都是指在发射区窗口101排列方向的尺寸(即垂直于多个平行发射区窗口101的方向)。
在上述技术方案中，优选地，还包括：每个覆盖在所述每个发射区窗口101上的所述发射极金属102的线宽均大于所述每个发射区窗口101的线宽。
在该技术方案中，由于光刻发射区窗口101时，发射区窗口101的对准度可能会有误差，导致发射区窗口101被刻偏，所以，通过使每个覆盖在发射区窗口101上的发射极金属102的线宽均大于该每个发射区窗口101的线宽，可以防止发射区窗口101被刻偏而偏出发射极金属102，进而防止影响高频晶体管10的高频特性。
在上述技术方案中，优选地，还包括：多个并行的多晶硅发射极103，其中，多个所述多晶硅发射极103中的每个所述多晶硅发射极103均覆盖在多个所述发射区窗口101中的每个所述发射区窗口101的上方，每个所述多晶硅发射极103的上方均覆盖有每个所述发射极金属102，且每个覆盖在所述每个发射区窗口101的所述多晶硅发射极103的线宽均大于所述每个发射区窗口101的线宽，每个所述发射极金属102的线宽均大于每个所述多晶硅发射极103的线宽。
在该技术方案中，通过在高频晶体管10中设计多个相互平行的多晶硅发射极103，可以形成高频晶体管10的多个发射极；同样地，由于光刻多晶硅发射极103时，多晶硅发射极103的对准度可能会有误差，导致多晶硅发射极103被刻偏，所以，通过使每个覆盖在多晶硅发射极103上的发射极金属102的线宽均大于该每个多晶硅发射极103的线宽，可以防止多晶硅发射极103被刻偏而偏出发射极金属102，进而防止影响高频晶体管10的高频特性，另外，通过在第1个、第N个发射区窗口101区域仍布置多晶硅发射极103和发射极金属102，一方面可避免在形成多晶硅发射极103、发射极金属102的过程中产生对第1个、第N个发射区窗口101区域的工艺损伤，另一方面可避免多晶硅发射极103光刻、发射极金属102光刻及相关工艺出现一致性问题。
在上述技术方案中，优选地，多个所述发射区窗口101中的每个所述发射区窗口101的线宽均相等，且多个所述发射区窗口101等间隔分布在所述高频晶体管10上。
在该技术方案中，通过使每个发射区窗口101的线宽均相等以及发射区窗口101之间等间隔分布，可以确保发射极高频晶体管10内部不同位置的发射极可以产生一致的高频特性，以避免使多发射极高频晶体管10产生较大噪音。
在上述技术方案中，优选地，每个所述发射区窗口101的线宽的取值范围均为：0.1微米至1.5微米。
在该技术方案中，每个发射区窗口101的线宽优选0.1微米至1.5微米，且发射区窗口101的线宽越小，高频晶体管10的截止频率越大，该高频晶体管10的可稳定工作的最大工作频率也就越高。
在上述技术方案中，优选地，还包括：多个并行的浓基区104，多个所述浓基区104的数目比多个所述发射区窗口101的数目大1，其中，多个所述浓基区104与多个所述发射区窗口101相互平行交错分布在所述高频晶体管10上。
在上述技术方案中，优选地，还包括：多个所述浓基区104中的任意两个相邻的浓基区104之间的距离均等于预设间隔距离。
在该技术方案中，通过任意两个相邻的浓基区104之间的距离相等可以确保发射极高频晶体管10内部不同位置的发射极可以产生一致的高频特性，以避免使多发射极高频晶体管10产生较大噪音。
在上述技术方案中，优选地，还包括：多个并行的接触孔105，多个所述接触孔105的数目比多个所述发射区窗口101的数目大1，且多个所述接触孔105中的每个所述接触孔105的线宽均小于每个所述浓基区104的线宽。
在该技术方案中，由于接触孔105时，接触孔105的对准度可能会有误差，导致接触孔105被刻偏，所以，通过使每个接触孔105的线宽均小于该浓基区104的线宽，可以防止接触孔105被刻偏而偏出浓基区104，进而防止影响高频晶体管10的高频特性。
在上述技术方案中，优选地，还包括：多个并行的基极金属106，多个所述基极金属106的数目比多个所述发射区窗口101的数目大1，多个所述基极金属106中的每个所述基极金属106均覆盖在多个所述接触孔105中的每个所述接触孔105的上方，其中，多个所述基极金属106并行相连，且每个覆盖在所述每个接触孔105上的所述基极金属106的线宽均大于所述每个接触孔105的线宽。
在该技术方案中，多个基极金属106相互并行连接，可以形成高频晶体管10的多个基极。
在上述技术方案中，优选地，多个所述发射区窗口101的数目大于或等于3。
在该技术方案中，发射区窗口101越多，高频晶体管10的发射极就越多，就可以形成高频特性较好的高频晶体管10。
以上结合附图详细说明了本发明的技术方案，可以确保线宽相同的相互平行的高频晶体管的发射区窗口在复制到晶圆后，多发射极高频晶体管内部不同位置的发射极可以产生一致的高频特性，以避免使多发射极高频晶体管产生较大噪音。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种高频晶体管，其特征在于，包括：
多个并行的发射区窗口；
多个并行的发射极金属，多个所述发射极金属中的每个所述发射极金属均覆盖在多个所述发射区窗口中的每个所述发射区窗口的上方，其中，多个所述发射极金属中的第一个发射极金属和最后一个发射极金属独立于其他发射极金属，且所述其他发射极金属均并行相连，其中，所述其他发射极金属为多个所述发射极金属中除所述第一个发射极金属和所述最后一个发射极金属之外的发射极金属。
2.根据权利要求1所述的高频晶体管，其特征在于，还包括：
每个覆盖在所述每个发射区窗口上的所述发射极金属的线宽均大于所述每个发射区窗口的线宽。
3.根据权利要求1所述的高频晶体管，其特征在于，还包括：
多个并行的多晶硅发射极，其中，多个所述多晶硅发射极中的每个所述多晶硅发射极均覆盖在多个所述发射区窗口中的每个所述发射区窗口的上方，每个所述多晶硅发射极的上方均覆盖有每个所述发射极金属，且每个覆盖在所述每个发射区窗口的所述多晶硅发射极的线宽均大于所述每个发射区窗口的线宽。
4.根据权利要求1所述的高频晶体管，其特征在于，
多个所述发射区窗口中的每个所述发射区窗口的线宽均相等，且多个所述发射区窗口等间隔分布在所述高频晶体管上。
5.根据权利要求1所述的高频晶体管，其特征在于，
每个所述发射区窗口的线宽的取值范围均为：0.1微米至1.5微米。
6.根据权利要求1所述的高频晶体管，其特征在于，还包括：
多个并行的浓基区，多个所述浓基区的数目比多个所述发射区窗口的数目大1，其中，多个所述浓基区与多个所述发射区窗口相互平行交错分布在所述高频晶体管上。
7.根据权利要求6所述的高频晶体管，其特征在于，还包括：
多个所述浓基区中的任意两个相邻的浓基区之间的距离均等于预设间隔距离。
8.根据权利要求6所述的高频晶体管，其特征在于，还包括：
多个并行的接触孔，多个所述接触孔的数目比多个所述发射区窗口的数目大1，且多个所述接触孔中的每个所述接触孔的线宽均小于每个所述浓基区的线宽。
9.根据权利要求8所述的高频晶体管，其特征在于，还包括：
多个并行的基极金属，多个所述基极金属的数目比多个所述发射区窗口的数目大1，多个所述基极金属中的每个所述基极金属均覆盖在多个所述接触孔中的每个所述接触孔的上方，其中，多个所述基极金属并行相连，且每个覆盖在所述每个接触孔上的所述基极金属的线宽均大于所述每个接触孔的线宽。
10.根据权利要求1至9中任一项所述的高频晶体管，其特征在于，
多个所述发射区窗口的数目大于或等于3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510208919.4A CN106158930B (zh) | 2015-04-28 | 2015-04-28 | 高频晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510208919.4A CN106158930B (zh) | 2015-04-28 | 2015-04-28 | 高频晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158930A true CN106158930A (zh) | 2016-11-23 |
| CN106158930B CN106158930B (zh) | 2019-05-14 |
Family
ID=57347468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510208919.4A Active CN106158930B (zh) | 2015-04-28 | 2015-04-28 | 高频晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158930B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59215771A (ja) * | 1983-05-23 | 1984-12-05 | Nec Home Electronics Ltd | くし形エミツタトランジスタ |
| TW233373B (zh) * | 1990-08-23 | 1994-11-01 | Seiko Epson Corp | |
| CN102884625A (zh) * | 2010-05-07 | 2013-01-16 | 丰田自动车株式会社 | 半导体装置 |
| JP2015065420A (ja) * | 2013-08-28 | 2015-04-09 | ローム株式会社 | 半導体装置 |
-
2015
- 2015-04-28 CN CN201510208919.4A patent/CN106158930B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59215771A (ja) * | 1983-05-23 | 1984-12-05 | Nec Home Electronics Ltd | くし形エミツタトランジスタ |
| TW233373B (zh) * | 1990-08-23 | 1994-11-01 | Seiko Epson Corp | |
| CN102884625A (zh) * | 2010-05-07 | 2013-01-16 | 丰田自动车株式会社 | 半导体装置 |
| JP2015065420A (ja) * | 2013-08-28 | 2015-04-09 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158930B (zh) | 2019-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5937867B2 (ja) | 半導体装置およびその製造方法 | |
| US9349845B2 (en) | Self-aligned bipolar junction transistors | |
| US7619299B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2007165369A (ja) | 半導体装置及びその製造方法 | |
| CN101211967B (zh) | Bjt及其制造方法 | |
| CN110349953A (zh) | 包括双极晶体管的集成电路 | |
| CN108735795B (zh) | (0001)面外延的六方相SiC晶圆、UMOSFET器件及其制作方法 | |
| CN106158930A (zh) | 高频晶体管 | |
| CN107026196B (zh) | 具有外质装置区无沟槽隔离的双极性接面晶体管 | |
| US7427542B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN204536727U (zh) | 用于制作高频晶体管的光刻版和高频晶体管 | |
| JP2006237207A (ja) | マルチコレクタ型ラテラルｐｎｐトランジスタおよびその製造方法、カレントミラー定電流回路並びに半導体装置 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JP2501317B2 (ja) | 半導体装置の製造方法 | |
| KR101300214B1 (ko) | 정합 특성이 개선된 쌍극성 접합 트랜지스터 | |
| JPS6320864A (ja) | 半動体装置 | |
| KR101519548B1 (ko) | 정합 특성 향상을 위한 쌍극성 접합 트랜지스터 | |
| JP2004311840A (ja) | 半導体装置およびその製造方法、光ピックアップ装置ならびに光通信装置 | |
| JPH0574790A (ja) | 半導体装置及びその製造方法 | |
| JP2956760B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010219454A (ja) | 半導体装置およびその製造方法 | |
| WO2011030735A1 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20060129050A (ko) | 저항 내장 바이폴라 트랜지스터 | |
| JPS5897841A (ja) | 半導体装置 | |
| JPS6337658A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |