JPS5897841A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5897841A JPS5897841A JP56196488A JP19648881A JPS5897841A JP S5897841 A JPS5897841 A JP S5897841A JP 56196488 A JP56196488 A JP 56196488A JP 19648881 A JP19648881 A JP 19648881A JP S5897841 A JPS5897841 A JP S5897841A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- check pattern
- region
- aperture
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に超高周波微細素子のチ
ェ、クパターンに−するものである。
ェ、クパターンに−するものである。
超高周波用のトランジスタは、その特性上の要求からベ
ース、エミッタ間距離やエミ、り幅ヲ狭くすると同時に
拡散深さを浅くする必要がある。
ース、エミッタ間距離やエミ、り幅ヲ狭くすると同時に
拡散深さを浅くする必要がある。
このため、エミッタ不純物を含んだ多結晶シリコンをエ
ミッタ拡散源として使う技術が知られている。又、二定
ツタ及びペースが微細パターンであることから引出し電
極構造になっておシ、このため、ウェハースの段進工程
での特性チェックのためにチェックパターンが会費であ
る。
ミッタ拡散源として使う技術が知られている。又、二定
ツタ及びペースが微細パターンであることから引出し電
極構造になっておシ、このため、ウェハースの段進工程
での特性チェックのためにチェックパターンが会費であ
る。
第１図（ａ）、Φ）は従来用いられているチェックパタ
ーンの正面図及びＡ−Ａ’方向構造断面図である。すな
わち、Ｎ型基板１にチェックパターン部のペース領域と
なるＰ型不純物領域３′ を選択拡散法によシ形成する
。このベース領域形成は、熱拡散法よシもイオン注入法
によ〕不純物拡散を行った方が浅い接合を安定に形成す
ることができる。
ーンの正面図及びＡ−Ａ’方向構造断面図である。すな
わち、Ｎ型基板１にチェックパターン部のペース領域と
なるＰ型不純物領域３′ を選択拡散法によシ形成する
。このベース領域形成は、熱拡散法よシもイオン注入法
によ〕不純物拡散を行った方が浅い接合を安定に形成す
ることができる。
次に、Ｎ型エミッタ不純物を含んだ多結晶シリコンＮＪ
Ｉ６’ よシ拡散を行うことによシチェックパターン
部のＮ型エミッタ領域７′ が形成され、ＮＰＮ型トラ
ンジスタ構造が得られる。このチェックパターンによシ
１、ウニ１１−ス製造工程での逆耐電圧、直流電流増幅
率ｈＦＦｉ 等の電気的特性を確認することができ、途
中工程での品質管理を行うことができる。
Ｉ６’ よシ拡散を行うことによシチェックパターン
部のＮ型エミッタ領域７′ が形成され、ＮＰＮ型トラ
ンジスタ構造が得られる。このチェックパターンによシ
１、ウニ１１−ス製造工程での逆耐電圧、直流電流増幅
率ｈＦＦｉ 等の電気的特性を確認することができ、途
中工程での品質管理を行うことができる。
第２図（ａ）〜（１）は従来のチェ、クパターンを有す
る素子部の脚造工穣を示す構造断Ｗｉ図である。す＆１
）ち、Ｎ１１＃−導体＆＆１主１１１Ｋｊ８縁駿化展２
をマスクとして選択拡散法によシペース領域３を形成す
る。このときのベース接合深さを〜ＩＰ相度とするため
、イオン注入法が用いられる。次に、肥縁酸化農４を成
長するわけだが、このときベース接合が大きく動かない
ために極力低温で成長するのが望ましい（第２図（Ｃ）
）。
る素子部の脚造工穣を示す構造断Ｗｉ図である。す＆１
）ち、Ｎ１１＃−導体＆＆１主１１１Ｋｊ８縁駿化展２
をマスクとして選択拡散法によシペース領域３を形成す
る。このときのベース接合深さを〜ＩＰ相度とするため
、イオン注入法が用いられる。次に、肥縁酸化農４を成
長するわけだが、このときベース接合が大きく動かない
ために極力低温で成長するのが望ましい（第２図（Ｃ）
）。
チェックパターンのベース領域社、第２図（ロ）によシ
絶縁駿化膜２を開孔し、素子部と同時にイオン注入によ
１形成される。第２図（ｄ）は写真蝕刻法によシエミッ
タ領域のための開孔を絶縁ｊｉ４に施したところである
。チェックパターン部のエミッタ用開孔も同時に形成さ
れている。超高周波トランジスタの工れ、ツタ幅は〜ｌ
ｐｍ程度である。従って、抜は幅のコントロールが非常
に難しいため歩留りはこの工程で決定される。これに比
しチェ、クパターンのエミッタ領域紘探針による測定を
可能にするため、数＋μｍと大きい。そζで、エミッタ
形成用の絶縁酸化ｊ［４に形成されるチェックパターン
部の開孔も大壷い。この倉め、Ａ−、’−オ素子１１１
０エイツタ用一孔が鉋けていなくて１、チェックパター
ン部のそれ紘簡単に抜けることになシ、この結果素子部
の特性歩留シを推定するの拡不可能である。
絶縁駿化膜２を開孔し、素子部と同時にイオン注入によ
１形成される。第２図（ｄ）は写真蝕刻法によシエミッ
タ領域のための開孔を絶縁ｊｉ４に施したところである
。チェックパターン部のエミッタ用開孔も同時に形成さ
れている。超高周波トランジスタの工れ、ツタ幅は〜ｌ
ｐｍ程度である。従って、抜は幅のコントロールが非常
に難しいため歩留りはこの工程で決定される。これに比
しチェ、クパターンのエミッタ領域紘探針による測定を
可能にするため、数＋μｍと大きい。そζで、エミッタ
形成用の絶縁酸化ｊ［４に形成されるチェックパターン
部の開孔も大壷い。この倉め、Ａ−、’−オ素子１１１
０エイツタ用一孔が鉋けていなくて１、チェックパター
ン部のそれ紘簡単に抜けることになシ、この結果素子部
の特性歩留シを推定するの拡不可能である。
次にエミッタ拡散源となるＮｇ不純物を含んだ多結晶シ
リコン層５を形成しく第２図（ｅ） ） 、写真蝕刻法
によシエミッタ闘孔部を覆う所定のパターンの多結晶シ
リコン層６を形成する・（第２図（ｆ））。
リコン層５を形成しく第２図（ｅ） ） 、写真蝕刻法
によシエミッタ闘孔部を覆う所定のパターンの多結晶シ
リコン層６を形成する・（第２図（ｆ））。
このときのエツチング方法は、ウェットエッチよシもド
ライエッチの方が抜は幅バラツキが小さいため用いられ
ている。
ライエッチの方が抜は幅バラツキが小さいため用いられ
ている。
１１２図＠紘、チェックパターンによシミ魚釣特性を測
定しながら所定のエミッタ接合を有するエミッタ領域７
を形成している所である。このときのエミッタ開孔窓は
抜けがばらついているがチェックパターンでは、特性バ
ラツキを推定できない。
定しながら所定のエミッタ接合を有するエミッタ領域７
を形成している所である。このときのエミッタ開孔窓は
抜けがばらついているがチェックパターンでは、特性バ
ラツキを推定できない。
第２図（ｈ）はベースコンタクト用の窓あけを行った所
、第２図（り社エミッタ、ベー ス１１＆８，９ｔ−形
成した所である。
、第２図（り社エミッタ、ベー ス１１＆８，９ｔ−形
成した所である。
以上のように１超高周波トランジスタは〜１μｍ程度の
エミツタ幅で複数のスリットを有してお）、エミッタ形
成工程での抜は輻コントロールが離しいにもかかわらず
、チェックパターン部のエミッタ用一孔が大きいために
素子部の電気的特性をチェックパターンによシ検出でき
ず、との結果、歩留シが低迷していた。
エミツタ幅で複数のスリットを有してお）、エミッタ形
成工程での抜は輻コントロールが離しいにもかかわらず
、チェックパターン部のエミッタ用一孔が大きいために
素子部の電気的特性をチェックパターンによシ検出でき
ず、との結果、歩留シが低迷していた。
本発明の目的は、従来の製造方法でチェックパターンの
構造を変えることによシ途中工程での歩留シを検出する
ことが可能なチェックパターンを有する半導体装置を提
供することになる。
構造を変えることによシ途中工程での歩留シを検出する
ことが可能なチェックパターンを有する半導体装置を提
供することになる。
すなわち本発明によるチェックパターン紘、素子部のエ
ミッタ領域と＃１ぼ同じ幅を有する領域を格子状に設け
たもので、以下図面←よシ本発明を詳述する。
ミッタ領域と＃１ぼ同じ幅を有する領域を格子状に設け
たもので、以下図面←よシ本発明を詳述する。
第３図（ａ）、０））紘本発明の一実施例を示すチェッ
クパターンの正面図及びＡ−＾方向構造断面図である。
クパターンの正面図及びＡ−＾方向構造断面図である。
図中、多結晶シリコン６０の直下は格子形の工きツタ開
孔部を有している。このときのエミッタ幅鉱素子部のそ
れと同じである。すなわち、ｊＩ２図と同様な製法でベ
ース領域３０を有する基板ｌＯ上に絶縁酸化１！４０を
形成し、エミッタ川霧孔形成と同時にチェックパターン
部ＫＭ孔を施す。このとき、チェックパターン部の開孔
の幅を素子部のエミッタ用開孔と同じ幅に設計し、かつ
第３図（ａ）のように格子状にする。チェックパターン
部の開孔な格子状にするのは、通常チェックパターン部
が素子部よシもその面積が小さいため、エミッタ周囲長
を大きくして素子部の電流層Ｉ＠率ｂＦＩ特性尋によシ
近い特性として素子部の電気的特性を検知するためであ
る。また、絢定用の探針は多結晶シリコン層６０にあて
れによい。この多結晶シリコン層６０を拡散源としてエ
ミッタ領域７０を形成する。
孔部を有している。このときのエミッタ幅鉱素子部のそ
れと同じである。すなわち、ｊＩ２図と同様な製法でベ
ース領域３０を有する基板ｌＯ上に絶縁酸化１！４０を
形成し、エミッタ川霧孔形成と同時にチェックパターン
部ＫＭ孔を施す。このとき、チェックパターン部の開孔
の幅を素子部のエミッタ用開孔と同じ幅に設計し、かつ
第３図（ａ）のように格子状にする。チェックパターン
部の開孔な格子状にするのは、通常チェックパターン部
が素子部よシもその面積が小さいため、エミッタ周囲長
を大きくして素子部の電流層Ｉ＠率ｂＦＩ特性尋によシ
近い特性として素子部の電気的特性を検知するためであ
る。また、絢定用の探針は多結晶シリコン層６０にあて
れによい。この多結晶シリコン層６０を拡散源としてエ
ミッタ領域７０を形成する。
従って、素子部のエミッタ領域が抜けていなければチェ
ックパターンでもエミッタ細孔がなされずにオープン状
態となるため、電゛気的特性が不可能となシ抜は状１の
確動が可能である。また、ウェハース内での特性バラツ
キも推定することが可能となる。さらに、素子部と同じ
エミツタ幅を有している丸めエミッタ・ベース接合の曲
率は等しくなシ、従来のチェックパターンと素子部の電
気的特性相関バラツキが小さくなるため積置の良いコン
トロールが可能となる。
ックパターンでもエミッタ細孔がなされずにオープン状
態となるため、電゛気的特性が不可能となシ抜は状１の
確動が可能である。また、ウェハース内での特性バラツ
キも推定することが可能となる。さらに、素子部と同じ
エミツタ幅を有している丸めエミッタ・ベース接合の曲
率は等しくなシ、従来のチェックパターンと素子部の電
気的特性相関バラツキが小さくなるため積置の良いコン
トロールが可能となる。
以上、ＮＰＮトランジスタによシ本実施例を説明し九が
ＰＮＰ ）ランジスタでも同・様であることは言うまで
もない。
ＰＮＰ ）ランジスタでも同・様であることは言うまで
もない。
１１１図（ａ）、（ｂ）は従来のチェックパターン部の
平面図およびｈ−Ｒ方向断面図でおる。第２図（ａ）乃
至（ｉ）＃ｉ超為周波用トランジスタの素子部を示す製
造工程断向図である。第３図（ａ）、Φ）は本発明の一
実施例を示すチェックパターン部の平面図およびＡ−Ａ
＠方向断面図である。 １・・・Ｐ蓋基板（コレクタ）、２，４，４０・・・・
・艶縁酸化婁、３・・・素子部のベース領域、３’、３
０ζ・・チェックパターン部のベース領域、５・・・多
結晶シリコン層、６・・・素子部のエミッタ用多結晶シ
リコン層、６．６０・・・チェックパターン部のエミッ
タ用多結晶シリコン層、７・・・素子部のエミッタ領域
、７’、７０・・・チェックパターン部のエミッタ領域
、８・・・エミッタ電極、９・・・ベース電極。 （α） （ｂン ＣＣ） （ｉｌ） （ｅ） ＜ｊ） （ｇ） （Ｌ） ！＃２ 図
平面図およびｈ−Ｒ方向断面図でおる。第２図（ａ）乃
至（ｉ）＃ｉ超為周波用トランジスタの素子部を示す製
造工程断向図である。第３図（ａ）、Φ）は本発明の一
実施例を示すチェックパターン部の平面図およびＡ−Ａ
＠方向断面図である。 １・・・Ｐ蓋基板（コレクタ）、２，４，４０・・・・
・艶縁酸化婁、３・・・素子部のベース領域、３’、３
０ζ・・チェックパターン部のベース領域、５・・・多
結晶シリコン層、６・・・素子部のエミッタ用多結晶シ
リコン層、６．６０・・・チェックパターン部のエミッ
タ用多結晶シリコン層、７・・・素子部のエミッタ領域
、７’、７０・・・チェックパターン部のエミッタ領域
、８・・・エミッタ電極、９・・・ベース電極。 （α） （ｂン ＣＣ） （ｉｌ） （ｅ） ＜ｊ） （ｇ） （Ｌ） ！＃２ 図
Claims (1)
- 不純物を有する多結晶半導体層下の絶縁〜に設けられた
周孔が素子部の多結晶半導体層下の絶縁層に設けられた
それと＃よは同じ幅を有し、かつ格子状に設けられてい
るチェックパターンを有することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196488A JPS5897841A (ja) | 1981-12-07 | 1981-12-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196488A JPS5897841A (ja) | 1981-12-07 | 1981-12-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897841A true JPS5897841A (ja) | 1983-06-10 |
Family
ID=16358609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196488A Pending JPS5897841A (ja) | 1981-12-07 | 1981-12-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897841A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492485A (ja) * | 1972-04-19 | 1974-01-10 | ||
| JPS5099271A (ja) * | 1973-12-28 | 1975-08-06 |
-
1981
- 1981-12-07 JP JP56196488A patent/JPS5897841A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492485A (ja) * | 1972-04-19 | 1974-01-10 | ||
| JPS5099271A (ja) * | 1973-12-28 | 1975-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4997775A (en) | Method for forming a complementary bipolar transistor structure including a self-aligned vertical PNP transistor | |
| JPS5897841A (ja) | 半導体装置 | |
| JPH0425028A (ja) | 半導体装置の製造方法 | |
| JP2956760B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JP3463456B2 (ja) | プロセス評価素子 | |
| JP3001340B2 (ja) | バイポーラ集積回路の製造方法 | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JPS6246565A (ja) | 半導体装置の製造方法 | |
| JPS6151938A (ja) | 半導体メモリ− | |
| JPS60251674A (ja) | サブサ−フエスツエナ−ダイオ−ド | |
| JPH03131037A (ja) | 半導体装置の製造方法 | |
| JPH0620072B2 (ja) | 半導体装置の製造方法 | |
| JPS60180165A (ja) | 半導体集積回路装置 | |
| JPS63249370A (ja) | 半導体装置およびその製造方法 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPS633461A (ja) | 半導体装置 | |
| JPH0611054B2 (ja) | 半導体装置の製造方法 | |
| JPS6129172A (ja) | 半導体装置の製造方法 | |
| JPS6068652A (ja) | 半導体素子の製造方法 | |
| JPS62156867A (ja) | 半導体装置の製造方法 | |
| JPS59207638A (ja) | 半導体装置 | |
| JPS61161762A (ja) | 半導体装置及びその製造方法 | |
| JPS59145570A (ja) | 横型バイポ−ラトランジスタおよびその製造方法 | |
| JPH04309232A (ja) | バイポーラトランジスタ及びその製造方法 |