JP2010219454A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】ＳＯＡ（安全動作領域）拡大と良好な静特性とを同時に達成するトランジスタを提供する。

【解決手段】第１導電型のコレクタ層（２）と、前記コレクタ層上に形成される第２導電型のベース層（３）と、前記ベース層上に島状に形成される第１導電型のエミッタ層（４）と、前記ベース層とベース電極（１１）とが電気的に接続されるとベースコンタクト（１１’）と、前記エミッタ層とエミッタ電極（１２）とが電気的に接続されるエミッタコンタクト（１２’）と、を有する半導体装置であって、
平面的に見て前記ベースコンタクトと前記エミッタコンタクトとの間に形成されるトレンチ（６）を備えることを特徴とする半導体装置。

【選択図】図１

Description

本発明は、トランジスタ構造およびトランジスタを含む半導体素子が集積された半導体装置に関する。

パワー半導体素子として電源回路等に適用されるトランジスタの性能指標の１つに安全動作領域ＳＯＡ（Ｓａｆｅ Ｏｐｅｒａｔｉｎｇ Ａｒｅａ）という仕様項目がある。ＳＯＡは、トランジスタを素子破壊などの故障無く正常に動作させることができる電流・電圧の許容値を示す領域であり、トランジスタを用いた電源回路は、トランジスタがＳＯＡで示される領域内で動作するように外部回路を設ける必要がある。即ち、ＳＯＡを拡大することは、トランジスタの信頼性を向上させ、電源回路を簡素化させる手段の１つである。

ＳＯＡを拡大する方法として、ベース領域とエミッタ領域との間にバラスト抵抗を設ける方法が知られている。バラスト抵抗を設ける従来の方法として、例えば、ベース領域内にフローティングエミッタと呼ばれる領域を形成する方法や、ベース領域とエミッタ領域との間の電流経路に低不純物濃度領域を形成する方法が開示されている（特許文献１）。

このようにバラスト抵抗を形成することで、ベース領域からエミッタ領域へと流れるベース電流を制限し、エミッタコンタクトにおける電流集中を防ぐことができ、ＳＯＡを拡大する効果がある。

特開２０００−２１６１６６号公報

ところで、バラスト抵抗を形成するフローティングエミッタは、トランジスタ動作に直接関与しない無効領域であり、フローティングエミッタを形成することにより、エミッタの有効面積が減少し、ｈＦＥ（電流増幅率）特性等のトランジスタの静特性が悪化してしまうという問題点があった。また、特許文献１の方法におけるバラスト抵抗は、不純物の横方向拡散によって形成されているため、同様にエミッタの有効面積が減少するとともに、バラスト抵抗の抵抗値の制御が困難であるという問題点があった。即ち、ＳＯＡ拡大とトランジスタ特性とはトレードオフ関係にあり、両立させることが困難であった。

本発明は、上記課題を解決するためになされたものである。従って、本発明は、ＳＯＡ拡大と良好な静特性とを同時に達成するトランジスタを提供することである。

上記課題を解決し上記目的を達成するために、本発明のトランジスタは、第１導電型のコレクタ層と、前記コレクタ層上に形成される第２導電型のベース層と、前記ベース層上に島状に形成される第１導電型のエミッタ層と、前記ベース層とベース電極とが電気的に接続されるベースコンタクトと、前記エミッタ層とエミッタ電極とが電気的に接続されるエミッタコンタクトと、を有する半導体装置であって、
平面的に見て前記ベースコンタクトと前記エミッタコンタクトとの間に形成されるトレンチを備えることを特徴とする。

また、上記課題を解決し上記目的を達成するために、本発明のトランジスタの製造方法は、第１導電型のコレクタ層上に第２導電型のベース層を形成する工程と、前記ベース層上に第１導電型のエミッタ層を島状に形成する工程と、前記ベース層とベース電極とが電気的に接続されるベースコンタクトを形成する工程と、前記エミッタ層とエミッタ電極とが電気的に接続されるエミッタコンタクトを形成する工程と、を有する半導体装置の製造方法であって、
平面的に見て前記ベースコンタクトと前記エミッタコンタクトとの間にトレンチを形成する工程を備えることを特徴とする。

上記の構成によれば、ＳＯＡ拡大と良好な静特性とを同時に達成するトランジスタを提供することができる。

本発明の実施例１に係るトランジスタの断面構造を示す図である。 本発明の実施例１に係るトランジスタの平面構造を示す図である。 本発明の実施例１に係るトランジスタの製造方法を示す図である。 本発明の実施例２に係るトランジスタの断面構造を示す図である。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、現実のものとは異なる。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。

図１及び図２は、本発明の第１実施例に係るトランジスタの構造を示す断面図及び平面図である。

本実施例に係るトランジスタは、ｎ＋導電型を有する基板１と、基板１上に形成されたｎ−導電型を有するコレクタ層２と、コレクタ層２上に形成されたｐ導電型を有するベース層３と、ベース層３上に島状に形成されたｎ＋導電型のエミッタ層４と、を備える。

さらに、本実施例に係るトランジスタは、ベース層３及びエミッタ層４上に形成され所定の開口を有する酸化膜５と、ベース層３の表面から内部に向かって延伸する複数のトレンチ６と、複数のトレンチ６内に形成されたトレンチ酸化膜７（電気抵抗領域）と、ベース層３に電気的に接続するベース電極１１と、エミッタ層４に電気的に接続するエミッタ電極１２と、コレクタ層２に電気的に接続するコレクタ電極１３と、を備える。

本実施例に係るトランジスタにおいて、ベース層３とベース電極１１との接合部であるベースコンタクト１１’、エミッタ層４とエミッタ電極１２との接合部であるエミッタコンタクト１２’及びトレンチ酸化膜７は、図２（ａ）〜（ｃ）に示すように平面的に見てストライプ状或いはドット状に配置される。即ち、平面的に見てトレンチ６は、ベースコンタクト１１’とエミッタコンタクト１２’との間に配置される。このような構成によれば、トレンチ６に挟まれるベース層３が、抵抗領域（バラスト抵抗）として機能する。

図３は、本発明の第１実施例に係るトランジスタの製造方法を示す工程断面図である。

まず、ｎ＋導電型を有する基板１を用意し、基板１上にｎ−導電型を有するコレクタ層２をエピタキシャル成長させ、コレクタ層２の表面からボロン等のｐ型不純物を拡散し、ｐ導電型を有するベース層３を形成する（図３（ａ））。

次に、コレクタ層２及びベース層３上に所定の開口部を有するマスク２０を形成し、反応性イオンエッチング（ＲＩＥ）等の異方性エッチングによりトレンチ６を形成する（図３（ｂ））。マスク２０は、例えば周知のフォトリソグラフィにより酸化膜をパターニングすることで形成できる。

次に、上記異方性エッチングによるダメージを除去するために、トレンチ６内に犠牲酸化膜を形成し、ウェットエッチングにより犠牲酸化膜及びマスク２０を除去した後、熱酸化工程を施し酸化膜５及びトレンチ酸化膜７を形成する（図３（ｃ））。なお、酸化膜５及びトレンチ酸化膜７は、化学気相成長（ＣＶＤ）法等により形成することもできる。また、犠牲酸化膜を形成する工程と犠牲酸化膜及びマスク２０を除去する工程とは省略することもできる。

次に、周知のフォトリソグラフィにより酸化膜５に所定の開口部を形成し、この開口部からベース層３にリン等のｎ型不純物を拡散し、ｎ＋導電型を有するエミッタ層４を形成する（図３（ｄ））。

そして、周知のフォトリソグラフィにより酸化膜５に所定の開口部を形成し、例えばスパッタ工程によりアルミニウムから成るベース電極１１、エミッタ電極１２及びコレクタ電極１３を形成する（図３（ｅ））。

本実施例に係るトランジスタの製造方法において、トレンチ６及びトレンチ酸化膜７は、エミッタ層４を形成する工程の後で形成することもできる。

本実施例に係るトランジスタは、以下の効果を有する。
（１）トレンチ６に挟まれるベース層３がバラスト抵抗として機能するため、トランジスタの安全動作領域ＳＯＡ（Ｓａｆｅ Ｏｐｅｒａｔｉｎｇ Ａｒｅａ）を拡大することができる。
（２）バラスト抵抗をベース層３の深さ方向に形成できるため、従来のトランジスタに比べ無効領域を大幅に削減することができ、エミッタの有効面積を大きくすることができる。従って、トランジスタの静特性が低下することを抑制できる。
（３）バラスト抵抗をベース層３の深さ方向に形成できるため、トランジスタセルを高集積化することができ、チップ面積を小さくすることができる。
（４）トレンチ６の間隔及び深さによってバラスト抵抗の抵抗値を調整することができるため、従来のトランジスタにおける手法に比べ、所望のバラスト抵抗を精度良く形成することができる。

図４は、本発明の第２実施例に係るトランジスタの構造を示す断面図である。

本発明の第２実施例に係るトランジスタは、変形されたエミッタ層４’及びトレンチ６’が形成される他は第１実施例に係るトランジスタと実質的に同一に形成される。変形されたエミッタ層４’は、第１実施例のエミッタ層４を形成する工程におけるｎ型不純物の横方向拡散によってトレンチ６’に隣接する。また、トレンチ６’はエミッタ層４’よりも深く形成されている。

本実施例に係るトランジスタは、第１実施例に係るトランジスタと同様の製造方法において、トレンチ６’及びトレンチ酸化膜７を、ベース層３を形成する工程とエミッタ層４’を形成する工程との間で形成することで得られる。

本実施例に係るトランジスタは、第１実施例に係るトランジスタと同様の効果のほか、以下の効果を有する。
（１）ベース層３とエミッタ層４’との接合面は、トランジスタの表面上に露出しないため、トランジスタの表面に導電物や電荷等が付着した場合でも、ｈＦＥ（電流増幅率）特性やベース・エミッタ間耐圧等が受ける影響を低減できる。
（２）トレンチ６’がエミッタ層４’よりも深く形成されるため、エミッタ層４’がベースコンタクト１１’に向かって拡散することを確実に抑制できる。
（３）トレンチ６’及びトレンチ酸化膜７を形成する工程は、ベース層３を形成する工程とエミッタ層４’を形成する工程との間に行うため、エミッタ層４’の横方向拡散がトレンチ６’で止まる。従って、エミッタ層４’の横方向の広がりを考える必要が無く、トランジスタセルを高集積化することができる。

以上、本発明の実施形態の一例について説明したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。例えば、本発明の抵抗領域として、トレンチ酸化膜７に代わり、低濃度半導体層或いは酸化金属等の半絶縁性材料を適用しても良い。また、本発明の実施例としてｎｐｎトランジスタについて説明したが、本発明の構造及び製造方法をｐｎｐトランジスタに適用することもできる。

１ 基板
２ コレクタ層
３ ベース層
４、４’ エミッタ層
５ 酸化膜
６、６’ トレンチ
７ トレンチ酸化膜
１１ ベース電極
１２ エミッタ電極
１３ コレクタ電極

Claims (6)

1. 第１導電型のコレクタ層と、前記コレクタ層上に形成される第２導電型のベース層と、前記ベース層上に島状に形成される第１導電型のエミッタ層と、前記ベース層とベース電極とが電気的に接続されるとベースコンタクトと、前記エミッタ層とエミッタ電極とが電気的に接続されるエミッタコンタクトと、を有する半導体装置であって、
   平面的に見て前記ベースコンタクトと前記エミッタコンタクトとの間に形成されるトレンチを備えることを特徴とする半導体装置。
   
2. 前記トレンチ内部に形成される電気抵抗領域を備えることを特徴とする請求項１記載の半導体装置。
   
3. 前記エミッタ層が前記トレンチに隣接するように形成されることを特徴とする請求項１又は２記載の半導体装置。
   
4. 前記電気抵抗領域が酸化物で形成されることを特徴とする請求項２又は３記載の半導体装置。
   
5. 第１導電型のコレクタ層上に第２導電型のベース層を形成する工程と、前記ベース層上に第１導電型のエミッタ層を島状に形成する工程と、前記ベース層とベース電極とが電気的に接続されるとベースコンタクトを形成する工程と、前記エミッタ層とエミッタ電極とが電気的に接続されるエミッタコンタクトとを形成する工程と、を有する半導体装置の製造方法であって、
   平面的に見て前記ベースコンタクトと前記エミッタコンタクトとの間にトレンチを形成する工程を備えることを特徴とする半導体装置の製造方法。
   
6. 前記トレンチを形成する工程が、前記ベース層を形成する工程と前記エミッタ層を島状に形成する工程との間に行われることを特徴とする半導体装置の製造方法。

Images