JPS6337658A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6337658A
JPS6337658A JP18130686A JP18130686A JPS6337658A JP S6337658 A JPS6337658 A JP S6337658A JP 18130686 A JP18130686 A JP 18130686A JP 18130686 A JP18130686 A JP 18130686A JP S6337658 A JPS6337658 A JP S6337658A
Authority
JP
Japan
Prior art keywords
type
emitter
collectors
collector
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18130686A
Other languages
English (en)
Inventor
Sadanobu Sato
佐藤 定信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18130686A priority Critical patent/JPS6337658A/ja
Publication of JPS6337658A publication Critical patent/JPS6337658A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】 本発明は横型トランジスタに関し、特に高精度のh F
Eを必要とする横型トランジスタに関する。 〔従来の技術〕 従来、この種の横型トランジスタは第2図−(n)、(
(へ)に示す通りP型絶縁層2で分離されたN−型エピ
層3にP型拡散層5を設はエミッタを中心としその周囲
をコレクタとしN−型エピ層3をベースとして構成され
ている。 またこの横型トランジスタのh FEは種々のパラメー
タで決定されるが特にコレクタ・エミッタ間距離、エミ
ッタの不純物l8度で支配される〔発明が解決しようと
する問題点〕 上述した従来の横型トランジスタは、製造上のバラツキ
によりコレクタ・ベース間距離エミッタ不純物70度が
一定しておらずある程度のバラツキのあるhFELか得
られないという欠点がある。上述した従来の横型トラン
ジスタに対し本発明は、複数個のコレクタの任意のコレ
クタをベースと接続することで高精度h FEを得る独
創的内容を有する。 〔問題点を解決するための手段〕 本発明の横型トランジスタは、コレクタをエミッタの周
囲に複数個設け、任意のコレクタをベースと1妾続しで
ある。 〔実施例〕 次に本発明について図面を参照して説明する第1図(Q
)は本発明の一実施例のPNP横型トランジスタの平面
図、第1図((へ)は第1図(2)のA−A−断面図で
ある。 P型サブストレート1上にN−型エピ層3を形成し、P
型絶縁層2でN−型エピ層3を分離しN−型エビ層にP
型拡散層5を設け、中心のP型拡散層5をエミッタとし
、その周囲の複数個のP型拡散層5をコレクタとし任意
のコレクタを、N−エビ層3をベースとしたN−エピ層
3にコレクタ・ベース短絡用AI2配線7で短絡してい
る。 こうすることによりこの横型トランジスタのh FEは
、エミッタに対向するコレクタの形状を同一とじ一個の
コレクタの場合のh FEをある程度高いものにしさえ
すれば、次式の様に求めることが出きコレクタ・エミッ
タ間距離エミッタの不純物11度に支配されず高精度の
h FEを得ることが出来る。 hpc=ベースに接続されていないコレクタ数/ベース
に接続されているコレクタ数【発明の効果〕 以上説明したように本発明は、横方向トランジスタにお
いてコレクタをエミッタ周囲に複数個設け、任意のコレ
クタをベースと接続することにより高精度のh FEを
得ることが出来る効果がある。
【図面の簡単な説明】
第1図(11)は本発明の一実施例のPNP横型トラン
ジスタの平面図。 第1図(しは第1図(ωのA−A−線断面図、第2図(
a)は従来のPNP横型トランジスタ平面図、第2図(
υは第2図(ωのB−B−線断面図1・・・P型サブス
トレート。 2・・・P型絶縁層。 3・・・N−型エビ層。 4・・・絶縁膜。 5・・・P型拡散層。 6・・・N十拡散層。 7・・・任意のコレクタとベース短絡用AQ配線。 8・・・エミッタAQ配線。 9・・・コレクタAR配線。 10・・・ベースAn配線。

Claims (1)

    【特許請求の範囲】
  1. 横型トランジスタにおいてコレクタをエミッタの周囲に
    複数個設け、任意のコレクタをベースと接続することを
    特徴とする半導体装置。
JP18130686A 1986-07-31 1986-07-31 半導体装置 Pending JPS6337658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18130686A JPS6337658A (ja) 1986-07-31 1986-07-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18130686A JPS6337658A (ja) 1986-07-31 1986-07-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS6337658A true JPS6337658A (ja) 1988-02-18

Family

ID=16098368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18130686A Pending JPS6337658A (ja) 1986-07-31 1986-07-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS6337658A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219960A (ja) * 1983-05-30 1984-12-11 Sanyo Electric Co Ltd ラテラル型トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59219960A (ja) * 1983-05-30 1984-12-11 Sanyo Electric Co Ltd ラテラル型トランジスタ

Similar Documents

Publication Publication Date Title
US3411051A (en) Transistor with an isolated region having a p-n junction extending from the isolation wall to a surface
US3534236A (en) Semiconductor integrated circuit structure
US3722079A (en) Process for forming buried layers to reduce collector resistance in top contact transistors
US3755722A (en) Resistor isolation for double mesa transistors
JPS6337658A (ja) 半導体装置
JPH05198584A (ja) バイポーラ集積回路
JPH0231426A (ja) バイポーラトランジスタ
US4692784A (en) Dielectric insulation type semiconductor integrated circuit having low withstand voltage devices and high withstand voltage devices
JPS6133261B2 (ja)
JPS577157A (en) Semiconductor device
JPH03190139A (ja) 半導体集積回路装置
JP2501556B2 (ja) 光センサおよびその製造方法
JP2648027B2 (ja) Iil型半導体装置
JP2587424B2 (ja) 半導体集積回路装置の製造方法
JPS5871655A (ja) 半導体装置
JPS5914670A (ja) トランジスタ
JP2643431B2 (ja) 高耐圧半導体装置の製造方法
JP2000294563A (ja) ラテラルバイポーラトランジスタ
JP2558472B2 (ja) 半導体集積回路
KR100215910B1 (ko) P-웰을베이스로이용한바이씨모스구조
JPH02312243A (ja) 半導体装置
JPS59145569A (ja) マルチコレクタ縦型pnpトランジスタ
JPS6140062A (ja) 半導体装置
JPH065793A (ja) 半導体装置の製造方法
JPS6022358A (ja) 半導体集積回路装置