CN204536727U - 用于制作高频晶体管的光刻版和高频晶体管 - Google Patents
用于制作高频晶体管的光刻版和高频晶体管 Download PDFInfo
- Publication number
- CN204536727U CN204536727U CN201520248977.5U CN201520248977U CN204536727U CN 204536727 U CN204536727 U CN 204536727U CN 201520248977 U CN201520248977 U CN 201520248977U CN 204536727 U CN204536727 U CN 204536727U
- Authority
- CN
- China
- Prior art keywords
- width
- high frequency
- frequency transistor
- emitter
- reticle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本实用新型提供一种用于制作高频晶体管的光刻版和高频晶体管，光刻版包括至少一个中间开口和两个侧开口，所述中间开口位于两个所述侧开口之间，各所述中间开口和所述侧开口平行且并列设置，各所述中间开口的第一宽度相等，且小于所述侧开口的第二宽度，所述中间开口和所述侧开口用于形成宽度相同的发射区窗口。根据本实用新型的用于制作高频晶体管的光刻版和高频晶体管，通过采用侧开口的宽度与中间开口的宽度不同的光刻版形成发射区窗口，进而形成高频特性一致的发射极，使得高频晶体管的整体的噪声较小，性能较好。
Description
技术领域
本实用新型涉及半导体器件技术，尤其涉及一种用于制作高频晶体管的光刻版和高频晶体管。
背景技术
随着无线通信技术的发展，高频晶体管的应用越来越广泛。广义的高频晶体管包括高频双极型晶体管和高频场效应晶体管等类型，狭义的高频晶体管特指高频双极型晶体管(RF Bipolar)。
衡量高频晶体管性能的最重要参数即截止频率(FT)，截止频率越高，表示其可稳定工作的最大工作频率也就越高。为了提升高频晶体管的截止频率，在实际工艺中都将高频晶体管的设计为线宽较小的梳状条形结构，排列成多发射极晶体管结构，而且其发射极采用多晶硅制作。高频晶体管还有一个重要的应用参数，即噪声，噪声越小越好。
因此，如何降低高频晶体管的噪声成为了亟需解决的问题。
实用新型内容
本实用新型提供一种用于制作高频晶体管的光刻版和高频晶体管，以降低高频晶体管的噪声。
本实用新型第一个方面提供一种用于制作高频晶体管的光刻版，包括至少一个中间开口和两个侧开口，所述中间开口位于两个所述侧开口之间，各所述中间开口和所述侧开口平行且并列设置，各所述中间开口的第一宽度相等，且小于所述侧开口的第二宽度，所述中间开口和所述侧开口用于形成宽度相同的发射区窗口。
如上所述的用于制作高频晶体管的光刻版，可选地，所述第一宽度和所述第二宽度的范围为0.1微米～1.5微米。
如上所述的用于制作高频晶体管的光刻版，可选地，所述第一宽度与所述第二宽度的差值范围为0.02～0.2微米。
本实用新型另一个方面提供一种高频晶体管，包括：
基底；
设置在所述基底中的N个发射区窗口，各所述发射区的窗口的宽度相等，N为大于或等于3的正整数，所述发射区窗口是采用上述任一项所述的光刻版形成的；
发射极，设置在所述发射区窗口中且所述发射极的顶部高于所述发射区窗口的顶部；
浓基区，设置在所述基底中且位于各所述发射区窗口之间；
接触孔，设置基底中且位于各所述浓基区上方；
第一金属层，设置各所述发射极上方，且各第一金属层互连；
第二金属层，设置在各所述接触孔中且各第二金属层互连。
如上所述的高频晶体管，可选地，所述发射区窗口的宽度范围是0.1微米～1.5微米。
如上所述的高频晶体管，可选地，各所述发射极之间的间隔相等。
如上所述的高频晶体管，可选地，所述发射极的宽度大于所述发射区窗口的宽度。
如上所述的高频晶体管，可选地，所述第一金属层的宽度大于所述发射极的宽度。
如上所述的高频晶体管，可选地，所述第二金属层的顶部高于所述接触孔的顶部，且所述第二金属层的宽度大于所述接触孔的宽度。
如上所述的高频晶体管，可选地，各所述浓基区之间的间隔相等。
由上述技术方案可知，本实用新型提供的用于制作高频晶体管的光刻版和高频晶体管，通过采用侧开口的宽度与中间开口的宽度不同的光刻版形成发射区窗口，进而形成高频特性一致的发射极，使得高频晶体管的整体的噪声较小，性能较好。
附图说明
图1为根据本实用新型一实施例的用于制作高频晶体管的光刻版的结构示意图；
图2为根据本实用新型另一实施例的高频晶体管的结构示意图。
具体实施方式
高频晶体管一般具有多个发射区窗口，该多个发射区窗口的宽度需一致，进而避免由于发射区窗口的宽度不一致导致的发射极产生的高频特性不一致从而产生较大噪声的情况。但是实际操作中发现，即使用于形成发射区窗口的光刻版上的开口的宽度完全一致，最终在基底上形成的发射区窗口的宽度也总是不一致，因而产生较大的噪音。
实施例一
本实施例提供一种用于制作高频晶体管的光刻版，用于制作高频晶体管，具体用于形成高频晶体管的发射区窗口。
如图1所示，为根据本实施例的用于制作高频晶体管的光刻版的结构示意图。本实施例的光刻版包括用于至少一个中间开口101和两个侧开口102，中间开口101位于两个侧开口102之间，各中间开口101和侧开口102平行且并列设置，各中间开口101的第一宽度d1相等，且小于侧开口102的第二宽度d2，其中，中间开口101和侧开口102用于形成宽度相同的发射区窗口，即通过该光刻版形成的发射区窗口，各发射区窗口的宽度相等。
可选地，第一宽度d1和第二宽度d2的范围为0.1微米～1.5微米，相应地，第一宽度d1与第二宽度d2的差值范围为0.02～0.2微米。
在采用同一光刻版制作多个发射区窗口时，若光刻版上的所有用于形成发射区窗口的开口的宽度一致，则在制作过程中，会由于光线干涉和衍射的作用，导致形成在基底上的发射区窗口的宽度出现偏差，具体为两侧的发射区窗口的宽度与中间发射区窗口的宽度不一致。
因此在实际应用中，可以根据实际需要，设定第一宽度d1与第二宽度d2以及第一宽度d1和第二宽度d2之间的差值。本实施例的各宽度指的是发射区窗口排列的方向，即平行于纸面的方向，例如图1所示的D方向。
因此，本实施例中将用于形成发射区窗口的光刻版上的侧开口102的第二宽度d2设置为大于中间开口101的第一宽度d1，进而在形成发射区窗口时能够对补偿光线干涉和衍射产生的宽度差异，进而使得所形成的发射区窗口的宽度一致，能够形成噪声较小的高频晶体管。
实施例二
本实施例提供一种采用实施例一的光刻版制作的高频晶体管。如图2所示，本实施例的高频晶体管包括基底、发射区窗口202、发射极203、浓基区204、接触孔205、第一金属层206和第二金属层207。
本实施例的基底的材料具体可以是单晶硅、锗、锗硅，具体可以根据实际需要进行设定，在此不再赘述。例如图2所示，基底包括N型衬底2011、基区2012和介质层2014。在基区2012中设置有扩散区2013，该扩散区2013具体可以为N型扩散区，具体可以是发射极203之中的掺杂元素在高温环境下热扩散至基区2012的表层之中形成的，掺杂元素例如为磷或者砷。
其中，发射区窗口202设置在基底201中。发射区窗口202的个数为N个，N为大于或等于3的正整数，图2中示出N为5的情形，即发射区窗口的个数为5个。本实施例的各发射区窗口202的宽度相等。
形成发射区窗口202的具体方式可以是：在基底201上涂覆光刻胶，采用实施例一的光刻版进行曝光显影工艺，以在基底201上形成具有图案的光刻胶。接着以具有图案的光刻胶为掩膜刻蚀基底201，以在基底201上形成宽度相等的发射区窗口202。各发射区窗口202之间的间隔也可以相等。本实施例的发射区窗口的范围可以是0.1微米～1.5微米。
发射极203设置在发射区窗口202中且发射极203的顶部高于发射区窗口202的顶部，即高于基底201的表面。具体可以在发射区窗口202中通过沉积的方式形成发射极203，该发射极203的材料可以是多晶硅。发射极203高于介质层2013的宽度d4可以大于发射区窗口202的宽度d3，即发射极203覆盖发射区窗口202。如图2所示，发射极203的个数与发射区窗口202的个数相同，也为5个。
本实施例的浓基区204设置在基底201中，具体可以通过离子注入的方式形成，更为具体地，注入浓度大于或等于1014原子/cm2。该浓基区204可以设置在各发射区窗口202之间。具体地，浓基区204的个数可以为N+1个，即N-1个浓基区204设置在各发射区窗口202之间，另外2个浓基区204分别设置在通过侧窗口形成的发射区窗口202的外侧。即浓基区204和发射区窗口202交错排列，两者均为梳状排列如图2所示，浓基区204的个数为6个。此外，各浓基区204之间的间隔可以相等。
本实施例中的接触孔205设置基底201中且位于各浓基区205上方，每个浓基区204的上方均形成有一个接触孔205。接触孔205可以通过刻蚀基底201的方式形成。每个浓基区205的上方均设置有接触孔205，即接触孔205的个数与浓基区205的个数相同。如图2所示，接触孔205的个数为6个。
本实施例的第一金属层206设置在各发射极203的上方，且各第一金属层206互连，以形成发射极金属。即，每个发射极203的上方均形成有第一金属层206，且各发射极203上的第一金属层206相互之间连接。第一金属层206的材料具体可以是铜。第一金属层206的宽度可以大于发射极203的宽度，即第一金属层206覆盖发射极203，具体可以通过沉积方式形成第一金属层206。
本实施例的第二金属层207设置在各接触孔205中且各第二金属层207互连。本实施例的第二金属层207的材料可以是铜。具体地，第二金属层207的顶部高于接触孔205的顶部，且第二金属层207的最大宽度d5大于接触孔205的宽度d6，即第二金属层207高于介质层2013的部分的宽度大于接触孔205的宽度。
根据本实施例的高频晶体管，通过采用侧开口的宽度与中间开口的宽度不同的光刻版形成发射区窗口202，进而形成高频特性一致的发射极203，使得高频晶体管的整体的噪声较小，性能较好。
最后应说明的是：以上实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (10)
1.一种用于制作高频晶体管的光刻版，其特征在于，包括至少一个中间开口和两个侧开口，所述中间开口位于两个所述侧开口之间，各所述中间开口和所述侧开口平行且并列设置，各所述中间开口的第一宽度相等，且小于所述侧开口的第二宽度，所述中间开口和所述侧开口用于形成宽度相同的发射区窗口。
2.根据权利要求1所述的用于制作高频晶体管的光刻版，其特征在于，所述第一宽度和所述第二宽度的范围为0.1微米～1.5微米。
3.根据权利要求2所述的用于制作高频晶体管的光刻版，其特征在于，所述第一宽度与所述第二宽度的差值范围为0.02～0.2微米。
4.一种高频晶体管，其特征在于，包括：
基底；
设置在所述基底中的N个发射区窗口，各所述发射区的窗口的宽度相等，N为大于或等于3的正整数，所述发射区窗口是采用根据权利要求1-3中任一项所述的光刻版形成的；
发射极，设置在所述发射区窗口中且所述发射极的顶部高于所述发射区窗口的顶部；
浓基区，设置在所述基底中且位于各所述发射区窗口之间；
接触孔，设置基底中且位于各所述浓基区上方；
第一金属层，设置各所述发射极上方，且各第一金属层互连；
第二金属层，设置在各所述接触孔中且各第二金属层互连。
5.根据权利要求4所述的高频晶体管，其特征在于，所述发射区窗口的宽度范围是0.1微米～1.5微米。
6.根据权利要求4所述的高频晶体管，其特征在于，各所述发射极之间的间隔相等。
7.根据权利要求4所述的高频晶体管，其特征在于，所述发射极的宽度大于所述发射区窗口的宽度。
8.根据权利要求7所述的高频晶体管，其特征在于，所述第一金属层的宽度大于所述发射极的宽度。
9.根据权利要求4所述的高频晶体管，其特征在于，所述第二金属层的顶部高于所述接触孔的顶部，且所述第二金属层的宽度大于所述接触孔的宽度。
10.根据权利要求4所述的高频晶体管，其特征在于，各所述浓基区之间的间隔相等。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520248977.5U CN204536727U (zh) | 2015-04-23 | 2015-04-23 | 用于制作高频晶体管的光刻版和高频晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201520248977.5U CN204536727U (zh) | 2015-04-23 | 2015-04-23 | 用于制作高频晶体管的光刻版和高频晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204536727U true CN204536727U (zh) | 2015-08-05 |
Family
ID=53750707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201520248977.5U Active CN204536727U (zh) | 2015-04-23 | 2015-04-23 | 用于制作高频晶体管的光刻版和高频晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204536727U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11099481B2 (en) * | 2018-03-09 | 2021-08-24 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Mask plate, array substrate, and preparation method thereof |
-
2015
- 2015-04-23 CN CN201520248977.5U patent/CN204536727U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11099481B2 (en) * | 2018-03-09 | 2021-08-24 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Mask plate, array substrate, and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI500075B (zh) | 二極體、雙極接面電晶體及於鰭型場效電晶體裝置內二極體之製造方法 | |
| US8866188B1 (en) | Semiconductor devices and methods of manufacture thereof | |
| CN106158753A (zh) | 半导体器件的结构和方法 | |
| US9553145B2 (en) | Lateral bipolar junction transistors on a silicon-on-insulator substrate with a thin device layer thickness | |
| KR20140111575A (ko) | 원형 소스/드레인 프로파일을 갖는 핀 전계 효과 트랜지스터 | |
| US10714619B2 (en) | PMOS FinFET | |
| US9159816B2 (en) | PNP bipolar junction transistor fabrication using selective epitaxy | |
| US8847224B2 (en) | Fin-based bipolar junction transistor and method for fabrication | |
| CN104037225A (zh) | 具有延伸的栅极介电层的金属氧化物半导体场效应晶体管 | |
| US20190006351A1 (en) | Semiconductor structure and fabrication method thereof | |
| CN103794498A (zh) | 一种半导体器件及其制备方法 | |
| CN103794493A (zh) | 半导体器件制造方法及器件结构，硬件描述语言设计结构 | |
| CN104916539A (zh) | 一种制作半导体器件的方法 | |
| CN204536727U (zh) | 用于制作高频晶体管的光刻版和高频晶体管 | |
| CN101819974B (zh) | 沟槽式金属氧化物半导体晶体管 | |
| CN100565923C (zh) | 高压金属氧化物半导体晶体管及其制造方法 | |
| CN106206548B (zh) | 半导体元件及其制造方法 | |
| US20130203229A1 (en) | Method of reducing surface doping concentration of doped diffusion region, method of manufacturing super junction using the same and method of manufacturing power transistor device | |
| US9105582B2 (en) | Spatial semiconductor structure and method of fabricating the same | |
| US20160240663A1 (en) | Semiconductor device and method for fabricating the same | |
| US8481348B2 (en) | Phase change memory and method for fabricating the same | |
| CN112310188A (zh) | 横向变掺杂终端结构及其制造方法 | |
| CN203277389U (zh) | 半导体装置 | |
| CN103515317B (zh) | 一种cmos器件及其形成方法 | |
| CN113471068B (zh) | 超级结结构及其制作方法、超级结器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |