JPS6320864A - 半動体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に拡散抵抗の構造に関す
る。

〔従来の技術〕

半導体装置に形成される抵抗はその絶対精度よりむしろ
抵抗の比精度を要求される場合が多い。

すなわち基本紙□抗の何倍に形成されているかの相対精
度が問題となる。

一般に半導体装置に形成される拡散抵抗は（１）式でそ
の抵抗値Ｒが表わされる。

（１）式の右辺第１項におけるＲｃは、外部配線と抵抗
層とのコンタクト部での抵抗値を示す。係数の２は抵抗
層の両端のコンタクト部を示す。

第２項におけるρＳは層抵抗、αは抵抗層の補正係数、
しは設計上の抵抗の長さ、Ｗは設計上の抵抗の幅である
。

第３項は抵抗のコーナ一部（折り曲げ部）でのシュミレ
ーション及び実験より算出された概略の抵抗値でｎはコ
ーナー数を示す。

すなわち半導体抵抗の抵抗値Ｒは電極との接触抵抗の値
、主抵抗体の抵抗値及び抵抗のコーナー数できまる。

通常拡散抵抗は、バイポーラトランジスタではＮＰＮト
ランジスタのベース形成と同時にＮ型エピタキシャル層
にＰ型下Ｉｉｉ物を注入し、熱工程を経て形成される。

次に、−ａに相対精度を必要とする抵抗で誤差を生ずる
主な要因について説明する。

相対精度の誤差発生の主要因を（１）式の第１項〜第３
項に対応させ順に連記すると、 （ａ＞抵抗層と外部配線用コンタクトの目合わせずれに
よるコンタクト抵抗の変化、 （ｂ）ホトレジスト工程でのアンダーエツチング、オー
バーエツチング等による抵抗層の変化、（ｃ）抵抗のコ
ーナ一部での拡散構法がりによる抵抗長の変化、 等が考えられる。

上記問題解決のため従来は、同一型状の基本抵抗を抵抗
比の数だけ配置していた。すなわち第８図に示すように
、抵抗Ｒ１とＲ２の抵抗比が１：２である抵抗を形成す
る場合、Ｒ１を基本抵抗Ｒｓとし、Ｒ２は２本の基本抵
抗ＲｓをＡｔ’配線１により接続し、さらに方向とそろ
えて形成している。

方向をそろえる理由は、方向をそろえる事でコンタクト
抵抗のずれやモールド樹脂のひずみの影響を同一とし、
更に抵抗幅をそろえる事でホトレジスト工程のエツチン
グ状態も同一となり、絶対値がずれても相対精度すなわ
ちＲ１とＲ２の抵抗比を精度の良いものとすることがで
きるからである。

〔発明が解決しようとする問題点〕

しかしながら、従来の半導体装置における抵抗は、同一
形状の基本抵抗Ｒｓを抵抗比に相当する数だけ配置して
いた為、大きな抵抗占有面積を要していた。

更に、配置された基本抵抗間のスペースも広くしなけれ
ばならないという問題もあった。すなわち、抵抗と抵抗
が接触し、抵抗値のズレを生じさせない為、不純物拡散
後の構法がり、空乏層の広がり等を考慮し抵抗間距離を
広くとっていた。以下、第９図と用いて説明する。

第９図は第８図の抵抗Ｒ２のｃ−ｃ’線断面図であり、
２はＰ型半導体基板１０上に形成された。

Ｎ型エピタキシャル層、３Ａ、３ＢはＰ型の抵抗体、４
は絶縁膜である。

今、点Ａより電流Ｉを点Ｂに向って流した場合について
考えると、電流■は抵抗体３Ａを通り、Ａｔ’配線ＩＡ
を経由して次段の抵抗体３Ｂに流れるＸの経路を形成す
る。

しかしながら、Ｐ　Ｎ’接合面の逆バイアスにより発生
する空乏層５の広がりで抵抗体どうしが接触すると、新
たにより抵抗値が低いと考えられる抵抗体を通して電流
が流れる経路Ｙが形成され、ＸとＹとに並列に電流が流
れることになり、Ａｅ配線ＩＡと抵抗体３Ａ、３Ｂとの
コンタクト部６Ａ、６Ｂにおけるコンタクト抵抗値が初
期設計値からずれ、精度良く抵抗比がとれなくなる。

この為実際のレイアウト設計では、抵抗層の構法がり分
、空乏層の印加電圧による広がり分及びホトレジスト工
程でのオーバーエツチング分にマージンを含めて抵抗間
距離を設定している。

従って、特に抵抗比の大きな抵抗を相対精度良く形成す
る場合は、大きな抵抗占有面積が必要となっていた。

本発明の目的は、占有面積の小さな抵抗を有する半導体
装置を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体装置は、第１導電型半導体層に形成され
た第２導電型抵抗体層と、前記抵抗体層の表面からその
底面近くに達するように設けられ、底面部に高抵抗領域
を形成し前記抵抗体層を分離する第１導電型高濃度領域
と、前記低抵抗体層上に設けられた絶縁膜と、前記高濃
度領域に近接して前記絶縁膜に設けられた開口部と、前
記絶縁膜上に設けられ前記開口部を通して分離された前
記抵抗体層を接続する金属配線とを含んで構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図である。

第１図（ａ）、（ｂ）において、Ｐ型半導体基板１０上
のＮ型エピタキシャル層２にはＰ型抵抗体贋３が形成さ
れており、このＰ型紙抗体層３の表面からその底面近く
に達するようにＮ＋型領領域８形成されている。そして
、このＮ４型領域８によりＰ型紙抗体層３の底面部には
高抵抗領域９が形成され、Ｐ型紙抗体層３は２つの抵抗
体３Ｃ，３Ｄとに分離されている。

また、Ｐ型紙抗体層３上には絶縁膜４が設けられており
、この絶縁膜４上に設けられたＡＪ７配線ＩＡが、Ｎ２
型領域８に近接して絶縁膜４に設けられた開孔部を通し
て２つの抵抗体３Ｃと３Ｄとを接続してイル、尚、６，
６Ａ、６Ｂは、Ａｅ配線１．ＩＡとＰ型紙抗体層３との
コンタクト部である。Ｎ０型領域８はコンタクト部６Ａ
、６Ｂを囲むように形成されているが、これは、コンタ
クト部周囲に電流が流れるのを防ぐためであり、基本抵
抗が比較的低い抵抗値を有する場合である。

次に、このように構成された本実施例の抵抗Ｒ３に電流
■を流す場合のコンタクト抵抗について説明する。

今、Ａｅ配線ｌ上の点Ａより点Ｂに電流Ｉを流した場合
について考えると、電流Ｉは抵抗体３Ｃを通ったのち、
コンタクト部６Ａ、６Ｂで形成されるコンタクト抵抗Ｒ
Ｂと、Ｎ′型領域８下部の高抵抗領域９に形成される抵
抗ＲＣと、Ｎ”型頭域８の周囲のＰ型紙抗体１３に形成
される抵抗ＲＡとを通って抵抗体３Ｄに流れ、点Ｂに達
する。

すなわち、コンタクト部周辺、における抵抗は３つの抵
抗ＲＡ、ＲＢ、ＲＣの並列と考えられる。

ＲＢは本来のＡｅ配線ＩＡを介して流れる電流の抵抗分
で、主にコンタクト部６Ａ、６Ｂの抵抗であり、抵抗体
３　Ｃ＋　３　Ｄの層抵抗ρＳが数百Ω／四程度の時、
抵抗値は数十Ωである。

ＲＣは高抵抗領域９での抵抗分である。この高抵抗領域
９では層抵抗が高いためピンチ抵抗部が形成され、数に
Ωの抵抗値となっている。

ＲＡはＮ型エピタキシャル層２とＮ＋型領領域８ショー
トしない様に距離をとった為生じるＰ型紙抗体層３の抵
抗分である。抵抗値としてはＰ型紙抗体層３の層抵抗ρ
５が数百Ω／口程度では数にΩである。

以上の様に、ＲＢに比べＲＡ、ＲＣは非常に大きい為、
電流ＩはＲＢを介して大部分流れるため、本来のコンタ
クト部の電流経路となる。従って、コンタクト抵抗ＲＢ
は設計値とほぼ一致するため相対精度の高い抵抗が得ら
れる。しかも従来の抵抗のように、抵抗体間の間隔を長
くとる必要がなくなるため抵抗占有面積を小さくできる
。

第２図（ａ＞、（ｂ）は本発明の第２の実施例の平面図
及びＢ−Ｂ’線断面図である。この場合は第１の実施例
とは異なり、比較的基本抵抗の値が高い場合の例であり
、コンタクト部６Ａ、６Ｂの周囲をＮ＋型領領域８取囲
むことにより、コンタクト部６Ａ、６Ｂ周囲のＰ型紙抗
体層３に流れる電流分をカットした場合である。すなわ
ち、大部分の電流ＩはＮ１型領域８Ａの下部を通ったの
ち、コンタクト６Ａ、６Ｂの経路を流れるので設計が容
易となる。

第３図は本発明の第３の実施例の平面図であり、抵抗Ｒ
５，Ｒ６を抵抗比２：３で形成した場合である０本例で
はＮ＋型領領域８Ｎ型エピタキシャル層２とショートし
ている為、コンタクト部周辺でＰ型紙抗体層３を流れる
経路はなくなり大部分の電流はコンタクト部６を流れる
のでコンタクト抵抗の設計が容易となる。また、抵抗Ｒ
５とＲ６はＮ＋型領領域８Ｂより分離されるので、その
面積をより小さくできる。しかし、ＰＮジャンクション
の耐圧は数■であるので、比較的使用電源電圧が低いＩ
Ｃに使用される場合にかぎられる。

第４図は本発明の第４の実施例の平面図であり、次段の
抵抗体とのコンタクト部６Ａ、６Ｂ及び他のコンタクト
部６にもＮ＋型領領域８形成した場合である。このよう
に全てのコンタクト部を同一に構成することにより、コ
ンタクト抵抗値が同−になるため設計が容易となる。

第５図は本発明の第５の実施例あ平面図である。

本実施例では抵抗Ｒ８のコンタクト部６Ａ、６Ｂを分割
するようにＮ＋型領領域８形成した場合であり、２つの
抵抗体３Ｅ、３Ｆの接続部が小さくなるため、より抵抗
占有面積を小さくすることができる。また、Ｎ１型領域
８はコンタクト部６Ａ、６Ｂ間にのみ形成されており、
コンタクト部６Ａ、６Ｂを囲んではいない、このような
構造は抵抗体３Ｅ、３Ｆの層抵抗が高く、Ｎ゛型領領域
８形成することにより、大部分の電流がコンタクト部６
Ａ、６Ｂを通して流れる場合に用いられる。

第６図は本発明の第６の実施例の平面図であり、基本抵
抗がコーナ一部７を１個有する場合の例である。

第７図は本発明の第７の実施例の平面図である。

第７図において、抵抗ＲＩＯとａｌｌの抵抗比は２：１
であり、抵抗ＲＩＯは２本の基本抵抗を並列に用いた場
合である。これらの抵抗ＲＩＯ及びＲ１１はＮ″″型領
域８により分離された構造となっているなめ第３図の第
３の実施例と同様に抵抗占有面積は小さいものとなる。

上記実施例においては、Ｎ型エピタキシャル層２上にＰ
型紙抗体層３を形成した場合について説明したが、ＭＯ
Ｓトランジスタ等に用いられるＰ型又はＮ型ウェル領域
を抵抗体層として用いることもできる。また、直列及び
並列の抵抗の場合について述べたが、これらの組合せで
あってもよいことは勿論である。

次に、パワーＩＣ中のアイトリ、フグ設定用抵抗を例と
し具体的に説明する。

今、抵抗比１：３０の２本の抵抗Ｒａ　（３にΩ＞、Ｒ
ｂ（９０にΩ）を形成する場合を考える。

この場合その最小公倍数をとり基本抵抗Ｒｓの抵抗値を
６にΩとするとＲａはＲｓを並列に２本、又ＲｂはＲｓ
を直列に１５本並べて形成することになる。すなわち抵
抗は１７本となる。

拡散条件としては使用電源電圧を２０Ｖ程度とΩ−Ｃ し、エピタキシャル層抵抗１〜３　　　、抵抗体層なる
Ｐ型拡散層の層抵抗を１　’Ｏ０〜３０００７口とする
とき、Ｐ型紙抗体層の構法がりは２〜５μｍ、空乏層の
広がりは２〜５μｍとなるから抵抗−抵抗間距離は２０
μｍ程度はなす必要がある。

次に、抵抗の占有面積を比較する。

抵抗播を８μｍ、Ｒｃ＝１５０Ω、Ｒｓ”１５０Ω／口
、α＝１と仮定すると′（１）式より抵抗長は約１５０
μｍとなり、これにコンタクト部１端子の幅２０μｍを
加えると１９０μｍとなる。

抵抗間距離を２０μｍとし面積を計算すると、従来構成
の抵抗では１本あたりの占有面積は８４００ｕ’ｍ２．
１７本では１４２　’８００μｍ２となる。−力木発明
を用いると１本あたりの抵抗占有面積は、３８００μｍ
２となり、１７本では６４６００μｍ２となる。

すなわち、本発明を用いると、従来の約５０％の抵抗占
有面積でよいことになる。

〔発明の効果〕

以上説明したように本発明は、第２導電型抵抗体層・に
、その表面から底面近くに達するように第１導電型高濃
度領域を設けて、底面部に高抵抗領域を形成し、抵抗体
層を分離することにより、コンタクト抵抗を設計値とほ
ぼ一致させ、同時に占有面積を小さくした抵抗を有する
半導体装置が得られる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図、第２図（ａ）。 （ｂ）は本発明の第２の実施例の平面図及びＢ−Ｂ′線
断面図、第３図〜第７図は本発明の第３〜第７図の実施
例の平面図、第８図は従来の半導体装置に設けられる抵
抗を説明するための平面図、第９図は第８図の抵抗のｃ
−ｃ’線断面図である。 １、ＩＡ・・・Ａ２配線、２・・・Ｎ型エピタキシャル
１．３・・・Ｐ型紙抗体層、３Ａ〜３Ｆ・・・抵抗体、
４・・・絶縁膜、５・・・空乏層、６．６Ａ、６Ｂ・・
・コンタクト部、７・・・コーナ一部、８，８Ａ、８Ｂ
・・・Ｎ＋型領領域９・・・高抵抗領域、１０・・・Ｐ
型半導体基板、Ｒ１〜ａｌｌ・・・抵抗。 躬γ凶　　　１０

Claims (1)

【特許請求の範囲】
1. 第１導電型半導体層に形成された第２導電型抵抗体層と
   、前記抵抗体層の表面からその底面近くに達するように
   設けられ、かつ該底面部に高抵抗領域を形成して前記抵
   抗体層を分離する第１導電型高濃度領域と、前抵抵抗体
   層上に設けられた絶縁膜と、前記高濃度領域に近接して
   前記絶縁膜に設けられた開口部と、前記絶縁膜上に設け
   られ前記開口部を通して分離された前記抵抗体層を接続
   する金属配線とを含む事を特徴とする半導体装置。