CN104320133A - 一种抑制小数锁相环小数杂散的电路及方法 - Google Patents
一种抑制小数锁相环小数杂散的电路及方法 Download PDFInfo
- Publication number
- CN104320133A CN104320133A CN201410561889.0A CN201410561889A CN104320133A CN 104320133 A CN104320133 A CN 104320133A CN 201410561889 A CN201410561889 A CN 201410561889A CN 104320133 A CN104320133 A CN 104320133A
- Authority
- CN
- China
- Prior art keywords
- fractional
- frequency
- phase lock
- lock loop
- fractional phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提出了一种抑制小数锁相环小数杂散的电路，包括至少两级小数锁相环，前后两级小数锁相环通过分频器连接，前级小数锁相环的输出信号经过分频器分频后作为后级小数锁相环的参考输入信号；前级小数锁相环和后级小数锁相环采用相同结构，包括：压控振荡器的输出信号经过N.F分频器进行小数分频，分频后的信号与参考输入信号在鉴相器进行鉴相操作，鉴相器输出信号送入环路滤波器，环路滤波器产生压控振荡器的压控电压。本发明的电路及方法能直接改变小数杂散的频率，不受电路中鉴相器、分频器等非线性电路的影响，具有更好的杂散抑制效果；小数锁相环的小数杂散频率搬移到锁相环带宽之外，通过环路滤波器滤除，从而达到抑制小数杂散的目的。
Description
技术领域
本发明涉及测试技术领域，特别涉及一种抑制小数锁相环小数杂散的电路，还涉及一种抑制小数锁相环小数杂散的方法。
背景技术
小数锁相环因为频率分辨率高、输出频段宽等优点，广泛应用在各类频率合成器中。虽然小数锁相环输出信号频率是参考信号频率的N.F小数倍，但小数锁相环内分频器的瞬时分频比不是小数，而是整数。分频器的分频比在不断变化，只是许多周期内的平均分频比为小数。以实现100.1分频比为例，需要进行了9次100分频，1次101分频，平均分频比为(100×9+101)/10＝100.1，因此在瞬时状态下，分频器输出信号和参考信号存在相位误差，这个相位误差使鉴相器输出相应的周期性阶梯电压波形，小数锁相环的环路滤波器为低通滤波器，阶梯波将通过环路滤波器对压控振荡器进行周期性频率调制，产生寄生杂散，这种杂散就是小数杂散。小数杂散和输出信号之间的频差与周期性阶梯电压波形的频率分量相同，也等同于参考信号谐波与输出信号之间频差Δf。当Δf大于环路滤波器带宽时，周期性阶梯电压波形能被环路滤波器滤除，小数杂散得到有效抑制，而当参考信号谐波频率非常接近输出信号频率，以至于Δf小于环路滤波器带宽时，小数杂散会出现在输出信号频谱附近，严重时会影响频率合成器的性能技术指标。
发明内容
本发明提出一种抑制小数锁相环小数杂散的电路及方法，解决了现有技术中小数锁相环输出信号的小数杂散比较大的问题。
本发明的技术方案是这样实现的：
一种抑制小数锁相环小数杂散的电路，包括至少两级小数锁相环，前后两级小数锁相环通过分频器连接，前级小数锁相环的输出信号经过分频器分频后作为后级小数锁相环的参考输入信号；
前级小数锁相环和后级小数锁相环采用相同结构，包括：压控振荡器的输出信号经过N.F分频器进行小数分频，分频后的信号与参考输入信号在鉴相器进行鉴相操作，鉴相器输出信号送入环路滤波器，环路滤波器产生压控振荡器的压控电压。
可选地，所述N.F分频器内部采用∑Δ调制器控制整数分频器的分频比。
可选地，所述∑Δ调制器采用过采样方式控制整数分频器的分频比。
本发明还提供了一种抑制小数锁相环小数杂散的方法，采用至少两级小数锁相环结构，前后两级小数锁相环通过分频器连接，前级小数锁相环的输出信号经过分频器分频后作为后级小数锁相环的参考输入信号；在输出信号频率不变的情况下，通过设置后级小数锁相环参考输入信号的频率和前后两级小数锁相环的小数分频比，改变参考输入信号谐波与输出信号之间的频率差值Δf，使频率差值Δf在环路滤波器带宽外，再通过环路滤波器来滤除。
本发明的有益效果是：
(1)直接改变小数杂散的频率，不受电路中鉴相器、分频器等非线性电路的影响，具有更好的杂散抑制效果；
(2)小数锁相环的小数杂散频率搬移到锁相环带宽之外，通过环路滤波器滤除，从而达到抑制小数杂散的目的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一种抑制小数锁相环小数杂散电路的控制框图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
小数锁相环的参考信号频率随分频比变化而变化，本发明的抑制小数锁相环小数杂散的电路采用至少两级小数锁相环结构，前后两级小数锁相环通过分频器M连接，如图1所示，前级小数锁相环A的输出信号fouta经过分频器M分频后作为后级小数锁相环B的参考输入信号frb，通过多环锁相来抑制原小数锁相环的杂散。
前级小数锁相环A和后级小数锁相环B采用相同结构，压控振荡器VCO的输出信号fouta/foutb经过N.F分频器进行小数分频，分频后的信号与参考输入信号fra/frb在鉴相器进行鉴相操作，鉴相器输出信号送入环路滤波器，环路滤波器产生压控振荡器的压控电压。
N.F分频器采用∑Δ调制器控制整数分频器的分频比。∑Δ调制器采用过采样技术，具有噪声整形作用，能抑制低频噪声并把低频噪声集中到高频区。用∑Δ调制器控制整数分频器的分频比，能抑制由分频器输出信号和参考信号之间相位误差产生的噪声和杂散，将其能量搬移到高频区，再通过环路滤波器滤除。
本发明通过合理设置后级小数锁相环参考输入信号的频率和前后两级小数锁相环的小数分频比，在保证输出信号频率不变的情况下，改变参考输入信号谐波与输出信号之间的频率差值Δf，使频率差值Δf在环路滤波器带宽外，再通过环路滤波器来滤除，达到抑制小数杂散的目的。
小数锁相环A的输出信号fouta经过分频后为小数锁相环B的参考输入信号frb，从而能改变小数锁相环B的参考输入信号频率，进一步改变小数锁相环B输出的杂散频率。
下面给出通过本发明抑制小数锁相环小数杂散的一个具体实施例：
小数锁相环B参考输入信号frb频率为50MHz，假设小数锁相环B的小数分频比100.001，环路滤波器带宽100kHz，则输出信号频率5.00005GHz。输出信号foutb与参考信号frb的20次谐波差值Δf为50kHz，小于环路滤波器带宽100kHz，因此无法被环路滤波器滤除，调制到压控振荡器的输出上，形成小数杂散。
减小小数锁相环B的参考输入频率为频率49.753731343283582MHz，改变小数分频比为100.1，输出信号频率为5.00005GHz，频率保持不变，输出信号foutb与参考信号frb的20次谐波频率差值Δf为4.9753731343283582MHz，远大于锁相环环路滤波器带宽，能被环路滤波器有效滤除，抑制杂散。
小数锁相环A参考输入信号fra频率固定50MHz，小数锁相环A的环路滤波器带宽同样为100kHz，输出信号fouta频率为4.9753731343283582GHz，M＝100，fouta＝100*frb，frb＝49.753731343283582MHz，小数锁相环A输出信号fouta与自身小数杂散信号频率差为24.6268656716418MHz，远大于小数锁相环A的环路滤波器带宽，能被环路滤波器有效滤除，小数锁相环A输出信号fouta的自身的小数杂散很小，不会影响到小数锁相环B输出。
因此通过合理设置两个小数锁相环的工作状态，在抑制小数锁相环B的小数杂散的同时，不会从小数锁相环A中引入新的杂散。
本发明的电路及方法能直接改变小数杂散的频率，不受电路中鉴相器、分频器等非线性电路的影响，具有更好的杂散抑制效果；小数锁相环的小数杂散频率搬移到锁相环带宽之外，通过环路滤波器滤除，从而达到抑制小数杂散的目的。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种抑制小数锁相环小数杂散的电路，其特征在于，包括至少两级小数锁相环，前后两级小数锁相环通过分频器连接，前级小数锁相环的输出信号经过分频器分频后作为后级小数锁相环的参考输入信号；
前级小数锁相环和后级小数锁相环采用相同结构，包括：压控振荡器的输出信号经过N.F分频器进行小数分频，分频后的信号与参考输入信号在鉴相器进行鉴相操作，鉴相器输出信号送入环路滤波器，环路滤波器产生压控振荡器的压控电压。
2.如权利要求1所述的一种抑制小数锁相环小数杂散的电路，其特征在于，所述N.F分频器内部采用∑Δ调制器控制整数分频器的分频比。
3.如权利要求2所述的一种抑制小数锁相环小数杂散的电路，其特征在于，所述∑Δ调制器采用过采样方式控制整数分频器的分频比。
4.一种抑制小数锁相环小数杂散的方法，其特征在于，采用至少两级小数锁相环结构，前后两级小数锁相环通过分频器连接，前级小数锁相环的输出信号经过分频器分频后作为后级小数锁相环的参考输入信号；在输出信号频率不变的情况下，通过设置后级小数锁相环参考输入信号的频率和前后两级小数锁相环的小数分频比，改变参考输入信号谐波与输出信号之间的频率差值Δf，使频率差值Δf在环路滤波器带宽外，再通过环路滤波器来滤除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410561889.0A CN104320133A (zh) | 2014-10-13 | 2014-10-13 | 一种抑制小数锁相环小数杂散的电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410561889.0A CN104320133A (zh) | 2014-10-13 | 2014-10-13 | 一种抑制小数锁相环小数杂散的电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104320133A true CN104320133A (zh) | 2015-01-28 |
Family
ID=52375329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410561889.0A Pending CN104320133A (zh) | 2014-10-13 | 2014-10-13 | 一种抑制小数锁相环小数杂散的电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104320133A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106788423A (zh) * | 2017-01-11 | 2017-05-31 | 扬州通信设备有限公司 | 一种频率合成器模块及其杂散过滤方法 |
| CN110190847A (zh) * | 2019-04-26 | 2019-08-30 | 西安邮电大学 | 一种应用于频率合成器的小数n分频电路及方法 |
| CN112636747A (zh) * | 2020-12-22 | 2021-04-09 | 成都华微电子科技有限公司 | 锁相环参考杂散快速仿真方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1178613A (zh) * | 1995-03-16 | 1998-04-08 | 夸尔柯姆股份有限公司 | 带清除pll的直接数字合成器驱动pll频率合成器 |
| US6069524A (en) * | 1998-12-23 | 2000-05-30 | Zenith Electronics Corporation | FPLL with third multiplier in an analog input signal |
| CN101834598A (zh) * | 2010-05-14 | 2010-09-15 | 无锡辐导微电子有限公司 | 频率校正电路及其频率校正方法 |
| CN102185607A (zh) * | 2011-01-25 | 2011-09-14 | 上海华为技术有限公司 | 一种锁相环回路中相位差检测方法、装置及电路 |
| CN202475398U (zh) * | 2012-03-07 | 2012-10-03 | 北京无线电计量测试研究所 | 一种用于频率合成器的超低相位噪声基准信号产生装置 |
| CN103490777A (zh) * | 2013-09-30 | 2014-01-01 | 四川九洲电器集团有限责任公司 | 低杂散频率合成器 |
| CN103840826A (zh) * | 2014-03-10 | 2014-06-04 | 南京软仪测试技术有限公司 | 一种具有小数杂散消除功能的射频信号生成装置及方法 |
-
2014
- 2014-10-13 CN CN201410561889.0A patent/CN104320133A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1178613A (zh) * | 1995-03-16 | 1998-04-08 | 夸尔柯姆股份有限公司 | 带清除pll的直接数字合成器驱动pll频率合成器 |
| US6069524A (en) * | 1998-12-23 | 2000-05-30 | Zenith Electronics Corporation | FPLL with third multiplier in an analog input signal |
| CN101834598A (zh) * | 2010-05-14 | 2010-09-15 | 无锡辐导微电子有限公司 | 频率校正电路及其频率校正方法 |
| CN102185607A (zh) * | 2011-01-25 | 2011-09-14 | 上海华为技术有限公司 | 一种锁相环回路中相位差检测方法、装置及电路 |
| CN202475398U (zh) * | 2012-03-07 | 2012-10-03 | 北京无线电计量测试研究所 | 一种用于频率合成器的超低相位噪声基准信号产生装置 |
| CN103490777A (zh) * | 2013-09-30 | 2014-01-01 | 四川九洲电器集团有限责任公司 | 低杂散频率合成器 |
| CN103840826A (zh) * | 2014-03-10 | 2014-06-04 | 南京软仪测试技术有限公司 | 一种具有小数杂散消除功能的射频信号生成装置及方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106788423A (zh) * | 2017-01-11 | 2017-05-31 | 扬州通信设备有限公司 | 一种频率合成器模块及其杂散过滤方法 |
| CN110190847A (zh) * | 2019-04-26 | 2019-08-30 | 西安邮电大学 | 一种应用于频率合成器的小数n分频电路及方法 |
| CN110190847B (zh) * | 2019-04-26 | 2023-06-02 | 西安邮电大学 | 一种应用于频率合成器的小数n分频电路及方法 |
| CN112636747A (zh) * | 2020-12-22 | 2021-04-09 | 成都华微电子科技有限公司 | 锁相环参考杂散快速仿真方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106209093B (zh) | 一种全数字小数分频锁相环结构 | |
| US20100097150A1 (en) | Pll circuit | |
| CN103001631B (zh) | 小数n锁相环路 | |
| US8054114B2 (en) | Fractional-N phase-locked loop | |
| CN101335522A (zh) | 数字频率检测器和使用该数字频率检测器的数字锁相环 | |
| CN102769462A (zh) | 直接数字频率锁相倍频器电路 | |
| CN105024693B (zh) | 一种低杂散锁相环频率综合器电路 | |
| CN107800410A (zh) | 扩展频谱时钟发生器 | |
| CN109936361B (zh) | 一种含有pfd/dac量化噪声消除技术的小数分频频率综合器 | |
| CN104320133A (zh) | 一种抑制小数锁相环小数杂散的电路及方法 | |
| CN104467827A (zh) | 一种分数分频频率合成器杂散抑制方法 | |
| Chen et al. | A spread spectrum clock generator for SATA-II | |
| CN103107806A (zh) | 一种低杂谱Sigma-Delta小数-N锁相环 | |
| US8638141B1 (en) | Phase-locked loop | |
| CN112491415A (zh) | 一种超宽频带低杂散双锁相环频率源 | |
| CN114584137A (zh) | 一种相噪抵消高带宽单点调制小数锁相环架构 | |
| CN102158227A (zh) | 非整数n型锁相回路 | |
| US8890585B2 (en) | Frequency multiplier and associated method | |
| TWI552532B (zh) | 展頻時脈產生器與展頻時脈信號產生方法 | |
| Jansen et al. | Comparison of Mathematical and Physical Phase Noise Performance in Fractional-N Synthesizers | |
| Ali et al. | A fast locking digital phase-locked loop using programmable charge pump | |
| Shurender et al. | Design of s-band frequency synthesizer for microwave applications | |
| Wan et al. | Design and analysis of DTC-free ΔΣ bang-bang phase-locked loops | |
| Vishnu et al. | An avoidance technique for mitigating the integer boundary spur problem in a DDS-PLL hybrid frequency synthesizer | |
| CN116667846B (zh) | 频率综合电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150128 |
|
| RJ01 | Rejection of invention patent application after publication |