CN105024693B - 一种低杂散锁相环频率综合器电路 - Google Patents

一种低杂散锁相环频率综合器电路 Download PDF

Info

Publication number
CN105024693B
CN105024693B CN201510415662.XA CN201510415662A CN105024693B CN 105024693 B CN105024693 B CN 105024693B CN 201510415662 A CN201510415662 A CN 201510415662A CN 105024693 B CN105024693 B CN 105024693B
Authority
CN
China
Prior art keywords
phase
reference clock
clock
semiconductor
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510415662.XA
Other languages
English (en)
Other versions
CN105024693A (zh
Inventor
刘伟豪
黄鲁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Advanced Technology University of Science and Technology of China
Original Assignee
Institute of Advanced Technology University of Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Advanced Technology University of Science and Technology of China filed Critical Institute of Advanced Technology University of Science and Technology of China
Priority to CN201510415662.XA priority Critical patent/CN105024693B/zh
Publication of CN105024693A publication Critical patent/CN105024693A/zh
Application granted granted Critical
Publication of CN105024693B publication Critical patent/CN105024693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种低杂散锁相环频率综合器电路，其特征在于，包括：参考时钟输出端子、鉴频鉴相器，电荷泵，新型采样复位环路滤波器，压控振荡器和分频器；在锁相环锁定状态下，新型采样复位型环路滤波器可将电压控制信号边缘脉冲能量分散到半个参考时钟周期中。本发明提供的低杂散锁相环频率综合器电路在经典锁相环的基础上使用新型采样复位型环路滤波器，在锁相环PLL锁定的情况下，使电压控制信号边缘脉冲能量分散到半个参考时钟周期中，使电压控制信号更加的平缓，从而降低电压控制信号上的周期性纹波，使PLL输出低抖动的时钟信号。

Description

一种低杂散锁相环频率综合器电路
技术领域
本发明涉及半导体集成电路技术领域，尤其涉及一种低杂散锁相环频率综合器电路。
背景技术
锁相环(PLL)被广泛应用于高速串行收发***中。在发送数据和接受数据的过程中都需要PLL所产生的时钟信号。抖动是PLL的一项重要指标，其高低决定了时钟信号的精度和稳定度。抖动除了来自压控振荡器(VCO)所产生抖动，主要来于自参考杂散，环路滤波器设计的好坏决定了参考杂散的高低，从而影响PLL的抖动。
参阅图1，经典的环路滤波器结构一般是二阶低通的电阻电容(RC)滤波器，其工作波形图如图2所示。电荷泵输出的电流信号，经过环路滤波器变成电压控制信号，控制VCO。电荷泵存在电流失配等非理想性，会导致PLL在锁定状态下，电压控制信号产生周期性的纹波，从而影响VCO输出时钟信号的精度和稳定性。这种时钟信号的不稳定性在频谱上显示为参考杂散。
参照图1、图2，经典的环路滤波器结构一般是二阶低通的电阻电容(RC)滤波器。其中控制电压由两个部分组成，比例项(Vprop)和积分项(Vint)。
发明内容
基于背景技术存在的技术问题，本发明提出了一种低杂散锁相环频率综合器电路。
本发明提出的一种低杂散锁相环频率综合器电路，其特征在于，包括：参考时钟输出端子、鉴频鉴相器，电荷泵，新型采样复位环路滤波器，压控振荡器和分频器；
参考时钟输出端子用于输出参考时钟，压控振荡器的输出信号作为锁相环输出的时钟信号，压控振荡器的输出端连接分频器，时钟信号经分频器产生反馈时钟，鉴频鉴相器接入参考时钟和反馈时钟，新型采样复位环路滤波器接入参考时钟和反馈时钟；鉴频鉴相器的输出端连接至电荷泵，电荷泵的输出端分别连接新型采样复位环路滤波器和压控振荡器；
参考时钟和反馈时钟经过鉴频鉴相器得出相位差信号，相位差信号经过电荷泵转换成电流信号，电流信号经过新型采样复位环路滤波器转换成电压控制信号；在锁相环锁定状态下，新型采样复位型环路滤波器可将电压控制信号边缘脉冲能量分散到半个参考时钟周期中。
优选地，新型采样复位型环路滤波器等效成二阶电阻电容滤波器。
优选地，新型采样复位环路滤波器由一个一阶电阻电容滤波器等效电路和电流源、第三电容、第一MOS管和第二MOS管组成；一阶电阻电容滤波器等效电路接入参考时钟和反馈时钟，并连接电荷泵输出端；第一MOS管的栅极连接电荷泵输出端，其漏极连接电流源的输出端，其源极接地；第二MOS管的栅极与其漏极相连接，且其漏极与分别与电流源输出端、第三电容CS相连接并连接至压控振荡器,其源极接地。
优选地，第一MOS管和第二MOS管均采用N型MOS管。
优选地，一阶电阻电容滤波器等效电路包括或非门、开关电容和第二电容；或非门具有两个输入端，且或非门的两个输入端分别接入参考时钟和反馈时钟，或非门的输出端连接至开关电容的控制端，开关电容与第二电容并联连接至电荷泵输出端。
优选地，开关电容由开关和第一电容串联形成。
本发明提供的低杂散锁相环频率综合器电路在经典锁相环的基础上使用新型采样复位型环路滤波器，在PLL锁定的情况下，使电压控制信号边缘脉冲能量分散到半个参考时钟周期中，使电压控制信号更加的平缓，从而降低电压控制信号上的周期性纹波，使PLL输出低抖动的时钟信号。
附图说明
图1是本发明中背景技术中一实施例的电阻电容环路滤波器电路图；
图2是本发明中背景技术中一实施例的电阻电容环路滤波器工作波形图；
图3是本发明的一种低杂散锁相环频率综合器电路图；
图4是本发明的一种新型采样复位型环路滤波器电路图；
图5是本发明的一种新型采样复位型环路滤波器工作波形图；
图6是本发明的一种锁相环频率综合器采用新型采样复位型环路滤波器和经典二阶电阻电容滤波器的性能对比。
具体实施方式
参照图3，本发明提出的低杂散锁相环频率综合器电路，其包括参考时钟输出端子、鉴频鉴相器PFD，电荷泵CP，新型采样复位环路滤波器LPF，压控振荡器VCO和分频器1/N。
参照图4，新型采样复位环路滤波器LPF可等效成二阶电阻电容滤波器，其包括：电流源、或非门、开关、第一电容C1、第二电容C2、第三电容Cs、第一MOS管M1和第二MOS管M2；其中，或非门、开关、第一电容C1和第二电容C2形成一个一阶电阻电容滤波器等效电路。
参考时钟输出端子用于输出参考时钟CKref，压控振荡器VCO的输出信号作为锁相环PLL输出的时钟信号，压控振荡器VCO的输出端连接分频器1/N，时钟信号经分频器1/N作用产生反馈时钟CKfb。鉴频鉴相器PFD接入参考时钟CKref和反馈时钟CKfb。
或非门具有两个输入端，且或非门的两个输入端分别接入参考时钟CKref和反馈时钟CKfb。第一电容C1与开关串联形成开关电容，或非门的输出端连接至开关电容的控制端，开关电容与第二电容C2并联连接至电荷泵CP输出端。第一MOS管M1的栅极连接电荷泵CP输出端，其漏极连接电流源的输出端，其源极接地。第二MOS管M2的栅极与其漏极相接形成二极管接连的形式，且其漏极与分别与电流源输出端、第三电容CS相连接并连接至压控振荡器VCO,其源极接地。
参照图1、图4，新型采样复位型环路滤波器使用开关电容代替经典二阶RC滤波器中的电阻，第一电容C1和第二C2的总和等效经典二阶RC滤波器中的串联电容。第一MOS管M1将电压信号Vo转换成电流信号并使其流入二极管连接的第二MOS管M2和第三电容CS并联的结构，最终该电流信号又转化成电压控制信号Vcontrol。如此，通过合理设置第一MOS管M1和第一MOS管M2的参数，可以将第三电容CS等效成经典二阶RC滤波器中的并联电容。本实施方式中，第一MOS管M1和第一MOS管M2均采用N型MOS管。
该低杂散锁相环频率综合器电路中，参考时钟CKref和反馈时钟CKfb经过鉴频鉴相器PFD得出相位差信号，相位差信号经过电荷泵CP转换成电流信号，电流信号经过新型采样复位环路滤波器LPF转换成由比例项Vprop和积分项(Vint)组成的电压控制信号Vcontrol，电压控制信号Vcontrol可控制压控振荡器VCO的输出频率，压控振荡器VCO的输出作为锁相环PLL输出的时钟信号，时钟信号又经过分频器产生反馈时钟CKfb反馈到鉴频鉴相器PFD中，参考时钟CKref和反馈时钟CKfb同时作用于鉴频鉴相器PFD和新型采样复位环路滤波器LPF中。
在理想情况下，当锁相环PLL锁定，输出频率＝参考时钟*N，电压控制信号上没有周期性纹波。在实际电路中，由于电荷泵存在电流失配等非理想性，电压控制信号会产生周期性纹波，从而生成参考杂散，影响PLL的抖动。
参照图4、图5，该低杂散锁相环频率综合器电路中的新型采样复位型环路滤波器使用开关电容代替经典环路滤波器中的电阻，并采用或非门控制开关电容工作，在参考时钟CKref和反馈时钟CKfb同时为0的时候，导通开关，生成比例项控制电压，在锁相环PLL锁定的情况下，使电压控制信号Vcontrol边缘脉冲能量分散到半个参考时钟周期中，使电压控制信号更加的平缓，从而降低电压控制信号上的周期性纹波，在相同的环路参数的情况下减少参考杂散，使锁相环PLL输出低抖动的时钟信号。
参照图2、图5、图6，可以看出，本发明提供的锁相环频率综合器的工作性能原因优异于采用经典二阶电阻电容滤波器的锁相环频率综合器的工作性能。图6中“提出的滤波器”表示的是新型采样复位型环路滤波器。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种低杂散锁相环频率综合器电路，其特征在于，包括：参考时钟输出端子、鉴频鉴相器(PFD)，电荷泵(CP)，新型采样复位环路滤波器(LPF)，压控振荡器(VCO)和分频器(1/N)；
参考时钟输出端子用于输出参考时钟(CKref)，压控振荡器(VCO)的输出信号作为锁相环(PLL)输出的时钟信号，压控振荡器(VCO)的输出端连接分频器(1/N)，时钟信号经分频器(1/N)产生反馈时钟(CKfb)，鉴频鉴相器(PFD)接入参考时钟(CKref)和反馈时钟(CKfb)，新型采样复位环路滤波器(LPF)接入参考时钟(CKref)和反馈时钟(CKfb)；鉴频鉴相器(PFD)的输出端连接至电荷泵(CP)，电荷泵(CP)的输出端分别连接新型采样复位环路滤波器(LPF)和压控振荡器(VCO)；
参考时钟(CKref)和反馈时钟(CKfb)经过鉴频鉴相器(PFD)得出相位差信号，相位差信号经过电荷泵(CP)转换成电流信号，电流信号经过新型采样复位环路滤波器(LPF)转换成电压控制信号(Vcontrol)；在锁相环锁定状态下，新型采样复位环路滤波器(LPF)可将电压控制信号(Vcontrol)边缘脉冲能量分散到半个参考时钟(CKref)周期中；
新型采样复位环路滤波器(LPF)等效成二阶电阻电容滤波器；新型采样复位环路滤波器(LPF)由一个一阶电阻电容滤波器等效电路和电流源、第三电容(Cs)、第一MOS管(M1)和第二MOS管(M2)组成；一阶电阻电容滤波器等效电路接入参考时钟(CKref)和反馈时钟(CKfb)，并连接电荷泵(CP)输出端；第一MOS管(M1)的栅极连接电荷泵(CP)输出端，其漏极连接电流源的输出端，其源极接地；第二MOS管(M2)的栅极与其漏极相连接，且其漏极与分别与电流源输出端、第三电容CS相连接并连接至压控振荡器(VCO),其源极接地。
2.如权利要求1所述的低杂散锁相环频率综合器电路，其特征在于，第一MOS管(M1)和第二MOS管(M2)均采用N型MOS管。
3.如权利要求1所述的低杂散锁相环频率综合器电路，其特征在于，一阶电阻电容滤波器等效电路包括或非门、开关电容和第二电容(C2)；或非门具有两个输入端，且或非门的两个输入端分别接入参考时钟(CKref)和反馈时钟(CKfb)，或非门的输出端连接至开关电容的控制端，开关电容与第二电容(C2)并联连接至电荷泵(CP)输出端。
4.如权利要求3所述的低杂散锁相环频率综合器电路，其特征在于，开关电容由开关和第一电容(C1)串联形成。
CN201510415662.XA 2015-07-14 2015-07-14 一种低杂散锁相环频率综合器电路 Active CN105024693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510415662.XA CN105024693B (zh) 2015-07-14 2015-07-14 一种低杂散锁相环频率综合器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510415662.XA CN105024693B (zh) 2015-07-14 2015-07-14 一种低杂散锁相环频率综合器电路

Publications (2)

Publication Number Publication Date
CN105024693A CN105024693A (zh) 2015-11-04
CN105024693B true CN105024693B (zh) 2017-10-27

Family

ID=54414447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510415662.XA Active CN105024693B (zh) 2015-07-14 2015-07-14 一种低杂散锁相环频率综合器电路

Country Status (1)

Country Link
CN (1) CN105024693B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632448B (zh) * 2016-04-01 2019-01-01 北京爱格信达科技有限公司 信号自动转换装置
CN108092661B (zh) * 2018-01-15 2021-05-28 深圳骏通微集成电路设计有限公司 鉴相器和锁相环电路
CN110190846B (zh) * 2019-04-15 2023-05-23 合肥酷芯微电子有限公司 锁相环防频率过冲电路
CN110311674B (zh) * 2019-06-28 2023-07-14 西安紫光国芯半导体有限公司 用于抑制锁相环输出时钟杂散的控制方法及电路
CN113055001B (zh) * 2021-04-21 2023-10-20 福州大学 一种锁相环电路
CN113726332B (zh) * 2021-08-18 2023-07-07 上海聆芯科技有限公司 锁相环电路参考杂散消除方法、消除装置及锁相环***
CN116232318B (zh) * 2023-05-08 2023-08-15 深圳市九天睿芯科技有限公司 锁相环、芯片及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212051B1 (en) * 2004-05-07 2007-05-01 Lattice Semiconductor Corporation Control signal generation for a low jitter switched-capacitor frequency synthesizer
CN101931404A (zh) * 2010-06-21 2010-12-29 胡伟东 基于锁相技术的微波测碳频率合成器
CN102291129A (zh) * 2011-06-01 2011-12-21 浙江大学 一种用于抑制vco电压纹波的锁相环电路
CN102412837A (zh) * 2011-11-18 2012-04-11 北京航天测控技术有限公司 一种低杂散小步进频综实现方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212051B1 (en) * 2004-05-07 2007-05-01 Lattice Semiconductor Corporation Control signal generation for a low jitter switched-capacitor frequency synthesizer
CN101931404A (zh) * 2010-06-21 2010-12-29 胡伟东 基于锁相技术的微波测碳频率合成器
CN102291129A (zh) * 2011-06-01 2011-12-21 浙江大学 一种用于抑制vco电压纹波的锁相环电路
CN102412837A (zh) * 2011-11-18 2012-04-11 北京航天测控技术有限公司 一种低杂散小步进频综实现方法

Also Published As

Publication number Publication date
CN105024693A (zh) 2015-11-04

Similar Documents

Publication Publication Date Title
CN105024693B (zh) 一种低杂散锁相环频率综合器电路
CN103297041B (zh) 锁相环电路
US7973612B2 (en) Supply-regulated phase-locked loop (PLL) and method of using
CN103684436B (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
CN110572154B (zh) 用于环路电路的基于电压调节器的环路滤波器以及环路滤波方法
CN104022778A (zh) 一种模拟锁相环电路及其信号处理方法
CN104702275B (zh) 一种低相噪微波频率源电路和设备及方法
CN106603070A (zh) 低杂散快速锁定的锁相环电路
US8264258B1 (en) Phase lock loop circuit
CN102710257B (zh) 一种对频率锁定的方法、一种压控振荡器以及频率产生单元
CN107979356A (zh) 一种压控振荡器电路
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
CN110071718A (zh) 一种亚采样鉴相器及其锁相环
CN205356307U (zh) 一种短波接收机的频率合成器
CN206498390U (zh) 锁相环的低通滤波电路和锁相环
CN105720974A (zh) 一种振荡器电路、锁相环电路及设备
CN102158227B (zh) 非整数n型锁相回路
CN104320133A (zh) 一种抑制小数锁相环小数杂散的电路及方法
US6919759B2 (en) Digitally controlled tuner circuit
US8664991B1 (en) Apparatus and methods for phase-locked loops
CN210274030U (zh) 一种采用开关电容式环路滤波器的锁相环电路
US20160329902A1 (en) Reducing errors due to non-linearities caused by a phase frequency detector of a phase locked loop
TWI697210B (zh) 具自動頻帶選擇器之鎖相迴路及其多頻帶壓控振盪器
CN102801416B (zh) 锁相回路电路
CN111697966B (zh) 时钟产生电路以及产生时钟信号的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant