CN114584137A - 一种相噪抵消高带宽单点调制小数锁相环架构 - Google Patents

一种相噪抵消高带宽单点调制小数锁相环架构 Download PDF

Info

Publication number
CN114584137A
CN114584137A CN202210223949.2A CN202210223949A CN114584137A CN 114584137 A CN114584137 A CN 114584137A CN 202210223949 A CN202210223949 A CN 202210223949A CN 114584137 A CN114584137 A CN 114584137A
Authority
CN
China
Prior art keywords
phase
digital
frequency
locked loop
time converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210223949.2A
Other languages
English (en)
Inventor
姚伟卓
陈超
苏晓东
郭宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202210223949.2A priority Critical patent/CN114584137A/zh
Publication of CN114584137A publication Critical patent/CN114584137A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明公开了一种相噪抵消高带宽单点调制小数锁相环架构，克服传统锁相环中调制器量化噪声恶化锁相环带内噪声的问题，进而拓展锁相环环路带宽，使锁相环可以应用于以VCO为调制源的单点调制。本发明在分频器(DIV)和鉴频鉴相器(PFD)之间***一级时间数字转换器(DTC)，计算ΔΣ调制器输出与目标小数分频比的差值，通过运算量化为数字码，控制DTC对分频信号延时，有效抵消ΔΣ调制器的抖动，即克服传统锁相环中调制器的量化噪声恶化锁相环带内噪声的问题。本发明可用于拓展锁相环环路带宽，具有良好的应用价值。

Description

一种相噪抵消高带宽单点调制小数锁相环架构
技术领域
本发明属于数模混合电路领域，尤其涉及一种相噪抵消高带宽单点调制小数锁相环架构。
背景技术
随着通信技术的发展，对降低芯片功耗以及减小芯片面积要求越来越高，传统的射频发射机是线性结构发射机，对电路的线性度要求较高，而且对I，Q两路正交信号的质量要求也较高，电路模块功耗也较大。此外对于宽带信号，由于传统发射机的带宽受限，不适用于现在的高调制速率要求。因此以VCO为调制源进行单点直接调制的需求也在逐渐加强，传统锁相环考虑到稳定性和滤除调制器量化噪声将带宽设置在100KHz左右，而信号码率一般在远大于此截止频率，使传统锁相环在单点调制的应用受到了极大限制。
发明内容
本发明目的在于提供一种相噪抵消高带宽单点调制小数锁相环架构，以解决传统小数锁相环结构中Δ∑调制器输出的dsm控制码抖动引起的量化噪声(QuantizationNoise)输出到锁相环fout、限制了锁相环环路带宽的的技术问题。
为解决上述技术问题，本发明的具体技术方案如下：
一种相噪抵消高带宽单点调制小数锁相环架构，包括鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、Δ∑调制器、数字时间转换器、数字时间转换器数字码计算模块；
所述的鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、分频器、数字时间转换器依次连接；
晶振信号fref作为锁相环输入，压控振荡器输出振荡频率fout作为锁相环输出；振荡频率fout输入至分频器，分频器产生分频信号fdiv，分频信号fdiv输出到数字时间转换器时钟信号输入端与Δ∑调制器时钟信号输入端；Δ∑调制器输出控制码dsm到分频器的分频信号控制端和数字时间转换器数字码计算模块，数字时间转换器数字码计算模块输出量化控制码dtc_code到数字时间转换器的控制端；目标小数分频比N.frac输入数字时间转换器数字码计算模块与Δ∑调制器的控制端。
进一步的，所述的环路滤波器为二阶无源低通滤波器。
进一步的，所述的Δ∑调制器(18)为三阶级联噪声整型结构。
一种相噪抵消高带宽单点调制小数锁相环架构的工作方法，Δ∑调制器的输出控制码dsm和预设的目标小数分频比N.frac输入数字时间转换器数字码计算模块，量化为量化控制码dtc_code输入到数字时间转换器，控制数字时间转换器对分频信号fdiv延时延迟Δt产生输出信号fdel，得到抵消Δ∑调制器的抖动。
进一步的，所述的数字时间转换器将分频器的输出分频信号fdiv根据控制码dsm和目标小数分频比N.frac做差量化得到的量化控制码dtc_code延迟Δt产生输出信号fdel，具体关系如下：
Δt＝(Offset-∑(dsm-N.frac))/Fvco
其中，Offset为延迟偏移量，Fvco为控振荡器当前频率。
本发明的一种相噪抵消高带宽单点调制小数锁相环架构，具有以下优点：
本发明通过在分频器(Divider)后增加一级数字时间转化器(Digital TimeConvertor，DTC)，数字时间转化器将分频器的输出分频信号fdiv根据控制码dsm和目标小数分频比N.frac做差量化得到的量化控制码dtc_code延迟Δt产生输出信号fdel，有效抵消控制码dsm跳变产生的量化噪声，即消除对锁相环带宽的限制，使此锁相环架构可以应用于以VCO为调制源的单点调制。
附图说明
图1为本发明中带有相位噪声抵消技术的高带宽小数锁相环架构示意图；
图2为本发明的DTC数字码计算模块结构示意图；
图3(a)为传统锁相环锁定过程中Vtune(VCO调谐电压)的波形图(1MHz带宽)；
图3(b)为本发明的频率综合器锁定过程中Vtune(VCO调谐电压)的波形图(1MHz带宽)；
图4(a)为本发明以1MHz码率直接调制分频比情况下Vtune的锁定情况；
图4(b)为本发明输入的调制信号波形；
图中标记说明：10、高带宽小数锁相环；11、鉴频鉴相器；12、电荷泵；13、环路滤波器；14、压控振荡器；15、分频器；16、DTC数字码计算模块；17、数字时间转换器；18、Δ∑调制器；161、加法器；162、累加器；163、加法器；164、乘法器。
具体实施方式
为了更好地了解本发明的目的、结构及功能，下面结合附图，对本发明一种相噪抵消高带宽单点调制小数锁相环架构做进一步详细的描述。
本实例提供一种带有相位噪声抵消技术的高带宽小数锁相环10，其结构如图1所示，包括鉴频鉴相器11(Phase Frequency Detector，PFD)、电荷泵12(Charge Pump，CP)、环路滤波器13(Low Pass Filter，LPF)、压控振荡器14(Voltage Controlled Oscillator，VCO)、分频器15(DIV)、Δ∑调制器18(Delta_Sigma Modulator，DSM)、数字时间转换器17(Digital Time Convertor，DTC)、数字时间转换器数字码计算模块16(DTC_CAL)；晶振信号fref作为锁相环输入鉴频鉴相器11，鉴频鉴相器11输出相位差信号连接到电荷泵12的输入端转化为电流信号，电荷泵12输出电流信号连接到环路滤波器13转换为电压信号，控制压控振荡器14的振荡频率fout，振荡频率fout输入至分频器15，分频器15产生的分频信号fdiv，输出到数字时间转换器17时钟信号输入端与Δ∑调制器18时钟信号输入端；Δ∑调制器18输出控制码dsm到分频器15的分频信号控制端和数字时间转换器数字码计算模块16，数字时间转换器数字码计算模块16输出量化控制码dtc_code到数字时间转换器17的控制端；目标小数分频比N.frac输入数字时间转换器数字码计算模块16与Δ∑调制器18的控制端。
所述环路滤波器13为二阶无源低通滤波器。所述的Δ∑调制器18为三阶MASH(级联噪声整形结构)结构。
在上述高带宽锁相环结构中，根据控制码dsm和目标小数分频比N.frac做差量化得到的量化控制码dtc_code，控制数字时间转换器17将分频器15的输出分频信号fdiv延迟某一时间间隔Δt产生输出信号fdel，有效抵消乃至消除控制码dsm跳变产生的量化噪声。
在锁相环稳定的情况下，控振荡器14当前频率Fvco基本稳定在目标频带，但在传统小数锁相环中，因控制码dsm不断跳变，分频信号fdiv与晶振信号fref始终无法严格对齐，Δ∑调制器18产生的量化噪声将输出到压控振荡器14输出，恶化锁相环的相噪。
而所述的数字时间转换器17将分频器15的输出分频信号fdiv根据控制码dsm和目标分频比N.frac做差量化得到的量化控制码dtc_code延迟Δt产生输出信号fdel，具体关系如下：
Δt＝(Offset-∑(dsm-N.frac))/Fvco
其中，Offset为延迟偏移量，因三阶Δ∑调制器18的输出范围是[-3，4]，本架构Offset取3；
Fvco为控振荡器14当前频率；
基于此，相较于传统小数锁相环，加入数字时间转换器17将抑制控制码dsm跳变产生的量化噪声，进而达到拓宽锁相环带宽的设计目标。
如图2所示，为数字时间转换器数字码计算模块16结构图，控制码dsm与目标分频比N.frac输入加法器161的加法端和减法端，加法器161输出到累加器162，累加器162输出到加法器163与目标小数分频比和当前分频比的差值Offset做差，输出差值再输入到乘法器164得到Δt，量化后控制数字时间转换器17对分频信号fdiv延迟。
对本实例中带有相位噪声抵消技术的高带宽小数锁相环与传统小数锁相环锁定过程进行对比，结果如图三所示：其中，传统小数锁相环与本实例中带有相位噪声抵消技术的高带宽小数锁相环使用完全相同的模块，区别在于使数字时间转换器17对分频信号fdiv固定延时10ps，固定延时不影响锁相环的锁定，退化为传统的小数锁相环；由图3(b)可知，本实例中带有相位噪声抵消技术的高带宽小数锁相环锁定调谐电压Vtune的纹波幅值为2mV，而传统小数锁相环在1MHz带宽的情况下(图3(a))，调谐电压Vtune的纹波幅值为50mV，可见数字时间转换器17有效抵消控制码dsm跳变产生的量化噪声，与理论分析相符。
如图(4)所示，本实例中相位噪声抵消技术的高带宽小数锁相环可以应用于以压控振荡器14为调制源的单点调制，以1MHz码率直接调制目标分频比，图4(b)为随机产生的分频比(含有小数分频比)，图4(a)为对应的调谐电压Vtune的输出波形，能够跟随分频比的变化而变化，锁定到对应的频带，可以得到结论，此锁相环可以应用于以VCO为调制源的单点调制。
可以理解，本发明是通过一些实施例进行描述的，本领域技术人员知悉的，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。

Claims (5)

1.一种相噪抵消高带宽单点调制小数锁相环架构，其特征在于，包括鉴频鉴相器(11)、电荷泵(12)、环路滤波器(13)、压控振荡器(14)、分频器(15)、ΔΣ调制器(18)、数字时间转换器(17)、数字时间转换器数字码计算模块(16)；
所述的鉴频鉴相器(11)、电荷泵(12)、环路滤波器(13)、压控振荡器(14)、分频器(15)、数字时间转换器(17)依次连接；
晶振信号fref作为锁相环输入，压控振荡器(14)输出振荡频率fout作为锁相环输出；振荡频率fout输入至分频器(15)，分频器(15)产生分频信号fdiv，分频信号fdiv输出到数字时间转换器(17)时钟信号输入端与ΔΣ调制器(18)时钟信号输入端；ΔΣ调制器(18)输出控制码dsm到分频器(15)的分频信号控制端和数字时间转换器数字码计算模块(16)，数字时间转换器数字码计算模块(16)输出量化控制码dtc_code到数字时间转换器(17)的控制端；目标小数分频比N·frac输入数字时间转换器数字码计算模块(16)与ΔΣ调制器(18)的控制端。
2.根据权利要求1所述的相噪抵消高带宽单点调制小数锁相环架构，其特征在于，所述的环路滤波器(13)为二阶无源低通滤波器。
3.根据权利要求1所述的相噪抵消高带宽单点调制小数锁相环架构，其特征在于，所述的ΔΣ调制器(18)为三阶级联噪声整型结构。
4.根据权利要求1-3任一项所述的一种相噪抵消高带宽单点调制小数锁相环架构的工作方法，其特征在于，ΔΣ调制器(18)的输出控制码dsm和预设的目标小数分频比N·frac输入数字时间转换器数字码计算模块(16)，量化为量化控制码dtc_code输入到数字时间转换器(17)，控制数字时间转换器(17)对分频信号fdiv延时延迟Δt产生输出信号fdel，得到抵消ΔΣ调制器(18)的抖动。
5.根据权利要求4所述的一种相噪抵消高带宽单点调制小数锁相环架构的工作方法，其特征在于，所述的数字时间转换器(17)将分频器(15)的输出分频信号fdiv根据控制码dsm和目标小数分频比N.frac做差量化得到的量化控制码dtc_code延迟Δt产生输出信号fdel，具体关系如下：
Δt＝(Offset-∑(dsm-N.frac))/Fvco
其中，Offset为延迟偏移量，Fvco为控振荡器(14)当前频率。
CN202210223949.2A 2022-03-09 2022-03-09 一种相噪抵消高带宽单点调制小数锁相环架构 Pending CN114584137A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210223949.2A CN114584137A (zh) 2022-03-09 2022-03-09 一种相噪抵消高带宽单点调制小数锁相环架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210223949.2A CN114584137A (zh) 2022-03-09 2022-03-09 一种相噪抵消高带宽单点调制小数锁相环架构

Publications (1)

Publication Number Publication Date
CN114584137A true CN114584137A (zh) 2022-06-03

Family

ID=81777785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210223949.2A Pending CN114584137A (zh) 2022-03-09 2022-03-09 一种相噪抵消高带宽单点调制小数锁相环架构

Country Status (1)

Country Link
CN (1) CN114584137A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119995A1 (zh) * 2022-12-08 2024-06-13 晶晨半导体(上海)股份有限公司 时钟信号降噪装置、降噪方法和多相位延迟锁相环

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024119995A1 (zh) * 2022-12-08 2024-06-13 晶晨半导体(上海)股份有限公司 时钟信号降噪装置、降噪方法和多相位延迟锁相环

Similar Documents

Publication Publication Date Title
US10911054B2 (en) Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit
US20100097150A1 (en) Pll circuit
US6414555B2 (en) Frequency synthesizer
US7015738B1 (en) Direct modulation of a voltage-controlled oscillator (VCO) with adaptive gain control
US8587352B2 (en) Fractional-N phase locked loop
US7973606B2 (en) Fractional-N frequency synthesizer and method thereof
WO2004023661A1 (ja) 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型ｄ／ａ変換器
US9397675B1 (en) Hybrid frequency synthesizer and method
CN105577178A (zh) 一种宽带低相位噪声Sigma-Delta锁相环
US7208990B1 (en) Low noise microwave frequency synthesizer having loop accumulation
KR20060045139A (ko) 델타 시그마 변조형 분수 분주 ｐｌｌ 주파수 신시사이저,및 무선 통신 장치
CN109936361B (zh) 一种含有pfd/dac量化噪声消除技术的小数分频频率综合器
EP1371167B1 (en) Fractional-n frequency synthesizer with fractional compensation method
US20220014205A1 (en) System and method for low jitter phase-lock loop based frequency synthesizer
US7642861B2 (en) Locked loop system
US8664989B1 (en) Method to increase frequency resolution of a fractional phase-locked loop
CN114584137A (zh) 一种相噪抵消高带宽单点调制小数锁相环架构
Chen et al. A spread spectrum clock generator for SATA-II
CN112953515B (zh) 一种分数锁相环
Ueda et al. A digital PLL with two-step closed-locking for multi-mode/multi-band SAW-less transmitter
Riley et al. A hybrid/spl Delta//spl Sigma/fractional-N frequency synthesizer
JP3461799B2 (ja) デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ
JP2003179490A (ja) フラクショナルｎ周波数シンセサイザ
US20140184274A1 (en) Fractional-n frequency synthesizer with low quantization noise
CN110506394A (zh) 频率产生器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination