CN116667846B - 频率综合电路 - Google Patents
频率综合电路 Download PDFInfo
- Publication number
- CN116667846B CN116667846B CN202310958203.0A CN202310958203A CN116667846B CN 116667846 B CN116667846 B CN 116667846B CN 202310958203 A CN202310958203 A CN 202310958203A CN 116667846 B CN116667846 B CN 116667846B
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- module
- generation module
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 22
- 238000003786 synthesis reaction Methods 0.000 title claims abstract description 22
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 36
- 239000003990 capacitor Substances 0.000 claims description 28
- 230000011664 signaling Effects 0.000 claims description 3
- 238000013139 quantization Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请提供了频率综合电路，包括第一信号生成模块、第二信号生成模块、第一频率分频器和第二频率分频器，其中：所述第一信号生成模块具有参考信号输入端和反馈信号输入端，所述第一信号生成模块的输出端经由所述第一频率分频器与所述第二信号生成模块的参考信号输入端连接，所述第二信号生成模块的输出端与所述第一信号生成模块的反馈信号输入端连接，以形成锁相环；所述第二信号生成模块的输出端还经由所述第二频率分频器与所述第二信号生成模块的反馈信号输入端连接，以形成子锁相环。本申请提出的频率综合电路未使用差分积分调制器也能够实现小数分频比，从而优化了量化噪声和分数杂散。
Description
技术领域
本申请涉及频率综合技术领域，具体涉及一种频率综合电路。
背景技术
为了在频率综合电路中实现更高的频率分辨率和稳定性，常常采用制造小数分频比（Fractional-N）的方式来生成输出信号。通过微小的频率调整来实现更精确的频率合成，以满足对频率精度和调整范围的要求。
其中，制造小数分频比的常见处理方式为在频率综合电路中加入一个差分积分调制器（DSM，delta sigma modulator），例如得到如图1所示的差分积分调制综合器。但是采用差分积分调制器来制造小数分频比，将会产生量化噪声并且无法消除在主频率附近的分数杂散。
发明内容
为解决上述技术问题，本申请的实施例提供了一种频率综合电路。
本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
第一方面，本申请实施例提供了一种频率综合电路，包括第一信号生成模块、第二信号生成模块、第一频率分频器和第二频率分频器，其中：所述第一信号生成模块具有参考信号输入端和反馈信号输入端，所述第一信号生成模块的输出端经由所述第一频率分频器与所述第二信号生成模块的参考信号输入端连接，所述第二信号生成模块的输出端与所述第一信号生成模块的反馈信号输入端连接，以形成锁相环；所述第二信号生成模块的输出端还经由所述第二频率分频器与所述第二信号生成模块的反馈信号输入端连接，以形成子锁相环。
在本申请的一个实施例中，基于前述方案，所述第一信号生成模块与所述第二信号生成模块分别包括依次相连的频率调整模块、低通滤波器模块和压控振荡器模块。
在本申请的一个实施例中，基于前述方案，所述频率调整模块包括鉴频鉴相器和驱动电荷泵模块；所述驱动电荷泵模块包括依次连接的第一电荷泵、第一开关、第二开关和第二电荷泵，所述第一电荷泵具有电源输入端，所述第二电荷泵的输出端接地；所述鉴频鉴相器具有参考信号输入端和反馈信号输入端，用于比较输入的参考信号与反馈信号，通过比较结果控制所述第一开关和所述第二开关是否工作。
在本申请的一个实施例中，基于前述方案，当所述参考信号的信号频率大于所述反馈信号的信号频率时，控制所述第一开关闭合且所述第二开关断开，使所述驱动电荷泵模块进行充电。
在本申请的一个实施例中，基于前述方案，当所述参考信号的信号频率小于所述反馈信号的信号频率时，控制所述第一开关断开且所述第二开关闭合，使所述驱动电荷泵模块进行放电。
在本申请的一个实施例中，基于前述方案，当所述参考信号的信号频率等于所述反馈信号的信号频率时，控制所述第一开关和所述第二开关闭合，以获得与所述参考信号同频同相的输出信号。
在本申请的一个实施例中，基于前述方案，所述低通滤波器模块的输入端和输出端之间连接电阻、第一电容和第二电容，所述电阻和所述第一电容串联，所述第二电容与所述电阻和所述第一电容并联，且所述第一电容和所述第二电容分别接地。
在本申请的一个实施例中，基于前述方案，所述压控振荡器模块用于将所述低通滤波器模块输出的电压信号转化为频率信号。
在本申请的一个实施例中，基于前述方案，外部参考信号经由所述第一信号生成模块的参考信号输入端输入所述锁相环综合电路，由所述第一信号生成模块的输出端输出的信号频率为所述外部参考信号与分频比的乘积，所述分频比为所述第一频率分频器的分频因子与所述第二频率分频器的分频因子的比值。
在本申请的实施例所提供的技术方案中，频率综合电路包括第一信号生成模块，第二信号生成模块、第一频率分频器和第二频率分频器，其中，第一信号生成模块具有参考信号输入端和反馈信号输入端，第一信号生成模块的输出端经过第一频率分频器与第二信号生成模块的参考信号输入端相连，第二信号生成模块的输出端与第一信号生成模块的反馈信号输入端连接，从而形成锁相环；第二信号生成模块的输出端连接第二频率分频器的输入端，第二频率分频器的输出端又连接第二信号生成模块的反馈信号输入端，从而形成子锁相环，由此可见，本申请提出了一种使用嵌套锁相环结构的频率综合电路，未采用差分积分调制器也能够实现小数分频比，从而优化了量化噪声和分数杂散。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术者来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术所采用的差分积分调制综合器的示意图。
图2是本申请的一示例性实施例示出的频率综合器的结构框图。
图3是本申请的另一示例性实施例示出的频率综合器的结构框图。
图4是本申请的一示例性实施例示出的频率综合器的电路图。
具体实施方式
这里将详细地对示例性实施例执行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，在附图所示的实施方式中，方向的指示（诸如上、下、左、右、前和后）用于解释本申请的各种元件的结构和运动不是绝对的而是相对的。当这些元件处于附图所示的位置时，这些说明是合适的。如果这些元件的位置的说明发生改变时，则这些方向的指示也相应地改变。另外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中提及的“多个”是指两个或者两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
如前所述，现有技术通常在频率综合电路中加入一个差分积分调制器（DSM，deltasigma modulator），从而根据例如图1所示的差分积分调制综合器来制造小数分频比，但采用差分积分调制器将会产生量化噪声并且无法消除在主频率附近的分数杂散。
为了解决上述量化噪声和分数杂散的问题，本申请提出一种频率综合电路，下面将对本申请提出的方案进行详细阐述。
请参阅图2，图2是本申请的一示例性实施例示出的频率综合器的结构框图。如图2所示，该频率综合器包括第一信号生成模块110、第一频率分频器120、第二信号生成模块130和第二频率分频器140。
第一信号生成模块110具有参考信号输入端和反馈信号输入端，并且第一信号生成模块110的输出端与第一频率分频器120相连，第一频率分频器120还与第二信号生成模块130的参考信号输入端连接，第二信号生成模块130的输出端与第一信号生成模块110的反馈信号输入端相连接，从而形成锁相环；
第二信号生成模块130的输出端连接第二频率分频器140的输入端，第二频率分频器140的输出端又连接第二信号生成模块130的反馈信号输入端，从而形成子锁相环。
下面将逐个对第一信号生成模块110、第一频率分频器120、第二信号生成模块130和第二频率分频器140的功能及其作用分别进行介绍。
第一信号生成模块110，设置有参考信号输入端和反馈信号输入端，其中，参考信号输入端用于接收来自外部的参考信号Fref，反馈信号输入端用于接收经过锁相环生成的反馈信号。第一信号生成模块用于比较参考信号Fref与反馈信号的频率和相位，并将比较获得的误差信号进行转化，以得到输出信号Fout，但此时的输出信号Fout还并非稳定的。
第一频率分频器120，用于将输入信号的频率分成更低的频率，将高频信号分频为低频信号，其中分频因子是频率分频器的重要参数，表示将输入频率分割的程度。示例性的，若第一频率分频器120为二分频器或四分频器，则第一频率分频器120的分频因子对应为二或者四，其中，二分频器表示为将输出信号的频率减小至输入信号的频率的一半。
第二信号生成模块130，与第一信号生成模块110的结构相同，第二信号生成模块130用于比较经过第一频率分频器120输出的参考信号和经过第二频率分频器140输出的反馈信号，并将比较获得的误差信号进行转化，转化为输出信号。
第二频率分频器140，与第一频率分频器120作用相同，均用于将输入信号的频率分为更低的频率，将高频信号分频为低频信号。示例性的，若第二频率分频器140为六分频器或八分频器，则第二频率分频器140的分频因子对应为六或者八，其中，六分频器表示为将输出信号的频率减小至输入信号的频率的六分之一。
需要说明的是，第二信号生成模块130与第二频率分频器140结合构成了一个子锁相环，而构成的子锁相环在环路中充当了一个频率倍乘器的作用。频率倍乘器用于将输入信号的频率倍增，将低频信号提高为高频信号，该频率倍乘器的倍乘因子与第二频率分频器的分频因子存在相关性，具体的，若第二频率分频器的分频因子为10，则频率倍乘器的倍乘因子也为10，若第二频率分频器的分频因子为M，则频率倍乘器的倍乘因子也为M。
外部参考信号Fref经由第一信号生成模块110的参考信号输入端输入锁相环综合电路，由第一信号生成模块110的输出端输出的信号频率为外部参考信号与分频比的乘积，分频比为第一频率分频器的分频因子与第二频率分频器的分频因子的比值。
其中，假设第一频率分频器120的分频因子与第二频率分频器140的分频因子各为N和M，通过自由选择合适的N和M可确定预想的分频比，分频比的大小为N/M，示例性的，选择分频因子N=101的第一频率分频器，选择分频因子M=10的第二频率分频器，从而获得分频比为N/M=10.1的小数分频比。由第一信号生成模块110的输出端输出的信号频率Fout等于分频比N/M乘以外部的参考信号Fref可得，Fout=10.1Fref。
尽管有传统的分数合成器也能实现小数分频比，但是该小数分频比是固定的，无法随意进行更改，因此不具备广泛的适用性，而本申请通过选择合适的分频因子，能够获得理想的分频比，因此具有良好的杂散性能。
图3是本申请的另一示例性实施例示出的频率综合器的结构框图。如图3所示，第一信号生成模块110包括频率调整模块111、低通滤波器模块112和压控振荡器模块113，其中，频率调整模块111的输出端与低通滤波器模块112的输入端相连，低通滤波器模块112的输出端又与压控振荡器模块113相连。同样的，第二信号生成模块130包括频率调整模块131、低通滤波器模块132和压控振荡器模块133，其中，频率调整模块131的输出端与低通滤波器模块132的输入端相连，低通滤波器模块132的输出端又与压控振荡器模块133相连。需要说明的是，频率调整模块111和频率调整模块131、低通滤波器模块112和低通滤波器模块132、压控振荡器模块113和压控振荡器模块133分别是相同的元件，彼此的结构相同。
下面将逐个对频率调整模块、低通滤波器模块和压控振荡器模块的功能及其作用分别进行介绍。
频率调整模块111用于测量参考信号Fref的频率和相位，并与反馈信号进行比较，通过探测和比较参考信号Fref与反馈信号之间的相位和频率差异，对产生的误差信号进行调整以确保参考信号与反馈信号同频同相。
频率调整模块131用于测量经过第一频率分频器120输出的参考信号，并与进过第二频率分频器140输出的反馈信号进行比较，通过探测和比较两者之间的相位和频率差异，对产生的误差信号进行调整以确保参考信号与反馈信号同频同相。
低通滤波器模块112和低通滤波器模块132分别用于去除频率调整模块111和频率调整模块131所输出的输出信号中的高频噪声和杂散成分，通过滤波的方式，只允许低频部分的信号，而将高频噪声滤除，使输出信号更加平滑和稳定。
压控振荡器模块113和压控振荡器模块133均用于提供稳定的输出信号，其输出信号频率可以根据需要进行调整；并且负责生成反馈信号，以供频率调整模块进行比较，从而形成反馈闭环控制。
图4是本申请的一示例性实施例示出的频率综合器的电路图，如图4所示，其中，频率调整模块111和频率调整模块131均包括鉴频鉴相器和驱动电荷泵模块。
鉴频鉴相器具有参考信号输入端和反馈信号输入端，在驱动电荷泵模块中，与电源输入端相连的是第一电荷泵，第一电荷泵的输出端依次与第一开关和第二开关相连，第二电荷泵的输入端与输出端分别连接第二开关和接地。鉴频鉴相器的输出端分别连接驱动电荷泵模块的第一开关和第二开关。
下面将逐个对鉴频鉴相器和驱动电荷泵的功能及其作用分别进行介绍。
鉴频鉴相器用于测量外部参考信号Fref的频率和相位，并与反馈信号进行比较，通过比较结果控制第一开关和第二开关是否工作，即控制开关断开还是闭合。鉴频鉴相器模块的输出信号用于调整后续模块的工作频率和相位，以确保输出信号与反馈信号同步。驱动电荷泵用于改变电容的充放电状态，从而实现升压或者降压的转换。
当参考信号的信号频率大于反馈信号的信号频率时，控制第一开关闭合且第二开关断开，对驱动电荷泵模块进行充电，以提高反馈信号的信号频率。
当参考信号的信号频率小于反馈信号的信号频率时，即控制第一开关断开且第二开关闭合，对驱动电荷泵模块进行放电，以降低反馈信号的信号频率。
当参考信号的信号频率等于反馈信号的信号频率时，控制第一开关与第二开关均闭合，导致电源中的电荷直接流向地，从而对反馈信号不产生影响，此时获得与参考信号同频同相的且稳定的输出信号。
在低通滤波器模块112和低通滤波器模块132中，低通滤波器模块的输入端和输出端之间连接电阻、第一电容和第二电容，其中，电阻和第一电容串联，第二电容与电阻和第一电容并联，且第一电容和第二电容分别接地。
下面将逐个对电阻、第一电容和第二电容的功能及其作用分别进行介绍。
低通滤波器模块中的电阻能够可以影响低通滤波器模块的截止频率，截止频率是滤波器的特性参数，用于确定输入信号的频率将被抑制，较大的电阻值会产生较低的截止频率，而较小的电阻值会产生较高的截止频率，通过选择合适的电阻值，可以调整低通滤波器模块在频率域上的滤波特性。除此之外，还能抑制频率综合电路振荡，提高频率综合电路的稳定性和可靠性。第一电容与第二电容能够接收电荷，在低通滤波器模块中起到控制频率的作用，可以滤除高频信号并保留较低频段的信号成分，通过与电阻和第一电容、第二电容相结合，低通滤波器模块可以去除不需要的高频噪声和快速变化的信号，从而提供更平滑、稳定的输出电压信号。
压控振荡器模块113用于将低通滤波器模块112输出的电压信号转化为频率信号，在压控振荡器模块将电压信号转化为频率信号后再通过第一频率分频器以减小频率信号的频率。
压控振荡器模块133用于将低通滤波器模块132输出的电压信号转化为频率信号，在压控振荡器模块将电压信号转化为频率信号后再通过第二频率分频器以减小频率信号的频率。
综上所述，本申请实施例所示出的频率综合电路均在未采用差分积分调制器的同时也能够实现小数分频比，从而优化了量化噪声和分数杂散。
上述内容，仅为本申请的较佳示例性实施例，并非用于限制本申请的实施方案，本领域普通技术人员根据本申请的主要构思和精神，可以十分方便地进行相应的变通或修改，故本申请的保护范围应以权利要求书所要求的保护范围为准。
Claims (7)
1.一种频率综合电路，其特征在于，包括第一信号生成模块、第二信号生成模块、第一频率分频器和第二频率分频器，所述第一信号生成模块与所述第二信号生成模块分别包括依次相连的频率调整模块、低通滤波器模块和压控振荡器模块，所述频率调整模块包括鉴频鉴相器和驱动电荷泵模块，其中：
所述第一信号生成模块具有参考信号输入端和反馈信号输入端，所述第一信号生成模块的输出端经由所述第一频率分频器与所述第二信号生成模块的参考信号输入端连接，所述第二信号生成模块的输出端与所述第一信号生成模块的反馈信号输入端连接，以形成锁相环；
所述第二信号生成模块的输出端还经由所述第二频率分频器与所述第二信号生成模块的反馈信号输入端连接，以形成子锁相环；
所述驱动电荷泵模块包括依次连接的第一电荷泵、第一开关、第二开关和第二电荷泵，所述第一电荷泵具有电源输入端，所述第二电荷泵的输出端接地；
所述鉴频鉴相器具有参考信号输入端和反馈信号输入端，用于测量参考信号的频率和相位，并与反馈信号进行比较，通过比较结果控制所述第一开关和所述第二开关工作。
2.根据权利要求1所述的频率综合电路，其特征在于，当所述参考信号的信号频率大于所述反馈信号的信号频率时，控制所述第一开关闭合且所述第二开关断开，使所述驱动电荷泵模块进行充电。
3.根据权利要求1所述的频率综合电路，其特征在于，当所述参考信号的信号频率小于所述反馈信号的信号频率时，控制所述第一开关断开且所述第二开关闭合，使所述驱动电荷泵模块进行放电。
4.根据权利要求1所述的频率综合电路，其特征在于，当所述参考信号的信号频率等于所述反馈信号的信号频率时，控制所述第一开关和所述第二开关闭合，以获得与所述参考信号同频同相的输出信号。
5.根据权利要求4所述的频率综合电路，其特征在于，所述低通滤波器模块的输入端和输出端之间连接电阻、第一电容和第二电容，所述电阻和所述第一电容串联，所述第二电容与所述电阻和所述第一电容并联，且所述第一电容和所述第二电容分别接地。
6.根据权利要求5所述的频率综合电路，其特征在于，所述压控振荡器模块用于将所述低通滤波器模块输出的电压信号转化为频率信号。
7.根据权利要求1所述的频率综合电路，其特征在于，外部参考信号经由所述第一信号生成模块的参考信号输入端输入所述锁相环综合电路，由所述第一信号生成模块的输出端输出的信号频率为所述外部参考信号与分频比的乘积，所述分频比为所述第一频率分频器的分频因子与所述第二频率分频器的分频因子的比值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310958203.0A CN116667846B (zh) | 2023-08-01 | 2023-08-01 | 频率综合电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310958203.0A CN116667846B (zh) | 2023-08-01 | 2023-08-01 | 频率综合电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116667846A CN116667846A (zh) | 2023-08-29 |
| CN116667846B true CN116667846B (zh) | 2024-02-23 |
Family
ID=87715768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310958203.0A Active CN116667846B (zh) | 2023-08-01 | 2023-08-01 | 频率综合电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116667846B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783680A (zh) * | 2009-12-30 | 2010-07-21 | 上海迦美信芯通讯技术有限公司 | 频率综合器及其校准方法 |
| CN102158227A (zh) * | 2010-02-11 | 2011-08-17 | 奇景光电股份有限公司 | 非整数n型锁相回路 |
| CN204425319U (zh) * | 2015-03-26 | 2015-06-24 | 成都爱洁隆信息技术有限公司 | 带dac补偿与电荷泵线性化技术的小数分频频率综合器 |
| CN109818612A (zh) * | 2019-01-10 | 2019-05-28 | 复旦大学 | 一种应用于毫米波通信***的频率源 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1943737B1 (en) * | 2005-11-04 | 2018-12-05 | Skyworks Solutions, Inc. | High resolution auto-tuning for a voltage controlled oscillator |
| US8054114B2 (en) * | 2010-01-20 | 2011-11-08 | Himax Technologies Limited | Fractional-N phase-locked loop |
| TWI474622B (zh) * | 2012-07-26 | 2015-02-21 | Univ Nat Taiwan | 應用雜訊濾波技巧的非整數頻率合成器及其操作方法 |
-
2023
- 2023-08-01 CN CN202310958203.0A patent/CN116667846B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783680A (zh) * | 2009-12-30 | 2010-07-21 | 上海迦美信芯通讯技术有限公司 | 频率综合器及其校准方法 |
| CN102158227A (zh) * | 2010-02-11 | 2011-08-17 | 奇景光电股份有限公司 | 非整数n型锁相回路 |
| CN204425319U (zh) * | 2015-03-26 | 2015-06-24 | 成都爱洁隆信息技术有限公司 | 带dac补偿与电荷泵线性化技术的小数分频频率综合器 |
| CN109818612A (zh) * | 2019-01-10 | 2019-05-28 | 复旦大学 | 一种应用于毫米波通信***的频率源 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116667846A (zh) | 2023-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10587276B2 (en) | Wide range frequency synthesizer with quadrature generation and spur cancellation | |
| JP3089485B2 (ja) | 残留エラー訂正を有する分数ｎ周波数合成およびその方法 | |
| US7791415B2 (en) | Fractional-N synthesized chirp generator | |
| US6456164B1 (en) | Sigma delta fractional-N frequency divider with improved noise and spur performance | |
| AU637237B2 (en) | Frequency synthesizer | |
| JP2750639B2 (ja) | 残留誤り低減を備えたラッチドアキュムレータ分数ｎ合成 | |
| KR960001074B1 (ko) | 분수 n음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법 | |
| JP2756728B2 (ja) | 多段蓄積器シグマデルタ分数ｎの合成 | |
| US20060009184A1 (en) | Hybrid control of phase locked loops | |
| US8054114B2 (en) | Fractional-N phase-locked loop | |
| WO2004088846A1 (en) | Method and system of jitter compensation | |
| JP2001177407A (ja) | デジタル制御の周波数増倍発振器を備えた位相同期ループ | |
| US6943598B2 (en) | Reduced-size integrated phase-locked loop | |
| US7495496B2 (en) | Method and circuit for producing spread spectrum and/or over clock signal | |
| US20060028284A1 (en) | Phase-locked loop circuit | |
| CN116667846B (zh) | 频率综合电路 | |
| US5945881A (en) | PLL frequency synthesizer with K multiplication in addition to division for subtraction of phase noise | |
| US7355457B2 (en) | Frequency synthesizer | |
| CN102158227B (zh) | 非整数n型锁相回路 | |
| US5365202A (en) | PLL frequency synthesizer using plural phase comparisons | |
| US7574185B2 (en) | Method and apparatus for generating a phase-locked output signal | |
| US20050036580A1 (en) | Programmable phase-locked loop fractional-N frequency synthesizer | |
| CN219875717U (zh) | 一种振荡器电路、频率产生单元及微处理芯片 | |
| JP3797791B2 (ja) | Ｐｌｌシンセサイザ発振器 | |
| RU2491713C1 (ru) | Синтезатор сетки частот на базе контура фапч с компенсацией помех дробности |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |