CN102158227A

CN102158227A - 非整数n型锁相回路

Info

Publication number: CN102158227A
Application number: CN2010101214438A
Authority: CN
Inventors: 郭俊诚
Original assignee: Himax Technologies Ltd
Current assignee: Himax Technologies Ltd
Priority date: 2010-02-11
Filing date: 2010-02-11
Publication date: 2011-08-17
Anticipated expiration: 2030-02-11
Also published as: CN102158227B

Abstract

本发明涉及一种非整数N型锁相回路，其包括相位检测器(PD)、压控振荡器(VCO)、分频器(FD)以及倍频器，其中该倍频器具有一带分数形式的倍频系数。相位检测器比较一参考电压以及分频器输出的分频信号之间的相位差，压控振荡器依据此相位差以产生一输出频率，倍频器再对输出频率进行倍频以产生一倍频信号。倍频器包括第二锁相回路，因而产生第二回路。分频器对倍频信号进行分频以产生分频信号。相位检测器比较分频信号和参考频率来判断相位差。

Description

非整数N型锁相回路

技术领域

本发明涉及一种锁相回路，特别是关于一种巢状非整数N型的锁相回路。

背景技术

锁相回路(phase-locked loop，PLL)是一种控制电路，其使用负反馈(negative feedback)使得输出频率的相位锁定于一参考频率。锁相回路广泛地使用于各种应用上，例如用来合成一个稳定的频率或从通讯频道中回复撷取信号。锁相回路的输出频率和参考频率的比率可以是一个整数，或是一个整数加一个分数的带分数，前者通常称为整数N型锁相回路/合成器(integer-N PLL/synthesizer)，而后者通常称为非整数N型锁相回路/合成器(fractional-N PLL/synthesizer)。而在各种类型的非整数N型合成器中，具有三角积分(Δ-∑)调制器(delta sigma modulator，SDM)的三角积分合成器(delta-sigma synthesizer)经常被使用。然而，三角积分调制器所产生的量化误差(quantization noise)会导致输出时钟抖动(clock jitter)的现象。为了减缓时钟抖动，就会使用具有大量电容(例如超过若千个皮法(picofarad，pF))的电容器来滤掉量化误差，因而导致电路面积以及能源消耗的增加。

有鉴于现有的锁相回路无法有效率地减少三角积分合成器的时钟抖动现象，因此亟需提出一种新的架构，在毋须增加电路面积之前提下，能有效率地滤掉量化误差。

发明内容

鉴于上述发明背景，本发明实施例的目的是提出一种非整数N型锁相回路，其不需使用太大的电容而能有效率地滤掉量化误差。

根据本发明实施例，非整数N型锁相回路(fractional-N PLL)包括第一锁相回路以及第二锁相回路。在第一锁相回路中，第一相位检测器(phasedetector)比较了第一相位差(phase difference)并产生一第一误差信号来表示该第一相位差。第一压控振荡器(voltage-controlled oscillator，VCO)根据第一误差信号来产生一输出频率。倍频器(frequency multiplier)倍增该输出频率来产生一倍频信号，该倍频器包括第二锁相回路，其形成了第二回路。第一分频器(frequency divider)对倍频信号进行分频以产生第一分频信号。通过第一相位检测器来将第一分频信号与一参考频率比较，以决定该第一相位差。在一具体实施例中，所述倍频器的第二锁相回路的频宽大于第一锁相回路的频宽。

附图说明

图1为本发明所揭示的非整体N型锁相回路的一具体实施例的功能方块示意图。

图2为本发明所揭示的巢状锁相回路的一具体实施例的***架构示意图。

图3为本发明所揭示的具有设计参数的范例实作电路的一具体实施例。

【主要元件符号说明】

1 锁相回路

10，150 相位检测器

11，151 电荷唧筒

12，152 回路滤波器

13，153 压控振荡器

14，154 分频器

15 倍频器

155 三角积分调制器

f_r 参考频率

f_out 输出频率

具体实施方式

首先，请参阅图1，为本发明所揭示的非整体N型锁相回路1的一具体实施例的功能方块示意图。

在本实施例中，锁相回路1包括相位检测器(phase detector，PD)10、电荷唧筒(Charge Pump，CP)11、回路滤波器(Loop Filter，LF)12、压控振荡器(Voltage-Controlled Oscillator，VCO)13、分频器(Frequency Divider，FD)14以及倍频器(frequency multiplier)15。具体来说，相位检测器10最好为相/频检测器(phase frequency detector，PFD)，用来比较参考频率f_r与分频器14输出的分频信号之间的相位差，以产生一误差信号来表示两频率的相位差。电荷唧筒11根据相位检测器10输出的误差信号来控制一电荷唧筒电流。回路滤波器12可以是一个低通滤波器(low-pass filter)，用来平滑电荷唧筒11的输出，以产生一滤波信号传送至压控振荡器13，且该回路滤波器12可包括一电阻电容电路(RC circuit)。压控振荡器13用来产生输出频率f_out，该输出频率f_out与滤波信号成比例或间接地根据相位检测器10输出的误差信号所产生的。倍频器15对输出频率f_out进行倍频以产生一倍频信号。在本实施例中，倍频器15的倍频系数是一个带分数，亦即一个整数M加上一个分数F。分频器14用来对倍频信号分频以产生分频信号。在本实施例中，分频器14的分频系数是一个整数N。值得注意的是，锁相回路1中，除了倍频器15的所有区块都可使用一般的锁相回路技术来实施。

接着，请参阅图2，为本发明所揭示的巢状锁相回路的一具体实施例的***架构示意图。请同时参阅图3，为具有设计参数的范例实作电路。如图2所示，倍频器15可通过锁相回路架构来实作。倍频器15包括一相位检测器(PD)150、一电荷唧筒(CP)151、一回路滤波器(LF)152、一压控振荡器(VCO)153以及一分频器154，其中该分频器154具有一值为(M+F)的分频系数；压控振荡器(VCO)153则根据回路滤波器(LF)152所输出的滤波信号以产生倍频信号。上述区块151～154的功能及架构类似于区块11～14，因此其细节不予赘述。特别地是，相位检测器150用来比较输出频率f_out与分频器154输出的分频信号之间的相位差。另外，三角积分调制器(delta sigma modulator，SDM)155会根据分频器154的分频信号以提供分数F给分频器154。在本说明书中，相位检测器10、电荷唧筒11、回路滤波器12、压控振荡器13、分频器14等元件及其相关信号前可加上「第一」；而相位检测器150、电荷唧筒151、回路滤波器152、压控振荡器153、分频器154等元件及其相关信号前可加上「第二」，以利区分。

根据图2所示的架构，因而形成一种多层回路(multi-loop)或巢状锁相回路。虽然本实施例仅以两层回路的锁相回路来举例，然而超过两层的多层回路的锁相回路(multi-loop PLL)当然也可以相同概念实作出来，故不以所公开者为限。在本实施例中，锁相回路的第一回路(或主要回路)的压控振荡器13的压控振荡器增益(VCO gain)(例如360MHz/v)小于倍频器15的第二回路的压控振荡器153的压控振荡器增益(例如1640MHz/v)。第一回路的频宽小于第二回路，因此第二回路的运作速度会比第一回路快。于是，第二回路会先滤掉三角积分调制器(SDM)155所产生的量化误差，接下来再由较窄频宽的第一回路进一步地滤掉量化误差。

根据以上所述的实施例，巢状非整数N型锁相回路相较于传统的锁相回路，更可以有效率地过滤量化误差，进而减少输出时钟抖动的现象。值得注意的是，巢状非整数N型锁相回路所使用电容器的电容值较传统锁相回路所使用电容值来得小。举例来说，如图3所示，使用电容值273pF的电容器即足够用来过滤量化误差，因此，可实际地降低巢状非整数N型锁相回路的电路面积及能源损耗。

以上所述仅为本发明的优选实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的申请专利范围内。

Claims

1.一种非整数N型锁相回路，包含：

一第一相位检测器，用以比较一第一相位差，以产生一第一误差信号来表示该第一相位差；

一第一压控振荡器，其根据该第一误差信号以产生一输出频率；

一倍频器，其对该输出频率进行倍频，以产生一倍频信号，该倍频器包含一第二锁相回路，因而形成一第二回路；及

一第一分频器，其对该倍频信号进行分频，以产生一第一分频信号，其中，通过该第一相位检测器将该第一分频信号与一参考频率比较，以决定该第一相位差；

其中，该第一相位检测器、该第一压控振荡器、该倍频器以及该第一分频器形成一第一回路。

2.如权利要求1所述的非整数N型锁相回路，其中该第二回路的频宽大于该第一回路的频宽。

3.如权利要求1所述的非整数N型锁相回路，其中该第二回路的运作速度较该第一回路快。

4.如权利要求1所述的非整数N型锁相回路，其中该第二锁相回路包含：

一第二相位检测器，用以比较一第二相位差，以产生一第二误差信号来表示该第二相位差；

一第二电荷唧筒，其根据该第二相位检测器输出的该第二误差信号以控制一第二电荷唧筒电流；

一第二回路滤波器，用以平滑该第二电荷唧筒的输出，以产生一第二滤波信号；

一第二压控振荡器，其根据该第二滤波信号以产生该倍频信号；及

一第二分频器，用以对该倍频信号进行分频，以产生一第二分频信号，其中，通过该第二相位检测器将该第二分频信号与该输出频率进行比较，以决定该第二相位差。

5.如权利要求4所述的非整数N型锁相回路，还包含一三角积分调制器，其根据该第二分频信号，以提供倍频系数的分数值。

6.如权利要求1所述的非整数N型锁相回路，其中该第一相位检测器为一相/频检测器。

7.如权利要求1所述的非整数N型锁相回路，还包含一第一电荷唧筒，其根据该第一相位检测器输出的该第一误差信号以控制一第一电荷唧筒电流。

8.如权利要求7所述的非整数N型锁相回路，还包含一第一回路滤波器，用以平滑该第一电荷唧筒的输出，以产生一第一滤波信号，其中该第一滤波信号更传至该第一压控振荡器。

9.如权利要求8所述的非整数N型锁相回路，其中该第一回路滤波器为一低通滤波器(low-pass filter)。

10.如权利要求9所述的非整数N型锁相回路，其中该第一回路滤波器包含电阻电容电路(RC circuit)。