CN103107806A - 一种低杂谱Sigma-Delta小数-N锁相环 - Google Patents

一种低杂谱Sigma-Delta小数-N锁相环 Download PDF

Info

Publication number
CN103107806A
CN103107806A CN2011103622205A CN201110362220A CN103107806A CN 103107806 A CN103107806 A CN 103107806A CN 2011103622205 A CN2011103622205 A CN 2011103622205A CN 201110362220 A CN201110362220 A CN 201110362220A CN 103107806 A CN103107806 A CN 103107806A
Authority
CN
China
Prior art keywords
charge pump
phase
sigma
locked loop
delta
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103622205A
Other languages
English (en)
Other versions
CN103107806B (zh
Inventor
孙茂友
杨校辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rui Di Rump Electron Co Ltd Of Shenzhen
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201110362220.5A priority Critical patent/CN103107806B/zh
Publication of CN103107806A publication Critical patent/CN103107806A/zh
Application granted granted Critical
Publication of CN103107806B publication Critical patent/CN103107806B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种低杂谱Sigma-Delta小数-N锁相环，设计DSM输出为+1，0，-1，减少反馈时钟Div_clk上升沿相对参考时钟Ref_clk上升沿超前或滞后很长时间，这样电荷泵打开时间较短，控制VCO信号波动幅度小，毛刺SPUR就减小，用反馈控制，增加电荷泵上下电流源对称性，减小电荷泵电流不对称引起的毛刺(spur)，电荷泵电流源不对称性引起的毛刺在sigma-delta PLL中的影响更为严重，利用有源滤波器，维持电荷泵输出电压在VCC/2左右，这样可以减小电荷泵输出电压变化对电荷泵电流的影响。

Description

一种低杂谱Sigma-Delta小数-N锁相环
技术领域
本发明涉及一种用于集成电路中的锁相环，特别指的是一种低杂谱Sigma-Delta小数-N锁相环。 
背景技术
如图2所示，传统sigma-delta小数-N锁相环包括鉴相器、压控振荡器(VCO)、除法器、和sigma-delta调制器来产生小数分频输出(N+δ)，其中N为整数，δ为小数。Sigma-delta调制器把小数输入产生一系列随机整数输出(n，n-1，。。。，-(n-1)，-n)，这些整数输出长时间平均值等于小数δ。除法器根据Sigma-Delta调制器以不同除数(N+n，…，N-n)输出，从而产生整数和小数分频部分(N+δ)。这种结构锁相环PLL在小数分频时有很高毛刺(spur)，影响锁定VCO输出信号频谱特性，在应用中引起一系列问题，如增加信号抖动(jitters)，引起邻频道混频交叉干扰等。文献【1】详细研究了DSM小数-N锁相环电荷泵电流源不对称性引起的毛刺(spur)和DSM调制器随机输出导致鉴相器大的位相差加重了电荷泵的影响。 
sigma-delta小数-N锁相环PLL在整数N锁定状态下，鉴相器参考时钟(Ref_clk)和反馈时钟Div_clk上升沿同相位，在小数工作状态下，由于除法器工作在不同除数(N+n，..，N-n)中，反馈时钟Div_clk上升沿相对参考时钟Ref_clk上升沿跳前或跳后，n越大，反馈时钟Div_clk上升沿相对参考时钟Ref_clk上升沿超前或落后时 间越长，这样电荷泵有较大电流脉冲输出，滤波器滤波后调整VCO，输出时钟频谱有很大的小数分频毛刺(spur)，特别是电荷泵上下电流源不对称，这种电荷泵非线性的影响在小数分频锁相环影响更严重。特别是电荷泵电流输出或输入端电压接近GND或VCC时，都会引起电荷泵上下电流源严重失配。 
发明内容
本发明主要针对上述问题而提出一种sigma-delta小数-N锁相环结构，可以减小锁定输出信号杂谱，减小信号抖动和毛刺(spur)。 
本发明主要技术要点有下列几点，第一设计DSM输出为+1，0，-1，减少反馈时钟Div_clk上升沿相对参考时钟Ref_clk上升沿超前或滞后很长时间，这样电荷泵打开时间较短，控制VCO信号波动幅度小，毛刺SPUR就减小，第二利用反馈控制，增加电荷泵上下电流源对称性，减小电荷泵电流不对称引起的毛刺(spur)，电荷泵电流源不对称性引起的毛刺在sigma-delta PLL中的影响更为严重，第三利用有源滤波器，维持电荷泵输出电压在VCC/2左右，这样可以减小电荷泵输出电压变化对电荷泵电流的影响。另外，为减小电荷泵开关瞬间引起电荷泵电流的脉冲，电荷泵用差分开关，这样电荷泵电流源一直开着，电流没有波动。为此，电荷泵需要差分开关驱动信号，鉴相器输出信号(CP_UP，CP_DN)经电荷泵前置驱动器后产生所需差分信号。类似的想法也可以应用于VCO采用差分控制的Sigma-Delta小数-N锁相环，电荷泵是双电荷泵，输出是差分控制信号，滤波器是有源差分低通滤波器，电荷泵电流源也用反馈环路控制，反馈环路 用两路差分滤波器VCO控制电压(Vc1，Vc2)的共模电压与Vcc/2比较来控制电荷泵上部电流源。本发明的除法器控制部分电路主要有整数部分，小数部分，随机数据产生器，和DSM组成，随机数据产生器输出和小数-N的LSB相加来进一步消除分频毛刺(SPUR)，根据DSM的输出(+1，0，-1)，小数输入(fraction-N)分别减去DSM的模数M(modulus)，减去零，或加上DSM的模数M(modulus)，然后经需要的低通滤波器滤波后，由比较器(SLICER)判断输出为+1，0，或-1。 
本发明提出的sigma-delta小数-N锁相环结构可以减小锁相环锁定输出信号小数分频杂谱，减小锁定输出信号抖动和频谱毛刺(spur)。 
附图说明
下面结合附图对本发明作进一步的说明。 
图1是本发明电路示意图。 
图2是原有技术的电路对照图。 
图3是本发明电荷泵电路示意图。 
图4是本发明VCO采用差分滤波器控制锁相环电路示意图。 
图5是本发明差分双荷电荷泵电路示意图。 
图6是本发明电荷泵前置驱动器电路示意图。 
图7是本发明环路除法器小数控制部分电路示意图。 
图8是本发明调制器电路示意图。 
具体实施方式
如图1所示，本发明主要技术要点有下列几点，第一设计DSM输出为+1，0，-1，减少反馈时钟Div_clk上升沿相对参考时钟Ref_clk上升沿超前或滞后很长时间，这样电荷泵打开时间较短，控制VCO信号波动幅度小，毛刺SPUR就减小，第二利用反馈控制，增加电荷泵上下电流源对称性，减小电荷泵电流不对称引起的毛刺(spur)，电荷泵电流源不对称性引起的毛刺在sigma-delta PLL中的影响更为严重，第三利用有源滤波器，维持电荷泵输出电压在VCC/2左右，这样可以减小电荷泵输出电压变化对电荷泵电流的影响。另外，为减小电荷泵开关瞬间引起电荷泵电流的脉冲，电荷泵用差分开关，如图3所示，这样电荷泵电流源一直开着，电流没有波动。为此，电荷泵需要差分开关驱动信号，如图6所示，鉴相器输出信号(CP_UP，CP_DN)经电荷泵前置驱动器后产生所需差分信号。类似的想法也可以应用于VCO采用差分控制的Sigma-Delta小数-N锁相环，如图4-5所示，电荷泵是双电荷泵，输出是差分控制信号，滤波器是有源差分低通滤波器，电荷泵电流源也用反馈环路控制，反馈环路用两路差分滤波器VCO控制电压(Vc1，Vc2)的共模电压与Vcc/2比较来控制电荷泵上部电流源，图5是差分双电荷泵示意图。本发明的除法器控制部分电路如图7所示，主要有整数部分，小数部分，随机数据产生器，和DSM组成，随机数据产生器输出和小数-N的LSB相加来进一步消除分频毛刺(SPUR)，图8示出了DSM的可能结构图，根据DSM的输出(+1，0，-1)，小数输入(fraction-N)分别减去DSM的模数M(modulus)，减去零，或加上DSM的模数M(modulus)，然后经需 要的低通滤波器滤波后，由比较器(SLICER)判断输出为+1，0，或-1。 
文献： 
[1].Hyungki Huh，yido Koo，etc，“Comparison Frequency Doubling and Charge Purmp Matching Teehmiqme for Dual bamd Δ∑fractional-N Frequency Synthesizer”，IEEE JSSC，v.40，n.11，p2228-2335。 

Claims (5)

1.一种低杂谱Sigma-Delta小数-N锁相环，其特征是通过一种sigma-delta小数-N锁相环结构，来减小锁定输出信号杂谱，减小信号抖动和毛刺(spur)。
2.由权利要求1所述的一种低杂谱Sigma-Delta小数-N锁相环，其特征是设计DSM输出为+1，0，-1，减少反馈时钟Div_clk上升沿相对参考时钟Ref_clk上升沿超前或滞后很长时间，这样电荷泵打开时间较短，控制VCO信号波动幅度小，毛刺SPUR就减小。
3.由权利要求1所述的一种低杂谱Sigma-Delta小数-N锁相环，其特征是利用反馈控制，增加电荷泵上下电流源对称性，减小电荷泵电流不对称引起的毛刺(spur)，电荷泵电流源不对称性引起的毛刺在sigma-delta PLL中的影响更为严重。
4.由权利要求1所述的一种低杂谱Sigma-Delta小数-N锁相环，其特征是利用有源滤波器，维持电荷泵输出电压在VCC/2左右，这样可以减小电荷泵输出电压变化对电荷泵电流的影响。
5.由权利要求1所述的一种低杂谱Sigma-Delta小数-N锁相环，其特征是为减小电荷泵开关瞬间引起电荷泵电流的脉冲，电荷泵用差分开关，这样电荷泵电流源一直开着，电流没有波动。
CN201110362220.5A 2011-11-14 2011-11-14 一种低杂谱Sigma‑Delta小数‑N锁相环 Expired - Fee Related CN103107806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110362220.5A CN103107806B (zh) 2011-11-14 2011-11-14 一种低杂谱Sigma‑Delta小数‑N锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110362220.5A CN103107806B (zh) 2011-11-14 2011-11-14 一种低杂谱Sigma‑Delta小数‑N锁相环

Publications (2)

Publication Number Publication Date
CN103107806A true CN103107806A (zh) 2013-05-15
CN103107806B CN103107806B (zh) 2017-09-15

Family

ID=48315411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110362220.5A Expired - Fee Related CN103107806B (zh) 2011-11-14 2011-11-14 一种低杂谱Sigma‑Delta小数‑N锁相环

Country Status (1)

Country Link
CN (1) CN103107806B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105556848A (zh) * 2013-08-20 2016-05-04 天工方案公司 无抖动的误差反馈分数n频率合成器***和方法
CN109150177A (zh) * 2018-06-26 2019-01-04 杭州雄迈集成电路技术有限公司 一种带加抖机制的小数分频实现方法
CN111279598A (zh) * 2017-11-29 2020-06-12 国际商业机器公司 差分电荷泵
CN114759777A (zh) * 2022-06-16 2022-07-15 西安博瑞集信电子科技有限公司 一种消除电荷泵电流毛刺的电路
CN115580297A (zh) * 2022-12-05 2023-01-06 成都芯矩阵科技有限公司 一种极低抖动的锁相环电路及锁相环模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160347A1 (en) * 2003-02-13 2004-08-19 Hochschild James R. H-bridge common-mode noise reduction circuit
CN1674077A (zh) * 2005-05-09 2005-09-28 友达光电股份有限公司 显示单元
US20060176933A1 (en) * 2005-01-14 2006-08-10 Renesas Technology Corp. Clock generating method and clock generating circuit
CN101414784A (zh) * 2007-10-16 2009-04-22 瑞昱半导体股份有限公司 电荷泵
CN101515709A (zh) * 2009-03-27 2009-08-26 东南大学 超低失配锁相环电路的电荷泵
CN101814915A (zh) * 2009-02-19 2010-08-25 中国科学院电子学研究所 锁相环双通路有源滤波器
CN102163914A (zh) * 2010-02-17 2011-08-24 台湾积体电路制造股份有限公司 具有电荷泵电路的集成电路及操作该集成电路的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040160347A1 (en) * 2003-02-13 2004-08-19 Hochschild James R. H-bridge common-mode noise reduction circuit
US20060176933A1 (en) * 2005-01-14 2006-08-10 Renesas Technology Corp. Clock generating method and clock generating circuit
CN1674077A (zh) * 2005-05-09 2005-09-28 友达光电股份有限公司 显示单元
CN101414784A (zh) * 2007-10-16 2009-04-22 瑞昱半导体股份有限公司 电荷泵
CN101814915A (zh) * 2009-02-19 2010-08-25 中国科学院电子学研究所 锁相环双通路有源滤波器
CN101515709A (zh) * 2009-03-27 2009-08-26 东南大学 超低失配锁相环电路的电荷泵
CN102163914A (zh) * 2010-02-17 2011-08-24 台湾积体电路制造股份有限公司 具有电荷泵电路的集成电路及操作该集成电路的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HYUNGKI HUH,ETC: ""Comparison Frequency Doubling and Charge Pump Matching Techniques for Dual-band ∑ΔFractional-N Frequency Synthesizer", 《IEEE JSSC》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105556848A (zh) * 2013-08-20 2016-05-04 天工方案公司 无抖动的误差反馈分数n频率合成器***和方法
CN105556848B (zh) * 2013-08-20 2019-07-23 天工方案公司 无抖动的误差反馈分数n频率合成器***和方法
CN111279598A (zh) * 2017-11-29 2020-06-12 国际商业机器公司 差分电荷泵
CN111279598B (zh) * 2017-11-29 2024-05-24 国际商业机器公司 差分电荷泵
CN109150177A (zh) * 2018-06-26 2019-01-04 杭州雄迈集成电路技术有限公司 一种带加抖机制的小数分频实现方法
CN109150177B (zh) * 2018-06-26 2022-07-19 杭州雄迈集成电路技术股份有限公司 一种带加抖机制的小数分频实现方法
CN114759777A (zh) * 2022-06-16 2022-07-15 西安博瑞集信电子科技有限公司 一种消除电荷泵电流毛刺的电路
CN114759777B (zh) * 2022-06-16 2022-09-20 西安博瑞集信电子科技有限公司 一种消除电荷泵电流毛刺的电路
CN115580297A (zh) * 2022-12-05 2023-01-06 成都芯矩阵科技有限公司 一种极低抖动的锁相环电路及锁相环模块

Also Published As

Publication number Publication date
CN103107806B (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
US7365580B2 (en) System and method for jitter control
US7327182B2 (en) Switched capacitor filter and feedback system
US8054114B2 (en) Fractional-N phase-locked loop
KR101206436B1 (ko) 위상 동기 루프 기반의 주파수 합성기 및 그의 동작 방법
US8890626B2 (en) Divider-less phase locked loop (PLL)
CN103107806A (zh) 一种低杂谱Sigma-Delta小数-N锁相环
EP2571165B1 (en) Accumulator type fractional-n pll synthesizer and control method thereof
KR20130132305A (ko) 분수 분주형 주파수 합성기의 광범위 멀티－모듈러스 분할기
US7532077B2 (en) Edge alignment for frequency synthesizers
KR100778374B1 (ko) 확산비율 조절가능 대역 확산 클록 발생기
US9374038B2 (en) Phase frequency detector circuit
CN101826869B (zh) 含双电流源电荷泵及双比较器复位电路的锁相环电路
CN101944909A (zh) 用于锁相环路的鉴频鉴相器及电荷泵电路
US8638141B1 (en) Phase-locked loop
CN106301360B (zh) 鉴频鉴相器、电荷泵和锁相环电路
CN104320133A (zh) 一种抑制小数锁相环小数杂散的电路及方法
CN1972128A (zh) 锁相环
JPH11308097A (ja) 周波数比較器およびこれを用いたｐｌｌ回路
KR101430796B1 (ko) 주파수 배수 기능을 제공하는 위상 주파수 검출기, 상기 위상 주파수 검출기를 포함하는 위상 고정 루프 및 클락 및 데이터 복원 회로
Ali et al. A fast locking digital phase-locked loop using programmable charge pump
Pu et al. A novel fractional-N PLL based on a simple reference multiplier
KR20140040328A (ko) 락 검출기 및 이를 포함하는 클럭 발생기
US11909409B1 (en) Low jitter PLL
JP2007259215A (ja) Ｐｌｌ回路
Thirunarayanan et al. An injection-locking based programmable fractional frequency divider with 0.2 division step for quantization noise reduction

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
CB03 Change of inventor or designer information

Inventor after: Sun Maoyou

Inventor after: Yang Xiaohui

Inventor after: Sun Mengge

Inventor after: Sun Mengsheng

Inventor after: Li Fumin

Inventor before: Sun Maoyou

Inventor before: Yang Xiaohui

COR Change of bibliographic data
TA01 Transfer of patent application right

Effective date of registration: 20160811

Address after: 518109 Guangdong city of Shenzhen province Nanshan District South Road seven No. 006 Shenzhen Digital Technology Park B2 building 3 floor A District No. 3

Applicant after: Rui Di rump electron Co., Ltd of Shenzhen

Address before: Southern Guangdong province 518109 Keyuan Road, Shenzhen high tech Zone students Pioneering building room 711

Applicant before: Sun Maoyou

Applicant before: Yang Xiaohui

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170915

Termination date: 20201114

CF01 Termination of patent right due to non-payment of annual fee