WO2014034443A1 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
WO2014034443A1
WO2014034443A1 PCT/JP2013/072020 JP2013072020W WO2014034443A1 WO 2014034443 A1 WO2014034443 A1 WO 2014034443A1 JP 2013072020 W JP2013072020 W JP 2013072020W WO 2014034443 A1 WO2014034443 A1 WO 2014034443A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
connection pad
wiring portion
stacking direction
hole
Prior art date
Application number
PCT/JP2013/072020
Other languages
English (en)
French (fr)
Inventor
耕佑 晴山
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to JP2014532922A priority Critical patent/JP6337775B2/ja
Priority to KR1020157002789A priority patent/KR102134933B1/ko
Priority to US14/422,992 priority patent/US10187971B2/en
Priority to CN201380043943.6A priority patent/CN104604345A/zh
Publication of WO2014034443A1 publication Critical patent/WO2014034443A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Definitions

  • This technology relates to the technical field of the wiring board and the manufacturing method of the wiring board. More specifically, the present invention relates to a technical field in which a coaxial structure having an inner wiring portion and an outer wiring portion located on the outer peripheral surface side of the inner wiring portion is provided to improve control accuracy related to impedance and reduce signal transmission loss.
  • a structure called a semiconductor package having a wiring board or an IC chip mounted on the wiring board is formed, and the wiring board is mounted (connected) to the mother board.
  • An IC chip is connected to a mother board via a wiring board.
  • the wiring board as described above includes, for example, a so-called coreless type wiring board having a core layer (core board) which is configured by a laminate in which a plurality of insulating layers and a plurality of wiring layers are stacked by a build-up method.
  • core board a core layer
  • the entire wiring length is shortened by omitting the core board, the transmission loss of high-frequency signals is reduced, and the IC chip can be operated at high speed.
  • each wiring layer is connected by vias, and each wiring layer is provided with a plurality of lands connected to the vias.
  • the diameter of the land connected to the via is formed so that the via can be properly connected to the land even if the via is misaligned. Therefore, it is difficult to form the lands connected to both ends of the via at regular intervals.
  • the wiring board includes a plurality of insulating layers and a plurality of wiring layers that are alternately stacked, and the wiring layers are connected to each other by vias,
  • a component connection pad to which an electronic component is connected is provided on one surface in the stacking direction of the wiring layer, and a circuit connection pad to be connected to a circuit board is provided on the other surface in the stacking direction.
  • a structure forming portion having a coaxial structure is provided, and the coaxial structure includes an inner wiring portion extending in the stacking direction and an outer wiring portion positioned on an outer peripheral surface side of the inner wiring portion via an insulating resin; An inner wiring portion is electrically connected to the component connection pad and the circuit connection pad.
  • both ends are electrically connected to the circuit connection pad and the component connection pad, respectively, and the outer wiring is located on the outer peripheral surface side of the inner wiring portion via the insulating resin.
  • a coaxial structure having a portion is provided.
  • the both ends of the inner wiring portion in the stacking direction are joined to the component connection pad and the circuit connection pad, respectively, so that the coaxial structure is maximized with respect to the thickness of the wiring board.
  • one end of the inner wiring portion in the stacking direction is joined to one of the component connection pad or the circuit connection pad, and the other end of the inner wiring portion in the stacking direction. Is preferably connected to the other of the component connection pads or the circuit connection pads via the wiring layer and the vias.
  • One end of the inner wiring portion in the stacking direction is bonded to one of the component connection pad or the circuit connection pad, and the other end of the inner wiring portion in the stacking direction is connected to the component connection pad or the circuit connection pad via the wiring layer and the via.
  • a coaxial structure is formed according to various aspects having different layer structures.
  • the inner wiring portion has an outer diameter of 30 ⁇ m or more and 80 ⁇ m or less, and the outer wiring portion has an inner diameter of 130 ⁇ m or more and 350 ⁇ m or less.
  • An appropriate value for sufficient impedance control is secured by setting the outer diameter of the inner wiring portion to 30 ⁇ m to 80 ⁇ m and the inner diameter of the outer wiring portion to 130 ⁇ m to 350 ⁇ m.
  • a plurality of wiring board manufacturing methods are provided on a support body (hereinafter referred to as “support body”) in which at least a ground contact surface with the corresponding board is formed of metal.
  • an inner wiring through for forming an inner wiring portion that is electrically connected to a component connection pad to which an electronic component is connected and a circuit connection pad to be connected to a circuit board.
  • both ends are positioned via the insulating resin on the inner wiring portion and the outer peripheral surface side of the inner wiring portion that are electrically connected to the circuit connection pad and the component connection pad, respectively.
  • a coaxial structure having an outer wiring portion is provided.
  • the support is not excavated by the laser beam by forming the through hole for structure formation by laser beam irradiation.
  • the through hole for forming the inner wiring part is formed by laser light irradiation.
  • connection pad is not excavated by the laser light.
  • a component connection pad to which an electronic component is connected is provided on one surface in the stacking direction of the insulating layer and the wiring layer, and the other surface in the stacking direction.
  • circuit connection pads connected to the circuit board are provided, and both ends of the inner wiring portion in the stacking direction are bonded to the component connection pads and the circuit connection pads, respectively.
  • the both ends of the inner wiring portion in the stacking direction are joined to the component connection pad and the circuit connection pad, respectively, so that the coaxial structure is maximized with respect to the thickness of the wiring board.
  • a component connection pad to which an electronic component is connected is provided on one surface in the stacking direction, and connected to the circuit board on the other surface in the stacking direction.
  • a circuit connection pad is provided, one end of the inner wiring portion in the stacking direction is bonded to one of the component connection pad or the circuit connection pad, and the other end of the inner wiring portion in the stacking direction is the wiring. It is desirable to connect to the other of the component connection pad or the circuit connection pad via the layer and the via.
  • One end of the inner wiring portion in the stacking direction is bonded to one of the component connection pad or the circuit connection pad, and the other end of the inner wiring portion in the stacking direction is connected to the component connection pad or the circuit connection pad via the wiring layer and the via.
  • a coaxial structure is formed according to various aspects having different layer structures.
  • the inner wiring portion has an outer diameter of 30 ⁇ m or more and 80 ⁇ m or less, and the outer wiring portion has an inner diameter of 130 ⁇ m or more and 350 ⁇ m or less.
  • An appropriate value for sufficient impedance control is secured by setting the outer diameter of the inner wiring portion to 30 ⁇ m to 80 ⁇ m and the inner diameter of the outer wiring portion to 130 ⁇ m to 350 ⁇ m.
  • the wiring board according to the present technology includes a plurality of insulating layers and a plurality of wiring layers that are alternately stacked, and the wiring layers are connected to each other by vias, on one surface in the stacking direction of the insulating layers and the wiring layers.
  • a component connection pad to which an electronic component is connected is provided, a circuit connection pad connected to a circuit board is provided on the other surface in the stacking direction, and a structure forming portion having a coaxial structure is provided in part.
  • the coaxial structure includes an inner wiring portion that extends in the stacking direction and an outer wiring portion that is positioned on an outer peripheral surface side of the inner wiring portion via an insulating resin, and the inner wiring portion is connected to the component connection pad and the component It is electrically connected to the circuit connection pad.
  • the accuracy of control related to impedance can be improved by the coaxial structure, and the transmission loss of the signal can be reduced while ensuring the miniaturization of the wiring board, high-speed operation and high density.
  • both ends of the inner wiring portion in the stacking direction are joined to the component connection pad and the circuit connection pad, respectively.
  • the coaxial structure can be maximized with respect to the thickness of the wiring board, and sufficient impedance control can be achieved.
  • one end of the inner wiring portion in the stacking direction is joined to one of the component connection pad or the circuit connection pad, and the other of the inner wiring portion in the stacking direction is connected. An end is connected to the other of the component connection pad or the circuit connection pad via the wiring layer and the via.
  • the inner wiring portion has an outer diameter of 30 ⁇ m or more and 80 ⁇ m or less, and the outer wiring portion has an inner diameter of 130 ⁇ m or more and 350 ⁇ m or less.
  • the method for manufacturing a wiring board according to the present technology includes: a laminating step of laminating a plurality of insulating layers and a plurality of wiring layers on a support; and a first through hole for forming a structure for providing a coaxial structure in part.
  • a part of the coaxial structure electrically connected to a connection pad for a component connected to an electronic component and a connection pad for a circuit connected to a circuit board in a resin filled in the through hole for structure formation A second through hole forming step for forming an inner wiring through hole for forming the inner wiring portion to be formed; and filling the inner wiring through hole with a conductive material to form the inner wiring portion
  • the accuracy of control related to impedance can be improved by the coaxial structure, and the transmission loss of the signal can be reduced while ensuring the miniaturization of the wiring board, high-speed operation and high density.
  • the structure forming through hole is formed by laser light irradiation.
  • the surface of the support is not excavated, and it is possible to prevent damage to the support and to properly form a through hole for structure formation.
  • the inner wiring portion forming through hole is formed by laser light irradiation.
  • connection pad is not excavated, and the damage to the connection pad can be prevented and the through hole for structure formation can be appropriately formed.
  • a component connection pad to which an electronic component is connected is provided on one surface in the stacking direction of the insulating layer and the wiring layer, and a circuit is provided on the other surface in the stacking direction.
  • Circuit connection pads connected to the substrate are provided, and both ends of the inner wiring portion in the stacking direction are respectively joined to the component connection pads and the circuit connection pads.
  • the coaxial structure can be maximized with respect to the thickness of the wiring board, and sufficient impedance control can be achieved.
  • a component connection pad to which an electronic component is connected is provided on one surface in the stacking direction, and the circuit board is connected to a circuit board on the other surface in the stacking direction.
  • a connection pad is provided, one end of the inner wiring portion in the stacking direction is bonded to one of the component connection pad or the circuit connection pad, and the other end of the inner wiring portion in the stacking direction is connected to the wiring layer. It is connected to the other of the component connection pad or the circuit connection pad through the via.
  • the outer diameter of the inner wiring portion is 30 ⁇ m or more and 80 ⁇ m or less, and the inner diameter of the outer wiring portion is 130 ⁇ m or more and 350 ⁇ m or less.
  • FIG. 2 to FIG. 12 show the best mode of the present technology wiring board and the manufacturing method of the wiring board, and this figure is an enlarged sectional view of the wiring board. It is an expanded sectional view of the wiring board concerning a modification. It is a graph for demonstrating the dimension of a coaxial structure.
  • FIG. 5 to FIG. 12 show a method of manufacturing a wiring board, and this figure is an enlarged cross-sectional view showing a state in which insulating layers and wiring layers are alternately laminated on a support and a structure forming portion is provided. It is. It is an expanded sectional view which shows the state in which the through hole for structure formation was formed.
  • the wiring board shown below is a wiring board called a coreless board that is provided as a part of a so-called semiconductor package having an electronic component, a heat sink, etc. and does not have a core layer (core board). is there.
  • the wiring substrate 1 is a coreless substrate having no core layer, and has a plurality of insulating layers 2, 2,... And a plurality of wiring layers 3, 3,.
  • the wiring layers 3, 3,... Are connected by a predetermined path from the upper layer to the lower layer.
  • the component connection pads 4, 4,... are formed on the lower surface (one surface) of the wiring substrate 1, that is, the lower surface of the lowermost insulating layer 2.
  • the component connection pads 4, 4,... are connected to terminal portions of electronic components described later.
  • Circuit connection pads 5, 5,... are formed on the upper surface (the other surface) of the wiring substrate 1, that is, the upper surface of the uppermost insulating layer 2.
  • the circuit connection pads 5, 5,... are connected to connection terminals of a circuit board (mother board) to be described later.
  • via holes 2a, 2a,... are formed.
  • the via hole 2a is formed by, for example, irradiating the insulating layer 2 with a YAG (Yttrium Aluminum Garnet) laser, a carbon dioxide gas laser, or the like.
  • YAG Yttrium Aluminum Garnet
  • the via holes 2a, 2a,... are filled with a conductive material to form vias 6, 6,.
  • solder resist 7 is formed in a portion where the circuit connection pads 5, 5,... Are not formed.
  • the wiring board 1 has a portion where the insulating layers 2, 2,... And the wiring layers 3, 3,... Are not provided, and this portion is provided as the structure forming portion 8.
  • the structure forming portion 8 is provided with a coaxial structure 9.
  • the coaxial structure 9 has an inner wiring portion 10 and an outer wiring portion 12 positioned on the outer peripheral side of the inner wiring portion 10 with an insulating resin 11 interposed therebetween.
  • the inner wiring portion 10 is formed in a cylindrical shape by a conductive material such as copper, silver, nickel, and is provided at the center of the structure forming portion 8.
  • the inner wiring portion 10 extends in the vertical direction, and both upper and lower ends thereof are joined to the circuit connection pad 5 and the component connection pad 4, respectively, and function as an electric signal transmission path.
  • the outer wiring portion 12 is formed in a cylindrical shape by a conductive material such as copper, silver, or nickel, and the central axis is aligned with the central axis of the inner wiring portion 10.
  • the outer wiring portion 12 extends in the vertical direction.
  • the upper end portion is joined to the wiring layer 3 and functions as a grounding electrode.
  • the outer wiring portion 12 is, for example, insulated from the lowermost layer from the position where the lower insulating layer 2 of the uppermost insulating layer 2 on which the circuit connection pads 5, 5,.
  • the layer 2 is formed up to the position where it exists.
  • the electronic component is arranged below the wiring board 1 and the circuit board is arranged above.
  • the upper and lower directions of the wiring board 1 are reversed, and the electronic circuit is placed above the wiring board 1.
  • the components may be arranged and the circuit board may be arranged below.
  • Terminal parts of electronic parts are joined to the component connection pads 4, 4,... By flip chip connection.
  • the electronic component for example, an IC chip, an SDRAM (Synchronous Dynamic Random Access Memory) having a DDR (double data rate) mode, a memory, a capacitor, or the like is used.
  • circuit connection pads 5, 5,... are joined to connection terminals of a circuit board (not shown) by soldering or the like.
  • the electronic component is connected via the component connection pads 4, 4,..., The wiring layers 3, 3,..., The vias 6, 6,. It is electrically connected to each predetermined circuit formed on the circuit board.
  • the electronic component is also electrically connected to a predetermined circuit formed on the circuit board through the component connection pad 4, the inner wiring portion 10, and the circuit connection pad 5.
  • an underfill material (not shown) that covers the component connection pads 4, 4,.
  • a heat sink (not shown) is disposed via a heat transfer material layer such as TIM (Thermal Interface Material), and heat generated in the electronic component is released from the heat sink.
  • the outer wiring portion 12 is, for example, the uppermost insulating layer from the position where the upper insulating layer 2 of the lowermost insulating layer 2 where the component connection pads 4, 4,. It may be formed up to the position where 2 exists.
  • the wiring board 1A according to the modification shown below has a larger number of insulating layers and wiring layers than the wiring board 1 described above, and the inner wiring portion is connected to the component connection pad via the wiring layer and via. Alternatively, only the connection to the circuit connection pad is different. Accordingly, the wiring board 1A will be described in detail only with respect to parts that are different from the wiring board 1, and the other parts will be denoted by the same reference numerals as the same parts in the wiring board 1 and will not be described. Omitted.
  • the wiring substrate 1A is a coreless substrate having no core layer, and has a plurality of insulating layers 2, 2,... And a plurality of wiring layers 3, 3,.
  • the number of insulating layers 2, 2,... And wiring layers 3, 3,... Is greater than the number of insulating layers 2, 2,. Has been.
  • the inner wiring portion 10 has, for example, an upper end bonded to the wiring layer 3 and a lower end bonded to the component connection pad 4.
  • the upper end of the inner wiring portion 10 is bonded to the second wiring layer 3 from the top, but may be bonded to any wiring layer 3.
  • the inner wiring portion 10 has an upper end connected to the circuit connection pad 5 via the wiring layers 3 and 3 and the vias 6 and 6.
  • the inner wiring portion 10 may have an upper end bonded to the circuit connection pad 5 and a lower end bonded to any of the wiring layers 3. In this case, the lower end of the inner wiring portion 10 is connected to the component connection pad 4 via the wiring layers 3, 3,... And the vias 6, 6,.
  • the outer wiring portion 12 is formed, for example, from the position where the third insulating layer 2 from the top exists to the position where the lowermost insulating layer 2 exists, but any insulating layer 2 other than the uppermost layer exists. It may be formed from the position to do.
  • the outer wiring portion 12 may be formed, for example, from a position where any insulating layer 2 other than the lowermost layer exists to a position where the uppermost insulating layer 2 exists.
  • the electronic component is arranged below the wiring board 1A and the circuit board is arranged above the wiring board 1A.
  • the upper and lower directions of the wiring board 1A are reversed and the electronic circuit is placed above the wiring board 1A.
  • the components may be arranged and the circuit board may be arranged below.
  • the horizontal axis indicates the outer diameter d of the inner wiring portion 10
  • the vertical axis indicates the inner diameter D of the outer wiring portion 12.
  • the impedance in the coaxial structure 9 is set to an appropriate value of 50 ⁇ ⁇ 15 ⁇
  • the relationship between the outer diameter d of the inner wiring portion 10 and the inner diameter D of the outer wiring portion 12 is shown by graphs A, B, and C shown in FIG. It is desirable to become.
  • the relative dielectric constant of the insulating resin 11 filled in the structure forming portion 8 is 3.1.
  • the diameter d is 30 ⁇ m or more and 60 ⁇ m or less and the inner diameter D of the outer wiring portion 12 is preferably 130 ⁇ m or more and 260 ⁇ m or less, and the number of insulating layers 2, 2,. It is desirable that the outer diameter d of the portion 10 is 50 ⁇ m or more and 80 ⁇ m or less, and the inner diameter D of the outer wiring portion 12 is 200 ⁇ m or more and 350 ⁇ m or less.
  • the relationship between the outer diameter d of the inner wiring portion 10 and the inner diameter D of the outer wiring portion 12 is within a range shown by hatching in FIG. 3 (outer diameter d: 30 ⁇ m to 80 ⁇ m, inner diameter D: 130 ⁇ m to 350 ⁇ m). Is desirable.
  • the outer diameter d of the inner wiring portion 10 is set to 30 ⁇ m or more and 80 ⁇ m or less and the inner diameter D of the outer wiring portion 12 to 130 ⁇ m or more and 350 ⁇ m or less.
  • a support 13 is prepared, and a plurality of insulating layers 2, 2,... And a plurality of wiring layers 3, 3,... Are stacked on the support 13 (lamination process) (see FIG. 4). ).
  • the support 13 is formed, for example, by joining a first copper layer 13b and a second copper layer 13c vertically with a nickel layer 13a interposed therebetween.
  • component connection pads 4, 4,... are formed on the lower surface.
  • the component connection pads 4 are formed on the lower surface of the structure forming portion 8.
  • a through hole 14 for forming a structure for providing the coaxial structure 9 is formed in the structure forming portion 8 by laser light irradiation (first through hole forming step) (see FIG. 5).
  • the diameter of the through hole 14 for structure formation is formed according to the required outer diameter of the outer wiring portion 12.
  • the through hole 14 for structure formation is formed in a state where the central axis coincides with the center of the component connection pad 4 formed on the lower surface of the structure forming portion 8.
  • the center axis of the through hole 14 for structure formation coincides with the center of the component connection pad 4 formed on the lower surface of the structure formation portion 8, whereby the outer wiring portion 12 formed in the structure formation portion 8.
  • the center axis can be made to coincide with the center of the component connection pad 4 formed on the lower surface of the structure forming portion 8, and the positional accuracy of the outer wiring portion 12 can be improved.
  • the through hole 14 for structure formation by laser light irradiation, the surface of the support 13 is not excavated as in the case of forming with a drill. It is possible to prevent damage and properly form the through hole 14 for structure formation.
  • current-carrying layers (seed layers) 15 and 16 are formed on the upper surface of the uppermost insulating layer 2 and the peripheral surface of the structure-forming through hole 14 at the present time by, for example, electroless plating of copper (outer wiring portion) Forming step) (see FIG. 6).
  • the energization layer 16 formed on the peripheral surface of the structure forming through hole 14 is formed as the outer wiring portion 12.
  • the conductive layer 15 is patterned, and a part of the conductive layer 15 is formed as the wiring layer 3 by, for example, a semi-additive method (see FIG. 7).
  • the insulating resin 11 is laminated and filled in the upper surface of the uppermost insulating layer 2 at the present time and the structure forming through hole 14 in which the outer wiring portion 12 is formed (resin filling step) (see FIG. 8).
  • the insulating resin 11 a resin having high fluidity is used.
  • the base material is an epoxy resin similar to the resin used for the insulating layers 2, 2,. Are contained.
  • the insulating resin 11 is laminated on the upper surface of the temporary uppermost insulating layer 2, whereby the insulating resin 11 layer is provided as the uppermost insulating layer 2.
  • an inner wiring through hole 17 for providing the inner wiring portion 10 is formed in the structure forming portion 8 by laser light irradiation (second through hole forming step) (see FIG. 9).
  • the diameter of the inner wiring through hole 17 is formed in accordance with the required outer diameter of the inner wiring portion 10.
  • a via hole 2a is formed in a part of the uppermost insulating layer 2 (insulating resin 11) by laser light irradiation.
  • the inner wiring through-hole 17 is formed in a state where the central axis coincides with the center of the component connection pad 4 formed on the lower surface of the structure forming portion 8. In this way, the center axis of the inner wiring through-hole 17 coincides with the center of the component connection pad 4 formed on the lower surface of the structure forming portion 8, whereby the inner wiring portion 10 formed in the structure forming portion 8.
  • the central axis can be made to coincide with the center of the component connection pad 4 formed on the lower surface of the structure forming portion 8 and the central axis of the outer wiring portion 12, and the positional accuracy of the inner wiring portion 10 can be improved.
  • the inner wiring through-hole 17 by irradiating with laser light, the surface of the component connection pad 4 is not excavated as in the case of forming with a drill, and the component connection pad 4 Can be prevented, and the inner wiring through hole 17 can be properly formed.
  • the inner wiring through-hole 17 is filled with a conductive material 18, and the filled conductive material 18 is provided as the inner wiring portion 10 (inner wiring portion forming step) (see FIG. 10).
  • the via hole 2a formed in the uppermost insulating layer 2 is filled with a conductive material, and the via 6 is formed.
  • circuit connection pads 5, 5,... are formed on the upper surface of the uppermost insulating layer 2 by, for example, copper plating and patterning, and the circuit connection pads 5, 5,. They are joined to the upper surfaces of the via 6 and the inner wiring part 10 respectively.
  • the support body 13 has a first copper layer 13b and a second copper layer 13c joined to each other on both sides of the nickel layer 13a so that the nickel layer 13a and the second copper layer 13c can be easily connected to the first copper layer 13b. Therefore, the workability in the peeling work can be improved.
  • the nickel layer 13a and the second copper layer 13c are peeled from the first copper layer 13b, so that the first copper layer 13b having a small thickness remains.
  • solder resist 7 is formed on the upper surface of the uppermost insulating layer 2 where the circuit connection pads 5, 5,... Are not formed.
  • the first copper layer 13b is peeled off by etching (see FIG. 12).
  • the wiring board 1 having the coaxial structure 9 is manufactured by performing a separation operation or the like.
  • the wiring board 1A forms a predetermined number of insulating layers 2 and wiring layers 3 after the inner wiring portion forming step. After that, it is manufactured by sequentially performing the peeling operation and the like after FIG.
  • the coaxial structure 9 is provided in the structure forming portion 8, and the inner wiring portion 10 of the coaxial structure 9 includes the insulating layers 2, 2,. 3,... Are electrically connected to the component connection pads 4 and the circuit connection pads 5.
  • the coaxial structure 9 improves the accuracy of control related to impedance, and the transmission loss of the signal can be reduced while ensuring the miniaturization, high speed operation and high density of the wiring boards 1 and 1A.
  • both ends of the inner wiring portion 10 are joined to the component connection pads 4 and the circuit connection pads 5, respectively, so that the coaxial structure 9 is maximized with respect to the thickness of the wiring board 1. Therefore, sufficient impedance control can be achieved.
  • one end of the inner wiring portion 10 is joined to one of the component connection pad 4 or the circuit connection pad 5, and the other end of the inner wiring portion 10 is connected to the wiring layers 3, 3,. And via the vias 6, 6,... Connected to the other of the component connection pads 4 or the circuit connection pads 5.
  • the coaxial structure 9 can be formed according to various aspects having different layer structures, and versatility can be improved.
  • the present technology may be configured as follows.
  • a connection pad for components to be connected is provided, a connection pad for circuit connected to a circuit board is provided on the other surface in the stacking direction, and a structure forming portion having a coaxial structure is provided in part, and the coaxial structure Has an inner wiring portion extending in the stacking direction and an outer wiring portion positioned on the outer peripheral surface side of the inner wiring portion via an insulating resin, and the inner wiring portion is connected to the component connection pad and the circuit connection.
  • connection pad for a component to which an electronic component is connected to one surface in the stacking direction of the insulating layer and the wiring layer is provided, and a connection pad for a circuit connected to a circuit board on the other surface in the stacking direction
  • the wiring board according to any one of (5) to (7), wherein both ends of the inner wiring portion in the stacking direction are joined to the component connection pads and the circuit connection pads, respectively.
  • a component connection pad to which an electronic component is connected is provided on one surface in the stacking direction, and a circuit connection pad to be connected to a circuit board is provided on the other surface in the stacking direction.
  • One end of the portion in the stacking direction is bonded to one of the component connection pad or the circuit connection pad, and the other end of the inner wiring portion in the stacking direction is connected to the component via the wiring layer and the via.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　本技術は、インピーダンスに関する制御の精度の向上を図り信号の伝達ロスを低減することができるようにする配線基板及び配線基板の製造方法に関する。　交互に積層された複数の絶縁層と複数の配線層とを有すると共に配線層同士がそれぞれビアによって接続され、絶縁層と配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、一部に同軸構造を有する構造形成部が設けられ、同軸構造は積層方向に延びる内側配線部と内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、内側配線部が部品用接続パッドと回路用接続パッドに電気的に接続された。

Description

配線基板及び配線基板の製造方法
　本技術は配線基板及び配線基板の製造方法についての技術分野に関する。詳しくは、内側配線部と内側配線部の外周面側に位置される外側配線部とを有する同軸構造を設けてインピーダンスに関する制御の精度の向上を図り信号の伝達ロスを低減する技術分野に関する。
　コンピュータ－や携帯電話等のマイクロプロセッサ等として使用される電子部品（ＩＣ（Integrated Circuit）チップ）は、近年、益々高速化及び高機能化されており、これに付随して端子数が増え、端子間のピッチも狭くなる傾向にある。通常、ＩＣチップの底面には多数の端子部がアレイ状に設けられている。
　このようなＩＣチップの端子部はマザーボードと称される回路基板に形成される接続端子に対してピッチに大きな差があるため、ＩＣチップをマザーボードに実装することが困難である。
　そこで、ＩＣチップをマザーボードに接続するために、配線基板や配線基板に実装されるＩＣチップ等を有する半導体パッケージと称される構造体を形成し、配線基板をマザーボードに実装（接続）することにより、ＩＣチップを配線基板を介してマザーボードに接続することが行われている。
　上記のような配線基板には、例えば、ビルドアップ法によって複数の絶縁層と複数の配線層とを積層した積層体によって構成されコア層（コア基板）を有さない所謂コアレスタイプの配線基板がある（例えば、特許文献１及び特許文献２参照）。このようなコアレスタイプの配線基板にあっては、コア基板を省略することにより全体の配線長が短縮化され、高周波信号の伝送ロスが低減されてＩＣチップを高速で動作させることが可能になる。
　上記のような配線基板においては、各配線層がそれぞれビアによって接続され、各配線層にはビアに接続される複数のランドが設けられている。
特開２００２－２６１７１号公報 特開２０１０－１６１４１９号公報
　上記のような半導体パッケージにおいては、一層の小型化、動作の高速化及び高密度化が要求されており、これらの要求に伴って寄生インダクタンスの低減や信号ラインのインピーダンスに関する制御の精度の向上が求められている。
　ところで、上記のような配線基板にあっては、ビアに接続されるランドの径が、ビアの加工上の位置ずれが生じてもビアがランドに適正に接続されるような大きさに形成されており、ビアの両端にそれぞれ接続される各ランドを一定の間隔で形成することが困難である。
　従って、信号の伝達特性の向上を図るためには、各配線層間の接続において同軸構造、ストリップライン、マイクロストリップライン等の構造を設けることができず、信号の伝達ロスが生じると言う問題が発生している。
　そこで、本技術配線基板及び配線基板の製造方法は、上記した問題点を克服し、インピーダンスに関する制御の精度の向上を図り信号の伝達ロスを低減することを課題とする。
　第１に、配線基板は、上記した課題を解決するために、交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアによって接続され、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、一部に同軸構造を有する構造形成部が設けられ、前記同軸構造は前記積層方向に延びる内側配線部と前記内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、前記内側配線部が前記部品用接続パッドと前記回路用接続パッドに電気的に接続されたものである。
　従って、配線基板にあっては、両端がそれぞれ回路用接続パッドと部品用接続パッドに電気的に接続される内側配線部と内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有する同軸構造が設けられる。
　第２に、上記した配線基板においては、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合されることが望ましい。
　内側配線部の積層方向における両端がそれぞれ部品用接続パッドと回路用接続パッドに接合されることにより、配線基板の厚みに対して同軸構造が最大限の大きさにされる。
　第３に、上記した配線基板においては、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続されることが望ましい。
　内側配線部の積層方向における一端が部品用接続パッド又は回路用接続パッドの一方に接合され、内側配線部の積層方向における他端が配線層とビアを介して部品用接続パッド又は回路用接続パッドの他方に接続されることにより、層構造の異なる各種の態様に応じて同軸構造が形成される。
　第４に、上記した配線基板においては、前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされることが望ましい。
　内側配線部の外径が３０μｍ以上８０μｍ以下にされ、外側配線部の内径が１３０μｍ以上３５０μｍ以下にされることにより、十分なインピーダンスの制御を行うための適正な値が確保される。
　第１に、配線基板の製造方法は、上記した課題を解決するために、少なくとも該当する基板との接地面が金属で形成された支持体（以下、「支持体」とする。）上に複数の絶縁層と複数の配線層とを積層する積層工程と、一部に同軸構造を設けるための構造形成用スルーホールを形成する第１のスルーホール形成工程と、前記構造用スルーホールの内部に前記同軸構造の一部を構成する外側配線部を形成する外側配線部形成工程と、少なくとも前記構造形成用スルーホールに樹脂を充填する樹脂充填工程と、前記構造形成用スルーホールに充填された樹脂に、電子部品が接続される部品用接続パッドと回路基板に接続される回路用接続パッドに電気的に接続され前記同軸構造の一部を構成する内側配線部を形成するための内側配線用スルーホールを形成する第２のスルーホール形成工程と、前記内側配線用スルーホールに導電材を充填して前記内側配線部を形成する内側配線部形成工程とを備えたものである。
　従って、配線基板の製造方法にあっては、両端がそれぞれ回路用接続パッドと部品用接続パッドに電気的に接続される内側配線部と内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有する同軸構造が設けられる。
　第２に、上記した配線基板の製造方法においては、前記構造形成用スルーホールをレーザー光の照射によって形成することが望ましい。
　構造形成用スルーホールをレーザー光の照射によって形成することにより、支持体がレーザー光によって掘削されない。
　第３に、上記した配線基板の製造方法においては、前記内側配線部形成用スルーホールをレーザー光の照射によって形成することが望ましい。
　内側配線部形成用スルーホールをレーザー光の照射によって形成することにより、接続パッドがレーザー光によって掘削されない。
　第４に、上記した配線基板の製造方法においては、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合されることが望ましい。
　内側配線部の積層方向における両端がそれぞれ部品用接続パッドと回路用接続パッドに接合されることにより、配線基板の厚みに対して同軸構造が最大限の大きさにされる。
　第５に、上記した配線基板の製造方法においては、前記積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続されることが望ましい。
　内側配線部の積層方向における一端が部品用接続パッド又は回路用接続パッドの一方に接合され、内側配線部の積層方向における他端が配線層とビアを介して部品用接続パッド又は回路用接続パッドの他方に接続されることにより、層構造の異なる各種の態様に応じて同軸構造が形成される。
　第６に、上記した配線基板の製造方法においては、前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされることが望ましい。
　内側配線部の外径が３０μｍ以上８０μｍ以下にされ、外側配線部の内径が１３０μｍ以上３５０μｍ以下にされることにより、十分なインピーダンスの制御を行うための適正な値が確保される。
　本技術配線基板は、交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアによって接続され、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、一部に同軸構造を有する構造形成部が設けられ、前記同軸構造は前記積層方向に延びる内側配線部と前記内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、前記内側配線部が前記部品用接続パッドと前記回路用接続パッドに電気的に接続されている。
　従って、同軸構造によってインピーダンスに関する制御の精度の向上が図られ、配線基板の小型化、動作の高速化及び高密度化を確保した上で信号の伝達ロスを低減することができる。
　請求項２に記載した技術にあっては、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合されている。
　従って、配線基板の厚みに対して同軸構造を最大限の大きさにすることができ、十分なインピーダンスの制御を図ることができる。
　請求項３に記載した技術にあっては、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続されている。
　従って、層構造の異なる各種の態様に応じて同軸構造を形成することが可能であり、汎用性の向上を図ることができる。
　請求項４に記載した技術にあっては、前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされている。
　従って、十分なインピーダンスの制御を行うための適正な値が確保され、配線基板において、設計値に対して各部の位置精度や加工精度等のバラツキによる寸法誤差が生じた場合においても、良好なインピーダンスの制御を行うことができる。
　本技術配線基板の製造方法は、支持体上に複数の絶縁層と複数の配線層とを積層する積層工程と、一部に同軸構造を設けるための構造形成用スルーホールを形成する第１のスルーホール形成工程と、前記構造用スルーホールの内部に前記同軸構造の一部を構成する外側配線部を形成する外側配線部形成工程と、少なくとも前記構造形成用スルーホールに樹脂を充填する樹脂充填工程と、前記構造形成用スルーホールに充填された樹脂に、電子部品が接続される部品用接続パッドと回路基板に接続される回路用接続パッドに電気的に接続され前記同軸構造の一部を構成する内側配線部を形成するための内側配線用スルーホールを形成する第２のスルーホール形成工程と、前記内側配線用スルーホールに導電材を充填して前記内側配線部を形成する内側配線部形成工程とを備えた配線基板の製造方法。
　従って、同軸構造によってインピーダンスに関する制御の精度の向上が図られ、配線基板の小型化、動作の高速化及び高密度化を確保した上で信号の伝達ロスを低減することができる。
　請求項６に記載した技術にあっては、前記構造形成用スルーホールをレーザー光の照射によって形成している。
　従って、支持体の表面を掘削してしまうようなことがなく、支持体の損傷の防止及び構造形成用スルーホールの適正な形成を行うことができる。
　請求項７に記載した技術にあっては、前記内側配線部形成用スルーホールをレーザー光の照射によって形成している。
　従って、接続パッドの表面を掘削してしまうようなことがなく、接続パッドの損傷の防止及び構造形成用スルーホールの適正な形成を行うことができる。
　請求項８に記載した技術にあっては、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合されている。
　従って、配線基板の厚みに対して同軸構造を最大限の大きさにすることができ、十分なインピーダンスの制御を図ることができる。
　請求項９に記載した技術にあっては、前記積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続されている。
　従って、層構造の異なる各種の態様に応じて同軸構造を形成することが可能であり、汎用性の向上を図ることができる。
　請求項１０に記載した技術にあっては、前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされている。
　従って、十分なインピーダンスの制御を行うための適正な値が確保され、配線基板において、設計値に対して各部の位置精度や加工精度等のバラツキによる寸法誤差が生じた場合においても、良好なインピーダンスの制御を行うことができる。
図２乃至図１２と共に本技術配線基板及び配線基板の製造方法の最良の形態を示すものであり、本図は、配線基板の拡大断面図である。 変形例に係る配線基板の拡大断面図である。 同軸構造の寸法について説明するためのグラフ図である。 図５乃至図１２と共に配線基板の製造方法を示すものであり、本図は、支持体上に絶縁層と配線層が交互に積層されると共に構造形成部が設けられた状態を示す拡大断面図である。 構造形成用スルーホールが形成された状態を示す拡大断面図である。 絶縁層の上面と構造形成用スルーホールの周面に通電層が形成された状態を示す拡大断面図である。 通電層のパターンニングが行われ通電層の一部が配線層として形成された状態を示す拡大断面図である。 絶縁層の上面と構造形成用スルーホールに絶縁樹脂が積層及び充填された状態を示す拡大断面図である。 内側配線用スルーホールが形成された状態を示す拡大断面図である。 内側配線用スルーホールに導電材が充填されて内側配線部が設けられた状態を示す拡大断面図である。 支持体の一部を除いた部分が剥離されると共にソルダーレジストが形成された状態を示す拡大断面図である。 残存していた支持体の一部が剥離された状態を示す拡大断面図である。
　以下に、本技術配線基板及び配線基板の製造方法を実施するための最良の形態を添付図面に従って説明する。
　以下に示す配線基板は、電子部品や放熱板等を有する所謂半導体パッケージと称される構造体の一部としてに設けられコア層（コア基板）を有さないコアレス基板と称される配線基板である。
　以下の説明にあっては、配線基板における各部の積層方向を上下方向として前後上下左右の方向を示すものとする。
　尚、以下に示す前後上下左右の方向は説明の便宜上のものであり、本技術の実施に関しては、これらの方向に限定されることはない。
　［配線基板の構成］
　以下に、配線基板１の構成について説明する（図１参照）。
　配線基板１はコア層を有さないコアレス基板であり、交互に積層された複数の絶縁層２、２、・・・と複数の配線層３、３、・・・とを有している。絶縁層２の材料としては、例えば、エポキシ樹脂が用いられ、配線層３の材料としては、例えば、銅、銀、ニッケル等が用いられている。配線層３、３、・・・は上層から下層まで所定の経路で接続されている。
　配線基板１の下面（一方の面）、即ち、最下層の絶縁層２の下面には部品用接続パッド４、４、・・・が形成されている。部品用接続パッド４、４、・・・は後述する電子部品の端子部と接続される。
　配線基板１の上面（他方の面）、即ち、最上層の絶縁層２の上面には回路用接続パッド５、５、・・・が形成されている。回路用接続パッド５、５、・・・は後述する回路基板（マザーボード）の接続端子と接続される。
　絶縁層２にはビアホール２ａ、２ａ、・・・が形成されている。ビアホール２ａは、例えば、絶縁層２にＹＡＧ（Yttrium Aluminum Garnet）レーザーや炭酸ガスレーザー等が照射されることにより形成されている。
　ビアホール２ａ、２ａ、・・・にはそれぞれ導電材が充填されてビア６、６、・・・が形成されている。配線層３、３、・・・はビア６、６、・・・によって接続され、また、配線層３と部品用接続パッド４、４、・・・及び配線層３と回路用接続パッド５、５、・・・もビア６、６、・・・によって接続されている。
　最上層の絶縁層２の上面には回路用接続パッド５、５、・・・が形成されていない部分にソルダーレジスト７が形成されている。
　配線基板１には絶縁層２、２、・・・と配線層３、３、・・・が設けられていない部分が存在し、この部分が構造形成部８として設けられている。構造形成部８には同軸構造９が設けられている。同軸構造９は内側配線部１０と内側配線部１０の外周側に絶縁樹脂１１を介して位置された外側配線部１２とを有している。
　内側配線部１０は銅、銀、ニッケル等の導電材によって円柱状に形成され、構造形成部８の中央部に設けられている。内側配線部１０は上下方向に延び上下両端がそれぞれ回路用接続パッド５と部品用接続パッド４に接合され、電気信号の伝送路として機能する。
　外側配線部１２は銅、銀、ニッケル等の導電材によって円筒状に形成され、中心軸が内側配線部１０の中心軸に一致されている。外側配線部１２は上下方向に延び、例えば、上端部が配線層３に接合され、接地用の電極として機能する。
　外側配線部１２は、例えば、上面に回路用接続パッド５、５、・・・が形成されている最上層の絶縁層２の一つ下側の絶縁層２が存在する位置から最下層の絶縁層２が存在する位置まで形成されている。
　尚、上記には、配線基板１の下方に電子部品が配置され上方に回路基板が配置された例を示したが、配線基板１の上下の向きが反対にされ、配線基板１の上方に電子部品が配置され下方に回路基板が配置されるように構成されていてもよい。
　部品用接続パッド４、４、・・・には図示しない電子部品の端子部がフリップチップ接続により接合される。電子部品としては、例えば、ＩＣチップ、ＤＤＲ（double data rate）モードを有するＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）、メモリー、コンデンサー等が用いられる。
　電子部品１２、１２、・・・が実装された配線基板１は、回路用接続パッド５、５、・・・が図示しない回路基板の接続端子に半田等によって接合される。
　従って、電子部品は部品用接続パッド４、４、・・・、配線層３、３、・・・、ビア６、６、・・・及び回路用接続パッド５、５、・・・を介して回路基板に形成された所定の各回路に電気的に接続される。また、電子部品は部品用接続パッド４、内側配線部１０及び回路用接続パッド５を介しても回路基板に形成された所定の回路に電気的に接続される。
　電子部品と配線基板１の下面との間には部品用接続パッド４、４、・・・を覆う図示しないアンダーフィル材が充填される。また、電子部品の下面には、例えば、ＴＩＭ（Thermal Interface Material）等の熱伝達物質層を介して図示しない放熱板が配置され、電子部品において発生する熱が放熱板から放出される。
　尚、外側配線部１２は、例えば、部品用接続パッド４、４、・・・が形成されている最下層の絶縁層２の一つ上側の絶縁層２が存在する位置から最上層の絶縁層２が存在する位置まで形成されていてもよい。
　［配線基板の変形例］
　以下に、配線基板の変形例について説明する（図２参照）。
　尚、以下に示す変形例に係る配線基板１Ａは、上記した配線基板１と比較して、絶縁層と配線層の数が多いこと及び内側配線部が配線層及びビアを介して部品用接続パッド又は回路用接続パッドに接続されていることのみが相違する。従って、配線基板１Ａについては、配線基板１と比較して異なる部分についてのみ詳細に説明をし、その他の部分については配線基板１における同様の部分に付した符号と同じ符号を付して説明は省略する。
　配線基板１Ａはコア層を有さないコアレス基板であり、交互に積層された複数の絶縁層２、２、・・・と複数の配線層３、３、・・・とを有している。絶縁層２、２、・・・と配線層３、３、・・・の数はそれぞれ配線基板１の絶縁層２、２、・・・と複数の配線層３、３、・・・より多くされている。
　内側配線部１０は、例えば、上端が配線層３に接合され下端が部品用接続パッド４に接合されている。内側配線部１０の上端は、例えば、上から２層目の配線層３に接合されているが、何れの配線層３に接合されていてもよい。内側配線部１０は上端が配線層３、３及びビア６、６を介して回路用接続パッド５に接続されている。
　尚、内側配線部１０は上端が回路用接続パッド５に接合され下端が何れかの配線層３に接合されていてもよい。この場合には、内側配線部１０は下端が配線層３、３、・・・及びビア６、６、・・・を介して部品用接続パッド４に接続される。
　外側配線部１２は、例えば、上から三つ目の絶縁層２が存在する位置から最下層の絶縁層２が存在する位置まで形成されているが、最上層以外の何れの絶縁層２が存在する位置から形成されていてもよい。
　尚、外側配線部１２は、例えば、最下層以外の何れかの絶縁層２が存在する位置から最上層の絶縁層２が存在する位置まで形成されていてもよい。
　また、上記には、配線基板１Ａの下方に電子部品が配置され上方に回路基板が配置された例を示したが、配線基板１Ａの上下の向きが反対にされ、配線基板１Ａの上方に電子部品が配置され下方に回路基板が配置されるように構成されていてもよい。
　［同軸構造の寸法］
　以下に、同軸構造９の寸法について説明する（図３参照）。
　図３の横軸は内側配線部１０の外径ｄを示し縦軸は外側配線部１２の内径Ｄを示す。
　同軸構造９におけるインピーダンスを適正値としてそれぞれ５０Ω±１５Ωに設定しようとすると、内側配線部１０の外径ｄと外側配線部１２の内径Ｄとの関係がそれぞれ図３に示すグラフＡ、Ｂ、Ｃになることが望ましい。尚、構造形成部８に充填された絶縁樹脂１１の比誘電率は３．１にされている。
　図３に示すグラフＡ、Ｂ、Ｃを参照すると、十分なインピーダンスの制御を行うためには、絶縁層２、２、・・・の層数が７以下のときに、内側配線部１０の外径ｄが３０μｍ以上６０μｍ以下であり外側配線部１２の内径Ｄが１３０μｍ以上２６０μｍ以下であることが望ましく、絶縁層２、２、・・・の層数が５以上１２以下のときに、内側配線部１０の外径ｄが５０μｍ以上８０μｍ以下であり外側配線部１２の内径Ｄが２００μｍ以上３５０μｍ以下であることが望ましい。
　従って、内側配線部１０の外径ｄと外側配線部１２の内径Ｄとの関係が図３に斜線で示す範囲（外径ｄ：３０μｍ以上８０μｍ以下、内径Ｄ：１３０μｍ以上３５０μｍ以下）であることが望ましい。
　このように内側配線部１０の外径ｄを３０μｍ以上８０μｍ以下にし、外側配線部１２の内径Ｄを１３０μｍ以上３５０μｍ以下にすることにより、十分なインピーダンスの制御を行うための適正な値が確保され、配線基板１、１Ａにおいて、設計値に対して各部の位置精度や加工精度等のバラツキによる寸法誤差が生じた場合においても、良好なインピーダンスの制御を行うことができる。
　［配線基板の製造方法］
　次に、上記した配線基板１の製造方法について説明する（図４乃至図１２参照）。
　先ず、支持体１３が用意され、支持体１３上に複数の絶縁層２、２、・・・と複数の配線層３、３、・・・とが積層される（積層工程）（図４参照）。
　支持体１３は、例えば、ニッケル層１３ａを挟んで上下に第１の銅層１３ｂと第２の銅層１３ｃが接合されて成る。
　積層工程においては、下面に部品用接続パッド４、４、・・・が形成される。また、絶縁層２、２、・・・と配線層３、３、・・・が設けられていない部分が形成され、この部分が構造形成部８として設けられる。尚、構造形成部８の下面には部品用接続パッド４が形成される。
　次に、同軸構造９を設けるための構造形成用スルーホール１４が構造形成部８にレーザー光の照射によって形成される（第１のスルーホール形成工程）（図５参照）。構造形成用スルーホール１４の径は、必要とされる外側配線部１２の外径の大きさに応じた大きさに形成される。
　また、構造形成用スルーホール１４は中心軸が構造形成部８の下面に形成された部品用接続パッド４の中心に一致される状態で形成される。このように構造形成用スルーホール１４の中心軸が構造形成部８の下面に形成された部品用接続パッド４の中心に一致されることにより、構造形成部８に形成される外側配線部１２の中心軸を構造形成部８の下面に形成された部品用接続パッド４の中心に一致させることができ、外側配線部１２の位置精度の向上を図ることができる。
　上記のように、構造形成用スルーホール１４をレーザー光の照射によって形成することにより、ドリルで形成する場合のように支持体１３の表面を掘削してしまうようなことがなく、支持体１３の損傷の防止及び構造形成用スルーホール１４の適正な形成を行うことができる。
　次いで、現時点での最上層の絶縁層２の上面と構造形成用スルーホール１４の周面に、例えば、銅の無電解メッキにより通電層（シード層）１５、１６が形成される（外側配線部形成工程）（図６参照）。構造形成用スルーホール１４の周面に形成された通電層１６は外側配線部１２として形成される。
　続いて、通電層１５のパターンニングが行われ、例えば、セミアディティブ法によって通電層１５の一部が配線層３として形成される（図７参照）。
　次に、現時点での最上層の絶縁層２の上面と外側配線部１２が形成された構造形成用スルーホール１４とに絶縁樹脂１１が積層及び充填される（樹脂充填工程）（図８参照）。絶縁樹脂１１としては、高い流動性を有する樹脂が用いられ、例えば、基材が絶縁層２、２、・・・に用いられる樹脂と同様のエポキシ樹脂であるが、高い流動性を確保するための成分が含有されている。
　暫定的な最上層の絶縁層２の上面に絶縁樹脂１１が積層されることにより、この絶縁樹脂１１の層が最上層の絶縁層２として設けられる。
　次いで、内側配線部１０を設けるための内側配線用スルーホール１７が構造形成部８にレーザー光の照射によって形成される（第２のスルーホール形成工程）（図９参照）。内側配線用スルーホール１７の径は、必要とされる内側配線部１０の外径の大きさに応じた大きさに形成される。このとき最上層の絶縁層２（絶縁樹脂１１）の一部にビアホール２ａがレーザー光の照射によって形成される。
　内側配線用スルーホール１７は中心軸が構造形成部８の下面に形成された部品用接続パッド４の中心に一致される状態で形成される。このように内側配線用スルーホール１７の中心軸が構造形成部８の下面に形成された部品用接続パッド４の中心に一致されることにより、構造形成部８に形成される内側配線部１０の中心軸を構造形成部８の下面に形成された部品用接続パッド４の中心及び外側配線部１２の中心軸に一致させることができ、内側配線部１０の位置精度の向上を図ることができる。
　また、内側配線用スルーホール１７をレーザー光の照射によって形成することにより、ドリルで形成する場合のように部品用接続パッド４の表面を掘削してしまうようなことがなく、部品用接続パッド４の損傷の防止及び内側配線用スルーホール１７の適正な形成を行うことができる。
　内側配線用スルーホール１７には導電材１８が充填され、この充填された導電材１８が内側配線部１０として設けられる（内側配線部形成工程）（図１０参照）。
　このとき最上層の絶縁層２に形成されたビアホール２ａには導電材が充填されてビア６が形成される。また、最上層の絶縁層２の上面には、例えば、銅のメッキ処理及びパターニング等により回路用接続パッド５、５、・・・が形成され、回路用接続パッド５、５、・・・がそれぞれビア６と内側配線部１０の上面に接合される。
　続いて、支持体１３の第１の銅層１３ｂを除く部分が剥離される（図１１参照）。支持体１３はニッケル層１３ａを挟んで上下に第１の銅層１３ｂと第２の銅層１３ｃが接合されており、ニッケル層１３ａと第２の銅層１３ｃを第１の銅層１３ｂから容易に剥離することができ、剥離作業における作業性の向上を図ることができる。ニッケル層１３ａと第２の銅層１３ｃが第１の銅層１３ｂに対して剥離されることにより、厚みの薄い第１の銅層１３ｂが残存する。
　このとき最上層の絶縁層２の上面における回路用接続パッド５、５、・・・が形成されていない部分にソルダーレジスト７が形成される。
　最後に、第１の銅層１３ｂがエッチングによって剥離される（図１２参照）。
　尚、この後に、必要に応じて部品用接続パッド４、４、・・・や回路用接続パッド５、５、・・・の表面処理、プリソルダーの形成、個片化を行うためのルーティングによる切離作業等が行われて同軸構造９を有する配線基板１が製造される。
　尚、変形例に係る配線基板１Ａの製造方法については詳細な説明は省略するが、配線基板１Ａは上記した内側配線部形成工程の後にそれぞれ所定の層数の絶縁層２と配線層３の形成が行われ、その後、図１１以降の剥離作業等が順に行われることにより製造される。
　［まとめ］
　以上に記載した通り、配線基板１、１Ａにあっては、構造形成部８に同軸構造９が設けられ、同軸構造９の内側配線部１０が絶縁層２、２、・・・と配線層３、３、・・・の積層方向に延びて部品用接続パッド４と回路用接続パッド５に電気的に接続されている。
　従って、同軸構造９によってインピーダンスに関する制御の精度の向上が図られ、配線基板１、１Ａの小型化、動作の高速化及び高密度化を確保した上で信号の伝達ロスを低減することができる。
　また、配線基板１にあっては、内側配線部１０の両端がそれぞれ部品用接続パッド４と回路用接続パッド５に接合されているため、配線基板１の厚みに対して同軸構造９を最大限の大きさ（長さ）にすることができ、十分なインピーダンスの制御を図ることができる。
　さらに、配線基板１Ａにあっては、内側配線部１０の一端が部品用接続パッド４又は回路用接続パッド５の一方に接合され、内側配線部１０の他端が配線層３、３、・・・とビア６、６、・・・を介して部品用接続パッド４又は回路用接続パッド５の他方に接続されている。
　従って、層構造の異なる各種の態様に応じて同軸構造９を形成することが可能であり、汎用性の向上を図ることができる。
　［本技術］
　本技術は、以下のような構成にすることもできる。
　（１）交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアによって接続され、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、一部に同軸構造を有する構造形成部が設けられ、前記同軸構造は前記積層方向に延びる内側配線部と前記内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、前記内側配線部が前記部品用接続パッドと前記回路用接続パッドに電気的に接続された配線基板。
　（２）前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合された前記（１）に記載の配線基板。
　（３）前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続された前記（１）に記載の配線基板。
　（４）前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされた前記（１）から前記（３）の何れかに記載の配線基板。
　（５）支持体上に複数の絶縁層と複数の配線層とを積層する積層工程と、一部に同軸構造を設けるための構造形成用スルーホールを形成する第１のスルーホール形成工程と、前記構造用スルーホールの内部に前記同軸構造の一部を構成する外側配線部を形成する外側配線部形成工程と、少なくとも前記構造形成用スルーホールに樹脂を充填する樹脂充填工程と、前記構造形成用スルーホールに充填された樹脂に、電子部品が接続される部品用接続パッドと回路基板に接続される回路用接続パッドに電気的に接続され前記同軸構造の一部を構成する内側配線部を形成するための内側配線用スルーホールを形成する第２のスルーホール形成工程と、前記内側配線用スルーホールに導電材を充填して前記内側配線部を形成する内側配線部形成工程とを備えた配線基板の製造方法。
　（６）前記構造形成用スルーホールをレーザー光の照射によって形成した前記（５）に記載の配線基板の製造方法。
　（７）前記内側配線部形成用スルーホールをレーザー光の照射によって形成した前記（５）又は前記（６）に記載の配線基板の製造方法。
　（８）前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合された前記（５）から前記（７）の何れかに記載の配線基板の製造方法。
　（９）前記積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続された前記（５）から前記（７）の何れかに記載の配線基板の製造方法。
　（１０）前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされた前記（５）から前記（９）の何れかに記載の配線基板の製造方法。
　上記した技術を実施するための最良の形態において示した各部の具体的な形状及び構造は、何れも本技術を実施する際の具体化のほんの一例を示したものにすぎず、これらによって本技術の技術的範囲が限定的に解釈されることがあってはならないものである。
　１…配線基板、２…絶縁層、３…配線層、４…部品用接続パッド、５…回路用接続パッド、６…ビア、８…構造形成部、９…同軸構造、１０…内側配線部、１１…絶縁樹脂、１２…外側配線部、１３…支持体、１４…構造形成用スルーホール、１７…内側配線用スルーホール

Claims (10)

  1. 　交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアによって接続され、
    　前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、
    　前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、
    　一部に同軸構造を有する構造形成部が設けられ、
    　前記同軸構造は前記積層方向に延びる内側配線部と前記内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、
    　前記内側配線部が前記部品用接続パッドと前記回路用接続パッドに電気的に接続された
    　配線基板。
  2. 　前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合された
    　請求項１に記載の配線基板。
  3. 　前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、
    　前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続された
    　請求項１に記載の配線基板。
  4. 　前記内側配線部の外径が５０μｍ以上８０μｍ以下にされ、
    　前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされた
    　請求項１に記載の配線基板。
  5. 　支持体上に複数の絶縁層と複数の配線層とを積層する積層工程と、
    　一部に同軸構造を設けるための構造形成用スルーホールを形成する第１のスルーホール形成工程と、
    　前記構造用スルーホールの内部に前記同軸構造の一部を構成する外側配線部を形成する外側配線部形成工程と、
    　少なくとも前記構造形成用スルーホールに樹脂を充填する樹脂充填工程と、
    　前記構造形成用スルーホールに充填された樹脂に、電子部品が接続される部品用接続パッドと回路基板に接続される回路用接続パッドに電気的に接続され前記同軸構造の一部を構成する内側配線部を形成するための内側配線用スルーホールを形成する第２のスルーホール形成工程と、
    　前記内側配線用スルーホールに導電材を充填して前記内側配線部を形成する内側配線部形成工程とを備えた
    　配線基板の製造方法。
  6. 　前記構造形成用スルーホールをレーザー光の照射によって形成した
    　請求項５に記載の配線基板の製造方法。
  7. 　前記内側配線部形成用スルーホールをレーザー光の照射によって形成した
    　請求項５に記載の配線基板の製造方法。
  8. 　前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、
    　前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、
    　前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合された
    　請求項５に記載の配線基板の製造方法。
  9. 　前記積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、
    　前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、
    　前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、
    　前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続された
    　請求項５に記載の配線基板の製造方法。
  10. 　前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、
    　前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされた
    　請求項５に記載の配線基板の製造方法。
PCT/JP2013/072020 2012-08-31 2013-08-16 配線基板及び配線基板の製造方法 WO2014034443A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014532922A JP6337775B2 (ja) 2012-08-31 2013-08-16 配線基板及び配線基板の製造方法
KR1020157002789A KR102134933B1 (ko) 2012-08-31 2013-08-16 배선 기판 및 배선 기판의 제조 방법
US14/422,992 US10187971B2 (en) 2012-08-31 2013-08-16 Wiring board and method of manufacturing wiring board
CN201380043943.6A CN104604345A (zh) 2012-08-31 2013-08-16 布线板及布线板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012191377 2012-08-31
JP2012-191377 2012-08-31

Publications (1)

Publication Number Publication Date
WO2014034443A1 true WO2014034443A1 (ja) 2014-03-06

Family

ID=50183258

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/072020 WO2014034443A1 (ja) 2012-08-31 2013-08-16 配線基板及び配線基板の製造方法

Country Status (5)

Country Link
US (1) US10187971B2 (ja)
JP (1) JP6337775B2 (ja)
KR (1) KR102134933B1 (ja)
CN (1) CN104604345A (ja)
WO (1) WO2014034443A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016099980A1 (en) * 2014-12-17 2016-06-23 Applied Materials, Inc. Triaxial cable sensor and wearable devices

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
CN106163083B (zh) * 2016-06-30 2017-08-15 广州番禺运升电路版有限公司 一种印刷电路板及其制造方法
KR102518426B1 (ko) 2016-09-09 2023-04-05 삼성디스플레이 주식회사 표시 장치
JP7084245B2 (ja) * 2018-08-02 2022-06-14 日本ルメンタム株式会社 プリント回路基板、光モジュール、及び光伝送装置
CN112310041B (zh) * 2019-07-29 2023-04-18 群创光电股份有限公司 电子装置及其制造方法
JP7362380B2 (ja) * 2019-09-12 2023-10-17 キヤノン株式会社 配線基板及び半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308479A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 配線基板
JP2002204074A (ja) * 2000-12-28 2002-07-19 Ibiden Co Ltd 多層プリント配線板
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2008177554A (ja) * 2006-12-21 2008-07-31 Ngk Spark Plug Co Ltd 多層配線基板、及び多層配線基板埋込用の給電構造体
JP2010166099A (ja) * 2010-04-30 2010-07-29 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010286Y2 (ja) * 1979-09-07 1985-04-09 日本電信電話株式会社 圧着型同軸コネクタ
JPS6032806U (ja) * 1983-08-10 1985-03-06 株式会社東芝 信号合成器
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
JPS62230981A (ja) 1986-03-31 1987-10-09 Toshiba Corp 薄膜形成方法
SE512566C2 (sv) * 1998-08-28 2000-04-03 Ericsson Telefon Ab L M Metod för vertikal förbindning av ledare i en anordning på mikrovågsområdet
JP2000188448A (ja) * 1998-12-22 2000-07-04 Sony Corp 配線基板及びその製造方法
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
JP4427874B2 (ja) 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP3973402B2 (ja) 2001-10-25 2007-09-12 株式会社日立製作所 高周波回路モジュール
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US7091424B2 (en) 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
US6937120B2 (en) * 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch
JP2004327690A (ja) * 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
KR100651414B1 (ko) * 2004-02-13 2006-11-29 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판
US7652896B2 (en) * 2004-12-29 2010-01-26 Hewlett-Packard Development Company, L.P. Component for impedance matching
CN101142860B (zh) 2005-03-23 2010-12-08 富士通株式会社 印刷线路板
US20070230150A1 (en) * 2005-11-29 2007-10-04 International Business Machines Corporation Power supply structure for high power circuit packages
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
US20090200682A1 (en) 2008-02-08 2009-08-13 Broadcom Corporation Via in via circuit board structure
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
JPWO2011018938A1 (ja) * 2009-08-12 2013-01-17 日本電気株式会社 多層プリント配線板
US8354601B2 (en) 2010-02-25 2013-01-15 Russell James V Method and structure for coaxial via routing in printed circuit boards for improved signal integrity
US8541695B2 (en) 2010-02-26 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8586875B2 (en) * 2010-02-26 2013-11-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5404513B2 (ja) 2010-04-19 2014-02-05 ソニー株式会社 半導体装置の製造方法
US9041208B2 (en) * 2011-11-02 2015-05-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Laminate interconnect having a coaxial via structure
US9635761B2 (en) * 2013-07-15 2017-04-25 Massachusetts Institute Of Technology Sleeved coaxial printed circuit board vias

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308479A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 配線基板
JP2002204074A (ja) * 2000-12-28 2002-07-19 Ibiden Co Ltd 多層プリント配線板
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2008177554A (ja) * 2006-12-21 2008-07-31 Ngk Spark Plug Co Ltd 多層配線基板、及び多層配線基板埋込用の給電構造体
JP2010166099A (ja) * 2010-04-30 2010-07-29 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016099980A1 (en) * 2014-12-17 2016-06-23 Applied Materials, Inc. Triaxial cable sensor and wearable devices

Also Published As

Publication number Publication date
JPWO2014034443A1 (ja) 2016-08-08
CN104604345A (zh) 2015-05-06
US10187971B2 (en) 2019-01-22
KR102134933B1 (ko) 2020-07-16
KR20150048105A (ko) 2015-05-06
JP6337775B2 (ja) 2018-06-06
US20150230329A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
JP6337775B2 (ja) 配線基板及び配線基板の製造方法
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
JP6023107B2 (ja) 電子部品内蔵基板及びその製造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
TW201603660A (zh) 內埋元件的基板結構與其製造方法
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
JP4608297B2 (ja) 積層配線基板の製造方法
JP2010219364A (ja) プリント配線基板の改造方法および改造済プリント配線基板
JP6587795B2 (ja) 回路モジュール
CN116314103A (zh) 多层玻璃衬底
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8063481B2 (en) High-speed memory package
JP2013115110A (ja) 段差構造のプリント配線板
WO2013153717A1 (ja) 電子機器及びその製造方法
JP4380167B2 (ja) 多層配線板および半導体デバイス
JP2018207118A (ja) 回路モジュール
US20230319985A1 (en) Loading Pads for Impedance Management in Printed Circuit Board
JP4667070B2 (ja) 配線基板及び配線基板の製造方法
JP2006270079A (ja) 配線基板及び配線基板の製造方法
JP2009124004A (ja) 電子回路モジュール
JP2011103479A (ja) 半導体パッケージ
JP2006005307A (ja) 多層プリント配線基板及びそれを利用した高周波モジュール
TW201927099A (zh) 電路板及其製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13833914

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014532922

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20157002789

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14422992

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13833914

Country of ref document: EP

Kind code of ref document: A1