JPH0716094B2 - 配線板の製造法 - Google Patents

配線板の製造法

Info

Publication number
JPH0716094B2
JPH0716094B2 JP61073842A JP7384286A JPH0716094B2 JP H0716094 B2 JPH0716094 B2 JP H0716094B2 JP 61073842 A JP61073842 A JP 61073842A JP 7384286 A JP7384286 A JP 7384286A JP H0716094 B2 JPH0716094 B2 JP H0716094B2
Authority
JP
Japan
Prior art keywords
wiring pattern
thin film
resin layer
resistant resin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61073842A
Other languages
English (en)
Other versions
JPS62230091A (ja
Inventor
明成 木田
直樹 福富
良明 坪松
拓也 安岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP61073842A priority Critical patent/JPH0716094B2/ja
Priority to US07/032,249 priority patent/US4830691A/en
Publication of JPS62230091A publication Critical patent/JPS62230091A/ja
Publication of JPH0716094B2 publication Critical patent/JPH0716094B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は配線板、特にチップオンボード化に適した高密
度配線板の製造法に関するものである。
（従来の技術） LSIチップの高集積化、高速化に伴い配線板にも高密度
配線板や低誘電率化等の要求が強く現れている。特に最
近ではチップ〜チップ間の配線長を短縮する目的で裸の
チップを直接基板に搭載するチップオンボード化が望ま
れている。安価で、量産性の高いプラスチックス製での
チップオンボード化に適した配線板の製造法としては、
従来より電源、接地層等を予め形成した銅張り積層板上
に信号配線の高密度化、高速化を目的にポリイミド樹脂
による絶縁層と真空蒸着法等による銅を主体とする薄膜
配線層を順次ビルドアップしていく製造法が検討されて
きた。
（発明が解決しようとする問題点） しかし、銅張り積層板上に前述した薄膜配線層を形成す
る際、次の問題点がある。
代表的な銅張り積層板であるガラス布−エポキシ基板
や、ガラス−ポリイミド基板ではガラス布に吸着してい
る水分のために、真空蒸着やスパッタ等で必要となる真
空下（減圧下）では水分がガス化し、ガラス布〜樹脂界
面で剥離現像が生じていた。そのため実用上の銅張り積
層板を真空プロセスに用いることは困難となっていた。
本発明は、LSIチップを直接搭載し、信号配線の高密度
化、高速化を図り、なおかつ銅張り積層板の使用を可能
とし従って安価で、量産性の高い高密度配線板の製造法
を提供するものである。
（問題点を解決するための手段） 以下図面に基づいて本発明の一実施例について説明す
る。
第１図において保持基板１に剥離可能なように電気めっ
き、無電解めっき、真空抵抗加熱、電子ビーム蒸着、ス
パッタ法あるいはこれらの組み合わせにより銅層２を形
成する。保持基板１としては鉄、鉄合金、アルミ、アル
ミ合金、セラミックス等が使用される。次に銅層２の表
面に感光性レジストフィルムをラミネートする方法又は
液状の感光性レジストを塗布後乾燥すること等によりレ
ジスト層を形成し、露光現像することにより第２図３の
ようなレジストパターンを形成する。次いで、銅層２の
エッチングに対し、耐蝕性のある金めっきで最終的に表
面部のパターンとなる配線パターン４を形成する。この
際金めっき上にニッケルめっきあるいは金めっき上にニ
ッケルめっき後、銅めっきを行っても良い。これらのめ
っきは電気めっき、無電解めっきのいずれでも良い。表
面部配線パターンの金属は銅層２の代わりにアルミニウ
ム、ニッケル等他の金属を使用した場合でも、この金属
層のエッチング液に耐蝕性のあるものであれば良い。そ
してレジストパターン４を剥離したのち、液状のポリイ
ミド樹脂を塗布後、硬化する方法又はＢステージポリイ
ミドフィルムをラミネート後硬化することにより、第３
図５に示すように全面にポリイミド層等の耐熱性樹脂層
を形成する。次に、所望部分にレジストパターン（図示
せず）を形成してウエットエッチングする方法、又はレ
ジストパターン（図示せず）を形成してプラズマエッチ
ングあるいはスパッタエッチングする方法又はレーザに
よる方法で、第４図６に示すようなバイアホールを形成
する。次に、第５図７に示すような薄膜配線層を形成す
る。形成法としてはポリイミド層表面及びバイアホー
ル内部に電子ビーム蒸着法、スパッタ法等により配線金
属を堆積し、その後配線となる箇所にレジストパターン
を設けて不要な金属をエッチングする方法、あるいは、
ポリイミド層表面及びバイアホール内部に電子ビーム
蒸着法、スパッタ法等により配線金属を堆積し、その後
配線とならない箇所にレジストパターンを設けて、無電
解めっき又は電気めっきで配線金属を厚付けした後、レ
ジストを剥離して不要部分の金属をエッチングする方
法、あるいは、ポリイミド層表面に配線とならない箇
所にレジストパターンを設けた後、電子ビーム蒸着法、
スパッタ法により配線金属を堆積し、その後レジストを
剥離することにより不要部分の配線金属も同時に除去す
るリフトオフ法がある。このような減圧下の薄膜形成法
に使用される配線金属材料としては望ましくは銅である
が、クロム、ニッケル、金等と併用しても構わない。こ
の後、第３図〜第５図の工程を必要回数繰り返して、第
６図に示す多層化構造とした後保持基板１を機械的に剥
離して、第７図に示す片面銅箔ポリイミド多層基板８を
得る。この片面銅箔ポリイミド多層基板８は保持基板１
の両側に同時に形成しても良い。
又、ポリイミド樹脂層−薄膜配線層より成る多層構造の
形成は、ポリイミド層を形成した後、Ｉポリイミド層を
機械的、物理的、化学的に研磨して配線パターンを露出
させ、IIこの表面に所望の金属パターンを形成し、III
ポリイミド層を形成し、この後Ｉ〜IIIの工程を必要回
数繰り返した後、保持基板を除去する方法であっても良
い。
その後、銅箔ポリイミド多層基板８をプリプレグ９を介
して、電源層、接地層を予め形成した回路形成済み銅張
り積層板10と、第８図のように配置し、加熱加圧するこ
とにより積層体を得る。銅張り積層板10の回路は、片面
銅箔ポリイミド多層基板８に接する面のものを少なくと
も予め形成しておけば良い。プリプレグ９にはガラス
布、ケブラー布、クオーツ布にポリエステル樹脂、エポ
キシ樹脂、ポリイミド樹脂を含浸させ、Ｂステージの状
態まで硬化させたものを使用することができる。
又、回路形成済み銅張り積層板10には、前述したプリプ
レグ９の材料を用いた積層板、あるいは積層板の内部に
金属板が埋め込まれたメタルエア銅張り積層板でも良
い。この際メタルの材質としては銅、アルミ、ニッケル
−鉄合金、又はこれらをクラッド化したものであっても
良い。セラミックス基板、ほうろう基板等の無機質基板
でも良い。
保持基板１の剥離は、片面銅箔ポリイミド多層板８と銅
張り積層板10との積層一体化後に行っても良い。そし
て、第９図に示すように必要な箇所にドリル等でスルー
ホール11を形成し、無電解めっき又は無電解めっきと電
気めっきの併用でスルーホール内又はスルーホール内と
積層体表面に銅めっき層を形成した後、積層体表面に銅
めっき層を形成した後、積層体表面及びスルーホール部
の必要な箇所にレジストパターンを形成して不要部分の
銅をエッチング（テンティング法）することにより第10
図に示す印刷配線板が得られる。このような回路形成は
通常の方法で行われる。なお、片面銅箔ポリイミド多層
基板の表層パターン（表面部配線パターン４）は金が形
成されているためエッチングは金パターンで止まり、ま
た金パターンは基板の中に埋め込まれた形で形成され
る。
（作用） 本発明に於いては真空プロセス（減圧下での薄膜形成法
による回路形成）を必要とする工程にガス放出の問題が
ある材料を使用することなく、印刷配線板が製造可能と
なる。すなわち真空プロセス工程で用いる材料が金属、
セラミックス耐熱性樹脂だけであることが可能でガス放
出の問題がなく薄膜配線層が形成でき、それを保持基板
から除去して他の配線板基板と積層一体化した後は、銅
張り積層板を加工して得られる印刷配線板の通常の製造
法は、つまり、ドリル等によるスルーホール穴あけ、無
電解銅めっきや電気銅めっきによるスルーホール銅めっ
き、ウエットエッチング等で容易にチップオンボード化
に適した高密度印刷配線板が製造可能となる。
（発明の効果） 本発明の配線板の製造法においては、次の効果を達成す
ることができる。
（１）薄膜配線層をガス放出のない材料のみで製造する
ことができ、その後、銅張り積層板を加工したベース基
板と積層化することにより、生産性が高く、安価に高密
度印刷配線板を製造することができる。
（２）ベース基板（他の配線板基板）と積層化する際、
プリプレグやメタルコアを含む積層板の材料を変えるこ
とで、低熱抵抗化、低熱膨張率化、低誘電率化等の特徴
を容易に実現することができる。
（３）表面部配線パターンが埋め込まれた型になってい
るため、通常の基板上に突出したパッド構造に比べ、基
板との接着性に優れ、ワイヤボンディング時の機械的な
力に対して、パッドの浮き、剥がれ等の問題が少ない。
（４）予め薄膜配線を形成した後、積層するので、積層
前に検査でき、歩留りが向上する。
【図面の簡単な説明】
第１図〜第10図は本発明による配線板の製造工程を示す
断面図である。 符号の説明 １……保持基板、２……銅層 ３……レジストパターン、４……表面部配線パターン ５……ポリイミド層、６……バイアホール ７……薄膜配線層、８……片面銅箔ポリイミド多層基板 ９……プリプレグ、10……回路形成済み銅張り積層板 11……スルーホール、12……スルーホールめっき銅

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】次の工程を含むことを特徴とする配線板の
    製造法。 A.保持基板上に剥離可能なように金属層を形成する。 B.金属層上に金属層のエッチング液に対して、耐蝕性の
    ある金属よりなりかつ最終的に配線板の表面配線パター
    ンとなる表面部配線パターンを形成する。 C.（C1）表面部配線パターンを含む全面に第一の耐熱性
    樹脂層を形成し、 （C2）表面部配線パターン上の第一の耐熱性樹脂層にバ
    イアホールを形成し、 （C3）バイアホールを介して第一の耐熱性樹脂層上に表
    面部配線パターンと接続する減圧下の薄膜形成法による
    第一の薄膜配線パターンを形成し、 （C4）第一の薄膜配線パターンを含む全面に第二の耐熱
    性樹脂層を形成しする。 D.（D1）〜（D3）の工程を必要回数繰り返し多層基板と
    する。 （D1）第一の薄膜配線パターン上の第二の耐熱性樹脂層
    にバイアホールを形成し、 （D2）バイアホールを介して第二の耐熱性樹脂層上に第
    一の薄膜配線パターンと接続する減圧下の薄膜形成法に
    よる第二の薄膜配線パターンを形成し、 （D3）第二の薄膜配線パターンを含む全面に第三の耐熱
    性樹脂層を形成する。 E.保持基板を剥離し得られる多層基板の保持基板を剥離
    した面と反対側の面である耐熱性樹脂層の面と、回路形
    成済み銅張り積層板の回路形成面とを、向かい合わせて
    多層基板と回路形成済み銅張り積層板とを積層一体化す
    るか、又は多層基板の保持基板面と反対側の面である耐
    熱性樹脂層の面と、回路形成済み銅張り積層板の回路形
    成面とを、向かい合わせて多層基板と回路形成済み銅張
    り積層板とを積層一体化した後保持基板を剥離する。 E.スルーホールの形成、スルーホール内めっき層の形
    成、スルーホール部及び多層基板と回路形成済み銅張り
    積層板との積層体表面の必要な箇所にレジストパターン
    形成し不要部分の金属を除去する回路形成加工を行う。
JP61073842A 1986-03-31 1986-03-31 配線板の製造法 Expired - Lifetime JPH0716094B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61073842A JPH0716094B2 (ja) 1986-03-31 1986-03-31 配線板の製造法
US07/032,249 US4830691A (en) 1986-03-31 1987-03-31 Process for producing high-density wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61073842A JPH0716094B2 (ja) 1986-03-31 1986-03-31 配線板の製造法

Publications (2)

Publication Number Publication Date
JPS62230091A JPS62230091A (ja) 1987-10-08
JPH0716094B2 true JPH0716094B2 (ja) 1995-02-22

Family

ID=13529795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61073842A Expired - Lifetime JPH0716094B2 (ja) 1986-03-31 1986-03-31 配線板の製造法

Country Status (2)

Country Link
US (1) US4830691A (ja)
JP (1) JPH0716094B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Ｉｃカード及びその製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63170994A (ja) * 1986-05-30 1988-07-14 古河電気工業株式会社 多層プリント配線板及びその製造方法
JP2631548B2 (ja) * 1989-03-15 1997-07-16 日本シイエムケイ株式会社 シールド層を備えるプリント配線板
FR2650471B1 (fr) * 1989-07-27 1991-10-11 Bull Sa Procede de formation de piliers du reseau multicouche d'une carte de connexion d'au moins un circuit integre de haute densite
FR2650472A1 (fr) * 1989-07-27 1991-02-01 Bull Sa Procede de depot d'une couche isolante sur une couche conductrice du reseau multicouche d'une carte de connexion de circuit integre de haute densite, et carte en resultant
DE59105820D1 (de) * 1990-04-05 1995-08-03 Dyconex Ag Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte.
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
JP2551224B2 (ja) * 1990-10-17 1996-11-06 日本電気株式会社 多層配線基板および多層配線基板の製造方法
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
JPH065593A (ja) * 1992-04-20 1994-01-14 Sumitomo Electric Ind Ltd 多層配線基板及びその製造方法
US5199163A (en) * 1992-06-01 1993-04-06 International Business Machines Corporation Metal transfer layers for parallel processing
EP0600051B1 (de) * 1992-06-15 1999-05-12 Dyconex Patente Ag Verfahren zur herstellung von leiterplatten unter verwendung eines halbzeuges mit extrem dichter verdrahtung für die signalführung
JPH06177542A (ja) * 1992-12-09 1994-06-24 Nec Corp 多層配線基板
DE59208900D1 (de) * 1992-12-12 1997-10-16 Ibm Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
EP0602258B1 (de) * 1992-12-14 1997-04-09 International Business Machines Corporation Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
US5323520A (en) * 1993-04-29 1994-06-28 Fujitsu Limited Process for fabricating a substrate with thin film capacitor
US5619018A (en) * 1995-04-03 1997-04-08 Compaq Computer Corporation Low weight multilayer printed circuit board
US7294578B1 (en) * 1995-06-02 2007-11-13 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US6716769B1 (en) 1995-06-02 2004-04-06 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
EP0834242B1 (de) 1995-06-15 2002-04-03 Dyconex Patente Ag Verbindungssubstrat
US5830374A (en) * 1996-09-05 1998-11-03 International Business Machines Corporation Method for producing multi-layer circuit board and resulting article of manufacture
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
EP0966185B1 (en) * 1997-02-28 2007-05-30 Ibiden Co., Ltd. Method of manufacturing a printed wiring board
TW410534B (en) * 1997-07-16 2000-11-01 Matsushita Electric Ind Co Ltd Wiring board and production process for the same
US6440641B1 (en) * 1998-07-31 2002-08-27 Kulicke & Soffa Holdings, Inc. Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
JP4794714B2 (ja) * 2000-02-08 2011-10-19 ソニー株式会社 半導体集積回路装置とその製造方法
JP4459406B2 (ja) * 2000-07-27 2010-04-28 ソニーケミカル＆インフォメーションデバイス株式会社 フレキシブル配線板製造方法
DE10228716A1 (de) * 2002-06-27 2004-01-29 Carl Freudenberg Kg Verfahren zur Herstellung eines flächigen Schaltungsträgers
JP4125644B2 (ja) * 2002-07-05 2008-07-30 松下電器産業株式会社 多層回路基板の形成方法および多層回路基板
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
KR100882607B1 (ko) * 2007-08-10 2009-02-12 삼성전기주식회사 다층 인쇄회로기판 제조방법
EP2461275A1 (en) * 2010-12-02 2012-06-06 Gemalto SA Security Document and method of manufacturing security document
JP6337775B2 (ja) * 2012-08-31 2018-06-06 ソニー株式会社 配線基板及び配線基板の製造方法
JP6029958B2 (ja) * 2012-12-04 2016-11-24 新光電気工業株式会社 配線基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US4606787A (en) * 1982-03-04 1986-08-19 Etd Technology, Inc. Method and apparatus for manufacturing multi layer printed circuit boards
JPS60147192A (ja) * 1984-01-11 1985-08-03 株式会社日立製作所 プリント配線板の製造方法
JPS60227496A (ja) * 1984-04-26 1985-11-12 日本電気株式会社 多層印刷配線板の製造方法
US4566186A (en) * 1984-06-29 1986-01-28 Tektronix, Inc. Multilayer interconnect circuitry using photoimageable dielectric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Ｉｃカード及びその製造方法

Also Published As

Publication number Publication date
US4830691A (en) 1989-05-16
JPS62230091A (ja) 1987-10-08

Similar Documents

Publication Publication Date Title
JPH0716094B2 (ja) 配線板の製造法
US5224265A (en) Fabrication of discrete thin film wiring structures
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
EP1250033B1 (en) Printed circuit board and electronic component
US7002080B2 (en) Multilayer wiring board
KR100782407B1 (ko) 회로기판 제조방법
JP2007142403A (ja) プリント基板及びその製造方法
JP2003298232A (ja) 多層配線基板の製造方法および多層配線基板
KR20000006037A (ko) 저열팽창회로보드및다층회로보드
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
KR100965341B1 (ko) 인쇄회로기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
JP3948105B2 (ja) 多層配線回路基板の製造方法
WO2004105453A1 (ja) 可撓性多層回路基板のスルーホール導通構造及びその形成法
JPH081988B2 (ja) 配線板の製造法
JPS63137498A (ja) スル−ホ−ルプリント板の製法
JPH081987B2 (ja) 配線板の製造法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JPH0818228A (ja) 多層プリント配線板の製造方法
JPH09260840A (ja) 多層プリント配線板の製造方法
JP2000036664A (ja) 多層配線基板およびその製造方法
JPH0964536A (ja) 薄膜配線基板およびその作製方法
JPH06125175A (ja) 多層プリント配線板の製造方法
JP2001332855A (ja) 多層配線基板の製造方法
JPH081986B2 (ja) 配線板の製造法