JP2008177554A - 多層配線基板、及び多層配線基板埋込用の給電構造体 - Google Patents

多層配線基板、及び多層配線基板埋込用の給電構造体 Download PDF

Info

Publication number
JP2008177554A
JP2008177554A JP2007324078A JP2007324078A JP2008177554A JP 2008177554 A JP2008177554 A JP 2008177554A JP 2007324078 A JP2007324078 A JP 2007324078A JP 2007324078 A JP2007324078 A JP 2007324078A JP 2008177554 A JP2008177554 A JP 2008177554A
Authority
JP
Japan
Prior art keywords
surface side
wiring board
power supply
main surface
conductive metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007324078A
Other languages
English (en)
Other versions
JP5122932B2 (ja
Inventor
Tadahiko Kawabe
忠彦 河辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2007324078A priority Critical patent/JP5122932B2/ja
Publication of JP2008177554A publication Critical patent/JP2008177554A/ja
Application granted granted Critical
Publication of JP5122932B2 publication Critical patent/JP5122932B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】ＩＣチップなどの回路素子に十分大きな電力を供給することができる多層配線基板を提供すること。
【解決手段】多層配線基板１０は、コア基板１１と、コア基板１１の上面１２に配置されるビルドアップ層３１と、コア基板１１の下面１３に配置されるビルドアップ層３２と、コア基板１１及びビルドアップ層３１，３２を貫通する貫通孔５７に埋め込まれた給電構造体５１とを備える。給電構造体５１は、銅を主材料とする導体金属棒５２と、銅を主材料とし、導体金属棒５２と同軸上に配置された導体金属筒５３と、導体金属棒５２及び導体金属筒５３の隙間を埋める絶縁材５４とを含んで構成されている。
【選択図】図１

Description

本発明は、ＩＣチップなどを搭載するための多層配線基板、及び多層配線基板埋込用の給電構造体に関するものである。
コンピュータのＣＰＵなどに使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップを多層配線基板上に搭載し、その多層配線基板をマザーボード上に搭載するという手法が採用される。このＩＣチップ搭載用の多層配線基板としては、例えば、高分子材料によりコア基板を形成し、そのコア基板の表面及び裏面にビルドアップ層を形成したものが従来提案されている。
図１２は、従来のＩＣチップ搭載用の多層配線基板１００の一例を示している。
ＩＣチップ搭載用の多層配線基板１００は、ガラスエポキシからなる平板状のコア基板１０１と、コア基板１０１の上面の上に形成されるビルドアップ層１０２と、コア基板１０１の下面の上に形成されるビルドアップ層１０３とからなる。
ビルドアップ層１０２は、エポキシ樹脂からなる樹脂絶縁層（いわゆる層間絶縁層）１０７と銅からなる導体層１０８とを交互に積層した構造を有しており、そのビルドアップ層１０２の上にＩＣチップ１１０（半導体集積回路素子）が搭載される。また、ビルドアップ層１０３も同様に、樹脂絶縁層１１１と導体層１１２とを交互に積層した構造を有しており、そのビルドアップ層１０３を介してマザーボード１１４に接続される。
コア基板１０１には、その上面及び下面を連通させるスルーホール導体１１６が多数形成されている。スルーホール導体１１６は、銅めっきを施すことにより形成され、その内部は、例えばエポキシ樹脂などの閉塞体１１７で埋められている。このスルーホール導体１１６は、ビルドアップ層１０２，１０３の導体層１０８，１１２と接続されている。それら導体層１０８,１１２やスルーホール導体１１６を介してマザーボード１１４とＩＣチップ１１０との間で信号の授受や電力供給が行われる。
また、多層配線基板１００において、その外周部にはコア基板１０１及びビルドアップ層１０２，１０３を貫通する給電用のスルーホール導体１１８が設けられている。スルーホール導体１１８は、銅めっきを施すことにより形成され、その内部は、例えばエポキシ樹脂などの閉塞体１１９で埋められている。
因みに、特許文献１には、内層基板と外層基板とからなり、その内層基板と外層基板とを貫通する貫通孔（スルーホール）に銅めっきを施した多層配線基板が開示されている。また、特許文献２には、コア材と銅張積層基材とからなり、そのコア材と銅張積層基材とを貫通する貫通孔（スルーホール）に導電性ペーストを充填した多層配線基板が開示されている。
特開平７−５０４８７号公報 特開平１１−１７３４１号公報
ところで、ＩＣチップ１１０の高速化、高機能化により、それを搭載するための多層配線基板１００では、より多くの電力をＩＣチップ１１０に供給する必要が生じている。しかしながら、従来のスルーホール導体１１６，１１８は、貫通孔に銅めっきを施すことにより形成されるものであり、貫通孔の内周面のみを電気が流れるに過ぎない。また、多層配線基板１００の小型化を図るためにはスルーホール導体１１６，１１８を大径穴とすることができないため、給電容量には限界がある。さらに、特許文献１のように銅めっきを施したスルーホール内に、特許文献２のような導電性ペーストを埋めることで、給電容量を増大させることは可能であるが、導電性ペーストは比較的電気抵抗が大きいため、十分な給電容量を確保することができない。
また、ＩＣチップ１１０に大電流を供給するためにスルーホール導体１１６，１１８の数を増やすことも考えられるが、その方法では信号配線用のスペースが確保できなくなる。そのため、十分な給電容量を確保するための別の方法が望まれている。
本発明は上記の課題に鑑みてなされたものであり、その目的は、ＩＣチップなどの回路素子に十分大きな電力を供給することができる多層配線基板、及び多層配線基板埋込用の給電構造体を提供することにある。
そして上記課題を解決するための手段（手段１）としては、主面及び裏面を有するコア基板と、前記主面上に配置され、主面側絶縁層と主面側導体層とを交互に積層してなり、素子搭載部をその表層に有する第１積層配線部と、前記裏面上に配置され、裏面側絶縁層と裏面側導体層とを交互に積層してなる第２積層配線部と、前記コア基板に形成され、前記主面側導体層と前記裏面側導体層とを導通させるスルーホール導体と、銅を主材料とする導体金属部材を構成要素として含み、前記第１積層配線部、前記コア基板及び前記第２積層配線部を貫通する貫通孔内に埋め込まれた給電構造体とを備え、前記導体金属部材が給電用の主面側導体層及び給電用の裏面側導体層にそれぞれ電気的に接続されていることを特徴とする多層配線基板をその要旨とする。
従って、手段１の多層配線基板によると、第１積層配線部、コア基板及び第２積層配線部を貫通する貫通孔内に給電構造体が埋め込まれている。この給電構造体は、銅を主材料とする導体金属部材を構成要素として含み、導体金属部材が給電用の主面側導体層及び給電用の裏面側導体層にそれぞれ電気的に接続されている。この導体金属部材は、導電性ペーストの硬化物と比較して低抵抗であるため、大電流を流すことができる。そのため、素子搭載部に搭載される回路素子に対して十分大きな電力を供給することができる。
前記給電構造体は、銅を主材料とする導体金属棒を構成要素として含むことが好ましい。この導体金属棒のように棒状の部材であれば、第１積層配線部、コア基板及び第２積層配線部を貫通する貫通孔内に容易に挿入することができる。また、銅を主材料とする導体金属棒の表面に、ニッケル（Ｎｉ）や金（Ａｕ）等のめっきを施すことがよい。このようにすると、導体金属棒の酸化を防止することができ、かつ電気抵抗を低減することができる。さらに、給電用の主面側導体層及び裏面側導体層に接続するためのはんだの濡れ性が向上するため、給電用の主面側導体層及び給電用の裏面側導体層との電気的な接続を確実に行うことができる。
前記給電構造体は、銅を主材料とする導体金属棒と、銅を主材料とし、前記導体金属棒と同軸上に配置された導体金属筒と、前記導体金属棒及び前記導体金属筒の隙間を埋める絶縁材とを含んで構成されていることが好ましい。このようにすると、給電構造体の導体金属棒と導体金属筒とで２つの電流経路を形成することができ、大電流の供給が可能となる。
ここで、給電構造体は少なくとも上記スルーホール導体よりも低抵抗であることが要求され、具体的には抵抗率が３μΩ／ｃｍ２以下であることが好ましい。即ち、上記スルーホール導体よりも低抵抗でなければ、給電構造体を設置する意味がないからである。その点、抵抗率が３μΩ／ｃｍ２以下の給電構造体を使用した場合には、大径化を回避しつつ十分大きな電力を流すことができるという利点がある。なお、上述したように給電構造体が導体金属棒と導体金属筒とを備えている場合には、導体金属棒及び導体金属筒の各々について抵抗率が３μΩ／ｃｍ２以下になっていることが望ましい。
前記導体金属棒の主面側端部は、電源用の主面側導体層に電気的に接続され、前記導体金属棒の裏面側端部は、電源用の裏面側導体層に電気的に接続され、前記導体金属筒の主面側端部は、グランド用の主面側導体層に電気的に接続され、前記導体金属筒の裏面側端部は、グランド用の裏面側導体層に電気的に接続されていることが好ましい。このようにすると、電源用の導体金属棒がグランド用の導体金属筒で遮蔽される構造となるため、給電時に生じる電源ノイズを低減することができ、素子搭載部に搭載される回路素子を確実に動作させることができる。
前記導体金属筒は、前記主面側端部及び前記裏面側端部のうちの少なくともいずれかに切欠部を有し、その切欠部のある箇所には、前記電源用の主面側導体層及び前記電源用の裏面側導体層の少なくともいずれかが敷設されていることが好ましい。このようにすると、電源用の導体層がグランド用の導体金属筒に接触することがなく、その導体金属筒の内側に設けられた導体金属棒に電源用の導体層を確実に接続することができる。
前記導体金属筒は、前記主面側端部及び前記裏面側端部のうちの少なくともいずれかに、フランジ状またはタブ状のパッド部を有し、前記パッド部には、前記グランド用の主面側導体層及び前記グランド用の裏面側導体層の少なくともいずれかが電気的に接続されていることが好ましい。このようにすると、導体金属筒の端部に形成されたパッド部にグランド用の導体層を容易かつ確実に接続することができる。また、給電構造体を貫通孔に挿入したとき、導体金属筒のパッド部が貫通孔の開口部で引っ掛かるため、給電構造体を安定して保持することができ、給電構造体の接続信頼性が向上する。
前記コア基板の略中央部に前記素子搭載部が配置され、前記コア基板の外周部における複数箇所に前記給電構造体が配置されていることが好ましい。このようにすると、コア基板の略中央部に配置された素子搭載部を避けて給電構造体が配置されるので、その素子搭載部の領域を十分に確保することができる。また、複数箇所に給電構造体が設けられるので、素子搭載部に搭載される回路素子への給電をより確実に行うことができる。具体的には、例えば、素子搭載部に搭載されるＩＣチップの形状に合わせ、その４つの角部に対応する位置に給電構造体をそれぞれ設けることが好ましい。
前記コア基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。コア基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。樹脂基板の具体例としては、ＥＰ樹脂（エポキシ樹脂）基板、ＰＩ樹脂（ポリイミド樹脂）基板、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）基板、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）基板などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。前記セラミック基板の具体例としては、例えば、アルミナ基板、ベリリア基板、ガラスセラミック基板、結晶化ガラス等の低温焼成材料からなる基板などがある。前記金属基板の具体例としては、例えば、銅基板や銅合金基板、銅以外の金属単体からなる基板、銅以外の金属の合金からなる基板などがある。
また、上記コア基板は、その内部に配線層を形成した基板でもよし、チップコンデンサやチップ抵抗などの電子部品を埋め込んだ基板でもよい。
上記素子搭載部に搭載される回路素子としては、ＣＰＵ、ＧＰＵ、Ｃｈｉｐｓｅｔなどの機能を有するＩＣチップや、グラフィック用、サーバー用、ルーター用などのＩＣチップを挙げることができる。
また、上記課題を解決するための別の手段（手段２）としては、銅を主材料とする導体金属棒と、銅を主材料とし、前記導体金属棒と同軸上に配置された導体金属筒と、前記導体金属棒及び前記導体金属筒の隙間を埋める絶縁材とを含んで構成された多層配線基板埋込用の給電構造体がある。
従って、この手段２の構成によれば、給電構造体の導体金属棒と導体金属筒とで２つの電流経路を形成することができる。そのため、多層配線基板の貫通孔内にその給電構造体を埋め込むことにより、給電構造体を介して大電流の供給が可能となる。
前記多層配線基板埋込用の給電構造体の導体金属筒は、前記主面側端部及び前記裏面側端部のうちの少なくともいずれかに切欠部を有することが好ましい。このようにすると、多層配線基板に形成された導体層が導体金属筒に接触することがなく、その導体金属筒の内側に設けられた導体金属棒に導体層を確実に接続することができる。
前記多層配線基板埋込用の給電構造体の導体金属筒は、前記主面側端部及び前記裏面側端部のうちの少なくともいずれかに、フランジ状またはタブ状のパッド部を有することが好ましい。このようにすると、導体金属筒の端部に形成されたパッド部に多層配線基板の導体層を容易かつ確実に接続することができる。また、給電構造体を貫通孔に挿入したとき、導体金属筒のパッド部が貫通孔の開口部で引っ掛かるため、給電構造体を安定して保持することができ、給電構造体の接続信頼性が向上する。
以下、多層配線基板の製造方法について説明する。
準備工程では、主面側導体層と裏面側導体層と各導体層を導通させるスルーホール導体とを有するコア基板を、従来周知の手法により作製し、あらかじめ準備しておく。また、銅を主材料とする導体金属部材を含む給電構造体を、従来周知の手法により作製し、あらかじめ準備しておく。
積層配線部形成工程では、従来周知の手法に基づいて、コア基板の主面側に主面側絶縁層と主面側導体層とを交互に積層することにより、素子搭載部をその表層に有する第１積層配線部を形成する。また、コア基板の裏面側に裏面側絶縁層と裏面側導体層とを交互に積層することにより、第２積層配線部を形成する。
その後、給電構造体の埋め込み工程では、第１積層配線部、コア基板及び第２積層配線部を貫通する貫通孔を形成して、その貫通孔に給電構造体を埋め込む。次に、給電構造体の導体金属部材に接続する導体層の形成を行い、最後に、ソルダーレジストの形成を行う。
以下、本発明を多層配線基板に具体化した一実施の形態を図面に基づき詳細に説明する。図１には、本実施の形態の多層配線基板１０の断面図を示す。
図１に示されるように、多層配線基板１０は、ＩＣチップ搭載用の配線基板であって、ガラスエポキシからなる略矩形板状のコア基板１１と、コア基板１１の上面１２（主面）上に形成されるビルドアップ層３１（第１配線積層部）と、コア基板１１の下面１３（裏面）上に形成されるビルドアップ層３２（第２配線積層部）とからなる。コア基板１１における複数箇所にはスルーホール導体１６（スルーホール導体）が形成されている。かかるスルーホール導体１６は、貫通孔の内周面に銅めっきを施すことで形成され、コア基板１１の上面１２側と下面１３側とを接続導通している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。また、コア基板１１の上面１２及び下面１３には、銅からなる導体層１８がパターン形成されており、各導体層１８は、スルーホール導体１６に電気的に接続されている。さらに、コア基板１１の内部には、銅からなる導体層１９がパターン形成されており、各導体層１９は、スルーホール導体１６に電気的に接続されている。
コア基板１１の上面１２上に形成されたビルドアップ層３１は、エポキシ樹脂からなる樹脂絶縁層３３（主面側絶縁層）と、銅からなる導体層３４（主面側導体層）とを交互に積層した構造を有している。最上部の樹脂絶縁層３３の表面上における複数箇所には、端子パッド３６がアレイ状に形成されている。端子パッド３６は、ビルドアップ層３１に形成されたビア導体３７や導体層３４を介してコア基板１１の上面１２の導体層１８に電気的に接続されている。また、樹脂絶縁層３３の表面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、端子パッド３６を露出させる開口部３９が形成されている。端子パッド３６は、複数のはんだバンプ２０を介してＩＣチップ２１（半導体集積回路素子）に電気的に接続される。なお、各端子パッド３６は、コア基板１１において略中央の領域に位置しており、この領域が素子搭載部２２となる。
コア基板１１の下面１３上に形成されたビルドアップ層３２は、上述したビルドアップ層３１とほぼ同じ構造を有している。即ち、ビルドアップ層３２は、エポキシ樹脂からなる樹脂絶縁層４１（裏面側絶縁層）と、導体層４２（裏面側導体層）とを交互に積層した構造を有している。最下部の樹脂絶縁層３３の下面上における複数箇所には、ＢＧＡ用パッド４４が格子状に形成されている。ＢＧＡ用パッド４４は、ビルドアップ層３２に形成されたビア導体４５や導体層４２を介してコア基板１１の下面１３の導体層１８に電気的に接続されている。また、樹脂絶縁層４１の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４４を露出させる開口部４６が形成されている。ＢＧＡ用パッド４４の表面上には、マザーボード４７との電気的な接続を図るための複数のはんだバンプ４８が配設されている。そして、各はんだバンプ４８により、多層配線基板１０はマザーボード４７上に実装される。
図１〜図３に示されるように、多層配線基板１０の外周部における複数個所、具体的には、素子搭載部２２における４つの角部に対応する箇所に、ＩＣチップ２１への給電を行うための給電構造体５１が設けられている。図２は、図１の上方から見た多層配線基板１０の平面図であり、図３は、給電構造体５１の斜視図である。なお、図２においては、説明の便宜上、ソルダーレジスト３８を省略した状態で示している。
本実施の形態の給電構造体５１は、導体金属棒５２と、導体金属棒５２と同軸上に配置された導体金属筒５３と、導体金属棒５２及び導体金属筒５３の隙間を埋める絶縁材５４とを含んで構成されている。導体金属棒５２及び導体金属筒５３は、銅を主材料とする部材であり、導体金属棒５２の表面、導体金属筒５３の内部及び外部の表面の全体にはニッケル−金めっきが施されている。本実施の形態の給電構造体５１は、直径が約１．５ｍｍ程度であり、コア基板１１のスルーホール導体１６（例えば、直径が２ｍｍ程度）よりも小径である。より詳しくは、導体金属棒５２の直径は０．７ｍｍ程度であり、絶縁材５４の厚さは０．２ｍｍ程度である。さらに、導体金属筒５３は、外径が１．５ｍｍ程度であり、厚さが０．２ｍｍ程度である。なお、本実施形態の導体金属棒５２及び導体金属筒５３の抵抗率は、いずれも３μΩ／ｃｍ２以下であり、少なくとも上記スルーホール導体１６に比べて低抵抗である。
給電構造体５１は、導体金属筒５３の中心部に導体金属棒５２を配置し、その導体金属棒５２及び導体金属筒５３の隙間に絶縁材５４（例えば、絶縁性樹脂材料）を流し込んで硬化させることで形成される。給電構造体５１は、コア基板１１及びビルドアップ層３１，３２を貫通する貫通孔５７に埋め込まれ、その外周面が接着剤を用いて固定されている。
給電構造体５１における導体金属棒５２の主面側端部は、電源用の主面側導体層３４（パワー用の配線パターン）に直接接合されることで電気的に接続されている。導体金属棒５２の裏面側端部は、電源用の裏面側導体層４２（パワー用の配線パターン）に直接接合されることで電気的に接続されている。給電構造体５１における導体金属筒５３の主面側端部は、グランド用の主面側導体層３４（グランド用の配線パターン）に直接接合されることで電気的に接続されている。導体金属筒５３の裏面側端部は、グランド用の裏面側導体層４２（グランド用の配線パターン）に直接接合されることで電気的に接続されている。主面側導体層３４の配線パターンは、端子パッド３６やはんだバンプ２０を介してＩＣチップ２１に接続される。また、裏面側導体層４２の配線パターンは、ＢＧＡ用パッド４４やはんだバンプ４８を介してマザーボード４７に接続される。
図３に示されるように、本実施の形態の導体金属筒５３は、主面側端部及び裏面側端部に切欠部５８を有する。切欠部５８は、幅が０．７ｍｍ程度、高さが０．４ｍ程度である。この切欠部５８の幅は、配線パターン（例えば、０．３ｍｍ以下）よりも十分に広く、切欠部５８のある箇所には、絶縁材５４の端面（上面及び下面）に沿ってパワー用の配線パターンが敷設されている。さらに、導体金属筒５３は、主面側端部及び裏面側端部における切欠部５８の両側にタブ状のパッド部５９を有する。パッド部５９は、幅が０．４ｍｍ程度であり、配線パターンよりも幅広に形成されている。各パッド部５９には、グランド用の配線パターンが電気的に接続される。
図２に示されるように、主面側導体層３４において、導体金属筒５３に接続されるグランド用の配線パターン３４１は、導体金属棒５２に接続されるパワー用の配線パターン３４２を挟んで配置され、素子搭載部２２のある領域まで引き回すよう配線されている。
以下、多層配線基板１０の製造方法について説明する。
準備工程では、スルーホール導体１６や導体層１８，１９を有するコア基板１１（図４参照）を、従来周知の手法により作製し、あらかじめ準備しておく。また、導体金属棒５２と導体金属筒５３とからなる二重円筒状の給電構造体５１（図５参照）を作製し、あらかじめ準備しておく。但し、挿入を容易に行うために、導体金属筒５３における上端部側のパッド部５９のみが径方向に折り曲げられており、下端部側のパッド部５９は、径方向に折り曲げられておらず、軸線方向に延びた状態となっている。
その後、ビルドアップ層形成工程では、従来周知の手法に基づいてコア基板１１の上面１２の上に樹脂絶縁層３３と導体層３４とを交互に積層したビルドアップ層３１を形成する。また、コア基板１１の下面１３の上に樹脂絶縁層４１と導体層４２とを交互に積層したビルドアップ層３２を形成する（図６参照）。
埋め込み工程では、所定の位置にレーザ加工またはドリル加工を施すことにより、コア基板１１及びビルドアップ層３１，３２を貫通する貫通孔５７を形成する。そして、給電構造体５１における導体金属筒５３の外周面に接着剤を塗布した後、その給電構造体５１を貫通孔５７に埋め込む（図７参照）。またこのとき、貫通孔５７の上部及び下部からはみ出した接着剤を拭き取る。そして、接着剤を乾燥させて給電構造体５１を貫通孔５７に固定した後、導体金属筒５３の下端部側のパッド部５９を径方向の外側に折り曲げる。
その後、導体金属棒５２の端部、導体金属筒５３のパッド部５９等にはんだペーストや導体ペーストなどを印刷して加熱する。これにより、導体金属棒５２の主面側端部及び裏面側端部とパワー用の配線パターンとを接続するとともに、導体金属筒５３の主面側端部及び裏面側端部のパッド部５９とグランド用の配線パターンとを接続する。
そして、ビルドアップ層３１の上面及びビルドアップ層３２の下面を、樹脂絶縁材料からなるソルダーレジスト３８により被覆する（図８参照）。具体的には、樹脂絶縁層３３，４１の表面上にエポキシ樹脂を塗布した後、１８０℃〜２００℃程度の温度に所定時間加熱してキュアする。これによりエポキシ樹脂を硬化させ、ソルダーレジスト３８とする。次に、炭酸ガスレーザを用いたレーザ孔あけ加工を実施することにより、ソルダーレジスト３８における所定箇所、すなわち、端子パッド３６やＢＧＡ用パッド４４に対応する箇所に開口部３９，４６を形成する（図９参照）。
その後、ＢＧＡ用パッド４４にはんだペーストを印刷してリフローすることにより、ＢＧＡ用パッド４４上にはんだバンプ４８を形成する。その結果、コア基板１１及びビルドアップ層３１，３２からなる多層配線基板１０が完成する（図１参照）。
従って、本実施の形態によれば以下の効果を得ることができる。
（１）本実施の形態の多層配線基板１０には、ビルドアップ層３１、コア基板１１及びビルドアップ層３２を貫通する貫通孔５７に給電構造体５１が埋め込まれ、この給電構造体５１を介してＩＣチップ２１への給電が行われる。給電構造体５１は、銅を主材料とする導体金属部材（導体金属棒５２及び導体金属筒５３）で構成されており、導電性ペーストと比較して低抵抗であるため、大電流を流すことができる。そのため、ＩＣチップ２１に対して十分大きな電力を供給することができる。特に、本実施の形態の給電構造体５１は、スルーホール導体１６よりも小径であり、銅を用いた良導体の金属部材で形成されているため、スペースをとらずに大電流を供給することができる。また、給電構造体５１は、スルーホール導体１６のようにビルドアップ層３１，３２内のビア導体３７，４５や導体層３６，４２を介してＩＣチップ２１に接続する必要がなく、接続抵抗を低減することができるため、接続信頼性を高めることができる。
（２）本実施の形態の給電構造体５１は、導体金属棒５２と、導体金属棒５２と同軸上に配置された導体金属筒５３と、導体金属棒５２及び導体金属筒５３の隙間を埋める絶縁材５４とを含んで構成されている。このように給電構造体５１を構成すれば、パワー用の経路とグランド用の経路との２つの給電用経路を形成することができ、大電流の供給が可能となる。
（３）本実施の形態の給電構造体５１では、導体金属棒５２にパワー用の配線パターン３４２が接続され、導体金属筒５３にグランド用の配線パターン３４１が接続されている。この場合、電源用の導体金属棒５２がグランド用の導体金属筒５３で遮蔽される構造となるため、給電時に生じる電源ノイズを低減することができ、素子搭載部２２に搭載されるＩＣチップ２１を確実に動作させることができる。さらに、主面側導体層３４において、導体金属筒５３に接続されるグランド用の配線パターン３４１は、導体金属棒５２に接続されるパワー用の配線パターン３４２を挟んで配置され、素子搭載部２２のある領域まで引き回すよう配線されている。これにより、給電時に生じる電源ノイズを確実に低減することができる。
（４）本実施の形態の給電構造体５１では、導体金属筒５３の主面側端部及び裏面側端部に切欠部５８を有し、その切欠部５８のある箇所にパワー用の主面側導体層３４及びパワー用の裏面側導体層４２の配線パターン３４２が敷設されている。このようにすると、パワー用の配線パターン３４２がグランド用の導体金属筒５３に接触することがなく、その導体金属筒５３の内側に設けられた導体金属棒５２に配線パターン３４２を確実に接続することができる。
（５）本実施の形態の給電構造体５１では、導体金属筒５３の主面側端部及び裏面側端部にタブ状のパッド部５９を有し、そのパッド部５９にグランド用の主面側導体層３４及びグランド用の裏面側導体層４２の配線パターン３４１が接続されている。このようにすると、グランド用の配線パターン３４１を導体金属筒５３に容易かつ確実に接続することができる。また、給電構造体５１を貫通孔５７に挿入したとき、導体金属筒５３のパッド部５９が貫通孔５７の開口部で引っ掛かるため、給電構造体５１を安定して保持することができ、給電構造体５１の接続信頼性が向上する。
（６）本実施の形態の多層配線基板１０では、コア基板１１の略中央部に素子搭載部２２が配置され、コア基板１１の外周部における複数箇所に給電構造体５１が配置されている。このように給電構造体５１を複数設けることにより、ＩＣチップ２１への給電を確実に行うことができる。また、コア基板１１の略中央部における素子搭載部２２を避けて給電構造体５１が配置されるので、その素子搭載部２２の領域を十分に確保することができる。
（７）本実施の形態の多層配線基板１０では、主面側導体層３４及び裏面側導体層４２と給電構造体５１との接続部が露出することなくソルダーレジスト３８で覆われるため、それら接続部が外部部品などとショートするといた問題を回避でき、信頼性を高めることができる。
（８）多層配線基板１０の一方の主面側から他方の主面側に大電力を供給するためには、例えば、ジャンパー線による接続を採用することが考えられる。しかしながら、ジャンパー線は基本的に配線基板内部を通過するものではなく、配線基板外部領域を大きく迂回して引き回されるものであるため、配線経路がかなり長くなる。従って、たとえ銅線等の低抵抗材料を用いたとしても、十分に低抵抗化を達成することができない。これに対して本実施の形態のような給電構造体５１は、基本的に配線基板内部に埋め込まれた状態で使用されることから、ジャンパー線方式に比べて配線経路がかなり短くて済むという利点がある。しかも、ジャンパー線とは異なり、給電構造体５１は外部に露出することがないので、信頼性にも優れたものとなる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態の多層配線基板１０では、導体金属部材としての導体金属棒５２及び導体金属筒５３を有する二重円筒状の給電構造体５１を用いてＩＣチップ２１への給電を行うようにしたが、図１０に示す多層配線基板６１のように、導体金属棒６２のみからなる給電構造体６３を用いてＩＣチップ２１への給電を行うように構成してもよい。導体金属棒６２は、銅を主材料として形成され、その表面にニッケル−金めっきが施されている。この導体金属棒６２は、コア基板１１のスルーホール導体１６よりも小径である。また、給電構造体６３は、電源用とグランド用とに区分され、電源用の給電構造体６３の主面側端部及び裏面側端部はパワー用の配線パターンに接続され、グランド用の給電構造体６３の主面側端部及び裏面側端部はグランド用の配線パターンに接続される。このように多層配線基板６１を構成しても、ＩＣチップ２１を動作させるために十分大きな電力を供給することができる。
・上記実施の形態の給電構造体５１，６３は、導体金属棒５２，６２を有していたが、例えば板状の導体金属部材を用いてもよい。また、給電構造体５１，６３は、その表面全体にめっきが施されていたが、導体層３４，４２と接続する主面側端部及び裏面側端部のみにめっきを施すようにしてもよい。
・上記実施の形態の給電構造体５１は、導体金属筒５３にタブ状のパッド部５９を有していたが、図１１に示されるように、フランジ状のパット部６４に変更してもよい。また、導体金属筒５３が厚く、配線パターンとの接続面積を十分に確保できる場合には、導体金属筒５３におけるパッド部５９，６４を省略してもよい。勿論、パッド部５９，６４は、導体金属筒５３の主面側端部及び裏面側端部のうちのいずれか一方のみに設けてもよい。
・上記実施の形態では、給電構造体５１，６３はコア基板１１のスルーホール導体１６を避けた位置に形成していたが、そのスルーホール導体１６の中を貫通するように形成してもよい。この場合、スルーホール導体１６内には、比較的に軟らかい閉塞体１７が埋め込まれているので、給電構造体５１，６３を埋め込むための貫通孔５７を容易に加工することができる。また、導電性接着剤を用いてスルーホール導体１６内に給電構造体５１，６３を固定するようにすれば、給電能力をより高めることが可能となる。
・上記実施の形態では、多層配線基板１０の製造時において、接着剤を用いて給電構造体５１を貫通孔５７に固定した後、導体金属筒５３下端のパッド部５９を径方向に折り曲げるようにしていたが、これに限定されるものではない。例えば、貫通孔５７の直径を大きくし、導体金属筒５３のパッド部５９を折り曲げた状態で給電構造体５１を貫通孔５７に挿入した後、接着剤等で固定してもよい。
・上記実施の形態では、ビルドアップ層３１，３２の導体層３４，４２と給電構造体５１とをはんだで接続するものであったが、これに限定されるものではなく、例えば、銅めっきを施すことによって接続してもよい。さらに、給電構造体５１と導体層３４，４２とをジャンパー線で接続するよう構成してもよい。また、導体層３４，４２と給電構造体５１とをはんだで接続する場合には、ＢＧＡ用パッド４４上にはんだバンプ４８を形成する工程で同時に行うようにしてもよい。さらには、ビルドアップ層３１の最上部の主面側導体層３４及びビルドアップ層３２の最下部の裏面側導体層４２の配線パターンを形成する前に給電構造体５１を貫通孔５７に埋め込み、その配線パターンの形成工程において、給電構造体５１と接続するように配線パターンを形成してもよい。
・上記実施の形態では、給電構造体５１，６３は素子搭載部２２における４つの角部に対応する箇所に設けられるものであったが、給電構造体５１，６３の形成位置や個数は限定されるものではない。但し、多層配線基板１０，６１において素子搭載部２２を避けた外周部に設けることが好ましい。
・上記実施形態では、多層配線基板１０のパッケージ形態はＢＧＡ（ボールグリッドアレイ）であるが、ＢＧＡのみに限定されず、例えばＰＧＡ（ピングリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
（１）主面及び裏面を有するコア基板と、前記主面上に配置され、主面側絶縁層と主面側導体層とを交互に積層してなり、素子搭載部をその表層に有する第１積層配線部と、前記裏面上に配置され、裏面側絶縁層と裏面側導体層とを交互に積層してなる第２積層配線部と、前記コア基板に形成され、前記主面側導体層と前記裏面側導体層とを導通させるスルーホール導体と、銅を主材料とする導体金属棒を構成要素として含み、前記第１積層配線部、前記コア基板及び前記第２積層配線部を貫通する貫通孔内に埋め込まれた給電構造体とを備え、前記導体金属部材が給電用の主面側導体層及び給電用の裏面側導体層にそれぞれ電気的に接続されており、前記導通構造体は、前記スルーホール導体よりも小径であることを特徴とする多層配線基板。
（２）上記（１）において、前記導通構造体は、前記コア基板のスルーホール導体の中を貫通するように形成されていることを特徴とする多層配線基板。
（３）上記（１）において、前記導通構造体は、前記コア基板のスルーホール導体を避けて形成されていることを特徴とする多層配線基板。
（４）上記（２）のいずれかにおいて、前記導通構造体は、導電性接着剤を用いて接着固定されることを特徴とする多層配線基板。
（５）上記（１）乃至（４）のいずれかにおいて、前記主面側導体層は、グランド用の配線パターンと電源用の配線パターンとを含み、グランド用の配線パターンが電源用の配線パターンを挟んで配置され、前記素子搭載部のある領域まで引き回すよう配線されていることを特徴とする多層配線基板。
（６）主面及び裏面を有するコア基板と、前記主面上に配置され、主面側絶縁層と主面側導体層とを交互に積層してなり、素子搭載部をその表層に有する第１積層配線部と、前記裏面上に配置され、裏面側絶縁層と裏面側導体層とを交互に積層してなる第２積層配線部と、前記コア基板に形成され、前記主面側導体層と前記裏面側導体層とを導通させるスルーホール導体と、銅を主材料とする導体金属部材を構成要素として含み、前記第１積層配線部、前記コア基板及び前記第２積層配線部を貫通する貫通孔内に埋め込まれた給電構造体とを備え、前記導体金属部材が給電用の主面側導体層及び給電用の裏面側導体層にそれぞれ電気的に接続される多層配線基板の製造方法であって、前記第１積層配線部及び第２積層配線部の形成後、貫通孔を形成し、次いで前記貫通孔に給電構造体を埋め込み、次に前記給電構造体の導体金属部材に接続する導体層の形成を行い、最後にソルダーレジストの形成を行うことを特徴とする多層配線基板の製造方法。
本発明を具体化した一実施の形態の多層配線基板を示す概略断面図。 一実施の形態の多層配線基板を示す平面図。 一実施の形態の給電構造体を示す斜視図。 一実施の形態のコア基板を示す断面図。 一実施の形態の給電構造体を示す斜視図。 一実施の形態の多層配線基板の製造方法の説明図。 一実施の形態の多層配線基板の製造方法の説明図。 一実施の形態の多層配線基板の製造方法の説明図。 一実施の形態の多層配線基板の製造方法の説明図。 別の実施の形態の多層配線基板を示す概略断面図。 別の実施の形態の給電構造体を示す断面図。 従来の多層配線基板を示す概略断面図。
符号の説明
１０，６１…多層配線基板
１１…コア基板
１２…主面としての上面
１３…裏面としての下面
１６…スルーホール導体
２２…素子搭載部
３１…第１積層配線部としてのビルドアップ層
３２…第２積層配線部としてのビルドアップ層
３３…主面側絶縁層としての樹脂絶縁層
３４…主面側導体層としての導体層
４１…裏面側絶縁層としての樹脂絶縁層
４２…裏面側導体層としての導体層
５１，６３…給電構造体
５２，６２…導体金属棒
５３…導体金属筒
５４…絶縁材
５７…貫通孔
５８…切欠部
５９，６４…パッド部

Claims (12)

  1. 主面及び裏面を有するコア基板と、
    前記主面上に配置され、主面側絶縁層と主面側導体層とを交互に積層してなり、素子搭載部をその表層に有する第１積層配線部と、
    前記裏面上に配置され、裏面側絶縁層と裏面側導体層とを交互に積層してなる第２積層配線部と、
    前記コア基板に形成され、前記主面側導体層と前記裏面側導体層とを導通させるスルーホール導体と、
    銅を主材料とする導体金属部材を構成要素として含み、前記第１積層配線部、前記コア基板及び前記第２積層配線部を貫通する貫通孔内に埋め込まれた給電構造体と
    を備え、前記導体金属部材が給電用の主面側導体層及び給電用の裏面側導体層にそれぞれ電気的に接続されていることを特徴とする多層配線基板。
  2. 前記給電構造体は、銅を主材料とする導体金属棒を構成要素として含むことを特徴とする請求項１に記載の多層配線基板。
  3. 前記給電構造体は、銅を主材料とする導体金属棒と、銅を主材料とし、前記導体金属棒と同軸上に配置された導体金属筒と、前記導体金属棒及び前記導体金属筒の隙間を埋める絶縁材とを含んで構成されていることを特徴とする請求項１に記載の多層配線基板。
  4. 前記導体金属棒の主面側端部は、電源用の主面側導体層に電気的に接続され、前記導体金属棒の裏面側端部は、電源用の裏面側導体層に電気的に接続され、前記導体金属筒の主面側端部は、グランド用の主面側導体層に電気的に接続され、前記導体金属筒の裏面側端部は、グランド用の裏面側導体層に電気的に接続されていることを特徴とする請求項３に記載の多層配線基板。
  5. 前記導体金属筒は、前記主面側端部及び前記裏面側端部のうちの少なくともいずれかに切欠部を有し、その切欠部のある箇所には、前記電源用の主面側導体層及び前記電源用の裏面側導体層の少なくともいずれかが敷設されていることを特徴とする請求項３または４に記載の多層配線基板。
  6. 前記導体金属筒は、前記主面側端部及び前記裏面側端部のうちの少なくともいずれかに、フランジ状またはタブ状のパッド部を有し、前記パッド部には、前記グランド用の主面側導体層及び前記グランド用の裏面側導体層の少なくともいずれかが電気的に接続されていることを特徴とする請求項３乃至５のいずれか１項に記載の多層配線基板。
  7. 前記コア基板の略中央部に前記素子搭載部が配置され、前記コア基板の外周部における複数箇所に前記給電構造体が配置されていることを特徴とする請求項１乃至６のいずれか１項に記載の多層配線基板。
  8. 前記給電構造体は、抵抗率が３μΩ／ｃｍ２以下であることを特徴とする請求項１乃至７のいずれか１項に記載の多層配線基板。
  9. 銅を主材料とする導体金属棒と、銅を主材料とし、前記導体金属棒と同軸上に配置された導体金属筒と、前記導体金属棒及び前記導体金属筒の隙間を埋める絶縁材とを含んで構成された多層配線基板埋込用の給電構造体。
  10. 前記導体金属筒は、前記主面側端部及び前記裏面側端部のうちの少なくともいずれかに切欠部を有することを特徴とする請求項９に記載の多層配線基板埋込用の給電構造体。
  11. 前記導体金属筒は、前記主面側端部及び前記裏面側端部のうちの少なくともいずれかに、フランジ状またはタブ状のパッド部を有することを特徴とする請求項９または１０に記載の多層配線基板埋込用の給電構造体。
  12. 抵抗率が３μΩ／ｃｍ２以下であることを特徴とする請求項９乃至１１のいずれか１項に記載の多層配線基板埋込用の給電構造体。
JP2007324078A 2006-12-21 2007-12-14 多層配線基板 Expired - Fee Related JP5122932B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007324078A JP5122932B2 (ja) 2006-12-21 2007-12-14 多層配線基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006344061 2006-12-21
JP2006344061 2006-12-21
JP2007324078A JP5122932B2 (ja) 2006-12-21 2007-12-14 多層配線基板

Publications (2)

Publication Number Publication Date
JP2008177554A true JP2008177554A (ja) 2008-07-31
JP5122932B2 JP5122932B2 (ja) 2013-01-16

Family

ID=39541247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007324078A Expired - Fee Related JP5122932B2 (ja) 2006-12-21 2007-12-14 多層配線基板

Country Status (2)

Country Link
US (1) US8093506B2 (ja)
JP (1) JP5122932B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012150817A2 (en) * 2011-05-03 2012-11-08 Lg Innotek Co., Ltd. Method for manufacturing printed circuit board
WO2014034443A1 (ja) * 2012-08-31 2014-03-06 ソニー株式会社 配線基板及び配線基板の製造方法
JP2016018577A (ja) * 2014-07-08 2016-02-01 日東電工株式会社 配線回路基板
JP2018129463A (ja) * 2017-02-10 2018-08-16 田淵電機株式会社 プリント回路基板及びプリント回路装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI368978B (en) * 2007-09-21 2012-07-21 Unimicron Technology Corp Method for fabricating ball-implantation side surface structure of package substrate
US20090102050A1 (en) * 2007-10-17 2009-04-23 Phoenix Precision Technology Corporation Solder ball disposing surface structure of package substrate
JP2009135162A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP2010141098A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
US8400782B2 (en) * 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101167427B1 (ko) * 2010-09-29 2012-07-19 삼성전기주식회사 양극산화 방열기판 및 그 제조방법
TWI416679B (zh) * 2010-12-06 2013-11-21 Ind Tech Res Inst 半導體結構及其製造方法
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
US9615453B2 (en) 2012-09-26 2017-04-04 Ping-Jung Yang Method for fabricating glass substrate package
JP2015126053A (ja) * 2013-12-26 2015-07-06 富士通株式会社 配線基板、配線基板の製造方法及び電子装置
MY175520A (en) * 2014-02-21 2020-07-01 Mitsui Mining & Smelting Co Ltd Copper clad laminate for forming of embedded capacitor layer, multilayered printed wiring board, and manufacturing method of multilayered printed wiring board
JP2015213124A (ja) * 2014-05-02 2015-11-26 イビデン株式会社 パッケージ基板
JP6682741B2 (ja) * 2014-06-23 2020-04-15 サムソン エレクトロ−メカニックス カンパニーリミテッド． 回路基板及び回路基板組立体
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
US9693445B2 (en) * 2015-01-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board with thermal via
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
CN109075769B (zh) * 2016-04-28 2022-05-27 株式会社村田制作所 弹性波装置
CN110323061B (zh) * 2019-07-10 2024-05-31 南方科技大学 具有多种烧制模式的三维模组
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6296578U (ja) * 1985-12-05 1987-06-19
JPH07283546A (ja) * 1994-04-08 1995-10-27 Furukawa Electric Co Ltd:The 高耐圧大電流配線板
JPH11112145A (ja) * 1997-10-07 1999-04-23 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2001308479A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 配線基板
JP2001332860A (ja) * 2000-05-18 2001-11-30 Hitachi Cable Ltd 多層配線基板、半導体装置、電子装置及びそれらの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989012918A1 (en) * 1988-06-20 1989-12-28 Gte Rotaflex Limited Electric current distribution apparatus
JPH0750487A (ja) 1994-02-03 1995-02-21 Ibiden Co Ltd 多層プリント配線板
JPH1117341A (ja) 1997-06-25 1999-01-22 Hitachi Aic Inc 多層プリント配線板
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6296578U (ja) * 1985-12-05 1987-06-19
JPH07283546A (ja) * 1994-04-08 1995-10-27 Furukawa Electric Co Ltd:The 高耐圧大電流配線板
JPH11112145A (ja) * 1997-10-07 1999-04-23 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2001308479A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 配線基板
JP2001332860A (ja) * 2000-05-18 2001-11-30 Hitachi Cable Ltd 多層配線基板、半導体装置、電子装置及びそれらの製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012150817A2 (en) * 2011-05-03 2012-11-08 Lg Innotek Co., Ltd. Method for manufacturing printed circuit board
WO2012150817A3 (en) * 2011-05-03 2013-03-21 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US10349519B2 (en) 2011-05-03 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
WO2014034443A1 (ja) * 2012-08-31 2014-03-06 ソニー株式会社 配線基板及び配線基板の製造方法
KR20150048105A (ko) * 2012-08-31 2015-05-06 소니 주식회사 배선 기판 및 배선 기판의 제조 방법
JPWO2014034443A1 (ja) * 2012-08-31 2016-08-08 ソニー株式会社 配線基板及び配線基板の製造方法
US10187971B2 (en) 2012-08-31 2019-01-22 Sony Corporation Wiring board and method of manufacturing wiring board
KR102134933B1 (ko) * 2012-08-31 2020-07-16 소니 주식회사 배선 기판 및 배선 기판의 제조 방법
JP2016018577A (ja) * 2014-07-08 2016-02-01 日東電工株式会社 配線回路基板
JP2018129463A (ja) * 2017-02-10 2018-08-16 田淵電機株式会社 プリント回路基板及びプリント回路装置

Also Published As

Publication number Publication date
US8093506B2 (en) 2012-01-10
US20080149384A1 (en) 2008-06-26
JP5122932B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5122932B2 (ja) 多層配線基板
US9478343B2 (en) Printed wiring board
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2008283166A (ja) コンデンサ、配線基板
JP2006114621A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009170941A (ja) キャパシタ実装配線基板
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
JP2004134679A (ja) コア基板とその製造方法、および多層配線基板
JP4521223B2 (ja) プリント配線板
JP2012074505A (ja) 半導体搭載装置用基板、半導体搭載装置
JP2014192177A (ja) 配線基板
JP2014165362A (ja) プリント配線板
JP2004241583A (ja) 配線基板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2010519769A (ja) 高速メモリパッケージ
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP6236841B2 (ja) 多層配線基板及びその製造方法
JP5095456B2 (ja) 部品内蔵配線基板の製造方法
JP5122846B2 (ja) コンデンサ内蔵配線基板
JP2011035211A (ja) 部品実装モジュール、部品実装モジュール内蔵配線板、部品実装モジュール内蔵配線板の製造方法
JP5066311B2 (ja) 配線基板
JP2010040891A (ja) 部品内蔵配線板
JP2009224731A (ja) 多層樹脂配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees