JP2004327690A - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP2004327690A
JP2004327690A JP2003119960A JP2003119960A JP2004327690A JP 2004327690 A JP2004327690 A JP 2004327690A JP 2003119960 A JP2003119960 A JP 2003119960A JP 2003119960 A JP2003119960 A JP 2003119960A JP 2004327690 A JP2004327690 A JP 2004327690A
Authority
JP
Japan
Prior art keywords
wiring
interlayer connection
layer
conductive layer
connection means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003119960A
Other languages
English (en)
Inventor
Daisuke Iguchi
大介 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2003119960A priority Critical patent/JP2004327690A/ja
Priority to US10/828,307 priority patent/US7149092B2/en
Publication of JP2004327690A publication Critical patent/JP2004327690A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0245Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/093Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09336Signal conductors in same plane as power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09636Details of adjacent, not connected vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ベースクロックが1GHz以上の高速動作する回路基板にも適用可能であると共にコモンモード放射等の電磁波放射を抑制することができ、かつ低コストのプリント配線基板を提供する。
【解決手段】プリント配線基板10は、第1の信号配線層12、第1のグランド層14、第2のグランド層16、第2の信号配線層18が絶縁材20を介して積層されてなり、第1のスルーホール100が設けられている。第1の信号配線層12には第1の信号配線102が、第2の信号配線層18には第2の信号配線104が形成され、信号配線102と信号配線104とは第1のスルーホール100を介して接続される。導電性の第1のグランド層14と第2のグランド層16とは第2のスルーホール106を介して接続される。第2のスルーホール106は、第1のスルーホール100と絶縁されると共に第1のスルーホールを覆うように形成されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、プリント配線基板に係り、より詳しくは、パーソナルコンピューターや複写機、プリンタ、ファクシミリ等の電子機器に用いられるプリント配線基板に関する。
【0002】
【従来の技術】
上記のような電子機器に用いられるプリント配線基板上におけるディジタル信号の伝送には、2値パルスの基本波の周波数に対して通常5倍以上の高調波成分まで十分に伝送できる必要がある。すなわち、ベースクロックが数百MHz以上の高速なディジタル信号を伝送するには、GHzオーダーの高調波成分を考慮しなければならない。
【0003】
プリント基板上におけるGHzオーダーの信号伝送の阻害要因としては、誘電損失及び表皮効果によるものがあることが知られている。さらに、多層基板において異なる複数の層間を接続するためのビアホールを介して信号が複数の層を通過するときの損失も無視できない。
【0004】
本発明者らの解析によれば、例えば2つの信号配線層の間に挟まれた電源層、グランド層などの複数の層をビアホールを介して信号が通過するときの減衰が特に著しい。これは以下の理由による。すなわち、プリント配線基板の信号の伝達では、信号配線を流れる信号電流の鏡像電流が、その信号配線層に隣接する電源層、グランド層などの参照面に見かけ上対称的に流れ、実際は信号電流と鏡像電流との間の電気力線の広がりに従って、参照面上にリターン電流が分布して流れる。そして、プリント配線基板の両面に配線された信号配線がビアホールによって複数の参照面を貫通するように接続された場合、リターン電流がこれらの参照面をまたがって流れることができない場合に信号電流が阻害され、減衰するのである。また、リターン電流が参照面を貫通して流れることができない場合、リターン電流が不完全になることにより遠方電磁界がキャンセルされないため、コモンモード放射が生じることが本発明者らの解析により明らかとなっている。なお、2つの参照面の間の結合が小さいほど信号の減衰は大きくなる。すなわち、2つの参照面の間隔が大きいほど信号の損失は大きくなる。
【0005】
特許文献1には、電源層を主電源面とサブ電源面とに分割することで信号配線に流れる電流のリターン電流路が遮断されることに対して、対向する電源層とグランド層とをコンデンサにより接続し、高周波のリターン電流をグランド層へバイパスさせる技術が開示されている。
【0006】
しかしながら、特許文献1に記載された技術では、同一層に配置された主電源面及びサブ電源面を2個のコンデンサを用いて高周波的に接続することによりリターン電流をバイパスさせるため、コンデンサ自体が持つインダクタンス成分に加えて、コンデンサを電源層とグランド層との間で接続するためのビアホールや該ビアホールと配線を接続するためのパッドが持つインダクタンス成分がリターン電流路に直列に挿入されるため、例えば数GHz以上の高周波領域においては十分に低いインダクタンスとすることができない。
【0007】
発明者らによる特許文献2では、不要電磁波輻射を低減し、かつリターン電流が阻害されるのを防ぐことができるプリント配線基板を提案している。具体的には、信号配線を配線するための信号配線層、導電体によるグランド領域を有すると共に、少なくとも一方に電源配線を有する2つのグランド層を含むプリント配線基板において、2つのグランド層のグランド領域間が複数の導電性の層間接続手段で接続されたものである。
【0008】
また、非特許文献1には、CPU、ブリッジ、DDRメモリ等を含む領域について部分的に特許文献2に記載されたプリント配線基板と同様の構造、すなわちビアホールで密結合した2つのグランド面をもつ構造が記載されている。
【0009】
このようなプリント配線基板では、信号伝達用のビアホールの近傍に、2つのグランド層の間を結ぶビアホールを配置するので、一般の多層プリント配線基板で問題となっている電源面とグランド面との間の共振による放射を抑え、低電磁波放射とすることができると同時に、2つのグランド層の間を接続するビアホールによってリターン電流の経路が確保されるため、高速伝送に適している。
【0010】
しかしながら、詳細は後述するが、このようなプリント配線基板においてもGHzオーダーにおける電磁波放射の抑制及び高速伝送の効果は限定的となる。
【0011】
従来から問題となっている情報機器等の各種の電子機器から放射される電磁ノイズは、主にプリント配線基板上のクロック信号や、該クロック信号に同期したデジタル信号の信号線に起因するものと考えられており、このためプリント配線基板上の信号線や該信号線に接続されたワイヤーハーネス等に対して、様々な電磁放射防止対策が採られてきた。
【0012】
例えば、信号出力線にダンピング抵抗又はフィルタを付加して出力信号の立ち上がり及び立ち下がりをなまらせたり、信号線の近傍にグランド電位とされたガードパターンを配置して帰還電流ループを小さくする等の対策が広く一般に行われている。
【0013】
また、プリント配線基板において観測される電磁波には、信号線上の電流分布から予測されるものとは周波数分布が異なり、しかも信号線の性質とは無関係に特定の周波数で鋭いピークを有するものがある。この電磁波発生の主な要因は、特許文献3にも記載されているように、プリント配線基板の信号線ではなく電源系にあり、対向する電源層及びグランド層において発生する電気的共振にあることが知られている。
【0014】
これに対して、特許文献3には、プリント配線基板の端部における共振電流の反射率を低下させるため、プリント配線基板の端部に複数の第1のコンデンサを配置すると共に、この第1のコンデンサとプリント配線基板上に実装されたIC等の能動素子との間に流れるループ電流を抑制するための第2のコンデンサを能動素子の電源端子に、又はその近傍の電源層とグランド層との間に接続する技術が開示されている。
【0015】
しかしながら、特許文献3に記載された技術では、コンデンサ自体及びコンデンサの実装によるインダクタンスがあるため、例えば周波数が約1GHzを越えるような高周波の共振電流に対しては効果がなく、また、低い周波数帯においても共振電流を完全になくすことはできず、プリント配線基板の端部から放射される電磁波を完全に抑制することができない、という問題があった。
【0016】
また、特許文献4には、プリント配線基板の配線密度を向上させるために、ビアホールを二重構造にする、すなわち同軸構造にすることにより、ビアホールの径を極力小さくしつつ複数の配線を層間接続する技術が開示されている。具体的には、例えばメカニカル・ドリルにより外側スルーホールを穿設し、これにメッキ層を形成して樹脂充填体を充填し、配線層を形成し、絶縁樹脂層をラミネートし、フォトリソグラフィー技術によりビアホールを形成し、樹脂充填体を熱硬化した後、サイクルパルス法によりレーザパルスを照射して、絶縁樹脂層及び樹脂充填体を貫通させて内側スルーホールを形成する。
【0017】
しかしながら、特許文献4に記載された技術では、信号配線同士を2重構造化するため、むしろクロストークが増大したり、インピーダンスが不安定化したりするなどの悪影響がでる場合がある、という問題があった。
【0018】
【特許文献1】
特開平11−233951号公報
【特許文献2】
特願平2001−280631号
【特許文献3】
特許第3036629号公報
【特許文献4】
特開2001−203458号公報
【非特許文献1】
インテル社、「Intel Pentium(R) 4 Processor in 478−Pin Package and Intel 845 Chipset Platform for DDR − Design Guide」
【0019】
【発明が解決しようとする課題】
前述したように、GHzオーダーで高速に信号を伝送する場合、ビアホールを介して信号が複数の層を通過するときの損失が無視できない。また、リターン電流が途切れることによるコモンモード放射の影響も大きい。本発明者らは、2つの参照面の距離が900μmの場合において、2つのビアホールを往復する信号の減衰を解析した。その結果、周波数が2GHzの信号成分で2.5dB減衰することが見込まれることが明らかとなり、GHzオーダーの伝送では実用にならないことが判った。信号配線層の間に2つのグランド層が挟まれた構造のプリント配線基板では、信号用のビアホールの近傍に複数のグランド層を接続する接続用のビアホールを設け、リターン電流が複数のグランド層を貫通して流れるようにすることである程度改善することができる。しかしながら、信号用のビアホールの近傍、例えば1.5mmの距離に接続用のビアホールを設けた場合でも、GHzオーダーではリターン電流が回り込まず、改善効果は小さい。
【0020】
特許文献1に記載されているように、電源層及びグランド層を内層として備えた構造のプリント配線基板では、コンデンサによりリターン電流のバイパスが行われるが、コンデンサ自体及びコンデンサを接続するビアホールのインダクタンスにより、1GHz以上の成分はバイパスできない。
【0021】
また、非特許文献1に記載された4層基板では、配線を低インピーダンス化して高速化するため、コア厚を1.2mmとしている。信号の減衰は、信号が貫通して流れる2つの層の層間距離に依存するため、上記4層基板では、信号が複数の層を貫通して流れることによる信号品質劣化及びコモンモード放射増大の影響はさらに大きいと思われる。
【0022】
本発明は、上記問題を解決すべく成されたものであり、ベースクロックが1GHz以上の高速動作する回路基板にも適用可能であると共にコモンモード放射等の電磁波放射を抑制することができ、かつ低コストのプリント配線基板を提供することを目的とする。
【0023】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載の発明は、導電性の配線を形成するための第1の配線層と第2の配線層との間に、導電性領域を形成する第1の導電層及び第2の導電層がそれぞれ絶縁層を介在して積層されたプリント配線基板において、前記第1の導電層及び前記第2の導電層と絶縁されると共に、前記第1の配線層の第1の配線と前記第2の配線層の第2の配線とを接続する導電性の第1の層間接続手段と、前記第1の導電層及び前記第2の導電層の導電性領域に接続されると共に前記第1の層間接続手段と絶縁され、前記第1の層間接続手段を覆う導電性の第2の層間接続手段と、を設けたことを特徴とする。
【0024】
この発明によれば、第1の層間接続手段によって、第1の配線層の第1の配線と第2の配線層の第2の配線とが電気的に接続される。また、第1の層間接続手段は、第1の導電層及び前記第2の導電層の導電性領域に接続された第2の層間接続手段によってその周囲を覆われている。
【0025】
そして、第1の層間接続手段は、第1の導電層及び第2の導電層と絶縁されており、第2の層間接続手段は、第1の層間接続手段と絶縁されている。すなわち、第1の層間接続手段と第2の層間接続手段とで同軸構造の伝送路を構成しており、第1の層間接続手段の周囲が第2の層間接続手段によって略同電位となる。
【0026】
このため、第1の配線層の第1の配線から第1の層間接続手段を介して第2の配線層の第2の配線に信号が伝送される場合や電源が供給される場合等において、従来から問題となっていた複数の層をまたがって信号等が伝達される場合における信号等の伝送特性が劣化したり、電磁波放射が発生するのを抑制することができる。
【0027】
請求項2記載の発明は、前記第1の導電層及び前記第2の導電層は、異なる電位の複数の導電性領域を各々備え、前記第2の層間接続手段は、前記第1の導電層及び前記第2の導電層の略同電位の導電性領域を接続することを特徴とする。
【0028】
この発明によれば、第1の導電層及び第2の導電層が、異なる電位の複数の導電性領域を各々備えることができる。例えば請求項3に記載したように、前記複数の導電性領域は、電源領域及びグランド領域を含む構成とすることができる。このように、電源領域やグランド領域を1つの導電層に混在させることができ、設計の自由度を向上させることができる。
【0029】
請求項4記載の発明は、前記第1の層間接続手段及び前記第2の層間接続手段に関する特性インピーダンスと前記第1の配線及び前記第2の配線に関する特性インピーダンスが略同一であることを特徴とする。
【0030】
この発明によれば、第1の層間接続手段及び第2の層間接続手段から成る同軸構造の伝送路の特性インピーダンスと第1の配線及び第2の配線に関する特性インピーダンスが略同一であるため、信号の反射等による信号品質の劣化や定在波の発生による電磁波放射の発生等を抑えることができる。
【0031】
例えば請求項5に記載したように、前記第1の層間接続手段及び前記第2の層間接続手段に関する特性インピーダンスと前記第1の配線及び前記第2の配線に関する特性インピーダンスが略同一となるように、前記第1の層間接続手段の外径及び前記第2の層間接続手段の内径の少なくとも一方が調整されていることにより、各々の特性インピーダンスを略同一にすることができる。
【0032】
また、請求項6に記載したように、前記第1の層間接続手段と前記第2の層間接続手段との間に誘電部材をさらに備え、前記第1の層間接続手段及び前記第2の層間接続手段に関する特性インピーダンスと前記配線に関する特性インピーダンスが略同一となるように、前記誘電部材の誘電率が調整されていることによっても、各々の特性インピーダンスを略同一にすることができる。
【0033】
なお、第1の配線及び第2の配線は、例えば請求項7に記載したように、信号伝達用の信号線とすることができる。また、請求項8に記載したように電源供給用の電源線とすることもできる。
【0034】
請求項9記載の発明は、前記第1の配線及び前記第2の配線の一方に能動素子の電源端子が接続されると共に、前記第1の配線及び前記第2の配線の他方にコンデンサの一端が接続され、かつ前記コンデンサの他端が第3の層間接続手段を介して前記第1の導電層及び前記第2の導電層の少なくとも一方に設けられたグランド領域に接続されることを特徴とする。
【0035】
この発明によれば、能動素子とデカップリング用のコンデンサが異なる配線層に配置される。すなわち、能動素子の電源端子とコンデンサとが第1の層間接続手段を介して接続される。これにより、コンデンサからの過渡的電流の供給特性を向上させることができる。
【0036】
請求項10記載の発明は、前記第1の層間接続手段と前記第2の層間接続手段との間の誘電率が、前記第1の導電層と前記第2の導電層との間の誘電率よりも高いことを特徴とする。
【0037】
この発明によれば、第1の層間接続手段と第2の層間接続手段との間の誘電率が、第1の導電層と第2の導電層との間の誘電率よりも高いため、第1の層間接続手段と第2の層間接続手段とから成る同軸構造の伝送路自体が静電容量をもつこととなり、過渡的電流の供給特性を向上させることができる。
【0038】
請求項11記載の発明は、前記第1の配線は差動信号用の一対の第1の差動信号配線で構成されると共に、前記第2の配線は前記差動信号用の一対の第2の差動信号配線で構成され、前記一対の第1の差動信号配線の一方と前記一対の第2の差動信号配線の一方、前記一対の第1の差動信号配線の他方と前記一対の第2の差動信号配線の他方を各々接続する一対の前記第1の層間接続手段が、前記第2の層間接続手段に覆われていることを特徴とする。
【0039】
この発明によれば、第2の層間接続手段によって、一対の第1の差動信号用配線及び一対の第2の差動信号用配線と接続される一対の第1の層間接続手段が、第2の層間接続手段によって覆われているため、コモンモードインピーダンスが不連続にならない。このため、コモンモードインピーダンスが不連続になることにより誘起されるコモンモード電流による電磁波放射が増大するのを防ぐことができる。また、リターン電流が途切れることによる差動信号の伝送特性が劣化するのを防ぐことができる。
【0040】
なお、請求項12に記載したように、前記第1の層間接続手段の差動インピーダンスが、前記第1の差動信号配線及び前記第2の差動信号配線の差動インピーダンスと略同一であることが好ましい。これにより、差動信号の伝送特性をより向上させることができる。
【0041】
さらに、請求項13記載に記載したように、前記一対の第1の層間接続手段の前記第1の導電層及び前記第2の導電層のグランド領域に対するコモンモードインピーダンスが、前記一対の第1の差動信号配線の前記グランド領域に対するコモンモードインピーダンス及び前記一対の第2の差動信号配線の前記グランド領域に対するコモンモードインピーダンスの少なくとも一方と略同一であることが好ましい。これにより、コモンモード電流による電磁波放射の増大をより効果的に防ぐことができる。
【0042】
請求項14記載の発明は、導電性の配線を形成するための配線層、導電性領域を形成する第1の導電層、及び第2の導電層がそれぞれ絶縁層を介在して積層されたプリント配線基板において、前記第1の導電層及び前記第2の導電層と絶縁されると共に、前記配線層の配線と接続される導電性の第1の層間接続手段と、前記第1の導電層及び前記第2の導電層に接続されると共に前記第1の層間接続手段と絶縁され、前記第1の層間接続手段を覆う導電性の第2の層間接続手段と、を設けたことを特徴とする。
【0043】
この発明によれば、第1の層間接続手段は、配線層の配線と電気的に接続される。また、第1の層間接続手段は、第1の導電層及び前記第2の導電層に接続された第2の層間接続手段によってその周囲を覆われている。
【0044】
そして、第1の層間接続手段は、第1の導電層及び第2の導電層と絶縁されており、第2の層間接続手段は、第1の層間接続手段と絶縁されている。すなわち、第1の層間接続手段と第2の層間接続手段とが同軸構造となっており、第1の層間接続手段の周囲が第2の層間接続手段によって略同電位となる。
【0045】
このため、例えば能動素子が配線層と反対側の層に搭載され、能動素子の端子が第1の層間接続手段を貫通して配線層の配線と接続されたような場合において、配線層の配線から能動素子の端子に信号が伝送される場合や電源が供給される場合、従来から問題となっていた複数の層をまたがって信号等が伝達される場合における信号等の伝送特性が劣化したり、電磁波放射が発生するのを抑制することができる。
【0046】
また、配線層の配線の途中に第1の層間接続手段が位置するような構成とした場合、第1の層間接続手段及び第2の層間接続手段のところでインピーダンスが変化するため、信号の特性を変化させるフィルタとして用いることも可能である。
【0047】
請求項15記載の発明は、前記第1の層間接続手段及び前記第2の層間接続手段に関する特性インピーダンスが予め定めたインピーダンスに設定されていることを特徴とする。
【0048】
この発明によれば、第1の層間接続手段及び第2の層間接続手段に関する特性インピーダンスが目的に応じて予め定めたインピーダンスに設定されているので、例えば信号の特性を変化させるフィルタとして用いることが可能となる。
【0049】
なお、第1の層間接続手段及び第2の層間接続手段に関する特性インピーダンスは、第1の層間接続手段の外径、第2の層間接続手段の内径、第1の層間接続手段と第2の層間接続手段との間の誘電率の少なくとも1つを調整することにより所望の特性インピーダンスに設定することができる。
【0050】
【発明の実施の形態】
[第1実施形態]
以下、本発明の第1実施形態について説明する。
【0051】
図1(A)には、本実施形態に係るプリント配線基板10の概略断面図が示されている。図1(A)に示すように、プリント配線基板10は、第1の信号配線層12、第1のグランド層14、第2のグランド層16、第2の信号配線層18が絶縁材20を介して積層された多層構造の4層基板となっている。
【0052】
図1(B)には、第1のグランド層14の平面図が示されている。なお、説明の簡単のため絶縁材20は省略している。また、図1(A)は、図1(B)のA−A断面図である。
【0053】
図1(A)に示すように、プリント配線基板10には、円柱状の導電性の第1のスルーホール100が設けられている。また、第1の信号配線層12には、導電性の第1の信号配線102が、第2の信号配線層18には、導電性の第2の信号配線104が形成されており、信号配線102と信号配線104とは第1のスルーホール100を介して接続(導通)されている。
【0054】
導電性の第1のグランド層14と第2のグランド層16とは、図2にも示したように、円柱状の導電性の第2のスルーホール106を介して接続されている。従って、第1のグランド層14と第2のグランド層16とは略同電位(グランド電位)となる。
【0055】
第2のスルーホール106は、第1のスルーホール100と絶縁されていると共に、第1のスルーホールを覆うように形成されている。すなわち、第1のスルーホール100と第2のスルーホール106とは同軸構造となっており、第2のスルーホール106内に第1のスルーホール100が設けられた構造となっている。
【0056】
図14、図15に示した従来におけるプリント配線基板200のように、第1のグランド層202と第2のグランド層204とが接続されない場合において、信号配線206を流れる信号が第1のスルーホール208により第1のグランド層202及び第2のグランド層204をまたがって信号配線210側に流れる場合、リターン電流が途切れる。これにより、特にGHzオーダーでの信号伝送特性が悪化し、第1のグランド層202及び第2のグランド層204をまたがって信号が流れることで信号が減衰してしまうと共に、リターン電流が途切れることによって誘起されるコモンモード電流による電磁波放射が発生する。
【0057】
これに対し、本実施形態に係るプリント配線基板10では、第1のグランド層14と第2のグランド層16とが第2のスルーホール106で接続されると共に、第2のスルーホール106が第1のスルーホール100を覆うように構成されているため、リターン電流が途切れるのを防ぐことができ、GHzオーダーの信号でも信号が減衰するのを防ぐことができると共に、コモンモード電流による電磁波放射が発生するのを抑制することができる。
【0058】
ところで、第1のスルーホール100の外径r1及び第2のスルーホール106の内径r2を変化させることにより、第1のスルーホール100及び第2のスルーホール106から成る同軸構造の伝送路に関する特性インピーダンスZを制御することができる。特性インピーダンスZは、次式で表される。
【0059】
【数1】
Figure 2004327690
【0060】
ここで、μは第1のスルーホール100と第2のスルーホール106との間の絶縁材20の透磁率、εは第1のスルーホール100と第2のスルーホール106との間の絶縁材20の誘電率である。
【0061】
すなわち、透磁率μ、誘電率εが一定である場合、第1のスルーホール100及び第2のスルーホール106に関する特性インピーダンスは、第1のスルーホール100の外径r1及び第2のスルーホール106の内径r2に依存する。
【0062】
従って、第1のスルーホール100及び第2のスルーホール106に関する特性インピーダンスが、第1の信号配線102、第2の信号配線104、及びこれらの信号配線に接続されるデバイスの入出力特性等から予め求められる特性インピーダンスと略一致するように、第1のスルーホール100の外径r1及び第2のスルーホール106の内径r2を設定することが好ましい。(1)式から明らかなように、特性インピーダンスZを上げたい場合には、第1のスルーホール100の外径r1を小さくするか第2のスルーホール106の内径を大きくすればよく、特性インピーダンスZを下げたい場合には、第1のスルーホール100の外径r1を大きくするか第2のスルーホール106の内径を小さくすればよい。このように、第1のスルーホール100の外径r1及び第2のスルーホール106の内径r2の少なくとも一方を調整して信号伝送路のインピーダンスを整合させることにより、GHzオーダーの信号でも、信号の反射による信号品質の劣化をより抑えることができる。
【0063】
なお、本実施形態では、第1のスルーホール100が第1のグランド層14から第2のグランド層16を通過する領域において、第2のスルーホール106が第1のスルーホール100を完全に覆う構成としているが、第2のスルーホール106がメッシュ状、すなわち部分的に開口されていてもよい。この場合、開口部の長さを、第1のスルーホール100を流れる信号の波長に対して十分小さくする必要がある。
【0064】
また、本実施形態では、第1のグランド層14及び第2のグランド層16は全てグランド電位となるグランド領域で構成されているが、1つの層に電位の異なる複数の領域が形成された構成としてもよい。例えば図3(A)、(B)に示すように、第1のグランド層14が電源領域14A、グランド領域14Bで構成され、第2のグランド層16が電源領域16A及びグランド領域16Bで構成されていてもよい。この場合、第1のグランド層14の電源領域14Aと第2のグランド層16の電源領域16Aとが第2のスルーホール106によって接続される。すなわち、第2のスルーホール106によって接続される領域が同電位の領域であれば他の領域はどのような電位の領域でもよい。
【0065】
[第2実施形態]
次に、本発明の第2実施形態について説明する。なお、第1実施形態と同一部分には同一符号を付し、その詳細な説明は省略する。
【0066】
図4(A)には、本実施形態に係るプリント配線基板110の概略断面図が、図4(B)には第1のグランド層14の平面図が示されている。なお、図4(A)は、図4(B)のA−A断面図である。
【0067】
プリント配線基板110が、図1に示すプリント配線基板10と異なる点は、第1のスルーホール100と第2のスルーホール106との間に誘電部材112が設けられていることである。それ以外の部分については図1に示したプリント配線基板10と同様であるので、説明は省略する。
【0068】
誘電部材112としては、例えば一般のガラスエポキシ基板、高速用ガラスセラミック、超高速誘電率材であるガラスクロス基材等を用いることができる。
【0069】
前述したように、第1のスルーホール100及び第2のスルーホール106に関する特性インピーダンスZは、上記(1)式によって表され、透磁率μ、第1のスルーホール100の外径r1、及び第2のスルーホール106の内径r2が一定である場合、第1のスルーホール100及び第2のスルーホール106に関する特性インピーダンスは、誘電率εに依存する。
【0070】
従って、第1のスルーホール100及び第2のスルーホール106に関する特性インピーダンスが、第1の信号配線102、第2の信号配線104、及びこれらの信号配線に接続されるデバイスの入出力特性等から予め求められる特性インピーダンスと略一致するような誘電率の誘電部材112を用いる。例えば、誘電率を低くすることにより、第1のスルーホール100の外径r1を小さくするか第2のスルーホール106の内径を大きくするのと同様に特性インピーダンスZを上げることができ、誘電率を高くすることにより、第1のスルーホール100の外径r1を大きくするか第2のスルーホール106の内径を小さくするのと同様に特性インピーダンスZを下げることができる。このように、第1のスルーホール100と第2のスルーホール106との間の誘電部材112の誘電率を調整して信号伝送路のインピーダンスを整合させることにより、GHzオーダーの信号でも、信号の反射による信号品質の劣化をより抑えることができる。
【0071】
プリント配線基板10の製造方法としては、例えば前記特許文献4に記載された方法を用いることが可能である。また、この方法に限らず、絶縁材20を挟む第1のグランド層14及び第2のグランド層16を形成した後、ドリル、レーザー等の切削手段で第1の貫通穴を形成し、前記第1の貫通穴にメッキを施して第1のグランド層14及び第2のグランド層16を接続する第2のスルーホール106を形成し、この第2のスルーホール106に誘電部材112を充填した後、第1のグランド層に第1のプリプレグ層及び第1の信号配線層12、第2のグランド層16に第2のプリプレグ層及び第2の信号配線層18を積層し、誘電部材112が充填された領域に前記切削手段で第2の貫通穴を形成し、前記第2の貫通穴にメッキを施して第1のスルーホール100を形成し、この第1のスルーホール100と接続されるように第1の信号配線層12上に第1の信号配線102を、第2の信号配線層18上に第2の信号配線104を形成することによりプリント配線基板10を作製することができる。
【0072】
このように、従来の多層プリント配線基板とほとんど変わらないプロセスにより、大きなコストアップを伴うことなくプリント配線基板10を作製することができる。
【0073】
[第3実施形態]
次に、本発明の第3実施形態について説明する。なお、上記実施形態と同一部分には同一符号を付し、その詳細な説明は省略する。
【0074】
図5には、本実施形態に係るプリント配線基板120の概略断面図が示されている。
【0075】
図5に示すように、本実施形態に係るプリント配線基板120は、BGA(Ball Grid Array)タイプのIC122が第1の信号配線層12に搭載されている。IC122の電源ピン124が接続された電源配線126は、第1のスルーホール100の一方の端部と接続されており、第1のスルーホール100の他方の端部は、第2の信号配線層18に形成された電源配線128に接続されている。すなわち、IC122は、第2の信号配線層18に形成された電源配線128から第1のスルーホール100を介して電源が供給される。そして、第1のスルーホール100は、グランド電位の第2のスルーホール106で覆われている。
【0076】
従って、高速の過渡的電流をIC122に安定的に供給することができ、従来問題となっていた、電源が複数の層をまたがって供給される場合の電源供給特性の劣化を抑えることができると共に、電磁波放射を抑えることができる。
【0077】
また、図6に示すように、電源を第2の信号配線層18側から供給するのではなく、第1の信号配線層12に形成された電源配線126からIC122の電源ピン124に供給するようにすると共に、第2の信号配線層18にデカップリングコンデンサ130を設けた構成としてもよい。この場合、デカップリングコンデンサ130の一端が第1のスルーホール100と接続された電源配線128と接続され、デカップリングコンデンサ130の他端が、第3のスルーホール132と接続された電源配線134と接続される。第3のスルーホール132は、第1のグランド層14及び第2のグランド層16と接続され、グランド電位となる。なお、電源配線126は、第2の信号配線層18側に設けられていてもよい。
【0078】
このように、デカップリングコンデンサ130を設けることにより、デカップリングコンデンサ130からの過渡的電流の供給特性を向上させることができる。
【0079】
また、図5、6のプリント配線基板において、図7、8に示したように、図4のプリント配線基板110と同様に第1のスルーホール100と第2のスルーホール106との間に誘電部材112を設けた構成としてもよい。この誘電部材112として高誘電率の誘電部材を用いることにより、第1のスルーホール100及び第2のスルーホール106から成る同軸構造の伝送路が低インピーダンスの高速の過渡的電流の供給路になると共に、前記同軸構造の伝送路自体が高速の過渡的電流の供給源となる静電容量をもつこととなる。これにより、高速の過渡的電流の供給特性を向上させることができると共に、ノイズの発生を低減させることができる。
【0080】
なお、本実施形態では、BGAタイプのIC122が第1の信号配線層12に搭載された場合について説明したが、ICのタイプはBGAタイプに限らず他のタイプ、例えばQFP(Quad Flat Package)タイプやDIP(Dual Inline Package)タイプであってもよい。
【0081】
図9には、第1の信号配線層12に例えばDIPタイプのIC138を搭載したプリント配線基板140の概略断面図を示した。この場合、図9に示すように、IC138のピン142は、それぞれ第1のスルーホール100を貫通し、第2の信号配線層18において信号配線104、第1のスルーホール100と例えば半田144によって接合される。この場合も上記と同様に、高速の過渡的電流をIC138に安定的に供給することができ、電源供給特性の劣化を抑えることができると共に、電磁波放射を抑えることができる。
【0082】
[第4実施形態]
次に、本発明の第4実施形態について説明する。なお、上記実施形態と同一部分には同一符号を付し、その詳細な説明は省略する。本実施形態では、差動信号ドライバから出力される差動信号を第1の信号配線層12側から第2の信号配線層18側へ出力する場合のプリント配線基板の形態について説明する。
【0083】
図10には、本実施形態に係るプリント配線基板150の一部斜視図を示した。図10では説明の簡単のため、第1のグランド層14、第2のグランド層16、第1の信号配線層12に搭載された差動信号ドライバ152、第1の信号配線層12に配線された一対の差動信号用配線154A、154B、一対の第1のスルーホール100A、100B、第2のスルーホール106、第2の信号配線層18に配線された一対の差動信号用配線156A、156Bのみについて示している。
【0084】
図10に示すように、第1の信号配線層12に配線された一対の差動信号用配線154A、154Bと第2の信号配線層18に配線された一対の差動信号用配線156A、156Bとは、第1のスルーホール100A、100Bを介して各々接続されている。そして、第1のスルーホール100A、100Bは、ともに第2のスルーホール106内に設けられている。すなわち、2芯同軸構造となっている。
【0085】
このように、一対の差動信号が流れる第1のスルーホール100A、100Bを1つの第2のスルーホール106で共に覆う構成としているため、従来問題となっていた、複数の層をまたがって信号が流れる場合の信号品質の劣化を抑えることができる。また、第1のスルーホール100A、100Bを別々に第2のスルーホールで覆う構成とした場合のように、コモンモードインピーダンスが不連続となり、これにより誘起されるコモンモード電流による電磁波放射が発生するのを抑えることができる。
【0086】
また、本実施形態においても、前述した上記実施形態と同様に、第1のスルーホール100A、100Bの外径、第2のスルーホール106の内径を調整することにより、第1のスルーホール100A、100Bと第2のスルーホール106からなる2芯同軸構造の伝送路の差動インピーダンスと差動信号用配線154A、154Bの差動インピーダンス、差動信号用配線156A、156Bの差動インピーダンスとを略一致させることができる。これにより、信号品質の劣化をより抑えることができる。なお、第1のスルーホール100A、100Bの距離が大きいほど差動インピーダンスは小さくなり、第1のスルーホール100A、100Bの外径が大きいほど差動インピーダンスは小さくなり、第2のスルーホール106の内径が小さいほど差動インピーダンスは小さくなる。
【0087】
また、第1のスルーホール100A、100Bの外径、第2のスルーホール106の内径を調整することにより、差動インピーダンスだけでなく、第1のスルーホール100A、100Bがグランド領域に対して有するコモンモードインピーダンス、差動信号用配線154A、154Bがグランド領域に対して有するコモンモードインピーダンス、差動信号用配線156A、156Bがグランド領域に対して有するコモンモードインピーダンスを略一致させることができる。これにより、コモンモードインピーダンスの変化が誘起するコモンモード電流による電磁波放射が発生するのをより抑えることができる。なお、差動インピーダンスが一定の場合において、第1のスルーホール100A、100Bの距離が大きいほどコモンモードインピーダンスは小さくなり、第1のスルーホール100A、100Bの外径が大きいほどコモンモードインピーダンスは小さくなり、第2のスルーホール106の内径が小さいほどコモンモードインピーダンスは小さくなる。
【0088】
また、第1のスルーホール100A、100Bと第2のスルーホール106との間に誘電部材を設けてもよい。この誘電部材の誘電率を調整することにより、上記と同様に各伝送路における差動インピーダンス及びコモンモードインピーダンスを略一致させることができる。
【0089】
(第5実施形態)
次に、本発明の第5実施形態について説明する。なお、上記実施形態と同一部分には同一符号を付し、その詳細な説明は省略する。
【0090】
本発明は、例えば特許文献2及び非特許文献1に記載されたプリント配線基板にも適用可能であり、本実施形態では、特許文献2に記載されたプリント配線基板に本発明を適用した場合について説明する。
【0091】
図11には、前記特許文献2の図1に記載されたプリント配線基板160の概略断面図が示されている。図11(A)に示すように、プリント配線基板10は、第1の信号配線層12、第1のグランド層14、第2のグランド層16、第2の信号配線層18が絶縁材20を介して積層された多層構造の4層基板となっている。
【0092】
図11(B)には、第1のグランド層14の平面図が示されている。なお、図11(A)は、図11(B)のA−A断面図である。
【0093】
図11(A)、(B)に示すように、第1のグランド層14と第2のグランド層16とは、多数のビアホール22により層間接続されている。このビアホール22は、図11(B)に示すように、第1のグランド層14を含む面全体に亘って略等間隔で設けられている。このように、第1のグランド層14と第2のグランド層16とが多数のビアホール22で接続されることにより、略同電位とすることができる。
【0094】
また、図11(A),(B)に示すように、第1のグランド層14には、グランドパターン24及び線状の第1の電源線26が分離独立して形成されている。第2のグランド層16には、グランドパターン28及び線状の第2の電源線30が分離独立して形成されている。
【0095】
また、電源線26及び電源線30は、基板端部からグランドパターン24を挟んで内側に形成されている。
【0096】
第1の電源線26と第2の電源線30とは、ビアホール32により層間接続されている。第1の電源線26には、例えば第1の信号配線層12上に実装される直流電圧電源34のプラス端子がビアホール35を介して接続される。直流電圧電源34のマイナス端子は、ビアホール37を介してグランドパターン24に接続される。これにより、第1の電源線26及び第2の電源線30には、直流電圧電源34から所定の直流電圧Vccが印加される。
【0097】
また、第1の信号配線層12には、動作周波数や信号周波数が高周波(例えば数GHz)であるIC(例えばデジタルIC)36、38、40,42が実装されている。IC36の電源端子36Vは、接続パターン44、ビアホール46を介して第1の電源線26と接続されており、IC36のグランド端子36Gは、ビアホール48を介して第1のグランド層14と接続されている。これにより、電源端子36Vに、第1の電源線26から直流電圧Vccが供給され、IC36が動作可能となる。
【0098】
IC38の電源端子38Vは、接続パターン50、ビアホール52を介して第2の電源線30と接続されており、IC38のグランド端子38Gは、ビアホール54を介して第1のグランド層14と接続されている。これにより、電源端子38Vに、第2の電源線30から直流電圧Vccが供給され、IC38が動作可能となる。
【0099】
IC40の電源端子40Vは、接続パターン56、ビアホール58を介して第1の電源線26と接続されており、IC40のグランド端子40Gは、ビアホール60を介して第1のグランド層14と接続されている。これにより、電源端子40Vに、第1の電源線26から直流電圧Vccが供給され、IC40が動作可能となる。
【0100】
IC42の電源端子42Vは、接続パターン62、ビアホール64を介して第2の電源線30と接続されており、IC42のグランド端子42Gは、ビアホール66を介して第1のグランド層14と接続されている。これにより、電源端子42Vに、第2の電源線30から直流電圧Vccが供給され、IC42が動作可能となる。
【0101】
また、IC36の信号端子36Sは、第1のスルーホール68を介して第2の信号配線層18に形成された線状の信号配線70の一端と接続されている。信号配線70の他端は、第1のスルーホール72を介してIC38の信号端子38Sと接続されている。
【0102】
第1のスルーホール68は、グランドパターン24及びグランドパターン28と接続された円柱状の第2のスルーホール69により覆われている。同様に、第1のスルーホール72は、グランドパターン24及びグランドパターン28と接続された円柱状の第2のスルーホール73により覆われている。このため、例えばIC36の信号端子36Sから、第1のスルーホール68、信号配線70、第1のスルーホール72を経由してIC38の信号端子38Sに出力される場合のように、複数の層をまたがって信号が流れる場合でも、信号品質が劣化するのを抑えることができると共に、電磁波放射を抑制することができる。
【0103】
IC36の信号端子36Sは、スルーホール74を介して第2の信号配線層18に形成された線状の信号配線76の一端と接続されている。信号配線76の他端は、スルーホール78を介してIC38の信号端子38Sと接続されている。これにより、IC36とIC38との間で信号の授受が可能となる。
【0104】
さらに、IC40の信号端子40Sは、信号配線80によりIC42の信号端子42Sと接続されており、IC40の信号端子40Sは、信号配線82によりIC42の信号端子42Sと接続されている。これにより、IC40とIC42との間で信号の授受が可能となる。
【0105】
このように、プリント配線基板10は、第1のグランド層14及び第2のグランド層16と対向する電源層が存在せず、第1のグランド層14に第1の電源線26が、第2のグランド層16に第2の電源線30が形成されているため、電源層とグランド層との間の共振による電磁波放射が生じることがなく、また、内層に電源線を設けているため、信号配線層の実装密度を高めることができる。
【0106】
(実施例)
次に、本発明の実施例について説明する。図12には、第1実施形態で説明したプリント配線基板10や図14に示す従来構造のプリント配線基板200等における信号の減衰量と周波数との関係をFDTD(Finite Difference Time Domain Method)法によりシミュレーションした結果を示した。また、図13(A)には、図14に示す従来構造のプリント配線基板における遠方電界についてFDTD法によりシミュレーションした結果を、図13(B)には、第1実施形態で説明したプリント配線基板10における遠方電界についてFDTD法によりシミュレーションした結果をそれぞれ示した。
【0107】
プリント配線基板10におけるシミュレーションの条件として、第1のグランド層14と第2のグランド層16との間隔は0.9mm、第1の信号配線層12上の第1の信号配線102、第2の信号配線層18の第2の信号配線104は幅が0.5mm、信号配線102と第1のグランド層14との間隔及び信号配線104と第2のグランド層16との間隔は0.3mmのマイクロストリップ線路とした。また、第1のスルーホール100の外径は0.5mm、第2のスルーホール106の内径は2mmとした。絶縁材20(誘電体)の誘電率εは全て4.7、配線等の金属部分はすべて完全導体とした。他のプリント配線基板の条件についても略同様である。
【0108】
図12に示す「A」は、図14に示すプリント配線基板200のシミュレーション結果である。「B」は、図14に示すプリント配線基板200のスルーホール208から1.75mm離間した位置にスルーホール208と同径のビアホールを第1のグランド層と第2のグランド層16との間に設けたプリント配線基板のシミュレーション結果である。「C」は、単一のグランド層が第1の信号配線層と第2の信号配線層との間に挟まれた構造のプリント配線基板のシミュレーション結果である。なお、スルーホールの穴径は2mm、マイクロストリップ線路、すなわち第1の信号配線層に形成された信号配線及び第2の信号配線層に形成された信号配線の幅は0.5幅、マイクロストリップ線路の高さ、すなわち第1の信号配線層とグランド層との距離、及び第2の信号配線層とグランド層との距離はともに0.3mmである。「D」は、第1実施形態で説明したプリント配線基板10で信号配線の特性インピーダンスと第1のスルーホール100及び第2のスルーホール106からなる同軸構造の伝送路の特性インピーダンスとをマッチングさせてない場合のシミュレーション結果である。「E」は、「D」の場合において、インピーダンスのマッチングを行った場合のシミュレーション結果である。
【0109】
なお、配線及びグランド層の端部はMur1次の吸収境界条件としてシミュレーションを行った。
【0110】
図12は、信号が第1の信号配線層から第2の信号配線層へスルーホールを介して流れた場合における信号の減衰量と周波数との関係を示している。
【0111】
図12に示すように、「A」では、信号の周波数が2〜3GHzで最大約1.4dB減衰し、信号が往復して2個のスルーホールを通ると減衰は2.8dBにもなり、GHzオーダーの信号伝送では実用に耐えないといえる。
【0112】
「B」では、「A」に比べて改善されるものの、その効果は0.2dB程度にすぎない。
【0113】
これに対して、本発明に係るプリント配線基板10のシミュレーション結果である「D」では、「A」、「B」と比較して減衰量が減少すると共に、単一のグランド層でリターン電流が途切れることがない構造のプリント配線基板のシミュレーション結果である「C」と比較して、ほぼ同じ減衰量となっている。さらに、インピーダンスのマッチングを行った結果である「E」では、減衰量は大幅に減少することが判る。
【0114】
発明者らによる解析の結果、「A」で示す従来構造のプリント配線基板における信号の減衰量は、2つのグランド層の間隔に略比例して大きくなることが判っている。すなわち、単一のグランド層では問題とならないが、グランド層が2つの場合は、その間隔によって信号の減衰量が変化するのである。これに対し、「D」で示す本発明に係るプリント配線基板は、「C」で示す単一のグランド層を備えたプリント配線基板のシミュレーション結果との比較に示されるとおり、2つのグランド層の間隔によらず良好な信号伝達特性が得られている。
【0115】
すなわち、信号配線の低インピーダンス化のために外層である第1の信号配線層と第1のグランド層との間隔や、第2の信号配線層と第2のグランド層との間隔を小さくすると、基板の反りや部品実装時の半田による熱の影響を回避するために、一般のプリント基板では第1のグランド層と第2のグランド層との間隔を大きくしなければならないが、本発明に係るプリント配線基板では信号伝達特性への悪影響がなく、GHzオーダーの高速伝送に適したものといえる。
【0116】
図13(A)には、図14に示す従来構造のプリント配線基板200において、信号が複数の層をまたがって流れる場合における電磁波放射の変化を表すものとして、遠方電界の水平偏波及び垂直偏波をシミュレーションした結果を、図13(B)には、第1実施形態で説明したプリント配線基板10において、上記と同様に遠方電界の水平偏波及び垂直偏波をシミュレーションした結果をそれぞれ示した。両者とも、プリント配線基板を水平に設置し、水平方向から観測する1GHzの遠方電磁界をシミュレーションした。
【0117】
図13(A)、(B)に示すように、従来構造のプリント配線基板では、水平偏波面の電界強度が、本発明に係るプリント配線基板10よりも約11dB大きいことが判る。これは、複数のグランド層を信号がまたがって流れるときのリターン電流が途切れることによって生じる水平方向のコモンモード電流が電磁波放射にとって支配的であることによる。
【0118】
なお、本シミュレーションでは計算を発散させないようにするため、2つのグランド層の端部にはMur1次の吸収境界条件を用いており、信号伝達用のビアホールによる電磁界が例えば内層として設けられた電源層とグランド面との間の電磁界とカップリングする実際の場合とでは、本発明に係るプリント配線基板との違いがさらに大きくなる。これは、例えば「多層プリント板におけるビア配線と不要輻射との関連」(電子情報通信学会総合大会、 B−4−2 2002−3)に示されるように、ビアホールを流れる高周波電流により例えば内層として設けられた電源層とグランド層との間の共振が励起されるため、電磁波放射が増大するものである。しかしながら、本発明に係るプリント配線基板では原理的にこのような悪影響は生じない。
【0119】
すなわち、本発明によって、複数のグランド層を貫通するスルーホールにより信号品質劣化を抑制し、プリント配線基板上のGHzオーダーの超高速伝送に対応することが可能となる。同時に、コモンモードノイズのさらなる抑制も可能であり、低EMIにも寄与する。また、本発明は、プリント配線基板自体の構造を一般的なものに対して大きく変更する必要がなく、電磁波放射対策部品を減らすことができ、コストダウンを図ることができる
なお、本シミュレーション結果は、信号の伝達のみならず、電源の高速な過渡的電流の伝達特性にも同様にあてはまるものである。
【0120】
【発明の効果】
以上説明したように、本発明によれば、ベースクロックが1GHz以上の高速動作する回路基板にも適用可能であると共にコモンモード放射等の電磁波放射を抑制することができ、かつ低コストで構成することができる、という効果を有する。
【図面の簡単な説明】
【図1】(A)は、(B)に示す第1実施形態に係るプリント配線基板のA−A断面図であり、(B)は、(A)の概略平面図である。
【図2】第1実施形態に係るプリント配線基板の第1のグランド層及び第2のグランド層の斜視図である。
【図3】(A)は、(B)に示す第1実施形態に係るプリント配線基板のA−A断面図であり、(B)は、(A)の概略平面図である。
【図4】(A)は、(B)に示す第2実施形態に係るプリント配線基板ののA−A断面図であり、(B)は、(A)の概略平面図である。
【図5】第3実施形態に係るプリント配線基板の断面図である。
【図6】第3実施形態に係るプリント配線基板の断面図である。
【図7】第3実施形態に係るプリント配線基板の断面図である。
【図8】第3実施形態に係るプリント配線基板の断面図である。
【図9】第3実施形態に係るプリント配線基板の断面図である。
【図10】第4実施形態に係るプリント配線基板の一部の斜視図である。
【図11】(A)は、(B)に示す第5実施形態に係るプリント配線基板のA−A断面図であり、(B)は、(A)の概略平面図である。
【図12】各プリント配線基板における信号の減衰量と周波数との関係についてシミュレーションした結果を示す線図である。
【図13】(A)は従来構造のプリント配線基板における遠方電界についてシミュレーションした結果を示す線図、(B)は本発明に係るプリント配線基板における遠方電界についてシミュレーションした結果を示す線図である。
【図14】(A)は、(B)に示す従来におけるプリント配線基板ののA−A断面図であり、(B)は、(A)の概略平面図である。
【図15】従来におけるプリント配線基板の第1のグランド層及び第2のグランド層の斜視図である。
【符号の説明】
10 プリント配線基板
12 第1の信号配線層(第1の配線層)
14 第1のグランド層(第1の導電層)
16 第2のグランド層(第2の導電層)
18 第2の信号配線層(第2の配線層)
20 絶縁材
100 第1のスルーホール(第1の層間接続手段)
102 第1の信号配線(第1の配線)
104 第2の信号配線(第2の配線)
106 第2のスルーホール(第2の層間接続手段)
112 誘電部材
130 デカップリングコンデンサ
132 第3のスルーホール
152 差動信号ドライバ
154A 差動信号用配線
156A 差動信号用配線
160 プリント配線基板

Claims (15)

  1. 導電性の配線を形成するための第1の配線層と第2の配線層との間に、導電性領域を形成する第1の導電層及び第2の導電層がそれぞれ絶縁層を介在して積層されたプリント配線基板において、
    前記第1の導電層及び前記第2の導電層と絶縁されると共に、前記第1の配線層の第1の配線と前記第2の配線層の第2の配線とを接続する導電性の第1の層間接続手段と、
    前記第1の導電層及び前記第2の導電層の導電性領域に接続されると共に前記第1の層間接続手段と絶縁され、前記第1の層間接続手段を覆う導電性の第2の層間接続手段と、
    を設けたことを特徴とするプリント配線基板。
  2. 前記第1の導電層及び前記第2の導電層は、異なる電位の複数の導電性領域を各々備え、前記第2の層間接続手段は、前記第1の導電層及び前記第2の導電層の略同電位の導電性領域を接続することを特徴とする請求項1記載のプリント配線基板。
  3. 前記複数の導電性領域は、電源領域及びグランド領域を含むことを特徴とする請求項2記載のプリント配線基板。
  4. 前記第1の層間接続手段及び前記第2の層間接続手段に関する特性インピーダンスと前記第1の配線及び前記第2の配線に関する特性インピーダンスが略同一であることを特徴とする請求項1乃至請求項3の何れか1項に記載のプリント配線基板。
  5. 前記第1の層間接続手段及び前記第2の層間接続手段に関する特性インピーダンスと前記第1の配線及び前記第2の配線に関する特性インピーダンスが略同一となるように、前記第1の層間接続手段の外径及び前記第2の層間接続手段の内径の少なくとも一方が調整されていることを特徴とする請求項4記載のプリント配線基板。
  6. 前記第1の層間接続手段と前記第2の層間接続手段との間に誘電部材をさらに備え、前記第1の層間接続手段及び前記第2の層間接続手段に関する特性インピーダンスと前記配線に関する特性インピーダンスが略同一となるように、前記誘電部材の誘電率が調整されていることを特徴とする請求項4記載のプリント配線基板。
  7. 前記第1の配線及び前記第2の配線は、前記信号伝達用の信号線であることを特徴とする請求項1乃至請求項6の何れか1項に記載のプリント配線基板。
  8. 前記第1の配線及び前記第2の配線は、電源供給用の電源線であることを特徴とする請求項1乃至請求項6の何れか1項に記載のプリント配線基板。
  9. 前記第1の配線及び前記第2の配線の一方に能動素子の電源端子が接続されると共に、前記第1の配線及び前記第2の配線の他方にコンデンサの一端が接続され、かつ前記コンデンサの他端が第3の層間接続手段を介して前記第1の導電層及び前記第2の導電層の少なくとも一方に設けられたグランド領域に接続されることを特徴とする請求項8記載のプリント配線基板。
  10. 前記第1の層間接続手段と前記第2の層間接続手段との間の誘電率が、前記第1の導電層と前記第2の導電層との間の誘電率よりも高いことを特徴とする請求項8又は請求項9記載のプリント配線基板。
  11. 前記第1の配線は差動信号用の一対の第1の差動信号配線で構成されると共に、前記第2の配線は前記差動信号用の一対の第2の差動信号配線で構成され、前記一対の第1の差動信号配線の一方と前記一対の第2の差動信号配線の一方、前記一対の第1の差動信号配線の他方と前記一対の第2の差動信号配線の他方を各々接続する一対の前記第1の層間接続手段が、前記第2の層間接続手段に覆われていることを特徴とする請求項1乃至請求項7の何れか1項に記載のプリント配線基板。
  12. 前記第1の層間接続手段の差動インピーダンスが、前記第1の差動信号配線及び前記第2の差動信号配線の差動インピーダンスと略同一であることを特徴とする請求項11記載のプリント配線基板。
  13. 前記一対の第1の層間接続手段の前記第1の導電層及び前記第2の導電層のグランド領域に対するコモンモードインピーダンスが、前記一対の第1の差動信号配線の前記グランド領域に対するコモンモードインピーダンス及び前記一対の第2の差動信号配線の前記グランド領域に対するコモンモードインピーダンスの少なくとも一方と略同一であることを特徴とする請求項11又は請求項12記載のプリント配線基板。
  14. 導電性の配線を形成するための配線層、導電性領域を形成する第1の導電層、及び第2の導電層がそれぞれ絶縁層を介在して積層されたプリント配線基板において、
    前記第1の導電層及び前記第2の導電層と絶縁されると共に、前記配線層の配線と接続される導電性の第1の層間接続手段と、
    前記第1の導電層及び前記第2の導電層の導電性領域に接続されると共に前記第1の層間接続手段と絶縁され、前記第1の層間接続手段を覆う導電性の第2の層間接続手段と、
    を設けたことを特徴とするプリント配線基板。
  15. 前記第1の層間接続手段及び前記第2の層間接続手段に関する特性インピーダンスが予め定めたインピーダンスに設定されていることを特徴とする請求項14記載のプリント配線基板。
JP2003119960A 2003-04-24 2003-04-24 プリント配線基板 Pending JP2004327690A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003119960A JP2004327690A (ja) 2003-04-24 2003-04-24 プリント配線基板
US10/828,307 US7149092B2 (en) 2003-04-24 2004-04-21 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003119960A JP2004327690A (ja) 2003-04-24 2003-04-24 プリント配線基板

Publications (1)

Publication Number Publication Date
JP2004327690A true JP2004327690A (ja) 2004-11-18

Family

ID=33296450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003119960A Pending JP2004327690A (ja) 2003-04-24 2003-04-24 プリント配線基板

Country Status (2)

Country Link
US (1) US7149092B2 (ja)
JP (1) JP2004327690A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278718A (ja) * 2005-03-29 2006-10-12 Mitsubishi Electric Corp 多層プリント配線板
JP2007142307A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 高速差動信号用多層基板、通信装置およびデータ記憶装置
JP2007220849A (ja) * 2006-02-16 2007-08-30 Nec Corp 多層プリント基板
JP2009059873A (ja) * 2007-08-31 2009-03-19 Nec Corp プリント配線基板
JP2009164249A (ja) * 2007-12-28 2009-07-23 Nec Corp プリント回路基板
JP2009528693A (ja) * 2006-03-03 2009-08-06 日本電気株式会社 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造
JP2011521439A (ja) * 2008-05-26 2011-07-21 日本電気株式会社 多層基板
US8049118B2 (en) 2006-11-24 2011-11-01 Nec Corporation Printed circuit board
JP2012009613A (ja) * 2010-06-24 2012-01-12 Fukuoka Univ 配線基板形成方法、及び配線基板

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
US7306466B2 (en) * 2004-12-10 2007-12-11 Finisar Corporation Electrical printed circuit board
US20060185890A1 (en) * 2005-02-22 2006-08-24 Litton Uk Limited Air void via tuning
KR100974978B1 (ko) * 2005-10-07 2010-08-09 아사히 가세이 케미칼즈 가부시키가이샤 광학 재료용 수지 조성물
US7262974B2 (en) * 2005-10-28 2007-08-28 Cisco Technology, Inc. Techniques for alleviating the need for DC blocking capacitors in high-speed differential signal pairs
US20070230150A1 (en) * 2005-11-29 2007-10-04 International Business Machines Corporation Power supply structure for high power circuit packages
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
US20080067665A1 (en) * 2006-09-20 2008-03-20 Azniza Binti Abd Aziz Via structure
US20080157335A1 (en) * 2006-12-28 2008-07-03 Jia Miao Tang Strip patterned transmission line
KR101335987B1 (ko) * 2007-01-11 2013-12-04 삼성전자주식회사 다층 인쇄회로기판
US20080245555A1 (en) * 2007-04-04 2008-10-09 Ati Technologies Ulc Circuit substrate with plated through hole structure and method
CN101048034A (zh) * 2007-04-30 2007-10-03 华为技术有限公司 电路板互连***、连接器组件、电路板及电路板加工方法
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
DE102008004643A1 (de) 2008-01-16 2009-07-23 Robert Bosch Gmbh Mehrlagen-Leiterplatte sowie Verfahren zur Herstellung
FR2928066A1 (fr) * 2008-02-27 2009-08-28 Thomson Licensing Sas Systeme d'interconnexion de deux substrats comportant chacun au moins une ligne de transmission
TWI405314B (zh) * 2008-05-16 2013-08-11 矽品精密工業股份有限公司 具有無墊式導電跡線之封裝用基板
CN201230402Y (zh) * 2008-07-03 2009-04-29 鸿富锦精密工业(深圳)有限公司 印刷电路板
CN101877935B (zh) * 2009-04-29 2012-06-20 鸿富锦精密工业(深圳)有限公司 主板布局布线方法及利用该方法布局布线的主板
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
JP2013511849A (ja) * 2009-11-18 2013-04-04 モレックス インコーポレイテド 空気孔を備えた回路基板
JP6337775B2 (ja) * 2012-08-31 2018-06-06 ソニー株式会社 配線基板及び配線基板の製造方法
JP6385075B2 (ja) * 2013-04-15 2018-09-05 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US9611414B2 (en) * 2014-07-11 2017-04-04 Henkel IP & Holding GmbH Thermal interface material with mixed aspect ratio particle dispersions
WO2018189226A1 (en) * 2017-04-11 2018-10-18 Enraf-Nonius B.V. Electrical device comprising filter and feedthrough capacitor
TWI692997B (zh) * 2017-11-12 2020-05-01 財團法人工業技術研究院 線路基板
US10559534B2 (en) * 2017-11-12 2020-02-11 Industrial Technology Research Institute Circuit substrate
CN115116855A (zh) * 2021-03-18 2022-09-27 澜起科技股份有限公司 封装基板结构及其制作方法
US20230063808A1 (en) * 2021-09-02 2023-03-02 Apple Inc. Coaxial via shielded interposer
CN115996515B (zh) * 2023-03-21 2023-07-11 之江实验室 电路板和转接器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
DE59407670D1 (de) * 1993-04-16 1999-03-04 Heinze Dyconex Patente Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
US5565262A (en) * 1995-01-27 1996-10-15 David Sarnoff Research Center, Inc. Electrical feedthroughs for ceramic circuit board support substrates
US5876842A (en) * 1995-06-07 1999-03-02 International Business Machines Corporation Modular circuit package having vertically aligned power and signal cores
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
US6937120B2 (en) * 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278718A (ja) * 2005-03-29 2006-10-12 Mitsubishi Electric Corp 多層プリント配線板
JP2007142307A (ja) * 2005-11-22 2007-06-07 Hitachi Ltd 高速差動信号用多層基板、通信装置およびデータ記憶装置
JP2007220849A (ja) * 2006-02-16 2007-08-30 Nec Corp 多層プリント基板
JP2009528693A (ja) * 2006-03-03 2009-08-06 日本電気株式会社 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造
US8049118B2 (en) 2006-11-24 2011-11-01 Nec Corporation Printed circuit board
JP2009059873A (ja) * 2007-08-31 2009-03-19 Nec Corp プリント配線基板
US8212154B2 (en) 2007-08-31 2012-07-03 Nec Corporation Printed wiring board
JP2009164249A (ja) * 2007-12-28 2009-07-23 Nec Corp プリント回路基板
JP2011521439A (ja) * 2008-05-26 2011-07-21 日本電気株式会社 多層基板
JP2012009613A (ja) * 2010-06-24 2012-01-12 Fukuoka Univ 配線基板形成方法、及び配線基板

Also Published As

Publication number Publication date
US20040212971A1 (en) 2004-10-28
US7149092B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
JP2004327690A (ja) プリント配線基板
JP4220987B2 (ja) 雑音特性が改善された高周波信号伝送線路
US7271348B1 (en) Providing decoupling capacitors in a circuit board
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
JP4373531B2 (ja) 差動平衡信号伝送基板
US20050205292A1 (en) Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US20040211590A1 (en) Multilayer printed wiring board and integrated circuit using the same
JP2002335107A (ja) 伝送線路型コンポーネント
JP4656212B2 (ja) 接続方法
US7679005B2 (en) Circuitized substrate with shielded signal lines and plated-thru-holes and method of making same, and electrical assembly and information handling system utilizing same
JP4659087B2 (ja) 差動平衡信号伝送基板
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4385753B2 (ja) プリント配線基板
US20080053689A1 (en) Substrate for high-speed circuit
JP2007189042A (ja) 半導体装置
WO2009119849A1 (ja) 複合配線基板
JPWO2008010445A1 (ja) 多層プリント回路基板
JPH11298097A (ja) プリント配線板
JP2010062180A (ja) 多層プリント配線板
JP5194722B2 (ja) 配線基板及び半導体装置
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
JPH1140947A (ja) 多層プリント配線板
JP4377725B2 (ja) 高周波用配線基板
JP2003347692A (ja) プリント配線板、及び該プリント配線板で用いられる電磁波シールド方法
CN219678789U (zh) 一种射频电路板结构