JPWO2014034443A1 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JPWO2014034443A1
JPWO2014034443A1 JP2014532922A JP2014532922A JPWO2014034443A1 JP WO2014034443 A1 JPWO2014034443 A1 JP WO2014034443A1 JP 2014532922 A JP2014532922 A JP 2014532922A JP 2014532922 A JP2014532922 A JP 2014532922A JP WO2014034443 A1 JPWO2014034443 A1 JP WO2014034443A1
Authority
JP
Japan
Prior art keywords
wiring
connection pad
wiring portion
stacking direction
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014532922A
Other languages
English (en)
Other versions
JP6337775B2 (ja
Inventor
耕佑 晴山
耕佑 晴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2014034443A1 publication Critical patent/JPWO2014034443A1/ja
Application granted granted Critical
Publication of JP6337775B2 publication Critical patent/JP6337775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本技術は、インピーダンスに関する制御の精度の向上を図り信号の伝達ロスを低減することができるようにする配線基板及び配線基板の製造方法に関する。交互に積層された複数の絶縁層と複数の配線層とを有すると共に配線層同士がそれぞれビアによって接続され、絶縁層と配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、一部に同軸構造を有する構造形成部が設けられ、同軸構造は積層方向に延びる内側配線部と内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、内側配線部が部品用接続パッドと回路用接続パッドに電気的に接続された。

Description

本技術は配線基板及び配線基板の製造方法についての技術分野に関する。詳しくは、内側配線部と内側配線部の外周面側に位置される外側配線部とを有する同軸構造を設けてインピーダンスに関する制御の精度の向上を図り信号の伝達ロスを低減する技術分野に関する。
コンピュータ−や携帯電話等のマイクロプロセッサ等として使用される電子部品（ＩＣ（Integrated Circuit）チップ）は、近年、益々高速化及び高機能化されており、これに付随して端子数が増え、端子間のピッチも狭くなる傾向にある。通常、ＩＣチップの底面には多数の端子部がアレイ状に設けられている。
このようなＩＣチップの端子部はマザーボードと称される回路基板に形成される接続端子に対してピッチに大きな差があるため、ＩＣチップをマザーボードに実装することが困難である。
そこで、ＩＣチップをマザーボードに接続するために、配線基板や配線基板に実装されるＩＣチップ等を有する半導体パッケージと称される構造体を形成し、配線基板をマザーボードに実装（接続）することにより、ＩＣチップを配線基板を介してマザーボードに接続することが行われている。
上記のような配線基板には、例えば、ビルドアップ法によって複数の絶縁層と複数の配線層とを積層した積層体によって構成されコア層（コア基板）を有さない所謂コアレスタイプの配線基板がある（例えば、特許文献１及び特許文献２参照）。このようなコアレスタイプの配線基板にあっては、コア基板を省略することにより全体の配線長が短縮化され、高周波信号の伝送ロスが低減されてＩＣチップを高速で動作させることが可能になる。
上記のような配線基板においては、各配線層がそれぞれビアによって接続され、各配線層にはビアに接続される複数のランドが設けられている。
特開２００２−２６１７１号公報 特開２０１０−１６１４１９号公報
上記のような半導体パッケージにおいては、一層の小型化、動作の高速化及び高密度化が要求されており、これらの要求に伴って寄生インダクタンスの低減や信号ラインのインピーダンスに関する制御の精度の向上が求められている。
ところで、上記のような配線基板にあっては、ビアに接続されるランドの径が、ビアの加工上の位置ずれが生じてもビアがランドに適正に接続されるような大きさに形成されており、ビアの両端にそれぞれ接続される各ランドを一定の間隔で形成することが困難である。
従って、信号の伝達特性の向上を図るためには、各配線層間の接続において同軸構造、ストリップライン、マイクロストリップライン等の構造を設けることができず、信号の伝達ロスが生じると言う問題が発生している。
そこで、本技術配線基板及び配線基板の製造方法は、上記した問題点を克服し、インピーダンスに関する制御の精度の向上を図り信号の伝達ロスを低減することを課題とする。
第１に、配線基板は、上記した課題を解決するために、交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアによって接続され、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、一部に同軸構造を有する構造形成部が設けられ、前記同軸構造は前記積層方向に延びる内側配線部と前記内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、前記内側配線部が前記部品用接続パッドと前記回路用接続パッドに電気的に接続されたものである。
従って、配線基板にあっては、両端がそれぞれ回路用接続パッドと部品用接続パッドに電気的に接続される内側配線部と内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有する同軸構造が設けられる。
第２に、上記した配線基板においては、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合されることが望ましい。
内側配線部の積層方向における両端がそれぞれ部品用接続パッドと回路用接続パッドに接合されることにより、配線基板の厚みに対して同軸構造が最大限の大きさにされる。
第３に、上記した配線基板においては、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続されることが望ましい。
内側配線部の積層方向における一端が部品用接続パッド又は回路用接続パッドの一方に接合され、内側配線部の積層方向における他端が配線層とビアを介して部品用接続パッド又は回路用接続パッドの他方に接続されることにより、層構造の異なる各種の態様に応じて同軸構造が形成される。
第４に、上記した配線基板においては、前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされることが望ましい。
内側配線部の外径が３０μｍ以上８０μｍ以下にされ、外側配線部の内径が１３０μｍ以上３５０μｍ以下にされることにより、十分なインピーダンスの制御を行うための適正な値が確保される。
第１に、配線基板の製造方法は、上記した課題を解決するために、少なくとも該当する基板との接地面が金属で形成された支持体（以下、「支持体」とする。）上に複数の絶縁層と複数の配線層とを積層する積層工程と、一部に同軸構造を設けるための構造形成用スルーホールを形成する第１のスルーホール形成工程と、前記構造用スルーホールの内部に前記同軸構造の一部を構成する外側配線部を形成する外側配線部形成工程と、少なくとも前記構造形成用スルーホールに樹脂を充填する樹脂充填工程と、前記構造形成用スルーホールに充填された樹脂に、電子部品が接続される部品用接続パッドと回路基板に接続される回路用接続パッドに電気的に接続され前記同軸構造の一部を構成する内側配線部を形成するための内側配線用スルーホールを形成する第２のスルーホール形成工程と、前記内側配線用スルーホールに導電材を充填して前記内側配線部を形成する内側配線部形成工程とを備えたものである。
従って、配線基板の製造方法にあっては、両端がそれぞれ回路用接続パッドと部品用接続パッドに電気的に接続される内側配線部と内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有する同軸構造が設けられる。
第２に、上記した配線基板の製造方法においては、前記構造形成用スルーホールをレーザー光の照射によって形成することが望ましい。
構造形成用スルーホールをレーザー光の照射によって形成することにより、支持体がレーザー光によって掘削されない。
第３に、上記した配線基板の製造方法においては、前記内側配線部形成用スルーホールをレーザー光の照射によって形成することが望ましい。
内側配線部形成用スルーホールをレーザー光の照射によって形成することにより、接続パッドがレーザー光によって掘削されない。
第４に、上記した配線基板の製造方法においては、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合されることが望ましい。
内側配線部の積層方向における両端がそれぞれ部品用接続パッドと回路用接続パッドに接合されることにより、配線基板の厚みに対して同軸構造が最大限の大きさにされる。
第５に、上記した配線基板の製造方法においては、前記積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続されることが望ましい。
内側配線部の積層方向における一端が部品用接続パッド又は回路用接続パッドの一方に接合され、内側配線部の積層方向における他端が配線層とビアを介して部品用接続パッド又は回路用接続パッドの他方に接続されることにより、層構造の異なる各種の態様に応じて同軸構造が形成される。
第６に、上記した配線基板の製造方法においては、前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされることが望ましい。
内側配線部の外径が３０μｍ以上８０μｍ以下にされ、外側配線部の内径が１３０μｍ以上３５０μｍ以下にされることにより、十分なインピーダンスの制御を行うための適正な値が確保される。
本技術配線基板は、交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアによって接続され、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、一部に同軸構造を有する構造形成部が設けられ、前記同軸構造は前記積層方向に延びる内側配線部と前記内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、前記内側配線部が前記部品用接続パッドと前記回路用接続パッドに電気的に接続されている。
従って、同軸構造によってインピーダンスに関する制御の精度の向上が図られ、配線基板の小型化、動作の高速化及び高密度化を確保した上で信号の伝達ロスを低減することができる。
請求項２に記載した技術にあっては、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合されている。
従って、配線基板の厚みに対して同軸構造を最大限の大きさにすることができ、十分なインピーダンスの制御を図ることができる。
請求項３に記載した技術にあっては、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続されている。
従って、層構造の異なる各種の態様に応じて同軸構造を形成することが可能であり、汎用性の向上を図ることができる。
請求項４に記載した技術にあっては、前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされている。
従って、十分なインピーダンスの制御を行うための適正な値が確保され、配線基板において、設計値に対して各部の位置精度や加工精度等のバラツキによる寸法誤差が生じた場合においても、良好なインピーダンスの制御を行うことができる。
本技術配線基板の製造方法は、支持体上に複数の絶縁層と複数の配線層とを積層する積層工程と、一部に同軸構造を設けるための構造形成用スルーホールを形成する第１のスルーホール形成工程と、前記構造用スルーホールの内部に前記同軸構造の一部を構成する外側配線部を形成する外側配線部形成工程と、少なくとも前記構造形成用スルーホールに樹脂を充填する樹脂充填工程と、前記構造形成用スルーホールに充填された樹脂に、電子部品が接続される部品用接続パッドと回路基板に接続される回路用接続パッドに電気的に接続され前記同軸構造の一部を構成する内側配線部を形成するための内側配線用スルーホールを形成する第２のスルーホール形成工程と、前記内側配線用スルーホールに導電材を充填して前記内側配線部を形成する内側配線部形成工程とを備えた配線基板の製造方法。
従って、同軸構造によってインピーダンスに関する制御の精度の向上が図られ、配線基板の小型化、動作の高速化及び高密度化を確保した上で信号の伝達ロスを低減することができる。
請求項６に記載した技術にあっては、前記構造形成用スルーホールをレーザー光の照射によって形成している。
従って、支持体の表面を掘削してしまうようなことがなく、支持体の損傷の防止及び構造形成用スルーホールの適正な形成を行うことができる。
請求項７に記載した技術にあっては、前記内側配線部形成用スルーホールをレーザー光の照射によって形成している。
従って、接続パッドの表面を掘削してしまうようなことがなく、接続パッドの損傷の防止及び構造形成用スルーホールの適正な形成を行うことができる。
請求項８に記載した技術にあっては、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合されている。
従って、配線基板の厚みに対して同軸構造を最大限の大きさにすることができ、十分なインピーダンスの制御を図ることができる。
請求項９に記載した技術にあっては、前記積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続されている。
従って、層構造の異なる各種の態様に応じて同軸構造を形成することが可能であり、汎用性の向上を図ることができる。
請求項１０に記載した技術にあっては、前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされている。
従って、十分なインピーダンスの制御を行うための適正な値が確保され、配線基板において、設計値に対して各部の位置精度や加工精度等のバラツキによる寸法誤差が生じた場合においても、良好なインピーダンスの制御を行うことができる。
図２乃至図１２と共に本技術配線基板及び配線基板の製造方法の最良の形態を示すものであり、本図は、配線基板の拡大断面図である。 変形例に係る配線基板の拡大断面図である。 同軸構造の寸法について説明するためのグラフ図である。 図５乃至図１２と共に配線基板の製造方法を示すものであり、本図は、支持体上に絶縁層と配線層が交互に積層されると共に構造形成部が設けられた状態を示す拡大断面図である。 構造形成用スルーホールが形成された状態を示す拡大断面図である。 絶縁層の上面と構造形成用スルーホールの周面に通電層が形成された状態を示す拡大断面図である。 通電層のパターンニングが行われ通電層の一部が配線層として形成された状態を示す拡大断面図である。 絶縁層の上面と構造形成用スルーホールに絶縁樹脂が積層及び充填された状態を示す拡大断面図である。 内側配線用スルーホールが形成された状態を示す拡大断面図である。 内側配線用スルーホールに導電材が充填されて内側配線部が設けられた状態を示す拡大断面図である。 支持体の一部を除いた部分が剥離されると共にソルダーレジストが形成された状態を示す拡大断面図である。 残存していた支持体の一部が剥離された状態を示す拡大断面図である。
以下に、本技術配線基板及び配線基板の製造方法を実施するための最良の形態を添付図面に従って説明する。
以下に示す配線基板は、電子部品や放熱板等を有する所謂半導体パッケージと称される構造体の一部としてに設けられコア層（コア基板）を有さないコアレス基板と称される配線基板である。
以下の説明にあっては、配線基板における各部の積層方向を上下方向として前後上下左右の方向を示すものとする。
尚、以下に示す前後上下左右の方向は説明の便宜上のものであり、本技術の実施に関しては、これらの方向に限定されることはない。
［配線基板の構成］
以下に、配線基板１の構成について説明する（図１参照）。
配線基板１はコア層を有さないコアレス基板であり、交互に積層された複数の絶縁層２、２、・・・と複数の配線層３、３、・・・とを有している。絶縁層２の材料としては、例えば、エポキシ樹脂が用いられ、配線層３の材料としては、例えば、銅、銀、ニッケル等が用いられている。配線層３、３、・・・は上層から下層まで所定の経路で接続されている。
配線基板１の下面（一方の面）、即ち、最下層の絶縁層２の下面には部品用接続パッド４、４、・・・が形成されている。部品用接続パッド４、４、・・・は後述する電子部品の端子部と接続される。
配線基板１の上面（他方の面）、即ち、最上層の絶縁層２の上面には回路用接続パッド５、５、・・・が形成されている。回路用接続パッド５、５、・・・は後述する回路基板（マザーボード）の接続端子と接続される。
絶縁層２にはビアホール２ａ、２ａ、・・・が形成されている。ビアホール２ａは、例えば、絶縁層２にＹＡＧ（Yttrium Aluminum Garnet）レーザーや炭酸ガスレーザー等が照射されることにより形成されている。
ビアホール２ａ、２ａ、・・・にはそれぞれ導電材が充填されてビア６、６、・・・が形成されている。配線層３、３、・・・はビア６、６、・・・によって接続され、また、配線層３と部品用接続パッド４、４、・・・及び配線層３と回路用接続パッド５、５、・・・もビア６、６、・・・によって接続されている。
最上層の絶縁層２の上面には回路用接続パッド５、５、・・・が形成されていない部分にソルダーレジスト７が形成されている。
配線基板１には絶縁層２、２、・・・と配線層３、３、・・・が設けられていない部分が存在し、この部分が構造形成部８として設けられている。構造形成部８には同軸構造９が設けられている。同軸構造９は内側配線部１０と内側配線部１０の外周側に絶縁樹脂１１を介して位置された外側配線部１２とを有している。
内側配線部１０は銅、銀、ニッケル等の導電材によって円柱状に形成され、構造形成部８の中央部に設けられている。内側配線部１０は上下方向に延び上下両端がそれぞれ回路用接続パッド５と部品用接続パッド４に接合され、電気信号の伝送路として機能する。
外側配線部１２は銅、銀、ニッケル等の導電材によって円筒状に形成され、中心軸が内側配線部１０の中心軸に一致されている。外側配線部１２は上下方向に延び、例えば、上端部が配線層３に接合され、接地用の電極として機能する。
外側配線部１２は、例えば、上面に回路用接続パッド５、５、・・・が形成されている最上層の絶縁層２の一つ下側の絶縁層２が存在する位置から最下層の絶縁層２が存在する位置まで形成されている。
尚、上記には、配線基板１の下方に電子部品が配置され上方に回路基板が配置された例を示したが、配線基板１の上下の向きが反対にされ、配線基板１の上方に電子部品が配置され下方に回路基板が配置されるように構成されていてもよい。
部品用接続パッド４、４、・・・には図示しない電子部品の端子部がフリップチップ接続により接合される。電子部品としては、例えば、ＩＣチップ、ＤＤＲ（double data rate）モードを有するＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）、メモリー、コンデンサー等が用いられる。
電子部品１２、１２、・・・が実装された配線基板１は、回路用接続パッド５、５、・・・が図示しない回路基板の接続端子に半田等によって接合される。
従って、電子部品は部品用接続パッド４、４、・・・、配線層３、３、・・・、ビア６、６、・・・及び回路用接続パッド５、５、・・・を介して回路基板に形成された所定の各回路に電気的に接続される。また、電子部品は部品用接続パッド４、内側配線部１０及び回路用接続パッド５を介しても回路基板に形成された所定の回路に電気的に接続される。
電子部品と配線基板１の下面との間には部品用接続パッド４、４、・・・を覆う図示しないアンダーフィル材が充填される。また、電子部品の下面には、例えば、ＴＩＭ（Thermal Interface Material）等の熱伝達物質層を介して図示しない放熱板が配置され、電子部品において発生する熱が放熱板から放出される。
尚、外側配線部１２は、例えば、部品用接続パッド４、４、・・・が形成されている最下層の絶縁層２の一つ上側の絶縁層２が存在する位置から最上層の絶縁層２が存在する位置まで形成されていてもよい。
［配線基板の変形例］
以下に、配線基板の変形例について説明する（図２参照）。
尚、以下に示す変形例に係る配線基板１Ａは、上記した配線基板１と比較して、絶縁層と配線層の数が多いこと及び内側配線部が配線層及びビアを介して部品用接続パッド又は回路用接続パッドに接続されていることのみが相違する。従って、配線基板１Ａについては、配線基板１と比較して異なる部分についてのみ詳細に説明をし、その他の部分については配線基板１における同様の部分に付した符号と同じ符号を付して説明は省略する。
配線基板１Ａはコア層を有さないコアレス基板であり、交互に積層された複数の絶縁層２、２、・・・と複数の配線層３、３、・・・とを有している。絶縁層２、２、・・・と配線層３、３、・・・の数はそれぞれ配線基板１の絶縁層２、２、・・・と複数の配線層３、３、・・・より多くされている。
内側配線部１０は、例えば、上端が配線層３に接合され下端が部品用接続パッド４に接合されている。内側配線部１０の上端は、例えば、上から２層目の配線層３に接合されているが、何れの配線層３に接合されていてもよい。内側配線部１０は上端が配線層３、３及びビア６、６を介して回路用接続パッド５に接続されている。
尚、内側配線部１０は上端が回路用接続パッド５に接合され下端が何れかの配線層３に接合されていてもよい。この場合には、内側配線部１０は下端が配線層３、３、・・・及びビア６、６、・・・を介して部品用接続パッド４に接続される。
外側配線部１２は、例えば、上から三つ目の絶縁層２が存在する位置から最下層の絶縁層２が存在する位置まで形成されているが、最上層以外の何れの絶縁層２が存在する位置から形成されていてもよい。
尚、外側配線部１２は、例えば、最下層以外の何れかの絶縁層２が存在する位置から最上層の絶縁層２が存在する位置まで形成されていてもよい。
また、上記には、配線基板１Ａの下方に電子部品が配置され上方に回路基板が配置された例を示したが、配線基板１Ａの上下の向きが反対にされ、配線基板１Ａの上方に電子部品が配置され下方に回路基板が配置されるように構成されていてもよい。
［同軸構造の寸法］
以下に、同軸構造９の寸法について説明する（図３参照）。
図３の横軸は内側配線部１０の外径ｄを示し縦軸は外側配線部１２の内径Ｄを示す。
同軸構造９におけるインピーダンスを適正値としてそれぞれ５０Ω±１５Ωに設定しようとすると、内側配線部１０の外径ｄと外側配線部１２の内径Ｄとの関係がそれぞれ図３に示すグラフＡ、Ｂ、Ｃになることが望ましい。尚、構造形成部８に充填された絶縁樹脂１１の比誘電率は３．１にされている。
図３に示すグラフＡ、Ｂ、Ｃを参照すると、十分なインピーダンスの制御を行うためには、絶縁層２、２、・・・の層数が７以下のときに、内側配線部１０の外径ｄが３０μｍ以上６０μｍ以下であり外側配線部１２の内径Ｄが１３０μｍ以上２６０μｍ以下であることが望ましく、絶縁層２、２、・・・の層数が５以上１２以下のときに、内側配線部１０の外径ｄが５０μｍ以上８０μｍ以下であり外側配線部１２の内径Ｄが２００μｍ以上３５０μｍ以下であることが望ましい。
従って、内側配線部１０の外径ｄと外側配線部１２の内径Ｄとの関係が図３に斜線で示す範囲（外径ｄ：３０μｍ以上８０μｍ以下、内径Ｄ：１３０μｍ以上３５０μｍ以下）であることが望ましい。
このように内側配線部１０の外径ｄを３０μｍ以上８０μｍ以下にし、外側配線部１２の内径Ｄを１３０μｍ以上３５０μｍ以下にすることにより、十分なインピーダンスの制御を行うための適正な値が確保され、配線基板１、１Ａにおいて、設計値に対して各部の位置精度や加工精度等のバラツキによる寸法誤差が生じた場合においても、良好なインピーダンスの制御を行うことができる。
［配線基板の製造方法］
次に、上記した配線基板１の製造方法について説明する（図４乃至図１２参照）。
先ず、支持体１３が用意され、支持体１３上に複数の絶縁層２、２、・・・と複数の配線層３、３、・・・とが積層される（積層工程）（図４参照）。
支持体１３は、例えば、ニッケル層１３ａを挟んで上下に第１の銅層１３ｂと第２の銅層１３ｃが接合されて成る。
積層工程においては、下面に部品用接続パッド４、４、・・・が形成される。また、絶縁層２、２、・・・と配線層３、３、・・・が設けられていない部分が形成され、この部分が構造形成部８として設けられる。尚、構造形成部８の下面には部品用接続パッド４が形成される。
次に、同軸構造９を設けるための構造形成用スルーホール１４が構造形成部８にレーザー光の照射によって形成される（第１のスルーホール形成工程）（図５参照）。構造形成用スルーホール１４の径は、必要とされる外側配線部１２の外径の大きさに応じた大きさに形成される。
また、構造形成用スルーホール１４は中心軸が構造形成部８の下面に形成された部品用接続パッド４の中心に一致される状態で形成される。このように構造形成用スルーホール１４の中心軸が構造形成部８の下面に形成された部品用接続パッド４の中心に一致されることにより、構造形成部８に形成される外側配線部１２の中心軸を構造形成部８の下面に形成された部品用接続パッド４の中心に一致させることができ、外側配線部１２の位置精度の向上を図ることができる。
上記のように、構造形成用スルーホール１４をレーザー光の照射によって形成することにより、ドリルで形成する場合のように支持体１３の表面を掘削してしまうようなことがなく、支持体１３の損傷の防止及び構造形成用スルーホール１４の適正な形成を行うことができる。
次いで、現時点での最上層の絶縁層２の上面と構造形成用スルーホール１４の周面に、例えば、銅の無電解メッキにより通電層（シード層）１５、１６が形成される（外側配線部形成工程）（図６参照）。構造形成用スルーホール１４の周面に形成された通電層１６は外側配線部１２として形成される。
続いて、通電層１５のパターンニングが行われ、例えば、セミアディティブ法によって通電層１５の一部が配線層３として形成される（図７参照）。
次に、現時点での最上層の絶縁層２の上面と外側配線部１２が形成された構造形成用スルーホール１４とに絶縁樹脂１１が積層及び充填される（樹脂充填工程）（図８参照）。絶縁樹脂１１としては、高い流動性を有する樹脂が用いられ、例えば、基材が絶縁層２、２、・・・に用いられる樹脂と同様のエポキシ樹脂であるが、高い流動性を確保するための成分が含有されている。
暫定的な最上層の絶縁層２の上面に絶縁樹脂１１が積層されることにより、この絶縁樹脂１１の層が最上層の絶縁層２として設けられる。
次いで、内側配線部１０を設けるための内側配線用スルーホール１７が構造形成部８にレーザー光の照射によって形成される（第２のスルーホール形成工程）（図９参照）。内側配線用スルーホール１７の径は、必要とされる内側配線部１０の外径の大きさに応じた大きさに形成される。このとき最上層の絶縁層２（絶縁樹脂１１）の一部にビアホール２ａがレーザー光の照射によって形成される。
内側配線用スルーホール１７は中心軸が構造形成部８の下面に形成された部品用接続パッド４の中心に一致される状態で形成される。このように内側配線用スルーホール１７の中心軸が構造形成部８の下面に形成された部品用接続パッド４の中心に一致されることにより、構造形成部８に形成される内側配線部１０の中心軸を構造形成部８の下面に形成された部品用接続パッド４の中心及び外側配線部１２の中心軸に一致させることができ、内側配線部１０の位置精度の向上を図ることができる。
また、内側配線用スルーホール１７をレーザー光の照射によって形成することにより、ドリルで形成する場合のように部品用接続パッド４の表面を掘削してしまうようなことがなく、部品用接続パッド４の損傷の防止及び内側配線用スルーホール１７の適正な形成を行うことができる。
内側配線用スルーホール１７には導電材１８が充填され、この充填された導電材１８が内側配線部１０として設けられる（内側配線部形成工程）（図１０参照）。
このとき最上層の絶縁層２に形成されたビアホール２ａには導電材が充填されてビア６が形成される。また、最上層の絶縁層２の上面には、例えば、銅のメッキ処理及びパターニング等により回路用接続パッド５、５、・・・が形成され、回路用接続パッド５、５、・・・がそれぞれビア６と内側配線部１０の上面に接合される。
続いて、支持体１３の第１の銅層１３ｂを除く部分が剥離される（図１１参照）。支持体１３はニッケル層１３ａを挟んで上下に第１の銅層１３ｂと第２の銅層１３ｃが接合されており、ニッケル層１３ａと第２の銅層１３ｃを第１の銅層１３ｂから容易に剥離することができ、剥離作業における作業性の向上を図ることができる。ニッケル層１３ａと第２の銅層１３ｃが第１の銅層１３ｂに対して剥離されることにより、厚みの薄い第１の銅層１３ｂが残存する。
このとき最上層の絶縁層２の上面における回路用接続パッド５、５、・・・が形成されていない部分にソルダーレジスト７が形成される。
最後に、第１の銅層１３ｂがエッチングによって剥離される（図１２参照）。
尚、この後に、必要に応じて部品用接続パッド４、４、・・・や回路用接続パッド５、５、・・・の表面処理、プリソルダーの形成、個片化を行うためのルーティングによる切離作業等が行われて同軸構造９を有する配線基板１が製造される。
尚、変形例に係る配線基板１Ａの製造方法については詳細な説明は省略するが、配線基板１Ａは上記した内側配線部形成工程の後にそれぞれ所定の層数の絶縁層２と配線層３の形成が行われ、その後、図１１以降の剥離作業等が順に行われることにより製造される。
［まとめ］
以上に記載した通り、配線基板１、１Ａにあっては、構造形成部８に同軸構造９が設けられ、同軸構造９の内側配線部１０が絶縁層２、２、・・・と配線層３、３、・・・の積層方向に延びて部品用接続パッド４と回路用接続パッド５に電気的に接続されている。
従って、同軸構造９によってインピーダンスに関する制御の精度の向上が図られ、配線基板１、１Ａの小型化、動作の高速化及び高密度化を確保した上で信号の伝達ロスを低減することができる。
また、配線基板１にあっては、内側配線部１０の両端がそれぞれ部品用接続パッド４と回路用接続パッド５に接合されているため、配線基板１の厚みに対して同軸構造９を最大限の大きさ（長さ）にすることができ、十分なインピーダンスの制御を図ることができる。
さらに、配線基板１Ａにあっては、内側配線部１０の一端が部品用接続パッド４又は回路用接続パッド５の一方に接合され、内側配線部１０の他端が配線層３、３、・・・とビア６、６、・・・を介して部品用接続パッド４又は回路用接続パッド５の他方に接続されている。
従って、層構造の異なる各種の態様に応じて同軸構造９を形成することが可能であり、汎用性の向上を図ることができる。
［本技術］
本技術は、以下のような構成にすることもできる。
（１）交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアによって接続され、前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、一部に同軸構造を有する構造形成部が設けられ、前記同軸構造は前記積層方向に延びる内側配線部と前記内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、前記内側配線部が前記部品用接続パッドと前記回路用接続パッドに電気的に接続された配線基板。
（２）前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合された前記（１）に記載の配線基板。
（３）前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続された前記（１）に記載の配線基板。
（４）前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされた前記（１）から前記（３）の何れかに記載の配線基板。
（５）支持体上に複数の絶縁層と複数の配線層とを積層する積層工程と、一部に同軸構造を設けるための構造形成用スルーホールを形成する第１のスルーホール形成工程と、前記構造用スルーホールの内部に前記同軸構造の一部を構成する外側配線部を形成する外側配線部形成工程と、少なくとも前記構造形成用スルーホールに樹脂を充填する樹脂充填工程と、前記構造形成用スルーホールに充填された樹脂に、電子部品が接続される部品用接続パッドと回路基板に接続される回路用接続パッドに電気的に接続され前記同軸構造の一部を構成する内側配線部を形成するための内側配線用スルーホールを形成する第２のスルーホール形成工程と、前記内側配線用スルーホールに導電材を充填して前記内側配線部を形成する内側配線部形成工程とを備えた配線基板の製造方法。
（６）前記構造形成用スルーホールをレーザー光の照射によって形成した前記（５）に記載の配線基板の製造方法。
（７）前記内側配線部形成用スルーホールをレーザー光の照射によって形成した前記（５）又は前記（６）に記載の配線基板の製造方法。
（８）前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合された前記（５）から前記（７）の何れかに記載の配線基板の製造方法。
（９）前記積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続された前記（５）から前記（７）の何れかに記載の配線基板の製造方法。
（１０）前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされた前記（５）から前記（９）の何れかに記載の配線基板の製造方法。
上記した技術を実施するための最良の形態において示した各部の具体的な形状及び構造は、何れも本技術を実施する際の具体化のほんの一例を示したものにすぎず、これらによって本技術の技術的範囲が限定的に解釈されることがあってはならないものである。
１…配線基板、２…絶縁層、３…配線層、４…部品用接続パッド、５…回路用接続パッド、６…ビア、８…構造形成部、９…同軸構造、１０…内側配線部、１１…絶縁樹脂、１２…外側配線部、１３…支持体、１４…構造形成用スルーホール、１７…内側配線用スルーホール

Claims (10)

  1. 交互に積層された複数の絶縁層と複数の配線層とを有すると共に前記配線層同士がそれぞれビアによって接続され、
    前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、
    前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、
    一部に同軸構造を有する構造形成部が設けられ、
    前記同軸構造は前記積層方向に延びる内側配線部と前記内側配線部の外周面側に絶縁樹脂を介して位置される外側配線部とを有し、
    前記内側配線部が前記部品用接続パッドと前記回路用接続パッドに電気的に接続された
    配線基板。
  2. 前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合された
    請求項１に記載の配線基板。
  3. 前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、
    前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続された
    請求項１に記載の配線基板。
  4. 前記内側配線部の外径が５０μｍ以上８０μｍ以下にされ、
    前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされた
    請求項１に記載の配線基板。
  5. 支持体上に複数の絶縁層と複数の配線層とを積層する積層工程と、
    一部に同軸構造を設けるための構造形成用スルーホールを形成する第１のスルーホール形成工程と、
    前記構造用スルーホールの内部に前記同軸構造の一部を構成する外側配線部を形成する外側配線部形成工程と、
    少なくとも前記構造形成用スルーホールに樹脂を充填する樹脂充填工程と、
    前記構造形成用スルーホールに充填された樹脂に、電子部品が接続される部品用接続パッドと回路基板に接続される回路用接続パッドに電気的に接続され前記同軸構造の一部を構成する内側配線部を形成するための内側配線用スルーホールを形成する第２のスルーホール形成工程と、
    前記内側配線用スルーホールに導電材を充填して前記内側配線部を形成する内側配線部形成工程とを備えた
    配線基板の製造方法。
  6. 前記構造形成用スルーホールをレーザー光の照射によって形成した
    請求項５に記載の配線基板の製造方法。
  7. 前記内側配線部形成用スルーホールをレーザー光の照射によって形成した
    請求項５に記載の配線基板の製造方法。
  8. 前記絶縁層と前記配線層の積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、
    前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、
    前記内側配線部の前記積層方向における両端がそれぞれ前記部品用接続パッドと前記回路用接続パッドに接合された
    請求項５に記載の配線基板の製造方法。
  9. 前記積層方向における一方の面に電子部品が接続される部品用接続パッドが設けられ、
    前記積層方向における他方の面に回路基板に接続される回路用接続パッドが設けられ、
    前記内側配線部の前記積層方向における一端が前記部品用接続パッド又は前記回路用接続パッドの一方に接合され、
    前記内側配線部の前記積層方向における他端が前記配線層と前記ビアを介して前記部品用接続パッド又は前記回路用接続パッドの他方に接続された
    請求項５に記載の配線基板の製造方法。
  10. 前記内側配線部の外径が３０μｍ以上８０μｍ以下にされ、
    前記外側配線部の内径が１３０μｍ以上３５０μｍ以下にされた
    請求項５に記載の配線基板の製造方法。
JP2014532922A 2012-08-31 2013-08-16 配線基板及び配線基板の製造方法 Active JP6337775B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012191377 2012-08-31
JP2012191377 2012-08-31
PCT/JP2013/072020 WO2014034443A1 (ja) 2012-08-31 2013-08-16 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2014034443A1 true JPWO2014034443A1 (ja) 2016-08-08
JP6337775B2 JP6337775B2 (ja) 2018-06-06

Family

ID=50183258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014532922A Active JP6337775B2 (ja) 2012-08-31 2013-08-16 配線基板及び配線基板の製造方法

Country Status (5)

Country Link
US (1) US10187971B2 (ja)
JP (1) JP6337775B2 (ja)
KR (1) KR102134933B1 (ja)
CN (1) CN104604345A (ja)
WO (1) WO2014034443A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
WO2016099980A1 (en) * 2014-12-17 2016-06-23 Applied Materials, Inc. Triaxial cable sensor and wearable devices
CN106163083B (zh) * 2016-06-30 2017-08-15 广州番禺运升电路版有限公司 一种印刷电路板及其制造方法
KR102518426B1 (ko) 2016-09-09 2023-04-05 삼성디스플레이 주식회사 표시 장치
JP7084245B2 (ja) * 2018-08-02 2022-06-14 日本ルメンタム株式会社 プリント回路基板、光モジュール、及び光伝送装置
CN112310041B (zh) * 2019-07-29 2023-04-18 群创光电股份有限公司 电子装置及其制造方法
JP7362380B2 (ja) * 2019-09-12 2023-10-17 キヤノン株式会社 配線基板及び半導体装置

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010286Y2 (ja) * 1979-09-07 1985-04-09 日本電信電話株式会社 圧着型同軸コネクタ
JPS62230091A (ja) * 1986-03-31 1987-10-08 日立化成工業株式会社 配線板の製造法
JPH0145123Y2 (ja) * 1983-08-10 1989-12-27
JP2000188448A (ja) * 1998-12-22 2000-07-04 Sony Corp 配線基板及びその製造方法
US6459347B1 (en) * 1998-08-28 2002-10-01 Telefonaktiebolaget Lm Ericsson Method for vertical connection of conductors in a device in the microwave range
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP2006191018A (ja) * 2004-12-29 2006-07-20 Hewlett-Packard Development Co Lp インピーダンス整合のための構成要素
WO2006100764A1 (ja) * 2005-03-23 2006-09-28 Fujitsu Limited プリント配線基板
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
US20070230150A1 (en) * 2005-11-29 2007-10-04 International Business Machines Corporation Power supply structure for high power circuit packages
US20070289773A1 (en) * 2006-06-19 2007-12-20 Endicott Interconnect Technologies, Inc. High speed interposer
JP2008177554A (ja) * 2006-12-21 2008-07-31 Ngk Spark Plug Co Ltd 多層配線基板、及び多層配線基板埋込用の給電構造体
JP2010166099A (ja) * 2010-04-30 2010-07-29 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板
US20110203842A1 (en) * 2010-02-25 2011-08-25 Russell James V Method and structure for coaxial via routing in printed circuit boards for improved signal integrity
US20110209911A1 (en) * 2010-02-26 2011-09-01 Ibiden Co., Ltd Wiring board and method for manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230981A (ja) 1986-03-31 1987-10-09 Toshiba Corp 薄膜形成方法
JP2001308479A (ja) * 2000-04-24 2001-11-02 Ngk Spark Plug Co Ltd 配線基板
JP4427874B2 (ja) 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
JP2002204074A (ja) * 2000-12-28 2002-07-19 Ibiden Co Ltd 多層プリント配線板
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
US7091424B2 (en) 2002-10-10 2006-08-15 International Business Machines Corporation Coaxial via structure for optimizing signal transmission in multiple layer electronic device carriers
US6937120B2 (en) * 2003-04-02 2005-08-30 Harris Corporation Conductor-within-a-via microwave launch
JP2004327690A (ja) * 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
KR100651414B1 (ko) * 2004-02-13 2006-11-29 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판
US7404250B2 (en) * 2005-12-02 2008-07-29 Cisco Technology, Inc. Method for fabricating a printed circuit board having a coaxial via
JP5125389B2 (ja) * 2007-10-12 2013-01-23 富士通株式会社 基板の製造方法
US20090200682A1 (en) 2008-02-08 2009-08-13 Broadcom Corporation Via in via circuit board structure
US20100326716A1 (en) * 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
US8586875B2 (en) * 2010-02-26 2013-11-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5404513B2 (ja) 2010-04-19 2014-02-05 ソニー株式会社 半導体装置の製造方法
US9041208B2 (en) * 2011-11-02 2015-05-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Laminate interconnect having a coaxial via structure
US9635761B2 (en) * 2013-07-15 2017-04-25 Massachusetts Institute Of Technology Sleeved coaxial printed circuit board vias

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010286Y2 (ja) * 1979-09-07 1985-04-09 日本電信電話株式会社 圧着型同軸コネクタ
JPH0145123Y2 (ja) * 1983-08-10 1989-12-27
JPS62230091A (ja) * 1986-03-31 1987-10-08 日立化成工業株式会社 配線板の製造法
US6459347B1 (en) * 1998-08-28 2002-10-01 Telefonaktiebolaget Lm Ericsson Method for vertical connection of conductors in a device in the microwave range
JP2000188448A (ja) * 1998-12-22 2000-07-04 Sony Corp 配線基板及びその製造方法
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
JP2003133801A (ja) * 2001-10-25 2003-05-09 Hitachi Ltd 高周波回路モジュール
JP2006191018A (ja) * 2004-12-29 2006-07-20 Hewlett-Packard Development Co Lp インピーダンス整合のための構成要素
WO2006100764A1 (ja) * 2005-03-23 2006-09-28 Fujitsu Limited プリント配線基板
US20070230150A1 (en) * 2005-11-29 2007-10-04 International Business Machines Corporation Power supply structure for high power circuit packages
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
US20070289773A1 (en) * 2006-06-19 2007-12-20 Endicott Interconnect Technologies, Inc. High speed interposer
JP2008177554A (ja) * 2006-12-21 2008-07-31 Ngk Spark Plug Co Ltd 多層配線基板、及び多層配線基板埋込用の給電構造体
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板
US20110203842A1 (en) * 2010-02-25 2011-08-25 Russell James V Method and structure for coaxial via routing in printed circuit boards for improved signal integrity
US20110209911A1 (en) * 2010-02-26 2011-09-01 Ibiden Co., Ltd Wiring board and method for manufacturing the same
JP2010166099A (ja) * 2010-04-30 2010-07-29 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法

Also Published As

Publication number Publication date
CN104604345A (zh) 2015-05-06
WO2014034443A1 (ja) 2014-03-06
US10187971B2 (en) 2019-01-22
KR102134933B1 (ko) 2020-07-16
KR20150048105A (ko) 2015-05-06
JP6337775B2 (ja) 2018-06-06
US20150230329A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
JP6337775B2 (ja) 配線基板及び配線基板の製造方法
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
JP2016207958A (ja) 配線基板及び配線基板の製造方法
JP2016207957A (ja) 配線基板及び配線基板の製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2017515295A (ja) 受動デバイスを有するロープロファイルパッケージ
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
JP2006165196A (ja) 積層配線基板及びその製造方法
KR20170059536A (ko) 캐비티 인쇄회로기판 제조 방법
JP6587795B2 (ja) 回路モジュール
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
CN116314103A (zh) 多层玻璃衬底
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8063481B2 (en) High-speed memory package
JP2014165362A (ja) プリント配線板
WO2013153717A1 (ja) 電子機器及びその製造方法
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
JP4380167B2 (ja) 多層配線板および半導体デバイス
US20230319985A1 (en) Loading Pads for Impedance Management in Printed Circuit Board
CN110913609A (zh) 一种含有盲埋孔结构的高频光电板制备工艺
JP2009124004A (ja) 電子回路モジュール
JP2006005307A (ja) 多層プリント配線基板及びそれを利用した高周波モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180423

R151 Written notification of patent or utility model registration

Ref document number: 6337775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151