TWI834012B - 封裝核心組件及製造方法 - Google Patents

封裝核心組件及製造方法 Download PDF

Info

Publication number
TWI834012B
TWI834012B TW109140506A TW109140506A TWI834012B TW I834012 B TWI834012 B TW I834012B TW 109140506 A TW109140506 A TW 109140506A TW 109140506 A TW109140506 A TW 109140506A TW I834012 B TWI834012 B TW I834012B
Authority
TW
Taiwan
Prior art keywords
layer
core structure
core
semiconductor device
redistribution
Prior art date
Application number
TW109140506A
Other languages
English (en)
Other versions
TW202133382A (zh
Inventor
翰文 陳
史帝文 維哈佛貝可
朴起伯
圭一 曹
寇迪斯 勒施基斯
羅門 寇克
秦坦 布奇
文森 狄卡普里歐
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202133382A publication Critical patent/TW202133382A/zh
Application granted granted Critical
Publication of TWI834012B publication Critical patent/TWI834012B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)

Abstract

本揭示係關於半導體核心組件及其形成方法。本文所述的半導體核心組件可以用於形成半導體封裝組件、PCB組件、PCB間隔物組件、晶片載體組件、中間載體組件（例如，用於圖形卡）、及類似者。在一個實施例中，藉由直接雷射圖案化來建構矽基板核心。一或更多個導電互連形成於基板核心中，而一或更多個重新分配層形成於其表面上。隨後，矽基板核心可以作為用於半導體封裝、PCB、PCB間隔物、晶片載體、中間載體、或類似者的核心結構。

Description

封裝核心組件及製造方法
本揭示的實施例通常係關於電子安裝結構及其形成方法。更具體而言，本文所述的實施例係關於半導體封裝及PCB組件以及其形成方法。
由於針對小型化的電子裝置及部件的需求不斷增加，對具有更大的電路密度的更快的處理能力的需求會對在這樣的積體電路晶片的製造中所使用的材料、結構、及處理提出了對應需求。然而，除了朝向更大的整合度及效能的這些趨勢之外，人們一直在追求降低製造成本。
一般而言，由於有機封裝基板中的形成特徵及連接的容易性以及與有機複合材料相關聯的相對低的封裝製造成本，已經在耦接至電路板（例如，印刷電路板（PCB））的有機封裝基板上製造積體電路晶片。然而，隨著電路密度的增加以及電子裝置的進一步小型化，由於用於維持裝置規模與相關聯的效能要求的材料結構解析度的限制，有機封裝基板與習知互連PCB的利用變得不切實際。最近，已經利用被動式矽中介層作為重新分配層來製造2.5D及3D積體電路，以補償與有機封裝基板相關聯的一些限制。矽中介層的利用是藉由電位驅動，以用於高頻寬密度的低功率晶片對晶片通訊，以及先進電子安裝及封裝應用中的異構整合尋求。然而，在矽中介層中的特徵的形成（例如，矽通孔（TSV））仍然很困難且成本很高。更特定言之，高縱橫比的矽通孔蝕刻、化學機械平面化、及半導體後段製程（BEOL）互連造成較高的成本。
因此，該領域需要具有增加的密度的改善的半導體封裝及PCB核心組件以及其形成方法。
本揭示通常係關於電子安裝結構及其形成方法。
在一個實施例中，提供一種半導體裝置組件。半導體裝置組件包括矽核心結構，矽核心結構具有與第二表面相對的第一表面以及小於約1000μm的厚度。一或更多個導電互連是穿過矽核心結構形成，並且從第一表面與第二表面突出。半導體裝置組件進一步包括形成於第一表面上的第一重新分配層以及形成於第二表面上的第二重新分配層。第一重新分配層與第二重新分配層均具有形成於其上的一或更多個導電觸點。
在一個實施例中，提供一種半導體裝置組件。半導體裝置組件包括矽核心結構、鈍化層、及介電層。矽核心結構的厚度小於約1000μm。鈍化層圍繞矽核心結構，並且包括熱氧化物。介電層形成於鈍化層上，並且包括具有設置於其中的二氧化矽顆粒的環氧樹脂。
在一個實施例中，提供一種半導體裝置組件。半導體裝置包括矽核心結構、圍繞矽結構以及包括熱氧化物的鈍化層、圍繞鈍化層以及由環氧樹脂形成的介電層、及形成於介電層上的重新分配層。重新分配層進一步包括形成於介電層上以及由鉬形成的黏合層、形成於黏合層上的銅種晶層、及形成於銅種晶層上的銅層。
本揭示係關於半導體核心組件及其形成方法。本文所述的半導體核心組件可以用於形成半導體封裝組件、PCB組件、PCB間隔物組件、晶片載體組件、中間載體組件（例如，用於圖形卡）、及類似者。在一個實施例中，藉由直接雷射圖案化來建構矽基板核心。一或更多個導電互連形成於基板核心中，而一或更多個重新分配層形成於其表面上。隨後，矽基板核心可以作為用於半導體封裝、PCB、PCB間隔物、晶片載體、中間載體、或類似者的核心結構。
本文所述的包括新穎的薄形規格半導體核心結構的方法及設備意欲取代較習知的利用玻璃纖維填充的環氧樹脂框架的半導體封裝、PCB、及晶片載體結構。一般而言，當前半導體封裝、PCB、間隔物、及晶片載體的可擴展性受到通常用於形成各種結構的材料（例如，環氧樹脂模製化合物、FR-4及FR-5等級的具有環氧樹脂黏合劑的玻璃纖維編織布、及類似者）的剛性及平面性不足的限制。這些材料的固有性質造成圖案化以及利用形成於其中的精細（例如，微米級）特徵的困難。此外，作為當前使用的材料的性質（例如，絕緣性）的結果，玻璃纖維框架、板、模製化合物、及設置成與其相鄰的任何晶片之間可能出現熱膨脹（CTE）係數的不匹配。因此，當前封包、PCB、間隔物、及載體結構需要具有較大間距的較大焊料凸塊，以減輕CTE不匹配所造成的任何翹曲的效應。因此，習知半導體封裝、PCB、間隔物、及載體框架的特徵在於低的貫穿結構的電頻寬，而導致降低的總功率效率。本文所述的方法及設備提供用於克服與上述習知半導體封裝、PCB、間隔物、及載體結構相關聯的許多缺點的半導體核心結構。
第1A圖及第1B圖圖示根據一些實施例的薄形規格半導體核心組件100的橫截面圖。半導體核心組件100可以用於安裝於其上的半導體封裝的結構支撐與電互連。在進一步實例中，半導體核心組件100可以作為用於表面安裝裝置（例如，晶片或圖形卡）的載體結構。半導體核心組件100通常包括核心結構102、可選擇的鈍化層104、及絕緣層118。
在一個實施例中，核心結構102包括由任何合適的基板材料所形成的圖案化（例如，結構化）的基板。舉例而言，核心結構102包括由III-V族化合物半導體材料、矽、結晶矽（例如，Si＜100＞或Si＜111＞）、氧化矽、矽鍺、摻雜或未摻雜的矽、摻雜或未摻雜的多晶矽、氮化矽、石英、玻璃（例如，硼矽酸鹽玻璃）、藍寶石、氧化鋁、及/或陶瓷材料所形成的基板。在一個實施例中，核心結構102包括單晶p型或n型矽基板。在一個實施例中，核心結構102包括多晶p型或n型矽基板。在另一實施例中，核心結構102包括p型或n型矽太陽能基板。用於形成核心結構102的基板可以進一步具有多邊形或圓形形狀。舉例而言，核心結構102可以包括具有或不具有斜切邊緣的基本上正方形的矽基板，矽基板的橫向尺寸在約120mm與約180mm之間。在另一實例中，核心結構102可以包括圓形的含矽晶圓，晶圓的直徑在約20mm與約700mm之間（例如，約100mm與約50mm之間）（例如，約300mm）。
核心結構102的厚度T1 在約50μm與約1000μm之間（例如，厚度T1 在約70μm與約800μm之間）。舉例而言，核心結構102的厚度T1 在約80μm與約400μm之間（例如，厚度T1 在約100μm與約200μm之間）。在另一實例中，核心結構102的厚度T1 在約70μm與約150μm之間（例如，厚度T1 在約100μm與約130μm之間）。在另一實例中，核心結構102的厚度T1 在約700μm與約800μm之間（例如，厚度T1 在約725μm與約775μm之間）。
核心結構102進一步包括形成於其中的一或更多個孔洞或核心通孔103（下文指稱為「核心通孔」），以讓導電互連能夠穿過核心結構102進行路由。一般而言，一或更多個核心通孔103的形狀基本上是圓柱形。然而，亦可以考慮其他適合形態的核心通孔103。核心通孔103可以形成為單一且分離的穿過核心結構102的核心通孔103，或者形成於一或更多個群組或陣列中。在一個實施例中，每一核心通孔103之間的最小節距P1 小於約1000μm（例如，約25μm與約200μm之間）。舉例而言，節距P1 在約40μm與約150μm之間。在一個實施例中，一或更多個核心通孔103的直徑V1 小於約500μm（例如，直徑V1 係小於約250μm）。舉例而言，核心通孔103的直徑V1 在約25μm與約100μm之間（例如，直徑V1 在約30μm與約60μm之間）。在一個實施例中，核心通孔103的直徑V1 為約40μm。
可選擇的鈍化層104可以形成於核心結構102的一或更多個表面上（包括第一表面106、第二表面108、及核心通孔103的一或更多個側壁）。在一個實施例中，鈍化層104形成於核心結構102的基本上所有外部表面上，而使得鈍化層104基本上圍繞核心結構102。因此，鈍化層104針對核心結構102提供保護外屏障，以防止腐蝕及其他損傷形式。在一個實施例中，鈍化層104由氧化膜或氧化層（例如，熱氧化層）所形成。在一些實例中，鈍化層104的厚度在約100nm與約3μm之間（例如，厚度在約200nm與約2.5μm之間）。在一個實例中，鈍化層104的厚度在約300nm與約2μm之間（例如，厚度為約1.5μm）。
絕緣層118形成於核心結構102或鈍化層104的一或更多個表面上，並且可以基本上包覆鈍化層104及/或核心結構102。因此，如第1A圖所示，絕緣層118可以延伸進入核心通孔103，並且塗佈核心通孔103的側壁上所形成的鈍化層104或者直接塗佈核心結構102，而藉此定義直徑V2 。在一個實施例中，絕緣層118從核心結構102或鈍化層104的外表面到絕緣層118的相鄰外表面（例如，主表面105、107）的厚度T2 小於約50μm（例如，厚度T2 小於約20μm）。舉例而言，絕緣層118的厚度T2 在約5μm與約10μm之間。
在一個實施例中，絕緣層118由基於聚合物的介電材料所形成。舉例而言，絕緣層118由可流動的堆積材料所形成。因此，儘管在下文指稱為「絕緣層」，但是絕緣層118亦可以描述成介電層。在進一步實施例中，絕緣層118由具有陶瓷填充物（例如，二氧化矽（SiO2 ）顆粒）的環氧樹脂材料所形成。可以用於形成絕緣層118的陶瓷填充物的其他實例包括氮化鋁（AlN）、氧化鋁（Al2 O3 ）、碳化矽（SiC）、氮化矽（Si3 N4 ）、Sr2 Ce2 Ti5 O16 、矽酸鋯（ZrSiO4 ）、矽灰石（CaSiO3 ）、氧化鈹（BeO）、二氧化鈰（CeO2 ）、氮化硼（BN）、鈣銅鈦氧化物（CaCu3 Ti4 O12 ）、氧化鎂（MgO）、二氧化鈦（TiO2 ）、氧化鋅（ZnO）、及類似者。在一些實例中，用於形成絕緣層118的陶瓷填充物的顆粒的尺寸的範圍是在約40nm與約1.5μm之間（例如，約80nm與約1μm之間）。舉例而言，陶瓷填充物的顆粒的尺寸的範圍是在約200nm與約800nm之間（例如，約300nm與約600nm之間）。在一些實施例中，陶瓷填充物所包括的顆粒的尺寸小於核心結構102中的相鄰核心通孔103的寬度或直徑的約10％（例如，尺寸小於核心通孔103的寬度或直徑的約5％）。
一或更多個貫穿組件孔洞或通孔113（下文指稱為「貫穿組件通孔」）經形成為穿過絕緣層118，其中絕緣層118延伸進入核心通孔103。舉例而言，貫穿組件通孔113可以形成於核心通孔103內的中心，核心通孔103具有設置於其中的絕緣層118。因此，絕緣層118形成貫穿組件通孔113的一或更多個側壁，其中貫穿組件通孔113的直徑V2 小於核心通孔103的直徑V1 。在一個實施例中，貫穿組件通孔113的直徑V2 小於約100μm（例如，小於約75μm）。舉例而言，貫穿組件通孔113的直徑V2 小於約50μm（例如，小於約35μm）。在一個實施例中，貫穿組件通孔113的直徑在約25μm與約50μm之間（例如，直徑在約35μm與約40μm之間）。
貫穿組件通孔113提供形成於半導體核心組件100中的一或更多個電互連144所穿過的通道。在一個實施例中，電互連144經形成為穿過半導體核心組件100的整個厚度（亦即，從半導體核心組件100的第一主表面105至第二主表面107）。舉例而言，對應於半導體核心組件100的總厚度的電互連144的縱向長度是在約50μm與約1000μm之間（例如，縱向長度在約200μm與約800μm之間）。在一個實例中，電互連144的縱向長度在約400μm與約600μm之間（例如，縱向長度為約500μm）。在另一實施例中，電互連144僅形成為穿過半導體核心組件100的厚度的一部分。在進一步實施例中，電互連144可以從半導體核心組件100的主表面（例如，如第1A圖所示的主表面105、107）突出。電互連144可以由用於積體電路、電路板、晶片載體、及類似者的領域的任何導電材料所形成。舉例而言，電互連144由金屬材料（例如，銅、鋁、金、鎳、銀、鈀、錫、或類似者）所形成。
在第1A圖所示的實施例中，電互連144的橫向厚度等於電互連144形成於其中的貫穿組件通孔113的直徑V2 。在另一實施例中（例如，第1B圖所示），半導體核心組件100進一步包括用於電互連144的電隔離的形成於其上的黏合層140及/或種晶層142。在一個實施例中，黏合層140形成於與電互連144相鄰的絕緣層118的表面上（包括貫穿組件通孔113的側壁）。因此，如第1B圖所示，電互連144的橫向厚度小於電互連144形成於其中的貫穿組件通孔113的直徑V2 。在另一實施例中，電互連144僅覆蓋貫穿組件通孔113的側壁的表面，而因此可以具有穿過其中的中空核心。
黏合層140可以由任何合適的材料（包括但不限於鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鉬、氧化鈷、氮化鈷、及類似者）所形成。在一個實施例中，黏合層140的厚度B1 在約10nm與約300nm之間（例如，約50nm與約150nm之間）。舉例而言，黏合層140的厚度B1 在約75nm與約125nm之間（例如，約100nm）。
可選擇的種晶層142包含導電材料（包括但不限於銅、鎢、鋁、銀、金、或任何其他合適的材料或其組合）。種晶層142可以形成於黏合層140上，或者直接形成於貫穿組件通孔113的側壁上（例如，在絕緣層118上，而其間沒有黏合層）。在一個實施例中，種晶層142的厚度在約50nm與約500nm之間（例如，約100nm至約300nm之間）。舉例而言，種晶層142的厚度在約150nm與約250nm之間（例如，約200nm）。
在一些實施例中（例如，第1B圖所示），半導體核心組件100進一步包括形成於半導體核心組件100的第一側175及/或第二側177上的一或更多個重新分配層150（重新分配層150在第1B圖中被圖示為形成於第二側177上）。在一個實施例中，重新分配層150由與絕緣層118基本上相同的材料（例如，基於聚合物的介電材料）所形成，並藉此形成其擴展。在其他實施例中，重新分配層150由與絕緣層118不同的材料所形成。舉例而言，重新分配層150可以由可光定義的聚醯亞胺材料、非光敏性聚醯亞胺、聚苯并㗁唑（PBO）、苯并環丁烯（BCB）、二氧化矽、及/或氮化矽所形成。在另一實例中，重新分配層150由與絕緣層118不同的無機介電材料所形成。在一個實施例中，重新分配層150的厚度為約5μm與約50μm之間（例如，厚度為約10μm與約40μm之間）。舉例而言，重新分配層150的厚度為約20μm與約30μm之間（例如，約25μm）。
重新分配層150可以包括形成為穿過重新分配通孔153的一或更多個重新分配連接154，以將電互連144的接觸點重新定位至半導體核心組件100的表面上的期望位置（例如，主表面105、107）。在一些實施例中，重新分配層150可以進一步包括形成於主表面105、107上的一或更多個外部電連接（未圖示）（例如，球柵陣列或焊料球）。一般而言，相對於貫穿組件通孔113與電互連144，重新分配通孔153與重新分配連接154分別具有基本上類似或較小的橫向尺寸。舉例而言，重新分配通孔153的直徑V3 在約2μm與約50μm之間（例如，直徑V3 在約10μm與約40μm之間）（例如，直徑V3 在約20μm與約30μm之間）。此外，重新分配層150可以包括形成於與重新分配連接154相鄰的表面上的黏合層140與種晶層142（包括重新分配通孔153的側壁）。
第2圖圖示形成半導體核心組件的代表性方法200的流程圖。方法200具有多個操作210、220、230、及240。每一操作是參照第3圖至第12L圖進行更詳細的描述。方法可以包括一或更多個附加操作，在任何定義操作之前、二個定義操作之間、或在所有定義操作之後執行這些附加操作（除非上下文排除可能性）。
一般而言，方法200包括以下步驟：在操作210處，建構作為核心結構（例如，框架）的基板，並且參照第3圖與第4A圖至第4D圖進一步進行更詳細的描述。在操作220處，絕緣層形成於核心結構102上，並且參照第5圖、第6A圖至第6I圖、第7圖、及第8A圖至第8E圖進一步進行更詳細的描述。在操作230處，一或更多個互連經形成為穿過核心結構102與絕緣層，並且參照第9圖及第10A圖至第10H圖進一步進行更詳細的描述。在操作240處，重新分配層形成於絕緣層上，以將互連的接觸點重新定位至組裝核心組件的表面上的期望位置，以及隨後將核心組件切割成單片。在一些實施例中，除了第一重新分配層之外，亦可以形成一或更多個附加重新分配層，並且參照第11圖及第12A圖至第12L圖進一步進行更詳細的描述。
第3圖圖示用於將基板400建構成作為核心結構的代表性方法300的流程圖。第4A圖至第4D圖示意性圖示第3圖所表示的基板結構化處理300的各個階段的基板400的橫截面圖。因此，為了清楚起見，此處一起描述第3圖及第4A圖至第4D圖。
方法300開始於操作310處，並且對應於第4A圖。如參照上述核心結構102所述，基板400由任何合適的基板材料所形成（包括但不限於III-V族化合物半導體材料、矽、結晶矽（例如，Si＜100＞或Si＜111＞）、氧化矽、矽鍺、摻雜或未摻雜的矽、摻雜或未摻雜的多晶矽、氮化矽、石英、玻璃材料（例如，硼矽酸鹽玻璃）、藍寶石、氧化鋁、及/或陶瓷材料）。在一個實施例中，基板400為單晶p型或n型矽基板。在一個實施例中，基板400為多晶p型或n型矽基板。在另一實施例中，基板400為p型或n型矽太陽能基板。
基板400可以進一步具有多邊形或圓形形狀。舉例而言，基板400可以包括具有或不具有斜切邊緣的基本上正方形的矽基板，矽基板的橫向尺寸在約140mm與約180mm之間。在另一實例中，基板400可以包括圓形的含矽晶圓，含矽晶圓的直徑在約20mm與約700mm之間（例如，約100mm與約500mm之間）（例如，約300mm）。除非另有說明，本文所述的實施例與實例是在具有約50μm與約1000μm之間的厚度的基板上進行（例如，厚度為約90μm與約780μm之間）。舉例而言，基板400的厚度為約100μm與約300μm之間（例如，厚度為約110μm與約200μm之間）。
在操作310之前，可以藉由線鋸、劃線、及折斷、機械磨擦鋸、或雷射切割來將基板400切成片狀，並與塊狀材料分離。切成片狀通常會造成基板表面上所形成的機械缺陷或畸形（例如，刮痕、微裂紋、碎裂、及其他機械缺陷）。因此，在操作310處，將基板400暴露至第一損傷移除處理，以使其表面平滑及平坦化，並移除機械缺陷，以準備用於隨後的結構化操作。在一些實施例中，可以藉由調整第一損傷處理的處理參數來進一步使基板400變薄。舉例而言，隨著對於第一損傷移除處理的暴露增加，可以減少基板400的厚度。
在操作310處，第一損傷移除處理包括將基板400暴露至基板拋光處理及/或蝕刻處理，隨後暴露至沖洗及乾燥處理。在一些實施例中，操作310包括化學機械拋光（CMP）處理。在一個實施例中，蝕刻處理為包括緩衝蝕刻處理的濕式蝕刻處理，緩衝蝕刻處理選擇性移除所期望的材料（例如，污染物以及其他不期望的化合物）。在其他實施例中，蝕刻處理為利用等向性水性蝕刻處理的濕式蝕刻處理。任何合適的濕式蝕刻劑或濕式蝕刻劑的組合可以用於濕式蝕刻處理。在一個實施例中，將基板400浸入水性HF蝕刻溶液中，以進行蝕刻。在另一實施例中，將基板400浸入水性KOH蝕刻溶液中，以進行蝕刻。
在一些實施例中，在蝕刻處理期間，蝕刻溶液經加熱至約30℃與約100℃之間的溫度（例如，約40℃與90℃之間）。舉例而言，蝕刻溶液經加熱至約70℃的溫度。在其他實施例中，在操作310處，蝕刻處理為乾式蝕刻處理。乾式蝕刻處理的實例包括電漿式乾式蝕刻處理。藉由控制基板400暴露至蝕刻處理期間所使用的蝕刻劑（例如，蝕刻溶液）的時間來調製基板400的厚度。舉例而言，隨著對於蝕刻劑的暴露增加，基板400的最終厚度減少。可替代地，隨著對於蝕刻劑的暴露減少，基板400可以具有更大的最終厚度。
在操作320處，針對現在平坦化且基本上無缺陷的基板400進行圖案化，以在其中形成一或更多個核心通孔403（在第4B圖的基板400的橫截面中圖示四個核心通孔403）。核心通孔403用於形成穿過基板400的直接接觸電互連。
一般而言，可以藉由雷射燒蝕（例如，直接雷射圖案化）來形成一或更多個核心通孔403。可以利用任何合適的雷射燒蝕系統來形成一或更多個核心通孔403。在一些實例中，雷射燒蝕系統利用紅外（IR）雷射源。在一些實例中，雷射源為皮秒紫外線（UV）雷射器。在其他實例中，雷射器為飛秒UV雷射器。在其他實施例中，雷射源為飛秒綠色雷射器。雷射燒蝕系統的雷射源產生連續雷射束或脈衝雷射束，以用於基板400的圖案化。舉例而言，雷射源可以產生具有5kHz與500kHz之間（例如，10kHz與約200kHz之間）的頻率的脈衝雷射束。在一個實例中，雷射源經配置以遞送約200nm與約1200nm之間的波長以及約10ns與約5000ns之間的脈衝持續時間的具有約10瓦特與約100瓦特之間的輸出功率的脈衝雷射束。雷射源經配置以形成基板400中的特徵的任何所期望的圖案（包括核心通孔403）。
在一些實施例中，在進行圖案化之前，基板400可選擇地耦接至載體板（未圖示）。可選擇的載體板可以在圖案化期間針對基板400提供機械支撐，並且可以防止基板400斷裂。載體板可以由任何合適的化學穩定及熱穩定的剛性材料（包括但不限於玻璃、陶瓷、金屬、或類似者）所形成。在一些實例中，載體板的厚度在約1mm與約10mm之間（例如，約2mm與約5mm之間）。在一個實施例中，載體板具有帶紋理的表面。在其他實施例中，載體板具有經拋光或平滑的表面。基板400可以利用任何合適的臨時黏合材料（包括但不限於蠟、膠、或類似黏合材料）耦接至載體板。
在一些實施例中，將基板400圖案化可能在基板400的表面上造成不希望的機械缺陷（包括碎裂、裂紋、及/或翹曲）。因此，在執行操作320以在基板400中形成核心通孔403之後，在操作330處，將基板400暴露至第二損傷移除及清潔處理（基本上類似於操作310處的第一損傷移除處理），以使基板400的表面平滑，並移除不希望的碎屑。如上所述，第二損傷移除處理包括將基板400暴露至濕式或乾式蝕刻處理，隨後進行沖洗及乾燥。蝕刻處理進行預定的持續時間，以使基板400的表面平滑，並且更特定為暴露至雷射圖案化操作的表面。在另一態樣中，蝕刻處理用於從圖案化處理移除殘留在基板400上的任何不希望的碎屑。
在操作330處移除基板400中的機械缺陷之後，在操作340及第4D圖處將基板400暴露至鈍化處理，以在所期望的表面上（例如，基板400的全部表面）生長或沉積鈍化膜或層（例如，氧化物層404）。在一個實施例中，鈍化處理為熱氧化處理。熱氧化處理在約800℃與約1200℃之間的溫度（例如，約850℃與約1150℃之間）下進行。舉例而言，熱氧化處理在約900℃與約1100℃之間的溫度（例如，約950℃與約1050℃之間的溫度）下進行。在一個實施例中，熱氧化處理為利用水蒸汽作為氧化劑的濕式氧化處理。在一個實施例中，熱氧化處理為利用分子氧作為氧化劑的乾式氧化處理。可以預期在操作340處，基板400可以暴露至任何合適的鈍化處理，以在其上形成氧化物層404或任何其他合適的鈍化層。所得到的氧化物層404的厚度通常在約100nm與約3μm之間（例如，約200nm與約2.5μm之間）。舉例而言，氧化物層404的厚度在約300nm與約2μm之間（例如，約1.5μm）。
在鈍化之後，基板400已經準備好作為核心結構402，以用於核心組件（例如，半導體核心組件100）的形成。第5圖及第7圖分別圖示用於形成核心結構402上的絕緣層618的代表性方法500及700的流程圖。第6A圖至第6I圖示意性圖示第5圖所示的方法500的不同階段處的核心結構402的橫截面圖，而第8A圖至第8E圖示意性圖示第7圖所示的方法700的不同階段處的核心結構402的橫截面圖。為了清楚起見，此處一起描述第5圖及第6A圖至第6I圖，並且此處一起描述第7圖及第8A圖至第8E圖。
一般而言，方法500開始於操作502及第6A圖處，其中第一側475處的核心結構402的第一表面406（現在具有形成於其中的核心通孔403以及形成於其上的氧化物層404）被放置並固定於第一絕緣膜616a上。在一個實施例中，第一絕緣膜616a包括由基於聚合物的介電材料所形成的一或更多層。舉例而言，第一絕緣膜616a包括由可流動的堆積材料所形成的一或更多層。在一個實施例中，第一絕緣膜616a包括可流動的環氧樹脂層618a。一般而言，環氧樹脂層618a的厚度小於約60μm（例如，約5μm與約50μm之間）。舉例而言，環氧樹脂層618a的厚度在約10μm與約25μm之間。
環氧樹脂層618a可以由含有陶瓷填充物的環氧樹脂所形成（例如，利用二氧化矽（SiO2 ）顆粒填充（例如，包含）的環氧樹脂）。可以用於形成環氧樹脂層618a以及絕緣膜616a的其他層的陶瓷填充物的其他實例包括氮化鋁（AlN）、氧化鋁（Al2 O3 ）、碳化矽（SiC）、氮化矽（Si3 N4 ）、Sr2 Ce2 Ti5 O16 、矽酸鋯（ZrSiO4 ）、矽灰石（CaSiO3 ）、氧化鈹（BeO）、二氧化鈰（CeO2 ）、氮化硼（BN）、鈣銅鈦氧化物（CaCu3 Ti4 O12 ）、氧化鎂（MgO）、二氧化鈦（TiO2 ）、氧化鋅（ZnO）、及類似者。在一些實例中，用於形成環氧樹脂層618a的陶瓷填充物所具有的顆粒的尺寸的範圍是在約40nm與約1.5μm之間（例如，約80nm與約1μm之間）。舉例而言，用於形成環氧樹脂層618a的陶瓷填充物所具有的顆粒的尺寸的範圍是在約200nm與約800nm之間（例如，約300nm與約600nm之間）。
在一些實施例中，第一絕緣膜616a進一步包括一或更多個保護層。舉例而言，第一絕緣膜616a包括聚乙二醇對苯二甲酸酯（PET）保護層622a（例如，雙軸PET保護層622a）。然而，可以針對第一絕緣膜616a考慮層與材料的任何合適數量及組合。在一些實施例中，整個絕緣膜616a的厚度小於約120μm（例如，厚度小於約90μm）。
在一些實施例中，在將核心結構402固定至第一絕緣膜616a之後，隨後核心結構402可以放置於與第一側475相鄰的載體624上，以用於稍後的處理操作期間的附加機械穩定。一般而言，載體624由能夠承受高於100℃的溫度的任何合適的機械穩定及熱穩定材料所形成。舉例而言，在一個實施例中，載體624包含聚四氟乙烯（PTFE）。在另一實例中，載體624由聚乙二醇對苯二甲酸酯（PET）所形成。
在操作504及第6B圖處，第一保護膜660被固定至核心結構402的第二側477上的第二表面408。保護膜660耦接至第二側477上的核心結構402，並與第一絕緣膜616a相對，而覆蓋核心通孔403。在一個實施例中，保護膜660由與保護層622a類似的材料所形成。舉例而言，保護膜660由PET所形成（例如，雙軸PET）。然而，保護膜660可以由任何合適的保護材料所形成。在一些實施例中，保護膜660的厚度在約50μm與約150μm之間。
在操作506處，將核心結構402（現在固定至第一側475處的絕緣膜616a與第二側477處的保護膜660）暴露於第一疊層處理。在疊層處理期間，核心結構402暴露於升高的溫度下，而造成絕緣膜616a的環氧樹脂層618a軟化並流動進入絕緣膜616a與保護膜660之間的開放空隙或容積（例如，進入核心通孔403）。因此，如第6C圖所示，核心通孔403至少部分被環氧樹脂層618a的絕緣材料填充（例如，佔據）。此外，核心結構402被環氧樹脂層618a的絕緣材料部分圍繞。
在一個實施例中，疊層處理是可以在高壓釜或其他合適的裝置中執行的真空疊層處理。在一個實施例中，藉由使用熱壓處理來執行疊層處理。在一個實施例中，疊層處理在約80℃與約140℃之間的溫度下執行約1分鐘與約30分鐘之間的週期。在一些實施例中，疊層處理包括約1psig與約150psig之間的壓力的施加，同時將約80℃與約140℃之間的溫度施加至核心結構402與絕緣膜616a，而持續約1分鐘與約30分鐘之間的週期。舉例而言，疊層處理藉由施加約10psig與約100psig之間的壓力以及在約100℃與約120℃之間的溫度下持續約2分鐘與10分鐘之間的週期來執行。舉例而言，疊層處理是在約110℃的溫度下持續約5分鐘的週期來執行。
在操作508處，移除保護膜660，而將核心結構402（現在具有至少部分圍繞核心結構402以及部分填充核心通孔403的環氧樹脂層618a的疊層絕緣材料）放置於第二保護膜662上。如第6D圖所示，第二保護膜662耦接至與第一側475相鄰的核心結構402，而使得第二保護膜662設置成抵靠（例如，鄰近）絕緣膜616a的保護層622a。在一些實施例中，核心結構402（現在耦接至保護膜662）可以可選擇地放置於載體624上，以用於第一側475上的附加機械支撐。在一些實施例中，在將保護膜662與核心結構402耦接之前，將保護膜662放置於載體624上。一般而言，保護膜662的組成物與保護膜660基本上類似。舉例而言，保護膜662可以由PET（例如，雙軸PET）所形成。然而，保護膜662可以由任何合適的保護材料所形成。在一些實施例中，保護膜662的厚度在約50μm與約150μm之間。
在將核心結構402耦接至第二保護膜662之後，在操作510及第6E圖處，將第二絕緣膜616b（基本上類似於第一絕緣膜616a）放置在第二側477上方，藉此替換保護膜660。在一個實施例中，第二絕緣膜616b定位於核心結構402的第二側477上，而使得第二絕緣膜616b的環氧樹脂層618b覆蓋核心通孔403。在一個實施例中，核心結構402上的第二絕緣膜616b的放置可以形成在絕緣膜616b與環氧樹脂層618a的經疊層的絕緣材料（部分圍繞核心結構402以及部分填充核心通孔403）之間的一或更多個空隙。類似於絕緣膜616a，第二絕緣膜616b可以包括由基於聚合物的介電材料所形成的一或更多層。如第6E圖所示，第二絕緣膜616b包括基本上類似於如上所述的環氧樹脂層618a的環氧樹脂層618b。第二絕緣膜616b可以進一步包括由類似於保護層622a的材料（例如，PET）形成的保護層622b。
在操作512處，如第6F圖所示，將第三保護膜664放置於第二絕緣膜616b上方。一般而言，保護膜664的組成物與保護膜660、662基本上類似。舉例而言，保護膜664由PET（例如，雙軸PET）所形成。然而，保護膜664可以由任何合適的保護材料所形成。在一些實施例中，保護膜664的厚度在約50μm與約150μm之間。
在操作514及第6G圖處，將核心結構402（現在固定至第二側477上的絕緣膜616b與保護膜664以及第一側475上的保護膜662與可選擇的載體624）暴露至第二疊層處理。類似於操作504處的疊層處理，核心結構402暴露於升高的溫度下，造成絕緣膜616b的環氧樹脂層618b軟化並流動進入絕緣膜616b與環氧樹脂層618a的經疊層的絕緣材料之間的任何開放空隙或容積，而藉此將自身與環氧樹脂層618a的絕緣材料整合。因此，核心通孔403被兩個環氧樹脂層618a、618b的絕緣材料完全填充（例如，封裝、密封）。
在一個實施例中，第二疊層處理是可以在高壓釜或其他合適的裝置中執行的真空疊層處理。在一個實施例中，藉由使用熱壓處理來執行疊層處理。在一個實施例中，疊層處理在約80℃與約140℃之間的溫度下執行約1分鐘與約30分鐘之間的週期。在一些實施例中，疊層處理包括約1psig與約150psig之間的壓力的施加，同時將約80℃與約140℃之間的溫度施加至核心結構402與絕緣膜616a，而持續約1分鐘與約30分鐘之間的週期。舉例而言，疊層處理是藉由施加約10psig與約100psig之間的壓力以及在約100℃與約120℃之間的溫度下持續約2分鐘與10分鐘之間的週期來執行。舉例而言，疊層處理是在約110℃的溫度下持續約5分鐘的週期來執行。
在疊層之後，在操作516處，將核心結構402從載體624脫離，以及移除保護膜662、664，而導致經疊層的中間核心組件602。如第6H圖所示，中間核心組件602包括核心結構402，核心結構402具有一或更多個核心通孔403，一或更多個核心通孔403穿過核心結構402而形成，並利用絕緣膜616a、616b的絕緣介電材料填充。環氧樹脂層618a、618b的絕緣介電材料進一步包覆具有形成於其上的氧化物層404的核心結構402，而使得絕緣材料覆蓋核心結構402的至少二個表面或側邊(例如，表面406、408)。在一些實例中，在操作516處，亦從中間核心組件602移除保護層622a、622b。一般而言，藉由任何合適的機械處理從中間核心組件602移除保護層622a及622b、載體624、及保護膜662及664(例如，從其剝離)。
在移除保護層622a、622b與保護膜662、664之後，中間核心組件602暴露至固化處理，以完全固化(亦即，藉由化學反應及交叉鏈接來進行硬化)環氧樹脂層618a、618b的絕緣介電材料，而形成絕緣層618。絕緣層618基本上圍繞核心結構402，並填充核心通孔403。舉例而言，絕緣層618至少接觸或包封核心結構402的107、477(包括表面406、408)。
在一個實施例中，固化處理是在高溫下執行，以完全固化中間核心組件602。舉例而言，固化處理是在約140℃與約220℃之間的溫度下持續約15分鐘與約45分鐘之間的週期(例如，在約160℃與約200℃之間的溫度下持續約25分鐘與約35分鐘之間的週期)來執行。舉例而言，固化處理是在約180℃的溫度下持續約30分鐘的週期來執行。在進一步實施例中，操作516處的固化處理是在環境（例如，大氣壓）條件下或附近執行。
在固化之後，在操作518處，將一或更多個貫穿組件通孔613鑽穿中間核心組件602，而形成穿過中間核心組件602的整個厚度的通道，以用於隨後的互連形成。在一些實施例中，中間核心組件602可以放置在載體（例如，載體624）上，以在貫穿組件通孔613的形成期間進行機械支撐。將貫穿組件通孔613鑽穿過形成於核心結構402中的核心通孔403，而隨後利用絕緣層618填充。因此，填充於核心通孔403內的絕緣層618可以沿著周向圍繞貫穿組件通孔613。藉由使絕緣層618的含有陶瓷填充物的環氧樹脂材料沿著核心通孔403的壁排列，相較於利用習知通孔絕緣襯墊或膜的其他習知互連結構，完成的（例如，最終的）半導體核心組件1270（參照第11圖與第12K圖及第12L圖描述）中的導電的基於矽的核心結構402與互連1044之間的電容耦合（參照第9圖及第10A圖至第10H圖描述）明顯降低。此外，絕緣層618的環氧樹脂材料的可流動性質能夠實現更一致且可靠的包封及絕緣，而藉由最小化完成的半導體核心組件1270的洩漏電流來增強電效能。
在一個實施例中，貫穿組件通孔613的直徑小於約100μm（例如，小於約75μm）。舉例而言，貫穿組件通孔613的直徑小於約50μm（例如，小於約35μm）。在一些實施例中，貫穿組件通孔613的直徑在約25μm與約50μm之間（例如，直徑在約35μm與約40μm之間）。在一個實施例中，使用任何合適的機械處理來形成貫穿組件通孔613。舉例而言，使用機械鑽孔處理來形成貫穿組件通孔613。在一個實施例中，藉由雷射燒蝕來形成穿過中間核心組件602的貫穿組件通孔613。舉例而言，使用紫外線雷射來形成貫穿組件通孔613。在一個實施例中，用於雷射燒蝕的雷射源的頻率是在約5kHz與約500kHz之間。在一個實施例中，雷射源經配置以遞送約10ns與約100ns之間的脈衝持續時間的具有約50微焦耳（μJ）與約500μJ之間的脈衝能量的脈衝雷射束。隨著小陶瓷填充物顆粒呈現遠離雷射燒蝕處理期間所形成的通孔的區域中的雷射光的降低的雷射反射、散射、繞射，及透射，使用包含小陶瓷填充物顆粒的環氧樹脂材料可以進一步促進小直徑通孔（例如，貫穿組件通孔613）的更精確且準確的雷射圖案化。
在一些實施例中，貫穿組件通孔613形成於核心通孔403內（例如，穿過），而使得核心通孔403的側壁上的剩餘的含有陶瓷填充物的環氧樹脂材料（例如，介電絕緣材料）的平均厚度是在約1μm與約50μm之間。舉例而言，核心通孔403的側壁上的剩餘的含有陶瓷填充物的環氧樹脂材料的平均厚度是在約5μm與約40μm之間（例如，約10μm與約30μm之間）。因此，形成貫穿組件通孔613之後所得到的結構可以描述成「通孔中的通孔」（例如，核心結構的通孔內的介電材料的中心所形成的通孔）。通孔中的通孔結構包括介電側壁鈍化，介電側壁鈍化是由陶瓷顆粒所填充的環氧樹脂材料組成，並設置於核心通孔403的側壁上所形成的熱氧化物的薄層上。
在形成貫穿組件通孔613之後，中間核心組件602暴露於去汙處理。在去汙處理期間，移除形成貫穿組件通孔613期間的雷射燒蝕所造成的任何不希望的殘留物及/或碎屑。因此，去汙處理清潔貫穿組件通孔613，以用於後續的金屬化。在一個實施例中，去汙處理為濕式去汙處理。可以針對濕式去汙處理使用任何合適的溶劑、蝕刻劑、及/或其組合。在一個實例中，甲醇可以作為溶劑，而氯化銅（II）二水合物（CuCl2 ·H2 O）可以作為蝕刻劑。取決於殘留物厚度，中間核心組件602暴露至濕式去汙處理的持續時間可以不同。在另一實施例中，去汙處理為乾式去汙處理。舉例而言，去汙處理可以是利用O2 /CF4 混合氣體的電漿去汙處理。電漿去汙處理可以包括藉由施加約700W的功率並使O2 ：CF4 以約10：1（例如，100：10sccm）的比率流動約60秒與約120秒之間的時間週期來產生電漿。在進一步實施例中，去汙處理為濕式及乾式處理的組合。
在操作518處的去汙處理之後，中間核心組件602準備好用於形成互連路徑，下面參照第9圖及第10A圖至第10H圖所描述。
如上所述，第5圖及第6A圖至第6I圖圖示用於形成中間核心組件602的代表性方法500。第7圖及第8A圖至第8E圖圖示基本上類似於方法500但具有較少操作的替代方法700。一般而言，方法700包括五個操作710至750。然而，方法700的操作710、740、及750基本上分別類似於方法500的操作502、516、及518。因此，為了清楚起見，本文僅分別描述第8B圖、第8C圖、及第8D圖所示的操作720、730、及740。
在操作720及第8B圖處，在將第一絕緣膜616a固定至核心結構402的第一側475上的第一表面406之後，第二絕緣膜616b耦接至相對側477上的第二表面408。在一些實施例中，第二絕緣膜616b定位於核心結構402的表面408上，而使得第二絕緣膜616b的環氧樹脂層618b覆蓋所有的核心通孔403。如第8B圖所示，核心通孔403形成絕緣膜616a與616b之間的一或更多個空隙或間隙。在一些實施例中，第二載體625固定至第二絕緣膜616b的保護層622b，以在稍後的處理操作期間用於附加機械支撐。
在操作730及第8C圖處，將核心結構402（現在固定至在相對側上的絕緣膜616a與616b）暴露至單一疊層處理。在單一疊層處理期間，核心結構402暴露於升高的溫度下，而造成兩個絕緣膜616a、616b的環氧樹脂層618a及618b軟化並流動進入絕緣膜616a、616b之間的核心通孔403所建立的開放空隙或容積。因此，核心通孔403被環氧樹脂層618a及618b的絕緣材料填充。
類似於參照第5圖及第6A圖至第6I圖所描述的疊層處理，操作730處的疊層處理可以是可以在高壓釜或其他合適的裝置中執行的真空疊層處理。在另一實施例中，藉由使用熱壓處理來執行疊層處理。在一個實施例中，疊層處理是在約80℃與約140℃之間的溫度下執行約1分鐘與約30分鐘之間的週期。在一些實施例中，疊層處理包括約1psig與約150psig之間的壓力的施加，同時將約80℃與約140℃之間的溫度施加至核心結構402與絕緣膜616a、616b，而持續約1分鐘與約30分鐘之間的週期。舉例而言，疊層處理是在約10psig與約100psig之間的壓力以及在約100℃與約120℃之間的溫度下持續約2分鐘與10分鐘之間的週期來執行。舉例而言，操作730處的疊層處理是在約110℃的溫度下持續約5分鐘的週期來執行。
在操作740處，從核心結構402移除絕緣膜616a、616b的一或更多個保護層，而產生經疊層的中間核心組件602。在一個實例中，從核心結構402移除保護層622a、622b，而因此中間核心組件602亦從第一及第二載體624、625分離。一般而言，藉由任何合適的機械處理來移除保護層622a、622b與載體624、625（例如，剝離）。如第8D圖所示，中間核心組件602包括核心結構402，核心結構402具有一或更多個核心通孔403，一或更多個核心通孔403形成於核心結構402中，並利用環氧樹脂層618a及618b的絕緣介電材料填充。絕緣材料進一步包覆核心結構402，而使得絕緣材料覆蓋核心結構402的至少二個表面或側邊（例如，表面406、408）。
在移除保護層622a、622b之後，中間核心組件602暴露至固化處理，以完全固化環氧樹脂層618a、618b的絕緣介電材料。絕緣材料的固化導致絕緣層618的形成。如第8D圖所示且類似於與第6H圖對應的操作516，絕緣層618基本上圍繞核心結構402，並填充核心通孔403。
在一個實施例中，固化處理在高溫下執行，以完全固化中間核心組件602。舉例而言，固化處理是在約140℃與約220℃之間的溫度下持續約15分鐘與約45分鐘之間的週期（例如，在約160℃與約200℃之間的溫度下持續約25分鐘與約35分鐘之間的週期）來執行。舉例而言，固化處理是在約180℃的溫度下持續約30分鐘的週期來執行。在進一步實施例中，操作740處的固化處理是在環境（例如，大氣壓）條件下或附近執行。
在操作740處的固化之後，方法700基本上類似於方法500的操作520。因此，將一或更多個貫穿組件通孔613鑽穿中間核心組件602，接著將中間核心組件602暴露至去汙處理。在完成去汙處理之後，如下所述，中間核心組件602準備好形成互連路徑。
第9圖圖示用於形成穿過中間核心組件602的電互連的代表性方法900的流程圖。第10A圖至第10H圖示意性圖示第9圖所示的方法900的處理的不同階段的中間核心組件602的橫截面圖。因此，為了清楚起見，此處一起描述第9圖及第10A圖至第10H圖。
在一個實施例中，穿過中間核心組件602所形成的電互連是由銅所形成。因此，方法900通常開始於操作910及第10A圖處，其中具有形成於其中的貫穿組件通孔613的中間核心組件602具有形成於其上的阻隔或黏合層1040及/或種晶層1042。在第10H圖中描繪中間核心組件602上所形成的黏合層1040與種晶層1042的局部放大圖，以用於參考。黏合層1040可以形成於絕緣層618的所期望的表面上（例如，與中間核心組件602的主表面1005、1007以及貫通組件通孔613的側壁對應的表面），以輔助促進隨後形成的種晶層1042與電互連1044的黏合並阻止擴散。因此，在一個實施例中，黏合層1040作為黏合層；在另一實施例中，黏合層1040作為阻隔層。然而，在兩個實施例中，黏合層1040在下文被描述為「黏合層」。
在一個實施例中，黏合層1040是由鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鉬、氧化鈷、氮化鈷、或任何其他合適的材料或其組合所形成。在一個實施例中，黏合層1040的厚度在約10nm與約300nm之間（例如，約50nm與約150nm之間）。舉例而言，黏合層1040的厚度在約75nm與約125nm之間（例如，約100nm）。黏合層1040是藉由任何合適的沉積處理所形成（包括但不限於化學氣相沉積（CVD）、物理氣相沉積（PVD）、電漿增強CVD（PECVD）、原子層沉積（ALD）、或類似者）。
種晶層1042可以形成於黏合層1040上，或者直接形成於絕緣層618上（例如，沒有形成黏合層1040）。在一些實施例中，種晶層1042形成於絕緣層618的所有表面上，而黏合層1040僅形成於所期望的表面上或絕緣層618的的表面的所期望的部分上。舉例而言，黏合層1040可以形成於主表面1005、1007上，而並未形成於貫通組件通孔613的側壁上，而種晶層1042形成於主表面1005、1007以及貫穿組件通孔613的側壁上。種晶層1042是由導電材料（例如，銅、鎢、鋁、銀、金）或任何其他合適的材料或其組合所形成。在一個實施例中，種晶層1042的厚度在約0.05μm與約0.5μm之間（例如，厚度在約0.1μm與約0.3μm之間）。舉例而言，種晶層1042的厚度在約0.15μm與約0.25μm之間（例如，約0.2μm）。在一個實施例中，種晶層1042的厚度在約0.1μm與約1.5μm之間。類似於黏合層1040，種晶層1042是藉由任何合適的沉積處理所形成（例如，CVD、PVD、PECVD、ALD乾式處理、濕式化學鍍處理、或類似者）。在一個實施例中，銅種晶層1042可以形成於中間核心組件602上的鉬黏合層1040上。鉬黏合及銅種晶層的組合能夠改善與絕緣層618的表面的黏合，並減少操作970處的後續種晶層蝕刻處理期間的導電互連線段的底切。
在操作920及930處（分別與第10B圖與第10C圖對應），將旋塗/噴霧或乾式抗蝕膜1050（例如，光阻）施加至中間核心組件602的兩個主表面1005、1007，而隨後進行圖案化。在一個實施例中，抗蝕膜1050經由選擇性暴露至UV輻射而進行圖案化。在一個實施例中，在形成抗蝕膜1050之前，將黏合促進劑（未圖示）施加至中間核心組件602。黏合促進劑是藉由產生用於抗蝕膜1050的界面黏合層並藉由從中間核心組件602的表面移除任何水分來改善抗蝕膜1050與中間核心組件602的黏合。在一些實施例中，黏合促進劑是由雙（三甲基矽基）胺或六甲基二矽氮烷（HMDS）以及丙二醇甲醚醋酸酯（PGMEA）所形成。
在操作940處，將中間核心組件602暴露至抗蝕膜的顯影處理。如第10D圖所示，抗蝕膜1050的顯影導致貫穿組件通孔613的暴露（現在可以具有形成於其上的黏合層1040及/或種晶層1042）。在一個實施例中，膜顯影處理為濕式處理（例如，包括將抗蝕膜1050暴露至溶劑的濕式處理）。在一個實施例中，膜顯影處理為利用水性蝕刻處理的濕式蝕刻處理。舉例而言，膜顯影處理為利用選擇性針對所期望的材料進行緩衝蝕刻處理的濕式蝕刻處理。任何合適的濕式溶劑或濕式蝕刻劑的組合可以用於抗蝕膜顯影處理。
在操作950及960處（分別與第10E圖及第10F圖對應），電互連1044經形成為穿過暴露的貫穿組件通孔613，而在此之後移除抗蝕膜1050。互連1044藉由任何合適的方法所形成（包括電鍍及化學鍍）。在一個實施例中，經由濕式處理來移除抗蝕膜1050。如第10E圖及第10F圖所示，在移除抗蝕膜1050之後，電互連1044可以完全填充貫穿組件通孔613，並從中間核心組件602的表面1005、1007突出。在一些實施例中，電互連1044可以僅沿著貫穿組件通孔613的側壁排列，而沒有完全填充貫穿組件通孔613。在一個實施例中，電互連1044由銅所形成。在其他實施例中，電互連1044可以由任何合適的導電材料所形成（包括但不限於鋁、金、鎳、銀、鈀、錫、或類似者）。
在操作970及第10G圖處，將具有形成於其中的電互連1044的中間核心組件602暴露至種晶層蝕刻處理，以移除其外部表面上的暴露的黏合層1040與種晶層1042（例如，表面1005、1007）。在一些實施例中，在種晶層蝕刻處理之後，可以保留電互連1044與貫穿組件通孔613的側壁之間所形成的黏合層1040及/或種晶層1042。在一個實施例中，種晶層蝕刻為包括中間核心組件602的沖洗及乾燥的濕式蝕刻處理。在一個實施例中，種晶層蝕刻處理為選擇性針對所期望的材料（例如，銅、鎢、鋁、銀、或金）的緩衝蝕刻處理。在其他實施例中，蝕刻處理為水性蝕刻處理。任何合適的濕式蝕刻劑或濕式蝕刻劑的組合可以用於種晶層蝕刻處理。
在操作970處的種晶層蝕刻處理之後，一或更多個半導體核心組件可以從中間核心組件602切割成單片，並作為功能完整的電子元件安裝或封裝結構。舉例而言，一或更多個半導體核心組件可以切割成單片，並作為電路板結構、晶片載體結構、積體電路封裝、及類似者。可替換地，中間核心組件602可以具有形成於其上的一或更多個重新分配層1260（第12J圖及第12K圖所示），以將電互連1044的外部接觸點重新路由至最終半導體核心組件的表面上的所期望位置。
第11圖圖示用於在中間核心組件602上形成重新分配層1260的代表性方法1100的流程圖。第12A圖至第12K圖示意性圖示第11圖所示的方法1100的不同階段的中間核心組件602的橫截面圖。因此，為了清楚起見，此處一起描述第11圖及第12A圖至第12K圖。
方法1100基本上類似於如上所述的方法500、700、及900。一般而言，方法1100開始於操作1102及第12A圖處，其中絕緣膜1216固定至中間核心組件602，而在此之後進行疊層。絕緣膜1216基本上類似於絕緣膜616a、616b。在一個實施例中，如第12A圖所示，絕緣膜1216包括環氧樹脂層1218以及一或更多個保護層。舉例而言，絕緣膜1216可以包括保護層1222。可以針對絕緣膜1216考慮層與絕緣材料的任何合適的組合。在一些實施例中，可選擇的載體1224耦接至絕緣膜1216，以增加支撐。在一些實施例中，保護膜（未圖示）可以耦接至絕緣膜1216。
一般而言，環氧樹脂層1218的厚度小於約60μm（例如，約5μm與約50μm之間）。舉例而言，環氧樹脂層1218的厚度在約10μm與約25μm之間。在一個實施例中，環氧樹脂層1218與PET保護層1222的組合厚度小於約120μm（例如，厚度小於約90μm）。絕緣膜1216（以及特定為環氧樹脂層1218）固定至具有暴露的電互連1044的中間核心組件602的表面（例如，主表面1005）。
在放置絕緣膜1216之後，中間核心組件602暴露至疊層處理（基本上類似於相對於操作506、514、及730所描述的疊層處理）。中間核心組件602暴露至升高的溫度，以軟化絕緣膜1216的環氧樹脂層1218，而隨後結合至絕緣層618。因此，環氧樹脂層1218與絕緣層618整合，而形成其延伸，並因此在此之後描述為單一絕緣層618。環氧樹脂層1218與絕緣層618的整合進一步導致圍繞先前暴露的電互連1044的擴大絕緣層618。
在操作1104及第12B圖處，藉由機械構件從中間核心組件602移除保護層1222與載體1224，以及將中間核心組件602暴露至固化處理，以完全硬化新擴展的絕緣層618。在一個實施例中，固化處理基本上類似於參照操作516及940所描述的固化處理。舉例而言，固化處理是在約140℃與約220℃之間的溫度下執行約15分鐘與約45分鐘之間的週期。
隨後，在操作1106及第12C圖處，中間核心組件602藉由雷射燒蝕進行選擇性圖案化。操作1106處的雷射燒蝕處理在新擴展的絕緣層618中形成一或更多個重新分配通孔1253，以及針對其接觸點的重新分配暴露所期望的電互連1044。在一個實施例中，重新分配通孔1253的直徑基本上類似於或小於貫穿組件通孔613的直徑。舉例而言，重新分配通孔1253的直徑在約5μm與約600μm之間（例如，直徑在約10μm至約50μm之後）（例如，約20μm至約30μm之間）。在一個實施例中，利用CO2雷射器來執行操作1106處的雷射燒蝕處理。在一個實施例中，利用UV雷射器來執行操作1106處的雷射燒蝕處理。在另一實施例中，利用綠色雷射器來執行操作1106處的雷射燒蝕處理。在一個實例中，雷射源可以產生具有約100kHz與約1000kHz之間的頻率的脈衝雷射束。在一個實例中，雷射源經配置以遞送約100nm與約2000nm之間的波長以及約10E-4ns與約10E-2ns之間的脈衝持續時間的具有約10µJ與約300µJ之間的脈衝能量的脈衝雷射束。
在操作1108及第12D圖處，黏合層1240及/或種晶層1242可選擇地形成於絕緣層618的一或更多個表面上。在一個實施例中，黏合層1240與種晶層1242基本上分別類似於黏合層1040與種晶層1042。舉例而言，黏合層1240是由鈦、氮化鈦、鉭、氮化鉭、錳、氧化錳、鉬、氧化鈷、氮化鈷、或任何其他合適的材料或其組合所形成。在一個實施例中，黏合層1240的厚度在約10nm與約300nm之間（例如，厚度在約50nm與約150nm之間）。舉例而言，黏合層1240的厚度在約75nm與約125nm之間（例如，約100nm）。黏合層1240可以藉由任何合適的沉積處理來形成（包括但不限於CVD、PVD、PECVD、ALD、或類似者）。
種晶層1242是由導電材料（例如，銅、鎢、鋁、銀、金）或任何其他合適的材料或其組合所形成。在一個實施例中，種晶層1242的厚度在約0.05μm與約0.5μm之間（例如，約0.1μm與約0.3μm之間）。舉例而言，種晶層1242的厚度在約0.15μm與約0.25μm之間（例如，約0.2μm）。類似於黏合層1240，種晶層1242可以藉由任何合適的沉積處理所形成（例如，CVD、PVD、PECVD、ALD乾式處理、濕式化學鍍處理、或類似者）。在一個實施例中，鉬黏合層1240與銅種晶層1242形成於中間核心組件602上，以減少操作1122處的後續種晶層蝕刻處理期間的底切的形成。
在操作1110、1112、及1114處（分別與第12E圖、第12F圖、及第12G圖對應），將旋塗/噴霧或乾式抗蝕膜1250（例如，光阻）施加於中間核心組件602的種晶表面上方，而隨後進行圖案化及顯影。在一個實施例中，在放置抗蝕膜1250之前，將黏合促進劑（未圖示）施加至中間核心組件602。抗蝕膜1250的暴露及顯影導致重新分配通孔1253的打開。因此，可以藉由將抗蝕膜1250的部分選擇性暴露至UV輻射以及藉由濕式處理（例如，濕式蝕刻處理）進行的抗蝕膜1250的後續顯影來執行抗蝕膜1250的圖案化。在一個實施例中，抗蝕膜顯影處理為利用選擇性針對所期望的材料進行緩衝蝕刻處理的濕式蝕刻處理。在其他實施例中，抗蝕膜顯影處理為利用水性蝕刻處理的濕式蝕刻處理。任何合適的濕式蝕刻劑或濕式蝕刻劑的組合可以用於抗蝕膜顯影處理。
在操作1116及1118處（分別與第12H圖及第12I圖對應），重新分配連接1244經形成為穿過暴露的重新分配通孔1253，而在此之後移除抗蝕膜1250。在一個實施例中，經由濕式處理來移除抗蝕膜1250。如第12H圖及第12I圖所示，在移除抗蝕膜1250之後，重新分配連接1244填充重新分配通孔1253，並從中間核心組件602的表面突出。在一個實施例中，重新分配連接1244由銅所形成。在其他實施例中，重新分配連接1244是由任何合適的導電材料所形成（包括但不限於鋁、金、鎳、銀、鈀、錫、或類似者）。任何合適的方法可以用於形成重新分配連接1244（包括電鍍及無電沉積）。
在操作1120及第12J圖處，將具有形成於其上的重新分配連接1244的中間核心組件602暴露至基本上類似於操作970的種晶層蝕刻處理。在一個實施例中，種晶層蝕刻為包括中間核心組件602的沖洗及乾燥的濕式蝕刻處理。在一個實施例中，種晶層蝕刻處理為利用選擇性針對種晶層1242的所期望的材料進行緩衝蝕刻處理的濕式蝕刻處理。在其他實施例中，蝕刻處理為利用水性蝕刻處理的濕式蝕刻處理。任何合適的濕式蝕刻劑或濕式蝕刻劑的組合可以用於種晶層蝕刻處理。
在完成操作1120處的種晶層蝕刻處理之後，可以利用上述序列及處理來在中間核心組件602上形成一或更多個附加重新分配層1260。舉例而言，一或更多個附加重新分配層1260可以形成於第一重新分配層1260及/或中間核心組件602的相對表面上（例如，主表面1007）。在一個實施例中，一或更多個附加重新分配層1260可以由基於聚合物的介電材料（例如，可流動的堆積材料）（與第一重新分配層1260及/或絕緣層618的材料不同）所形成。舉例而言，在一些實施例中，絕緣層618可以由利用陶瓷纖維填充的環氧化物所形成，而第一及/或任何附加重新分配層1260是由聚醯亞胺、BCB、及/或PBO所形成。可替代地，在操作1122及第12K圖處，在形成期望數量的重新分配層1260之後，可以從中間核心組件602切割出一或更多個完成的半導體核心組件1270。
操作1120處所形成的完成的半導體核心組件1270可以用於任何合適的封裝組件、PCB組件、PCB間隔物組件、晶片載體組件、中間載體組件、及類似者。在第13A圖所示的一個示例性實施例中，單一半導體核心組件1270作為晶片載體組件1300中的晶片1360的載體。晶片1360可以是任何合適類型的晶片（包括記憶體晶片、微處理器、複雜晶片上系統（SoC）、或標準晶片）。合適類型的記憶體晶片包括DRAM晶片或NAND快閃記憶體晶片。在一些進一步實例中，晶片1360為數位晶片、類比晶片、或混合晶片。晶片1360設置成與半導體核心組件1270的主表面1005、1007中之一者相鄰。在一些實施例中，二或更多個晶片1360可以設置成與單一主表面1005、1007相鄰。在另一實施例中，一個或附加的裝置及/或結構可以設置成與晶片1360相鄰（例如，PCB或封裝基板的一或更多個部件）。舉例而言，一或更多個被動元件可以設置成與晶片1360相鄰（例如，電容器、電阻器、電感器、及類似者）。在另一實例中，一或更多個連接器可以設置成與晶片1360相鄰。
晶片1360包括形成於其主動表面1352上的一或更多個觸點1348。如圖所示，觸點1348是藉由主動表面1352與主表面1005之間所設置的一或更多個焊料凸塊1346而導電耦接至半導體核心組件1270的一或更多個重新分配連接1244。在一些實施例，觸點1348可以藉由一或更多個焊料凸塊1346導電耦接至一或更多個互連1044。在一個實施例中，觸點1348及/或焊料凸塊1346由基本上類似於互連1044與重新分配連接1244的材料所形成。舉例而言，觸點1348與焊料凸塊1346可以由導電材料（例如，銅、鎢、鋁、銀、金）或任何其他合適的材料或其組合所形成。
在一個實施例中，焊料凸塊1346包括C4焊料凸塊。在一個實施例中，焊料凸塊1346包括C2（具有焊料蓋的銅柱）焊料凸塊。C2焊料凸塊的利用可以讓節距長度能夠更短，以及晶片載體組件1300的熱及/或電性質能夠改善。可以藉由任何合適的晶圓凸塊處理來形成焊料凸塊1346（包括但不限於電化學沉積（ECD）與電鍍）。
在第13B圖所示的另一示例性實施例中，半導體核心組件1270用於PCB組件1302中。因此，半導體核心組件1270經配置以作為用於支撐（例如，承載）封裝組件1310的PCB結構。封裝組件1310的結構及材料可以基本上類似於半導體核心組件1270，但是封裝組件1310包括設置於核心結構402內所形成的空腔1320內的嵌入晶粒1326（基本上被絕緣層618圍繞）。嵌入晶粒1326可以進一步包括主動表面1328，主動表面1328具有形成於其上的一或更多個觸點1330，並與封裝組件1310的互連1342及/或重新分配連接1344耦接。類似於第13A圖的晶片載體組件1300，觸點1330及/或封裝組件1310的互連1342及/或重新分配連接1344是藉由主動表面1328與主表面1005之間所設置的一或更多個焊料凸塊1346而導電耦接至半導體核心組件1270的一或更多個重新分配連接1244。在一些實施例，觸點1330可以藉由一或更多個焊料凸塊1346導電耦接至一或更多個互連1044。
第13C圖圖示利用半導體核心組件1270作為PCB組件1304中的PCB間隔物結構的另一示例性實施例。如圖所示，半導體核心組件1270設置於二個PCB 1362a、1362b之間，並經配置以相對於第二PCB 1362b來定位第一PCB 1362a，而使得第一PCB 1362a與第二PCB 1362b之間在導電連接時保留實體空間。因此，PCB 1362a、1362b包括分別形成於其主表面1364a、1364b上的一或更多個導電墊1368。一或更多個導電墊1368經由一或更多個焊料凸塊1346導電耦接至半導體核心組件1270的重新分配連接1244及/或互連1044。類似於觸點1330、1348，導電墊1368是由基本上類似於焊料凸塊1346、互連1044、及重新分配連接1244的材料所形成，而具有導電性。舉例而言，導電墊1368可以由導電材料（例如，銅、鎢、鋁、銀、金）或任何其他合適的材料或其組合所形成。
在上面所示的實施例中，半導體核心組件1270的利用提供優於習知封裝、PCB、PCB間隔物、及晶片載體結構的多個優點。這些益處包括薄形規格及高的晶片或晶粒與封裝的體積比率，而實現較大的I/O縮放比例，以滿足人工智慧（AI）及高效能計算（HPC）的不斷增加的頻寬及功率效率的需求。結構化的矽框架的利用提供最佳化的材料剛度與導熱性，以用於3維積體電路（3D IC）架構的改善的電效能、熱管理、及可靠性。此外，相較於習知TSV技術，本文所述的貫穿組裝通孔與通孔中的通孔的結構的製造方法利用相對較低的製造成本提供用於3D整合的高效能及靈活性。
藉由利用上述方法，高縱橫比特徵可以形成於玻璃及/或矽核心結構上，而藉此讓更薄、更窄的電路板、晶片載體、積體電路封裝、及類似者能夠更經濟地形成。利用上述方法所製造的半導體核心組件不僅具有高I/O密度及改善的頻寬及功率的益處，而且亦由於重量/慣性降低所形成的低應力以及允許可撓性焊球分配的組裝架構而具有更高的可靠性。上述方法的進一步優點包括具有雙側金屬化能力以及高生產率的經濟製造。此外，矽核心的利用降低或消除核心組件與所連接的任何晶片之間的熱膨脹（CTE）係數的不匹配，而實現較小的焊接節距以及增加的裝置密度。
儘管前述係關於本發明之實施例，但本揭示之其他及進一步實施例可在不脫離本揭示之基本範疇的情況下擬出，且本揭示之範疇是由下列申請專利範圍所決定。
100:半導體核心組件 102:核心結構 103:核心通孔 104:鈍化層 105:主表面 106:第一表面 107:主表面 108:第二表面 113:通孔 118:絕緣層 140:黏合層 142:種晶層 144:電互連 150:重新分配層 153:重新分配通孔 154:重新分配連接 175:第一側 177:第二側 200:方法 210:操作 220:操作 230:操作 240:操作 300:方法 302:操作 310:操作 320:操作 330:操作 340:操作 400:基板 402:核心結構 403:核心通孔 404:氧化物層 406:表面 408:表面 475:第一側 477:第二側 500:方法 502:操作 504:操作 506:操作
508:操作
510:操作
512:操作
514:操作
516:操作
518:操作
520:操作
602:中間核心組件
613:貫穿組件通孔
616a:絕緣膜
616b:絕緣膜
618:絕緣層
618a:環氧樹脂層
618b:環氧樹脂層
622a:保護層
622b:保護層
624:載體、第一載體
625:載體、第二載體
660:保護膜
662:保護膜
664:保護膜
700:方法
710:操作
720:操作
730:操作
740:操作
750:操作
900:方法
910:操作
920:操作
940:操作
950:操作
970:操作
1005:表面、主表面
1007:表面、主表面
1040:黏合層
1042:種晶層
1044:互連、電互連
1050:抗蝕膜
1100:方法
1102:操作
1104:操作
1106:操作
1108:操作
1110:操作
1112:操作
1116:操作
1120:操作
1122:操作 1216:絕緣膜 1218:環氧樹脂層 1222:保護層 1224:載體 1240:黏合層 1242:種晶層 1244:重新分配連接 1250:抗蝕膜 1253:重新分配通孔 1260:重新分配層 1270:半導體核心組件 1300:晶片載體組件 1302:PCB組件 1304:PCB組件 1310:封裝組件 1320:空腔 1326:嵌入晶粒 1328:主動表面 1330:觸點 1342:互連 1344:重新分配連接 1346:焊料凸塊 1348:觸點 1352:主動表面 1360:晶片 1362a:PCB 1362b:PCB 1364a:主表面 1364b:主表面 1368:導電墊
為使本揭示的上述特徵可詳細地被理解，本揭示（簡短概要如上）的更特定描述可參照實施例而得，此等實施例之一些繪示於隨附圖式中。然而，應注意，隨附圖式僅圖示示例性實施例，而因此並非視為限制其範圍，並且可以接納其他等效實施例。
第1A圖示意性圖示根據本文所述的實施例的半導體核心組件的橫截面圖。
第1B圖示意性圖示根據本文所述的實施例的半導體核心組件的橫截面圖。
第2圖為圖示根據本文所述的實施例的用於形成第1A圖及第1B圖的半導體核心組件的處理的流程圖。
第3圖為圖示根據本文所述的實施例的用於建構用於半導體核心組件的基板的處理的流程圖。
第4A圖至第4D圖示意性圖示根據本文所述的實施例的第3圖所示的處理的不同階段的基板的橫截面圖。
第5圖為圖示根據本文所述的實施例的用於在半導體核心組件的核心結構上形成絕緣層的處理的流程圖。
第6A圖至第6I圖示意性圖示根據本文所述的實施例的第5圖所示的處理的不同階段的核心結構的橫截面圖。
第7圖為圖示根據本文所述的實施例的用於在半導體核心組件的核心結構上形成絕緣層的處理的流程圖。
第8A圖至第8E圖示意性圖示根據本文所述的實施例的第7圖所示的處理的不同階段的核心結構的橫截面圖。
第9圖為圖示根據本文所述的實施例的用於在半導體核心組件中形成互連的處理的流程圖。
第10A圖至第10H圖示意性圖示根據本文所述的實施例的第9圖所示的處理的不同階段的半導體核心組件的橫截面圖。
第11圖為圖示根據本文所述的實施例的用於在半導體核心組件上形成重新分配層的處理的流程圖。
第12A圖至第12L圖示意性圖示根據本文所述的實施例的第11圖所示的處理的不同階段的半導體核心組件的橫截面圖。
第13A圖示意性圖示根據本文所述的實施例的包括半導體核心組件的晶片載體結構的橫截面圖。
第13B圖示意性圖示根據本文所述的實施例的包括半導體核心組件的PCB結構的橫截面圖。
第13C圖示意性圖示根據本文所述的實施例的包括半導體核心組件的PCB結構的橫截面圖。
為了促進理解，各圖中相同的元件符號儘可能指定相同的元件。預期一個實施例的元件及特徵可以有利地併入其他實施例，在此不另外詳述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:半導體核心組件
102:核心結構
103:核心通孔
104:鈍化層
105:主表面
106:第一表面
107:主表面
108:第二表面
113:通孔
118:絕緣層
140:黏合層
142:種晶層
144:電互連
150:重新分配層
153:重新分配通孔
154:重新分配連接
175:第一側
177:第二側

Claims (20)

  1. 一種半導體裝置組件，包含：一矽核心結構，具有與一第二側相對的一第一側，該矽核心結構的一厚度小於1000μm，該矽核心結構進一步包含：一通孔，包括一通孔表面，該通孔表面定義從該第一側至該第二側延伸穿過該矽核心結構的一開口；一氧化物層，形成於該第一側、該第二側、及該通孔表面上方；以及一導電互連，穿過該通孔形成且從該第一側與該第二側突出；一絕緣層，設置在該氧化物層上方而於該第一側、第二側上及該開口內；一第一重新分配層，形成於該第一側上；以及一第二重新分配層，形成於該第二側上，其中該第一重新分配層與該第二重新分配層均具有形成於其上的一或更多個導電觸點。
  2. 如請求項1所述的半導體裝置組件，其中該氧化物層包含一熱氧化物。
  3. 如請求項1所述的半導體裝置組件，其中該絕緣層包含一環氧樹脂。
  4. 如請求項3所述的半導體裝置組件，其中該環氧樹脂包含二氧化矽顆粒。
  5. 如請求項4所述的半導體裝置組件，其中該 絕緣層中的該二氧化矽顆粒的尺寸的範圍是在約300nm與約600nm之間。
  6. 如請求項3所述的半導體裝置組件，其中該絕緣層的一厚度在約5μm與約50μm之間。
  7. 如請求項3所述的半導體裝置組件，其中該第一重新分配層與該第二重新分配層均進一步包含：一黏合層，形成於該絕緣層上，該黏合層包含鉬；一種晶層，形成於該黏合層上；以及一銅層，形成於該種晶層上方。
  8. 如請求項7所述的半導體裝置組件，其中該黏合層的一厚度在約10nm與約500nm之間。
  9. 如請求項1所述的半導體裝置組件，其中該開口內的該導電互連是由該絕緣層沿著周向所定義，且該開口內的該絕緣層是由該氧化物層沿著周向所定義。
  10. 如請求項1所述的半導體裝置組件，其中該矽核心結構包括多晶p型或n型矽基板。
  11. 如請求項1所述的半導體裝置組件，其中該導電互連包括一中空核心。
  12. 一種半導體裝置組件，包含：一矽核心結構，具有與一第二表面相對的一第一表面，該矽核心結構的一厚度小於1000μm，該矽核心結構進一步包括：一通孔，包括一通孔表面，該通孔表面定義從該第一表面至該第二表面延伸穿過該矽核心結構的一開口； 以及一鈍化層，圍繞該矽核心結構，該鈍化層包含一熱氧化物；以及一介電層，形成於該鈍化層上方而位於至少該第一表面、該第二表面上及該開口內，該介電層包含具有二氧化矽顆粒設置於其中的一環氧樹脂。
  13. 如請求項12所述的半導體裝置組件，其中該矽核心結構包含一結晶矽基板。
  14. 如請求項12所述的半導體裝置組件，其中該通孔的一直徑小於約500μm。
  15. 如請求項14所述的半導體裝置組件，其中該通孔是穿過該矽核心結構設置的複數個通孔的其中一者，該複數個通孔之每一通孔之間的一節距的一距離是在約40μm與1000μm之間。
  16. 如請求項12所述的半導體裝置組件，進一步包含形成於該介電層上的一第一重新分配層。
  17. 如請求項16所述的半導體裝置組件，其中該第一重新分配層進一步包含：一黏合層，形成於該介電層上，該黏合層包含鉬；一種晶層，形成於該黏合層上；以及一銅層，形成於該種晶層上方。
  18. 如請求項12所述的半導體裝置組件，進一步包含形成於該開口內的一導電互連，該導電互連從該第一表面延伸至該第二表面，且該導電互連是由該介電 層沿著周向所定義。
  19. 一種半導體裝置組件，包含：一矽核心結構，具有與一第二側相對的一第一側，以及具有從該第一側延伸至相對的該第二側的複數個通孔，該等複數個通孔的每一者包括一通孔表面，該通孔表面定義從該第一側至該第二側延伸穿過該矽核心結構的一開口；一鈍化層，設置於該第一側、該第二側、及該矽核心結構的該等複數個通孔中之每一者的該通孔表面上方，該鈍化層包含一熱氧化物；一介電層，設置於鈍化層上方而位在該第一側與該第二側上以及該等複數個通孔中之每一者的該開口內，該介電層包含一環氧樹脂；以及一重新分配層，形成於該介電層上，該重新分配層包含：一黏合層，形成於該介電層上，該黏合層包含鉬；一銅種晶層，形成於該黏合層上；以及一銅層，形成於該銅種晶層上。
  20. 如請求項19所述的半導體裝置組件，其中該介電層進一步包含延伸穿過設置於該等複數個通孔中之每一者的該開口內的該介電層的一貫穿組件通孔，該等貫穿組件通孔中之每一者從該矽核心結構的該第一側至該第二側延伸穿過該介電層，以及該等貫穿組件通孔中之每一者具有形成於其中的一導 電互連。
TW109140506A 2019-11-27 2020-11-19 封裝核心組件及製造方法 TWI834012B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/698,680 2019-11-27
US16/698,680 US11862546B2 (en) 2019-11-27 2019-11-27 Package core assembly and fabrication methods

Publications (2)

Publication Number Publication Date
TW202133382A TW202133382A (zh) 2021-09-01
TWI834012B true TWI834012B (zh) 2024-03-01

Family

ID=74682961

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109140460A TWI819252B (zh) 2019-11-27 2020-11-19 半導體核心組件
TW109140506A TWI834012B (zh) 2019-11-27 2020-11-19 封裝核心組件及製造方法
TW112135866A TW202404430A (zh) 2019-11-27 2020-11-19 半導體核心組件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW109140460A TWI819252B (zh) 2019-11-27 2020-11-19 半導體核心組件

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112135866A TW202404430A (zh) 2019-11-27 2020-11-19 半導體核心組件

Country Status (6)

Country Link
US (5) US11862546B2 (zh)
JP (2) JP7454668B2 (zh)
KR (4) KR20240008978A (zh)
CN (2) CN114762099A (zh)
TW (3) TWI819252B (zh)
WO (2) WO2021108065A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11637057B2 (en) * 2019-01-07 2023-04-25 Qualcomm Incorporated Uniform via pad structure having covered traces between partially covered pads
CN109994438B (zh) * 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
US11315890B2 (en) 2020-08-11 2022-04-26 Applied Materials, Inc. Methods of forming microvias with reduced diameter
US11749629B2 (en) * 2020-12-10 2023-09-05 Advanced Micro Devices, Inc. High-speed die connections using a conductive insert
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
CN116648780A (zh) * 2021-05-29 2023-08-25 华为技术有限公司 芯片封装结构、其制备方法及终端设备
US20230070053A1 (en) * 2021-09-09 2023-03-09 Applied Materials, Inc. Stiffener frame for semiconductor device packages
WO2023086202A1 (en) * 2021-11-11 2023-05-19 Applied Materials, Inc. Semiconductor device packages
JP2023089544A (ja) * 2021-12-16 2023-06-28 キオクシア株式会社 半導体装置
US20240006379A1 (en) * 2022-06-30 2024-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor stack structure and manufacturing method thereof
WO2024092074A1 (en) * 2022-10-26 2024-05-02 Samtec, Inc. Interconnect module for high-speed data transmission
US20240222142A1 (en) * 2022-12-28 2024-07-04 Applied Materials, Inc. Efficient autocatalytic metallization of polymeric surfaces
US20240234249A1 (en) * 2023-01-06 2024-07-11 Nanya Technology Corporation Semiconductor device with polymer liner and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170223842A1 (en) * 2004-11-24 2017-08-03 Dai Nippon Printing Co., Ltd. Method for manufacturing multilayer wiring board
TW201943321A (zh) * 2018-03-28 2019-11-01 美商蘋果公司 包括相對電路板的系統級封裝
TW201944533A (zh) * 2015-10-04 2019-11-16 美商應用材料股份有限公司 基板支撐及擋板設備

Family Cites Families (315)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3384203A (en) 1966-01-13 1968-05-21 Dayton Steel Foundry Co Disk brakes
US4073610A (en) 1976-02-05 1978-02-14 Cox Bernard K Apparatus for producing a foldable plastic strip
US4751349A (en) 1986-10-16 1988-06-14 International Business Machines Corporation Zirconium as an adhesion material in a multi-layer metallic structure
JPH0494592A (ja) 1990-08-10 1992-03-26 Cmk Corp プリント配線板におけるスルーホールに対する充填材の充填方法
US5126016A (en) 1991-02-01 1992-06-30 International Business Machines Corporation Circuitization of polymeric circuit boards with galvanic removal of chromium adhesion layers
US5519332A (en) 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5474834A (en) 1992-03-09 1995-12-12 Kyocera Corporation Superconducting circuit sub-assembly having an oxygen shielding barrier layer
JP2819523B2 (ja) 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5367143A (en) 1992-12-30 1994-11-22 International Business Machines Corporation Apparatus and method for multi-beam drilling
US5353195A (en) 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5688716A (en) 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5783870A (en) 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5670262A (en) 1995-05-09 1997-09-23 The Dow Chemical Company Printing wiring board(s) having polyimidebenzoxazole dielectric layer(s) and the manufacture thereof
US5767480A (en) 1995-07-28 1998-06-16 National Semiconductor Corporation Hole generation and lead forming for integrated circuit lead frames using laser machining
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
WO1997046349A1 (en) 1996-06-05 1997-12-11 Burgess Larry W Blind via laser drilling system
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US5841102A (en) 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
WO1998044319A1 (en) 1997-04-03 1998-10-08 Yamatake Corporation Circuit board and detector, and method for manufacturing the same
JP3920399B2 (ja) 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6388202B1 (en) 1997-10-06 2002-05-14 Motorola, Inc. Multi layer printed circuit board
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
GB9811328D0 (en) 1998-05-27 1998-07-22 Exitech Ltd The use of mid-infrared lasers for drilling microvia holes in printed circuit (wiring) boards and other electrical circuit interconnection packages
MY128333A (en) 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
SE513341C2 (sv) 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
US6039889A (en) 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
US6117704A (en) 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips
US6599836B1 (en) 1999-04-09 2003-07-29 Micron Technology, Inc. Planarizing solutions, planarizing machines and methods for mechanical or chemical-mechanical planarization of microelectronic-device substrate assemblies
US6212769B1 (en) 1999-06-29 2001-04-10 International Business Machines Corporation Process for manufacturing a printed wiring board
IE20000618A1 (en) 1999-08-03 2001-03-07 Xsil Technology Ltd A circuit singulation system and method
CN101232778B (zh) 1999-09-02 2011-12-28 揖斐电株式会社 印刷布线板
DE50001426D1 (de) 1999-09-30 2003-04-10 Siemens Ag Verfahren und einrichtung zum laserbohren von laminaten
US6538210B2 (en) 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6887804B2 (en) 2000-01-10 2005-05-03 Electro Scientific Industries, Inc. Passivation processing over a memory link
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6927176B2 (en) 2000-06-26 2005-08-09 Applied Materials, Inc. Cleaning method and solution for cleaning a wafer in a single wafer process
US6593240B1 (en) 2000-06-28 2003-07-15 Infineon Technologies, North America Corp Two step chemical mechanical polishing process
US20020048715A1 (en) 2000-08-09 2002-04-25 Bret Walczynski Photoresist adhesive and method
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6459046B1 (en) 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
CN1901181B (zh) 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
US20020070443A1 (en) 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
JP4108285B2 (ja) 2000-12-15 2008-06-25 イビデン株式会社 多層プリント配線板の製造方法
US6388207B1 (en) 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP5004378B2 (ja) * 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
TW511415B (en) 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
JP2001244591A (ja) 2001-02-06 2001-09-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US6512182B2 (en) 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
US7160432B2 (en) 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
ATE323569T1 (de) 2001-03-22 2006-05-15 Xsil Technology Ltd Ein laserbearbeitungssystem und -verfahren
US6465084B1 (en) 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US20030059976A1 (en) 2001-09-24 2003-03-27 Nathan Richard J. Integrated package and methods for making same
JP2003188340A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd 部品内蔵モジュールとその製造方法
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
US6506632B1 (en) 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US7358157B2 (en) 2002-03-27 2008-04-15 Gsi Group Corporation Method and system for high-speed precise laser trimming, scan lens system for use therein and electrical device produced thereby
US7028400B1 (en) 2002-05-01 2006-04-18 Amkor Technology, Inc. Integrated circuit substrate having laser-exposed terminals
JP3871609B2 (ja) 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
JP2003347741A (ja) 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP3908146B2 (ja) 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
GB2420912B (en) 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
US7105931B2 (en) 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP2004311788A (ja) 2003-04-08 2004-11-04 Matsushita Electric Ind Co Ltd シート状モジュールとその製造方法
JP2004335641A (ja) 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
EP1478021B1 (en) 2003-05-15 2008-07-16 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US6964897B2 (en) * 2003-06-09 2005-11-15 International Business Machines Corporation SOI trench capacitor cell incorporating a low-leakage floating body array transistor
US20060283716A1 (en) 2003-07-08 2006-12-21 Hooman Hafezi Method of direct plating of copper on a ruthenium alloy
CN1577819A (zh) 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US7271012B2 (en) 2003-07-15 2007-09-18 Control Systemation, Inc. Failure analysis methods and systems
EP1517166B1 (en) 2003-09-15 2015-10-21 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
US7064069B2 (en) 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP4081052B2 (ja) 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
JP4271590B2 (ja) 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US7309515B2 (en) 2004-02-04 2007-12-18 Industrial Technology Research Institute Method for fabricating an imprint mold structure
TWI256095B (en) 2004-03-11 2006-06-01 Siliconware Precision Industries Co Ltd Wafer level semiconductor package with build-up layer and process for fabricating the same
US20060000814A1 (en) 2004-06-30 2006-01-05 Bo Gu Laser-based method and system for processing targeted surface material and article produced thereby
US8571541B2 (en) 2004-07-15 2013-10-29 Avaya Inc. Proximity-based authorization
DE102004038852B4 (de) 2004-08-10 2006-06-29 Webasto Ag Spritzgießmaschine
KR100858309B1 (ko) 2004-09-01 2008-09-11 스미토모 긴조쿠 고잔 가부시키가이샤 2층 플렉시블 기판 및 그 제조 방법
TWI241007B (en) 2004-09-09 2005-10-01 Phoenix Prec Technology Corp Semiconductor device embedded structure and method for fabricating the same
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060073234A1 (en) 2004-10-06 2006-04-06 Williams Michael E Concrete stamp and method of manufacture
TWI301660B (en) 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI260056B (en) 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
JP2006216712A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP2006216713A (ja) 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI283553B (en) 2005-04-21 2007-07-01 Ind Tech Res Inst Thermal enhanced low profile package structure and method for fabricating the same
US7919844B2 (en) 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
KR100714196B1 (ko) 2005-07-11 2007-05-02 삼성전기주식회사 전기소자를 내장한 인쇄회로기판 및 그 제조방법
TWI263313B (en) 2005-08-15 2006-10-01 Phoenix Prec Technology Corp Stack structure of semiconductor component embedded in supporting board
US20070042563A1 (en) 2005-08-19 2007-02-22 Honeywell International Inc. Single crystal based through the wafer connections technical field
US20070077865A1 (en) 2005-10-04 2007-04-05 Cabot Microelectronics Corporation Method for controlling polysilicon removal
KR100772639B1 (ko) 2005-10-18 2007-11-02 한국기계연구원 다이아몬드상 카본 박막을 이용한 미세 임프린트리소그래피용 스탬프 및 그 제조방법
CN100524717C (zh) 2005-11-25 2009-08-05 全懋精密科技股份有限公司 芯片内埋的模块化结构
CN100463128C (zh) 2005-11-25 2009-02-18 全懋精密科技股份有限公司 半导体芯片埋入基板的三维构装结构及其制作方法
KR100688701B1 (ko) 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
KR101329931B1 (ko) 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
KR101037229B1 (ko) 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
US20080113283A1 (en) 2006-04-28 2008-05-15 Polyset Company, Inc. Siloxane epoxy polymers for redistribution layer applications
JP2007311676A (ja) 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
KR100731112B1 (ko) 2006-07-24 2007-06-22 동부일렉트로닉스 주식회사 포토 레지스트를 제거하기 위한 ｃｍｐ 슬러리
JP5252792B2 (ja) 2006-08-25 2013-07-31 日本ミクロコーティング株式会社 酸化物超伝導体用テープ基材の研磨方法並びに酸化物超伝導体及び酸化物超伝導体用基材
KR20080037296A (ko) 2006-10-25 2008-04-30 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
US7427562B2 (en) 2006-11-08 2008-09-23 Motorla, Inc. Method for fabricating closed vias in a printed circuit board
US20080136002A1 (en) 2006-12-07 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7915737B2 (en) 2006-12-15 2011-03-29 Sanyo Electric Co., Ltd. Packing board for electronic device, packing board manufacturing method, semiconductor module, semiconductor module manufacturing method, and mobile device
TWI330401B (en) 2006-12-25 2010-09-11 Unimicron Technology Corp Circuit board structure having embedded semiconductor component and fabrication method thereof
KR101030769B1 (ko) 2007-01-23 2011-04-27 삼성전자주식회사 스택 패키지 및 스택 패키징 방법
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
CN100561696C (zh) 2007-03-01 2009-11-18 全懋精密科技股份有限公司 嵌埋半导体芯片的结构及其制法
US7757196B2 (en) 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
JP2008277339A (ja) 2007-04-25 2008-11-13 Tdk Corp 電子部品およびその製造方法
KR100891805B1 (ko) * 2007-05-25 2009-04-07 주식회사 네패스 웨이퍼 레벨 시스템 인 패키지 및 그 제조 방법
US8710402B2 (en) 2007-06-01 2014-04-29 Electro Scientific Industries, Inc. Method of and apparatus for laser drilling holes with improved taper
US8143719B2 (en) 2007-06-07 2012-03-27 United Test And Assembly Center Ltd. Vented die and package
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP5593228B2 (ja) 2007-10-15 2014-09-17 アイメック 電気的相互接続の製作方法、及び該方法で製作されたデバイス
US8476769B2 (en) 2007-10-17 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias and methods for forming the same
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7843064B2 (en) 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
JP5280079B2 (ja) 2008-03-25 2013-09-04 新光電気工業株式会社 配線基板の製造方法
US8017451B2 (en) 2008-04-04 2011-09-13 The Charles Stark Draper Laboratory, Inc. Electronic modules and methods for forming the same
KR20090116168A (ko) 2008-05-06 2009-11-11 삼성전자주식회사 금속 배선 기판, 박막 트랜지스터 기판, 및 금속 배선의형성 방법
US7842542B2 (en) 2008-07-14 2010-11-30 Stats Chippac, Ltd. Embedded semiconductor die package and method of making the same using metal frame carrier
TWI573201B (zh) 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
CN102149784B (zh) 2008-07-22 2014-03-05 圣戈班磨料磨具有限公司 包含聚集体的涂覆的磨料产品
US20100062287A1 (en) 2008-09-10 2010-03-11 Seagate Technology Llc Method of polishing amorphous/crystalline glass to achieve a low rq & wq
EP2352617B1 (en) 2008-10-10 2019-06-19 IPG Microsystems LLC Laser machining systems and methods with vision correction and/or tracking
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
US7982305B1 (en) 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
JP5111342B2 (ja) 2008-12-01 2013-01-09 日本特殊陶業株式会社 配線基板
US8354304B2 (en) 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
KR20100067966A (ko) 2008-12-12 2010-06-22 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US9064936B2 (en) 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8592992B2 (en) 2011-12-14 2013-11-26 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure with conductive micro via array for 3-D Fo-WLCSP
EP2377375B1 (en) 2008-12-13 2016-01-27 M-Solv Limited Method and apparatus for laser machining relatively narrow and relatively wide structures
US7932608B2 (en) 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
KR101065744B1 (ko) 2009-02-27 2011-09-19 주식회사 티지솔라 요철구조가 형성된 기판을 이용한 태양전지의 제조방법
US8609512B2 (en) 2009-03-27 2013-12-17 Electro Scientific Industries, Inc. Method for laser singulation of chip scale packages on glass substrates
US7955942B2 (en) 2009-05-18 2011-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming a 3D inductor from prefabricated pillar frame
CN101898405A (zh) 2009-05-27 2010-12-01 鸿富锦精密工业（深圳）有限公司 模具流道组合
TWI594828B (zh) 2009-05-28 2017-08-11 伊雷克托科學工業股份有限公司 應用於雷射處理工件中的特徵的聲光偏轉器及相關雷射處理方法
US20100307798A1 (en) 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
US20120128891A1 (en) 2009-07-29 2012-05-24 Nissan Chemical Industries, Ltd. Composition for forming resist underlayer film for nanoimprint
US9721868B2 (en) * 2009-07-30 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit (3DIC) having a thermally enhanced heat spreader embedded in a substrate
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI418272B (zh) 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
TW201110285A (en) 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
US8772087B2 (en) 2009-10-22 2014-07-08 Infineon Technologies Ag Method and apparatus for semiconductor device fabrication using a reconstituted wafer
US8728341B2 (en) 2009-10-22 2014-05-20 Hitachi Chemical Company, Ltd. Polishing agent, concentrated one-pack type polishing agent, two-pack type polishing agent and method for polishing substrate
CN102230991B (zh) 2009-10-23 2013-01-09 鸿富锦精密工业（深圳）有限公司 光纤耦合连接器
JP5700241B2 (ja) 2009-11-09 2015-04-15 日立化成株式会社 多層配線基板及びその製造方法
JP2013511130A (ja) 2009-11-11 2013-03-28 アンプリウス、インコーポレイテッド 電極製造用の中間層
EP2339627A1 (en) 2009-12-24 2011-06-29 Imec Window interposed die packaging
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8822281B2 (en) 2010-02-23 2014-09-02 Stats Chippac, Ltd. Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
WO2011109648A1 (en) 2010-03-03 2011-09-09 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same
EP2558908B1 (en) 2010-04-12 2015-06-03 Ikonics Corporation Photoresist film and methods for abrasive etching and cutting
US8970006B2 (en) * 2010-06-15 2015-03-03 Stmicroelectronics S.R.L. Vertical conductive connections in semiconductor substrates
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
KR102055459B1 (ko) 2010-08-02 2019-12-12 아토테크더치랜드게엠베하 기판 상에 솔더 성막 및 비용융 범프 구조들을 형성하는 방법
JP2012069926A (ja) 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US8518746B2 (en) 2010-09-02 2013-08-27 Stats Chippac, Ltd. Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI418269B (zh) 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8617990B2 (en) 2010-12-20 2013-12-31 Intel Corporation Reduced PTH pad for enabling core routing and substrate layer count reduction
US8329575B2 (en) 2010-12-22 2012-12-11 Applied Materials, Inc. Fabrication of through-silicon vias on silicon wafers
JP5693977B2 (ja) 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US8536695B2 (en) 2011-03-08 2013-09-17 Georgia Tech Research Corporation Chip-last embedded interconnect structures
JP2012195514A (ja) 2011-03-17 2012-10-11 Seiko Epson Corp 素子付き基板、赤外線センサー、および貫通電極形成方法
WO2012142592A1 (en) 2011-04-14 2012-10-18 Georgia Tech Research Corporation Through package via structures in panel-based silicon substrates and methods of making the same
JP5275401B2 (ja) * 2011-04-18 2013-08-28 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN102800596A (zh) * 2011-05-24 2012-11-28 中国科学院微电子研究所 埋置有源元件的树脂基板及其制备方法
WO2013008415A1 (ja) 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法
JP2013074178A (ja) 2011-09-28 2013-04-22 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
CN102437110B (zh) 2011-11-30 2015-07-29 北京大学 一种石墨烯垂直互连结构的制作方法
WO2013089754A1 (en) 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US8772058B2 (en) 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
US9214353B2 (en) 2012-02-26 2015-12-15 Solexel, Inc. Systems and methods for laser splitting and device layer transfer
US8698293B2 (en) 2012-05-25 2014-04-15 Infineon Technologies Ag Multi-chip package and method of manufacturing thereof
JP5981232B2 (ja) 2012-06-06 2016-08-31 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6029342B2 (ja) 2012-06-15 2016-11-24 新光電気工業株式会社 配線基板及びその製造方法
DE102012210472A1 (de) 2012-06-21 2013-12-24 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
JP2014038904A (ja) * 2012-08-13 2014-02-27 Elpida Memory Inc 半導体装置
CN103635017B (zh) 2012-08-24 2016-12-28 碁鼎科技秦皇岛有限公司 电路板及其制作方法
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
SE538062C2 (sv) * 2012-09-27 2016-02-23 Silex Microsystems Ab Kemiskt pläterad metallvia genom kisel
JP6120974B2 (ja) 2012-09-28 2017-04-26 サン−ゴバン セラミックス アンド プラスティクス，インコーポレイティド 修正されたマイクロ研削プロセス
CN102890591B (zh) 2012-09-28 2016-03-09 北京京东方光电科技有限公司 一种触摸屏、触控显示装置及触摸屏的制造方法
US9385102B2 (en) 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
US20140103499A1 (en) 2012-10-11 2014-04-17 International Business Machines Corporation Advanced handler wafer bonding and debonding
KR101301507B1 (ko) 2012-11-26 2013-09-04 (주)씨엠코리아 반도체 제조장치용 히터 제조방법 및 그에 따라 제조된 히터
KR102072846B1 (ko) 2012-12-18 2020-02-03 에스케이하이닉스 주식회사 임베디드 패키지 및 제조 방법
KR20140083657A (ko) 2012-12-26 2014-07-04 하나 마이크론(주) 인터포저가 임베디드 되는 전자 모듈 및 그 제조방법
KR101441632B1 (ko) 2012-12-28 2014-09-23 (재)한국나노기술원 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
JPWO2014106925A1 (ja) 2013-01-07 2017-01-19 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
US9378982B2 (en) 2013-01-31 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US9704809B2 (en) 2013-03-05 2017-07-11 Maxim Integrated Products, Inc. Fan-out and heterogeneous packaging of electronic components
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
KR101494413B1 (ko) 2013-05-29 2015-02-17 주식회사 네패스 지지프레임 및 이를 이용한 반도체패키지 제조방법
US20140353019A1 (en) * 2013-05-30 2014-12-04 Deepak ARORA Formation of dielectric with smooth surface
JP6214930B2 (ja) 2013-05-31 2017-10-18 スナップトラック・インコーポレーテッド 多層配線基板
US9685414B2 (en) 2013-06-26 2017-06-20 Intel Corporation Package assembly for embedded die and associated techniques and configurations
US8980691B2 (en) 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package
US9716066B2 (en) 2013-06-29 2017-07-25 Intel Corporation Interconnect structure comprising fine pitch backside metal redistribution lines combined with vias
US8952544B2 (en) 2013-07-03 2015-02-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10446335B2 (en) 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9530752B2 (en) 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components
US20160270242A1 (en) 2013-11-14 2016-09-15 Amogreentech Co., Ltd. Flexible printed circuit board and method for manufacturing same
US9159678B2 (en) 2013-11-18 2015-10-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
WO2015083345A1 (ja) 2013-12-04 2015-06-11 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
JP2015109346A (ja) * 2013-12-04 2015-06-11 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
US10014292B2 (en) 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9355881B2 (en) 2014-02-18 2016-05-31 Infineon Technologies Ag Semiconductor device including a dielectric material
WO2015126438A1 (en) 2014-02-20 2015-08-27 Applied Materials, Inc. Laser ablation platform for solar cells
US9735134B2 (en) 2014-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with through-vias having tapered ends
WO2015137936A1 (en) 2014-03-12 2015-09-17 Intel Corporation Microelectronic package having a passive microelectronic device disposed within a package body
US9499397B2 (en) 2014-03-31 2016-11-22 Freescale Semiconductor, Inc. Microelectronic packages having axially-partitioned hermetic cavities and methods for the fabrication thereof
US9326373B2 (en) 2014-04-09 2016-04-26 Finisar Corporation Aluminum nitride substrate
US10074631B2 (en) 2014-04-14 2018-09-11 Taiwan Semiconductor Manufacturing Company Packages and packaging methods for semiconductor devices, and packaged semiconductor devices
US9589786B2 (en) 2014-04-28 2017-03-07 National Center For Advanced Packaging Co., Ltd Method for polishing a polymer surface
RU2654302C2 (ru) 2014-05-06 2018-05-17 Интел Корпорейшн Многослойная корпусная сборка со встроенной антенной
US10256180B2 (en) 2014-06-24 2019-04-09 Ibis Innotech Inc. Package structure and manufacturing method of package structure
US9396999B2 (en) 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
CN105336670B (zh) 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6394136B2 (ja) 2014-07-14 2018-09-26 凸版印刷株式会社 パッケージ基板およびその製造方法
JP6324876B2 (ja) 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20160013706A (ko) 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105436718A (zh) 2014-08-26 2016-03-30 安捷利电子科技（苏州）有限公司 一种uv激光钻孔制备具有可控锥度盲孔的方法
CN105992625A (zh) 2014-09-18 2016-10-05 英特尔公司 将wlcsp部件嵌入到e-wlb和e-plb中的方法
KR102268386B1 (ko) 2014-09-30 2021-06-23 삼성전기주식회사 회로기판
KR20160048277A (ko) 2014-10-23 2016-05-04 에스케이하이닉스 주식회사 칩 내장 패키지 및 그 제조방법
US9554469B2 (en) 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
US9318376B1 (en) 2014-12-15 2016-04-19 Freescale Semiconductor, Inc. Through substrate via with diffused conductive component
US10269722B2 (en) 2014-12-15 2019-04-23 Bridge Semiconductor Corp. Wiring board having component integrated with leadframe and method of making the same
KR102156483B1 (ko) 2014-12-19 2020-09-15 인텔 아이피 코포레이션 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
US9754849B2 (en) 2014-12-23 2017-09-05 Intel Corporation Organic-inorganic hybrid structure for integrated circuit packages
US20160329299A1 (en) 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US9842789B2 (en) 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US9837484B2 (en) 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
US9978720B2 (en) 2015-07-06 2018-05-22 Infineon Technologies Ag Insulated die
US20190189561A1 (en) 2015-07-15 2019-06-20 Chip Solutions, LLC Semiconductor device and method with multiple redistribution layer and fine line capability
US10636753B2 (en) 2015-07-29 2020-04-28 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
CN105023900A (zh) 2015-08-11 2015-11-04 华天科技（昆山）电子有限公司 埋入硅基板扇出型封装结构及其制造方法
US9601461B2 (en) 2015-08-12 2017-03-21 Semtech Corporation Semiconductor device and method of forming inverted pyramid cavity semiconductor package
JP6542616B2 (ja) 2015-08-27 2019-07-10 古河電気工業株式会社 部品内蔵配線基板の製造方法、部品内蔵配線基板および電子部品固定用テープ
JP2017050315A (ja) 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
US10672701B2 (en) 2015-09-25 2020-06-02 Intel Corporation Thin electronic package elements using laser spallation
US9837352B2 (en) 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US10177083B2 (en) 2015-10-29 2019-01-08 Intel Corporation Alternative surfaces for conductive pad layers of silicon bridges for semiconductor packages
TW201717343A (zh) 2015-11-04 2017-05-16 華亞科技股份有限公司 封裝上封裝構件及其製作方法
US10570257B2 (en) 2015-11-16 2020-02-25 Applied Materials, Inc. Copolymerized high temperature bonding component
JP6626697B2 (ja) 2015-11-24 2019-12-25 京セラ株式会社 配線基板およびその製造方法
US9660037B1 (en) 2015-12-15 2017-05-23 Infineon Technologies Austria Ag Semiconductor wafer and method
US10950550B2 (en) 2015-12-22 2021-03-16 Intel Corporation Semiconductor package with through bridge die connections
CN105575938B (zh) 2016-02-26 2018-10-26 中国科学院微电子研究所 一种硅基转接板及其制备方法
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
WO2017188951A1 (en) 2016-04-28 2017-11-02 Intel Corporation Integrated circuit structures with extended conductive pathways
US9859258B2 (en) 2016-05-17 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
WO2017200705A1 (en) 2016-05-20 2017-11-23 ARES Materials, Inc. Polymer substrate for flexible electronics microfabrication and methods of use
US10043740B2 (en) * 2016-07-12 2018-08-07 Intel Coporation Package with passivated interconnects
US11156788B2 (en) 2016-07-14 2021-10-26 Intel Corporation Semiconductor package with embedded optical die
US9748167B1 (en) 2016-07-25 2017-08-29 United Microelectronics Corp. Silicon interposer, semiconductor package using the same, and fabrication method thereof
US10037975B2 (en) 2016-08-31 2018-07-31 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR102566996B1 (ko) 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
US9887167B1 (en) 2016-09-19 2018-02-06 Advanced Semiconductor Engineering, Inc. Embedded component package structure and method of manufacturing the same
KR102012443B1 (ko) 2016-09-21 2019-08-20 삼성전자주식회사 팬-아웃 반도체 패키지
JP2018073890A (ja) 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN106531647B (zh) 2016-12-29 2019-08-09 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片的封装结构及其封装方法
CN110024111B (zh) 2016-12-30 2024-03-19 英特尔公司 带有具有用于扇出缩放的柱和过孔连接的高密度互连层的封装衬底
KR102561987B1 (ko) 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
US9972589B1 (en) * 2017-03-30 2018-05-15 Intel Corporation Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer
KR102019353B1 (ko) 2017-04-07 2019-09-09 삼성전자주식회사 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
JP6827663B2 (ja) 2017-04-24 2021-02-10 株式会社荏原製作所 基板の研磨装置
TWI645519B (zh) 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法
US10304765B2 (en) 2017-06-08 2019-05-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package
US10163803B1 (en) 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10211072B2 (en) 2017-06-23 2019-02-19 Applied Materials, Inc. Method of reconstituted substrate formation for advanced packaging applications
JP6885800B2 (ja) 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
TW201909245A (zh) 2017-07-24 2019-03-01 美商康寧公司 精密結構玻璃物件、積體電路封裝、光學元件、微流體元件及其製造方法
US10410971B2 (en) 2017-08-29 2019-09-10 Qualcomm Incorporated Thermal and electromagnetic interference shielding for die embedded in package substrate
US10515912B2 (en) 2017-09-24 2019-12-24 Intel Corporation Integrated circuit packages
US10269773B1 (en) 2017-09-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
WO2019066988A1 (en) 2017-09-30 2019-04-04 Intel Corporation INTEGRATED PCB / HOUSING STACK FOR DOUBLE-SIDED INTERCONNECTION
KR101892869B1 (ko) 2017-10-20 2018-08-28 삼성전기주식회사 팬-아웃 반도체 패키지
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101963292B1 (ko) 2017-10-31 2019-03-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10515827B2 (en) 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package with recessed interposer substrate
US10468339B2 (en) 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
US10388631B1 (en) 2018-01-29 2019-08-20 Globalfoundries Inc. 3D IC package with RDL interposer and related method
TWI791769B (zh) 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
CN111868920A (zh) 2018-03-15 2020-10-30 应用材料公司 用于半导体器件封装制造工艺的平坦化
US10948818B2 (en) 2018-03-19 2021-03-16 Applied Materials, Inc. Methods and apparatus for creating a large area imprint without a seam
US11178772B2 (en) 2018-03-29 2021-11-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier connected with a separate tilted component carrier for short electric connection
US11063007B2 (en) 2018-05-21 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10955606B2 (en) 2018-05-30 2021-03-23 Applied Materials, Inc. Method of imprinting tilt angle light gratings
US10424530B1 (en) * 2018-06-21 2019-09-24 Intel Corporation Electrical interconnections with improved compliance due to stress relaxation and method of making
US10705268B2 (en) 2018-06-29 2020-07-07 Applied Materials, Inc. Gap fill of imprinted structure with spin coated high refractive index material for optical components
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11764150B2 (en) 2019-07-03 2023-09-19 Intel Corporation Inductors for package substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170223842A1 (en) * 2004-11-24 2017-08-03 Dai Nippon Printing Co., Ltd. Method for manufacturing multilayer wiring board
TW201944533A (zh) * 2015-10-04 2019-11-16 美商應用材料股份有限公司 基板支撐及擋板設備
TW201943321A (zh) * 2018-03-28 2019-11-01 美商蘋果公司 包括相對電路板的系統級封裝

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
期刊 Li-Cheng Shen, Chien-Wei Chien, Jin-Ye Jaung, Yin-Po Hung, Wei-Chung Lo, Chao-Kai Hsu, Yuan-Chang Lee, Hsien-Chie Cheng, Chia-Te Lin, A clamped through silicon via (TSV) interconnection for stacked chip bonding using metal cap on pad and metal column forming in via, Electronic Components and Technology Conference, 27 May 2008, page 544-549 *

Also Published As

Publication number Publication date
TWI819252B (zh) 2023-10-21
US20210249345A1 (en) 2021-08-12
KR20220104798A (ko) 2022-07-26
KR20240032172A (ko) 2024-03-08
TW202133382A (zh) 2021-09-01
WO2021108064A1 (en) 2021-06-03
US11862546B2 (en) 2024-01-02
KR102643053B1 (ko) 2024-02-29
KR20240008978A (ko) 2024-01-19
US11881447B2 (en) 2024-01-23
TW202404430A (zh) 2024-01-16
KR20220104233A (ko) 2022-07-26
CN114787989A (zh) 2022-07-22
KR102625123B1 (ko) 2024-01-12
JP7454668B2 (ja) 2024-03-22
CN114762099A (zh) 2022-07-15
TW202123785A (zh) 2021-06-16
US10937726B1 (en) 2021-03-02
JP2024095655A (ja) 2024-07-10
US20210257289A1 (en) 2021-08-19
US20210159158A1 (en) 2021-05-27
JP2023503579A (ja) 2023-01-31
WO2021108065A1 (en) 2021-06-03
US20210159160A1 (en) 2021-05-27
JP2023503580A (ja) 2023-01-31

Similar Documents

Publication Publication Date Title
TWI834012B (zh) 封裝核心組件及製造方法
JP7386902B2 (ja) パッケージの構成及び製造の方法
US20220157740A1 (en) Package structures with built-in emi shielding
TW202410215A (zh) 半導體元件封裝
JP7524323B2 (ja) パッケージコアアセンブリ及び製造方法
TW202422838A (zh) 封裝核心組件及製造方法
US20230070053A1 (en) Stiffener frame for semiconductor device packages
TW202318516A (zh) 半導體元件封裝方法