JP2014038904A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014038904A JP2014038904A JP2012179379A JP2012179379A JP2014038904A JP 2014038904 A JP2014038904 A JP 2014038904A JP 2012179379 A JP2012179379 A JP 2012179379A JP 2012179379 A JP2012179379 A JP 2012179379A JP 2014038904 A JP2014038904 A JP 2014038904A
- Authority
- JP
- Japan
- Prior art keywords
- interposer
- electrodes
- electrode
- layer
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 230000000149 penetrating effect Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 229910052710 silicon Inorganic materials 0.000 description 31
- 239000010703 silicon Substances 0.000 description 31
- 238000004519 manufacturing process Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 19
- 239000007769 metal material Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】貫通電極を有する半導体装置において、貫通電極間のノイズ伝播を抑制する。
【解決手段】基板層116は、複数の貫通孔122を有する。貫通孔122には、貫通電極124が形成される。基板層116の上には配線層118が形成される。配線層118には、複数の配線が形成され、その一部は貫通電極124と接続される。貫通電極124の内壁は金属膜128により被膜され、金属膜128の上には酸化膜126(絶縁膜)が形成される。金属膜128には、配線層118のグランド線134からグランド電位が供給される。
【選択図】図2
【解決手段】基板層116は、複数の貫通孔122を有する。貫通孔122には、貫通電極124が形成される。基板層116の上には配線層118が形成される。配線層118には、複数の配線が形成され、その一部は貫通電極124と接続される。貫通電極124の内壁は金属膜128により被膜され、金属膜128の上には酸化膜126(絶縁膜)が形成される。金属膜128には、配線層118のグランド線134からグランド電位が供給される。
【選択図】図2
Description
本発明は、半導体装置に関し、特に、貫通電極を有する半導体装置に関する。
複数の半導体チップを3次元的に積層した半導体装置としては、いわゆるマルチチップモジュールが知られている。一般的なマルチチップモジュールでは、複数の半導体チップを3次元的に積層するとともに、ボンディングワイヤなどを用いて各半導体チップのパッド電極とモジュール基板との接続を行う。
近年では、複数の半導体チップを3次元的に積層するとともに、半導体チップ内部を貫通する貫通電極を介して、上下に隣接する半導体チップ同士を電気的に接続するタイプの半導体装置も提案されている(特許文献1参照)。このようなタイプの半導体装置は、ボンディングワイヤなどが用いられないことから、実装サイズを小型化できるとともに、入出力信号数を大幅に増やすことができる。
特許文献1の場合、貫通電極14とシリコン基板11は樹脂層25によって分離されている(図13参照)。このような構造の場合、樹脂層を容量絶縁膜として、貫通電極とシリコン基板の間に寄生容量が生じる。このため、貫通電極を信号が伝わるときに発生するノイズが、樹脂層からシリコン基板に伝わり、更に、別の貫通電極に伝わることで信号品質を劣化させる可能性がある。また、このような寄生容量は、シリコン基板の不純物濃度等によって大きく変化する。
本発明に係る半導体装置は、半導体基板自身を貫通する複数の貫通孔内に其々設けられた複数の貫通電極を含む半導体基板と、半導体基板上に設けられ、複数の貫通電極と其々電気的に接続される複数の配線が形成される少なくとも一層の配線層を含む配線構造部と、を備える。複数の貫通電極は其々、絶縁膜を挟んで金属膜に囲まれている。
本発明によれば、貫通電極を有する半導体基板において、信号品質を向上させやすくなる。
貫通電極から別の貫通電極へのノイズの伝播を抑制するためには、シリコン基板の電位をフローティングとはせず、グランド電位などの所定電位に固定するのが有効であると考えられる。しかし、シリコン基板が半導体特性を有する以上、周波数帯によっては大きなノイズが発生する可能性がある。
また、シリコン基板に固定電位を供給するためには、シリコン基板とコンタクトプラグ(端子)を接続する必要がある。コンタクトプラグを低抵抗の金属材料によって形成する場合には、コンタクトプラグとシリコン基板の間にバリア膜等を形成する必要があるため、製造が複雑になるという問題もある。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。本実施形態においては、DRAM(Dynamic Random Access Memory)等の半導体チップをインターポーザに搭載した半導体装置を前提として説明するが、半導体チップははDRAMに限定されるものではなく、同じく揮発性メモリであるSRAMや、不揮発性メモリ(フラッシュメモリ、ReRAM、PRAM)、コントローラ等、及びそれらの組合せも含むものである。
図1は、本実施形態における半導体装置100の外観を示す模式図である。半導体装置100(積層型のDRAM)においては、インターポーザ110の両面に複数の半導体チップ112が積層される。半導体チップ112は、ロジックチップやメモリチップとして機能する。図1の場合、インターポーザ110上の半導体チップ112はメモリチップ、インターポーザ110の下の半導体チップ112はロジックチップである。インターポーザ110は、シリコンなどの半導体基板を用いて形成され、半導体装置100の機械的強度を確保するとともに、電極ピッチを拡大するための再配線基板として機能する。
インターポーザ110の下面には外部端子114が接続されている。外部端子114は、インターポーザ110を貫通する図示しない貫通電極(詳細は後述)を介して、各半導体チップ112と接続される。
図1に示すように、インターポーザ110の表面の複数箇所に半導体チップ112の積層体を搭載する場合、インターポーザ110のサイズも大きくなるため、インターポーザ110が反りやすいが、本実施形態の半導体基板によれば、このような大きなインターポーザ110であっても反りは抑制され(詳細と理由は後述)、また、1つの貫通電極における信号伝送によって発生するノイズの発生も抑制される。
[第1実施形態]
図2は、第1実施形態におけるインターポーザ110の断面図である。インターポーザ110は、基板層116と配線層118を含む。基板層116には複数の貫通電極124が形成され、配線層118に含まれる各種配線が貫通電極124と接続される。基板層116に含まれる貫通電極124の下部(裏面側)は、パッシベーション膜132を貫通する裏面バンプBBと接続される。また、貫通電極124の上部(表面側)は、配線層118の配線を経由して表面バンプFBと接続される。半導体基板120により表面バンプFBと裏面バンプBBの配線ピッチが調整される。
図2は、第1実施形態におけるインターポーザ110の断面図である。インターポーザ110は、基板層116と配線層118を含む。基板層116には複数の貫通電極124が形成され、配線層118に含まれる各種配線が貫通電極124と接続される。基板層116に含まれる貫通電極124の下部(裏面側)は、パッシベーション膜132を貫通する裏面バンプBBと接続される。また、貫通電極124の上部(表面側)は、配線層118の配線を経由して表面バンプFBと接続される。半導体基板120により表面バンプFBと裏面バンプBBの配線ピッチが調整される。
基板層116はシリコン基板130を含み、シリコン基板130にはそれ自身を貫通する複数の貫通孔122が設けられる。貫通孔122の内壁とシリコン基板130の上面(第1の面)は金属膜128により覆われ、更に、酸化膜126(絶縁膜)により覆われている。すなわち、貫通電極124とシリコン基板130は、酸化膜126と金属膜128を挟んで形成され、酸化膜126により電気的に分離されている。金属膜128は、CuやNiなどにより形成される。貫通電極124も、Cuなどの金属材料により形成される。
配線層118に含まれるグランド電位の配線(以下、「グランド線134」とよぶ)は、シリコン基板130と直接接続するのではなく、シリコン基板130を覆う金属膜128と接続される。該グランド電位の配線も図示しない貫通電極124と電気的に接続されて電位が供給される。
図2に示すインターポーザ110においても、貫通電極124とシリコン基板130の間に寄生容量が生じないわけではないが、これらの間にある金属膜128がグランド電位に固定されるため、貫通電極124からは寄生容量が見えにくくなる。いいかえれば、シリコン基板130をグランド電位の金属膜128でカバーすることによって、貫通電極124に対するシリコン基板130の半導体特性の影響が抑制される。グランド線134に対するシリコン基板130の半導体特性の影響も同様に遮蔽される。このような構造によれば、貫通電極124の信号伝送によって生じるノイズが他の貫通電極124まで伝播しにくくなる。
また、グランド線134は、広い金属膜128と接続すればよいため、コンタクトマージンが大きく製造しやすい。シリコン基板130とグランド線134を接続するためのバリア膜等も不要である。
次に、第1実施形態におけるインターポーザ110の製造工程について説明する。
まず、レジスト膜(不図示)を使った異方性エッチングにより、シリコン基板130に複数の貫通孔122を形成する(図3)。ただし、この段階では、貫通孔122はシリコン基板130を貫通しない。次に、貫通孔122の内壁およびシリコン基板130の表面に金属膜128を形成する(図4)。
貫通孔122の内壁とシリコン基板130の表面には、更に、酸化膜126が形成される(図5)。貫通孔122の底部の酸化膜126(絶縁膜)はエッチバックされ、貫通孔122において金属膜128が部分的に露出する(図6)。次に、無電解めっき法により、貫通孔122にCuなどの金属材料を充填する。これにより貫通電極124が貫通孔122の内部に形成される(図7)。
既知の方法により、基板層116の上部に配線層118が形成される。このとき、グランド線134と金属膜128は接続領域136において接続される(図8)。続いて、基板層116の下面を研削することにより、下面から貫通電極124を露出させる(図9)。このあと、パッシベーション膜132や裏面バンプBBを形成することにより、図2に示したインターポーザ110が完成する。
本実施形態では無電解めっきにより貫通電極124を形成しているが、無電解めっきではなく電解めっきにより貫通電極124を形成してもよい。この場合には、酸化膜126の一部を除去することによって金属膜128の一部を酸化膜126の下から露出させ、コンタクト領域138を形成する(図10)。そして、コンタクト領域138を介して金属膜128に電流を流せば、貫通孔122の底部に露出している金属膜128をシード層として貫通電極124をめっき成長させることができる。また、コンタクト領域138は、ウェハの外周部に作ればいいのでパターニングも不要であるため製造しやすい。
[第2実施形態]
図11は、第2実施形態におけるインターポーザ110の断面図である。第1実施形態との違いは、基板層116と配線層118の間に導電層140(Cuなどの金属)が設けられることである。第2実施形態においては基板層116の上面からではなく下面から貫通孔122が形成される(詳細は後述)。第2実施形態においては、グランド線134は導電層140と接続される。導電層140および導電層140と接続される金属膜128がグランド電位に固定されるため、貫通電極124からは寄生容量が見えにくくなる。この結果、貫通電極124の信号伝送によって生じるノイズが他の貫通電極124に伝播しにくくなる。また、グランド線134は、広い導電層140と接続するため、コンタクトマージンが大きく製造しやすい。このように、第2実施形態においても、第1実施形態と同様にノイズを効果的に抑制できる。
図11は、第2実施形態におけるインターポーザ110の断面図である。第1実施形態との違いは、基板層116と配線層118の間に導電層140(Cuなどの金属)が設けられることである。第2実施形態においては基板層116の上面からではなく下面から貫通孔122が形成される(詳細は後述)。第2実施形態においては、グランド線134は導電層140と接続される。導電層140および導電層140と接続される金属膜128がグランド電位に固定されるため、貫通電極124からは寄生容量が見えにくくなる。この結果、貫通電極124の信号伝送によって生じるノイズが他の貫通電極124に伝播しにくくなる。また、グランド線134は、広い導電層140と接続するため、コンタクトマージンが大きく製造しやすい。このように、第2実施形態においても、第1実施形態と同様にノイズを効果的に抑制できる。
更に、第2実施形態における基板層116は、上面側が導電層140に覆われ、下面側が金属膜128により覆われている。両面ともに金属膜で覆われるため応力のバランスが良くなり、熱膨張係数の違いによって生じる半導体基板120の反りに対する機械的強度がいっそう向上する。このため、図1に示したような大きなインターポーザ110でも反りの不具合がない構造となっている。
次に、第2実施形態におけるインターポーザ110の製造工程について説明する。
まず、シリコン基板130の上面にCuなどの金属材料で導電層140を形成する(図12)。導電層140の上に、更に、配線層118を形成する(図13)。このとき、グランド線134と導電層140が接続される。次に、レジスト膜(不図示)を使った異方性エッチングにより、シリコン基板130に複数の貫通孔122を下面から形成する(図14)。このとき、導電層140がストッパーとして機能する。次に、貫通孔122の内壁およびシリコン基板130の下面に金属膜128を形成する(図15)。
次に、貫通孔122の底部、すなわち、基板層116の上面側にある金属(金属膜128と導電層140)を除去し、更に、配線層118の絶縁層142をエッチバックする。こうして、配線層118に内蔵されている配線が、貫通孔122の底部において露出する(図16)。
貫通孔122の内壁とシリコン基板130の下面には、更に、酸化膜126が形成される。貫通孔122の底面の酸化膜126をエッチバックすることにより、配線層118の配線を再び露出させる(図17)。次に、無電解めっき法により、貫通孔122にはCuなどの金属材料が充填される。これにより貫通電極124が貫通孔122の内部に形成される(図18)。このあと、パッシベーション膜132や裏面バンプBBを形成することにより、図11に示したインターポーザ110が形成される。
以上、第1および第2実施形態に基づいて、貫通電極124を有するインターポーザ110について説明した。シリコン基板130の上面および下面の双方または一方を金属材料で覆い、グランド電位などの固定電位を金属膜128や導電層140に供給することにより、ある貫通電極124から別の貫通電極124へのノイズ伝播が抑制される。また、金属膜128や導電層140によりインターポーザ110の反りが低減される。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
なお、本実施形態からは以下に記載される発明が定義される。
基板層に形成された貫通孔の内壁および前記基板層の第1の面に金属膜を形成する工程と、
前記金属膜を絶縁膜で覆う工程と、
前記貫通孔に形成された前記絶縁膜の一部をエッチバックすることにより、前記貫通孔内部において前記金属膜を部分的に露出させる工程と、
前記貫通孔に金属材料を充填することにより貫通電極を形成する工程と、
前記基板層の上に、前記貫通電極及び前記金属膜と接続される複数の配線を含む配線層を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
基板層に形成された貫通孔の内壁および前記基板層の第1の面に金属膜を形成する工程と、
前記金属膜を絶縁膜で覆う工程と、
前記貫通孔に形成された前記絶縁膜の一部をエッチバックすることにより、前記貫通孔内部において前記金属膜を部分的に露出させる工程と、
前記貫通孔に金属材料を充填することにより貫通電極を形成する工程と、
前記基板層の上に、前記貫通電極及び前記金属膜と接続される複数の配線を含む配線層を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
基板層の第1の面に導電層を形成する工程と、
前記導電層の上に、配線層を形成する工程と、
前記基板層の第2の面から貫通孔を形成する工程と、
前記貫通孔の底部において前記導電層と接するよう、前記貫通孔の内壁および前記第2の面に金属膜を形成する工程と、
前記金属膜を絶縁膜で覆う工程と、
前記貫通孔の底部をさらにエッチバックすることにより、前記貫通孔内部において前記配線層に含まれる配線の一部を露出させる工程と、
前記貫通孔に金属材料を充填することにより貫通電極を形成する工程と、を備え、
前記配線層に含まれる配線の他の一部は、前記導電層に接続されていることを特徴とする半導体装置の製造方法。
前記導電層の上に、配線層を形成する工程と、
前記基板層の第2の面から貫通孔を形成する工程と、
前記貫通孔の底部において前記導電層と接するよう、前記貫通孔の内壁および前記第2の面に金属膜を形成する工程と、
前記金属膜を絶縁膜で覆う工程と、
前記貫通孔の底部をさらにエッチバックすることにより、前記貫通孔内部において前記配線層に含まれる配線の一部を露出させる工程と、
前記貫通孔に金属材料を充填することにより貫通電極を形成する工程と、を備え、
前記配線層に含まれる配線の他の一部は、前記導電層に接続されていることを特徴とする半導体装置の製造方法。
100 半導体装置、110 インターポーザ、112 半導体チップ、114 外部端子、116 基板層、118 配線層、122 貫通孔、124 貫通電極、126 酸化膜、128 金属膜、130 シリコン基板、132 パッシベーション膜、134 グランド線、136 接続領域、138 コンタクト領域、140 導電層、142 絶縁層。
Claims (5)
- 半導体基板自身を貫通する複数の貫通孔内に其々設けられた複数の貫通電極を含む半導体基板と、
前記半導体基板上に設けられ、前記複数の貫通電極と其々電気的に接続される複数の配線が形成される少なくとも一層の配線層を含む配線構造部と、を備える半導体装置であって、
前記複数の貫通電極は其々、絶縁膜を挟んで金属膜に囲まれていることを特徴とする半導体装置。 - 前記複数の貫通電極に其々対応する複数の金属膜には共通の電圧が供給されていることを特徴とする請求項1に記載の半導体装置。
- 前記複数の貫通電極に其々対応する複数の前記金属膜を互いに接続する金属部材を更に備えることを特徴とする請求項2に記載の半導体装置。
- 前記半導体基板は前記配線構造部と接する第1の面及び前記第1の面に対向する第2の面を有し、前記金属部材は前記半導体基板の前記第1の面側に設けられていることを特徴とする請求項3に記載の半導体装置。
- 前記複数の貫通電極に其々対応する複数の前記金属膜を互いに接続する金属部材を前記半導体基板の前記第2の面側にも更に備えることを特徴とする請求項4に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012179379A JP2014038904A (ja) | 2012-08-13 | 2012-08-13 | 半導体装置 |
US13/961,225 US20140042617A1 (en) | 2012-08-13 | 2013-08-07 | Semiconductor device having penetration electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012179379A JP2014038904A (ja) | 2012-08-13 | 2012-08-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014038904A true JP2014038904A (ja) | 2014-02-27 |
Family
ID=50065602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012179379A Pending JP2014038904A (ja) | 2012-08-13 | 2012-08-13 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140042617A1 (ja) |
JP (1) | JP2014038904A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180112871A (ko) * | 2016-03-07 | 2018-10-12 | 마이크론 테크놀로지, 인크. | 저 커패시턴스 기판 관통 비아 구조물 |
JP7454668B2 (ja) | 2019-11-27 | 2024-03-22 | アプライド マテリアルズ インコーポレイテッド | パッケージコアアセンブリ及び製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583417B2 (en) * | 2014-03-12 | 2017-02-28 | Invensas Corporation | Via structure for signal equalization |
US10236208B2 (en) * | 2016-06-16 | 2019-03-19 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
US20180166362A1 (en) * | 2016-12-14 | 2018-06-14 | Nanya Technology Corporation | Semiconductor stacking structure and method for manufacturing thereof |
-
2012
- 2012-08-13 JP JP2012179379A patent/JP2014038904A/ja active Pending
-
2013
- 2013-08-07 US US13/961,225 patent/US20140042617A1/en not_active Abandoned
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180112871A (ko) * | 2016-03-07 | 2018-10-12 | 마이크론 테크놀로지, 인크. | 저 커패시턴스 기판 관통 비아 구조물 |
JP2019507960A (ja) * | 2016-03-07 | 2019-03-22 | マイクロン テクノロジー,インク. | 低静電容量の基板貫通ビア構造体 |
US10490483B2 (en) | 2016-03-07 | 2019-11-26 | Micron Technology, Inc. | Low capacitance through substrate via structures |
KR102181946B1 (ko) * | 2016-03-07 | 2020-11-25 | 마이크론 테크놀로지, 인크. | 저 커패시턴스 기판 관통 비아 구조물 |
US11362018B2 (en) | 2016-03-07 | 2022-06-14 | Micron Technology, Inc. | Low capacitance through substrate via structures |
JP7454668B2 (ja) | 2019-11-27 | 2024-03-22 | アプライド マテリアルズ インコーポレイテッド | パッケージコアアセンブリ及び製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140042617A1 (en) | 2014-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI747127B (zh) | 晶片封裝結構及其製造方法 | |
US9947624B2 (en) | Semiconductor package assembly with through silicon via interconnect | |
TWI572004B (zh) | 具有多晶片結構之半導體積體電路 | |
JP4377269B2 (ja) | 半導体装置 | |
US7894199B1 (en) | Hybrid package | |
JP2014038904A (ja) | 半導体装置 | |
US8361857B2 (en) | Semiconductor device having a simplified stack and method for manufacturing thereof | |
KR20120068216A (ko) | 반도체 집적회로 | |
JP2013105957A (ja) | 半導体装置およびその製造方法、電子部品 | |
US8921984B2 (en) | Through silicon via in semiconductor device | |
JP5884854B2 (ja) | 半導体装置および半導体モジュール | |
JP2009076815A (ja) | 半導体装置 | |
JP2009004721A (ja) | 半導体パッケージ及びその製造方法 | |
TWI529872B (zh) | 射頻裝置封裝及其製造方法 | |
JP5973470B2 (ja) | 半導体装置 | |
JP2015153808A (ja) | 半導体チップ、および、半導体モジュール | |
US8405214B2 (en) | Semiconductor package structure with common gold plated metal conductor on die and substrate | |
TWI581388B (zh) | 半導體封裝結構 | |
KR20140086417A (ko) | 반도체 패키지 및 그 제조방법 | |
JP5855913B2 (ja) | 半導体装置 | |
JP2014192295A (ja) | 半導体装置 | |
TW201633494A (zh) | 堆疊式封裝及其製造方法 | |
JP2011187668A (ja) | 半導体装置 | |
JP2009070967A (ja) | 半導体集積回路 | |
TW201340288A (zh) | 晶片封裝結構 |