JP6885800B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP6885800B2
JP6885800B2 JP2017123966A JP2017123966A JP6885800B2 JP 6885800 B2 JP6885800 B2 JP 6885800B2 JP 2017123966 A JP2017123966 A JP 2017123966A JP 2017123966 A JP2017123966 A JP 2017123966A JP 6885800 B2 JP6885800 B2 JP 6885800B2
Authority
JP
Japan
Prior art keywords
insulating
insulating layer
wiring
particles
wiring groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017123966A
Other languages
English (en)
Other versions
JP2019009297A (ja
Inventor
原園 正昭
正昭 原園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017123966A priority Critical patent/JP6885800B2/ja
Priority to US16/000,278 priority patent/US10172235B1/en
Publication of JP2019009297A publication Critical patent/JP2019009297A/ja
Application granted granted Critical
Publication of JP6885800B2 publication Critical patent/JP6885800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0269Non-uniform distribution or concentration of particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本開示は、微細配線を有する配線基板に関するものである。
現在、微細な配線導体が絶縁層に高密度に形成された配線基板が開発されている。このような配線基板は、携帯型の通信機器やゲーム機器等に代表される小型で高機能な電子機器に用いられる。
特開平7−176870号公報
上述のような電子機器の高機能化に伴い、伝送信号の高周波数化が進んでいる。高周波信号は、主に配線導体の表面を伝播していく、いわゆる表皮効果と呼ばれる特性を有している。このため、配線導体の表面状態が平坦であるほど伝送特性が向上することが知られている。しかしながら、配線導体の表面状態は、配線導体の微細化が進むにつれて絶縁層表面の凹凸の影響を受け易くなり、配線導体の表面を平坦化することが困難になっている。その結果、高周波信号が伝播する平坦面が少なくなり、高周波信号が効率的に伝送することが困難になる虞がある。
本開示の配線基板は、第1絶縁粒子と第1絶縁樹脂とを含有する少なくとも1層の第1絶縁層、および第1絶縁粒子の粒径よりも小さな粒径を有する第2絶縁粒子と第2絶縁樹脂とを含有する少なくとも1層の第2絶縁層が、交互に位置する積層体と、積層体の少なくとも上面に位置しており側面および底面を有する配線溝と、積層体における第1絶縁層に位置するビアホールと、配線溝内およびビアホール内に位置する配線導体と、を有しており、配線溝の底面は第2絶縁層内に位置しており、配線溝の側面は連続して位置する第1絶縁層および第2絶縁層に渡り位置しているとともに、側面において第1絶縁粒子の断面、第1絶縁樹脂の断面、第2絶縁粒子の断面、および第2絶縁樹脂の断面が同一面に位置していることを特徴とするものである。
本開示の配線基板の製造方法は、第1絶縁粒子と第1絶縁樹脂とを含有する第1絶縁層、および第1絶縁粒子の粒径よりも小さな粒径を有する第2絶縁粒子と第2絶縁樹脂とを含有する第2絶縁層を準備する工程と、少なくとも1層の第1絶縁層および少なくとも1
層の第2絶縁層を交互に積層して積層体を形成する工程と、積層体の表面に、配線パターンに対応する開口を有する金属マスクを形成する工程と、開口内に露出する積層体をエッチングして、第2絶縁層内に底面が位置しており、連続して位置する第1絶縁層および第2絶縁層に渡り側面が位置しているとともに、側面において第1絶縁粒子の断面、第1絶縁樹脂の断面、第2絶縁粒子の断面、および第2絶縁樹脂の断面が同一面に位置する配線溝を形成する工程と、第1絶縁層に、第1絶縁層の上面と下面とを貫通するビアホールを形成する工程と、配線溝内およびビアホール内に、配線導体を形成する工程と、を含むことを特徴とするものである。
本開示の配線基板およびその製造方法によれば、高周波信号の伝送特性に優れた配線基板を提供することができる。
図1は、本開示の配線基板の実施形態例を示す概略断面図である。 図2は、本開示の配線基板の要部拡大断面図である。 図3は、本開示の配線基板の異なる実施形態例の要部拡大断面図である。 図4A〜4Eは、本開示の配線基板の製造方法の実施形態例を示す概略断面図である。 図5F〜5Jは、本開示の配線基板の製造方法の実施形態例を示す概略断面図である。
次に、本開示の配線基板を、図1および図2を基にして説明する。配線基板20は、コア用絶縁層1と、ビルドアップ用絶縁層2と、積層体3と、配線導体4と、ソルダーレジスト5とを有している。
コア用絶縁層1は、例えば補強用のガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等を含浸させた絶縁材料を含んでいる。コア用絶縁層1は、配線基板20における補強用の支持体としての機能を有している。コア用絶縁層1は、上下に貫通する複数のスルーホール6を有している。コア用絶縁層1の厚みは、例えば200〜850μmに設定されている。スルーホール6の径は、例えば50〜200μmに設定されている。
ビルドアップ用絶縁層2は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂、あるいはポリイミド樹脂等の絶縁材料を含んでいる。ビルドアップ用絶縁層2は、コア用絶縁層1の上下面において、後述する配線導体4を被覆しており、互いに隣接する配線導体4同士の絶縁性を確保する機能を有している。ビルドアップ用絶縁層2の厚みは、例えば10〜40μmに設定されている。
積層体3は、上側のビルドアップ用絶縁層2の上面および下側のビルドアップ用絶縁層2の下面に位置している。積層体3は、例えば一層の第1絶縁層7と、一層の第2絶縁層8とを含んでいる。積層体3は、後述する配線溝9およびビアホール10を含んでおり、配線導体4を位置させる領域を確保する機能を有している。
第1絶縁層7は、例えばシリカ等の第1絶縁粒子7fと、エポキシ樹脂等の第1絶縁樹脂7rとを含んでいる。第1絶縁層7は、上側のビルドアップ用絶縁層2の上面および下側のビルドアップ用絶縁層2の下面に位置している。
第1絶縁粒子7fは、例えば球状の形状を有しており、粒径は、例えば0.5〜5μmに設定されている。第1絶縁粒子7fの含有率は、例えば50〜80wt%に設定されている。第1絶縁層7の熱膨張係数は、例えば18〜20ppm/℃に設定されている。第1絶縁層7は、第2絶縁層8の熱膨張係数よりも小さな熱膨張係数を有しており、熱伸縮を抑制することで、例えばビアホール10内の配線導体4とコア用絶縁層1上下面の配線導体4との接続信頼性を保持する機能を有している。第1絶縁樹脂7rは、エポキシ樹脂の他に、例えばポリイミド系樹脂やシアネート系樹脂等が挙げられる。また、第1絶縁粒子7fは、シリカ(SiO)の他に、例えばアルミナ(AlO)やガラス等が挙げられる。
第2絶縁層8は、例えばシリカ等の第2絶縁粒子8fと、エポキシ樹脂等の第2絶縁樹脂8rとを含んでいる。第2絶縁層8は、上側の第1絶縁層7の上面および下側の第1絶縁層7の下面に位置している。
第2絶縁層8は、配線溝9を有している。配線溝9の側面および底面は、第2絶縁層8内に位置している。配線溝9の側面においては、第2絶縁樹脂8rの断面と、第2絶縁粒子8fの断面とが同一面に位置している。このため、配線導体4の側面が平坦に構成される。配線溝9の底面は、第2絶縁層8内に位置していることから、粒径の小さな第2絶縁粒子8fによる凹凸の影響を受けにくいとともに、第1絶縁層7に含まれる粒径の大きな第1絶縁粒子7fの凹凸の影響を受けにくい。このため、配線導体4の底面が平坦に構成される。
また、配線溝9の底面から、コア用絶縁層1の上下面に位置する配線導体4の表面にかけて、ビアホール10が位置している。ビアホール10の径は、例えば10〜65μmに設定されている。
第2絶縁粒子8fは、例えば球状の形状を有しており、粒径は、例えば0.1〜1μmに設定されている。第2絶縁粒子8fの含有率は、例えば30〜70wt%に設定されている。第2絶縁層8の熱膨張係数は、例えば30〜35ppm/℃に設定されている。第2絶縁層8は、第1絶縁粒子7fの粒径よりも小さな粒径の第2絶縁粒子8fを含んでいるため、配線溝9の底面の凹凸を抑制して配線導体4の表面を平坦にする機能を有している。第2絶縁樹脂8rは、エポキシ樹脂の他に、ポリイミド系樹脂やシアネート系樹脂等が挙げられる。また、第2絶縁粒子8fは、シリカ(SiO)の他に、アルミナ(AlO)やガラス等が挙げられる。
このように、第1絶縁層7の熱膨張係数は、第2絶縁層8の熱膨張係数よりも小さく、後述する配線導体4の熱膨張係数に近い値に設定されている。これは、第1絶縁粒子7fの粒径が第2絶縁粒子8fの粒径よりも大きいために、第1絶縁層7における第1絶縁粒子7fの含有率を、第2絶縁層8における第2絶縁粒子8fの含有率よりも大きくすることができることによる。このような第1絶縁層7が、コア用絶縁層1の上下面に位置する配線導体4とビアホール10内に位置する配線導体4との接続部に近接して位置しているため、第1絶縁層7と配線導体4との熱伸縮差を小さくでき、配線基板20の熱伸縮時に接続部にかかる熱応力を抑制する点で有利である。
また、第2絶縁粒子8fの粒径は、第1絶縁粒子7fの粒径よりも小さい。このため、第2絶縁層8に位置する配線溝9の底面は、第2絶縁粒子8fによる凹凸の影響を受けにくいとともに、第1絶縁層7に含まれる粒径の大きな第1絶縁粒子7fによる凹凸の影響も受けにくくなるため、底面を平坦に構成する点で有利である。
配線導体4は、例えば銅めっき金属や銅箔等の良導電性金属を含んでいる。配線導体4は、コア用絶縁層1の上下面、スルーホール6内、配線溝9内およびビアホール10内に位置している。スルーホール6内に位置する配線導体4は、コア用絶縁層1の上下面に位置する配線導体4同士を電気的に接続している。ビアホール10内に位置する配線導体4は、コア用絶縁層1の上面または下面に位置する配線導体4と、配線溝9内に位置する配線導体4とを電気的に接続している。配線溝9内に位置する配線導体4は、第2絶縁層8の上面と同一面に位置する平坦な上面を有している。上面の算術平均粗さは、Ra=0.5μm以下に設定されている。また、側面の算術平均粗さは、Ra=1μm以下に設定されている。そして、底面の算術平均粗さは、Ra=1μm以下に設定されている。配線導体4の熱膨張係数は、例えば17ppm/℃に設定されている。
ソルダーレジスト5は、エポキシ樹脂やポリイミド系樹脂等の絶縁性樹脂を含んでいる。ソルダーレジスト5は、上側の第2絶縁層8の上面、および下側の第2絶縁層8の下面に位置している。ソルダーレジスト5は、主に配線導体4を外部環境から保護するための機能を有している。上側のソルダーレジスト5は、配線導体4の一部を露出する開口5aを有している。開口5a内に露出する配線導体4は、半導体素子の電極と接続する第1パッド11として機能する。下側のソルダーレジスト5は、配線導体4の一部を露出する開口5bを有している。開口5b内に露出する配線導体4は、外部電気基板の電極と接続する第2パッド12として機能する。
上述のように、本開示の配線基板20は、第1絶縁粒子7fの粒径よりも小さな粒径を有する第2絶縁粒子8fを含む第2絶縁層8内に配線溝9の底面を有している。このため、配線溝9内に位置する配線導体4の底面は、第2絶縁粒子8fによる凹凸の影響を受けにくいとともに、第1絶縁層7に含まれる粒径の大きな第1絶縁粒子7fによる凹凸の影響も受けにくいことから平坦面を構成し易い。また、配線溝9の側面においては、第2絶縁樹脂8rの断面および第2絶縁粒子8fの断面が、同一面に位置している。このため、配線導体4の側面は平坦である。さらに、配線導体4の上面も平坦である。これにより、高周波信号の伝送特性に優れた配線基板を提供することができる。
また、上述のように、配線導体4の熱膨張係数に近い熱膨張係数を有する第1絶縁層7が、コア用絶縁層1の上下面に位置する配線導体4とビアホール10内に位置する配線導体4との接続部に近接して位置している。このため、配線基板20の熱伸縮時に接続部にかかる熱応力を抑制して、クラックが接続部に発生することを抑える効果がある。第1絶縁粒子7fの粒径を、第2絶縁粒子8fの粒径にあわせて小さくしたときには、このような効果を得ることは難しい。
次に、本開示の配線基板の製造方法を、図4A〜図5Jを用いて説明する。なお、図1および図2と同じ部材については、同じ符号を付すとともに詳細な説明は省略する。
まず、図4Aに示すように、コア用絶縁層1の表面およびスルーホール6の内部に、配線導体4を形成する。コア用絶縁層1は、強化用のガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させたプリプレグを複数積層して加熱下でプレス加工を行うことで平板状に形成される。スルーホール6は、コア用絶縁層1に、ドリル加工、レーザー加工またはブラスト加工等の処理を行うことで形成される。配線導体4は、例えばセミアディティブ法等のめっき技術により、コア用絶縁層1の表面およびスルーホール6の内部に銅めっき金属を析出させることで形成される。コア用絶縁層1の上下表面の配線導体4同士が、スルーホール6内の配線導体4を介して電気的に接続される。
次に、図4Bに示すように、コア用絶縁層1の上面および下面にビルドアップ用絶縁層2を形成する。ビルドアップ用絶縁層2は、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含む絶縁層用のフィルムを、真空下でコア用絶縁層1の上下面に配線導体4を被覆するように被着して熱硬化することで形成される。熱硬化性樹脂内には、酸化ケイ素等の絶縁粒子を分散させておいても構わない。
次に、図4Cに示すように、ビルドアップ用絶縁層2の上面および下面に第1絶縁層7を形成する。第1絶縁層7は、例えばエポキシ樹脂中にシリカ粒子を分散させた絶縁層用のフィルムを、真空下でビルドアップ用絶縁層2の上下面に被着して熱硬化することで形成される。
次に、図4Dに示すように、第1絶縁層7の上面および下面に第2絶縁層8を形成する。第2絶縁層8は、例えばエポキシ樹脂中にシリカ粒子を分散させた絶縁層用のフィルムを、真空下で第1絶縁層7の上下面に被着して熱硬化することで形成される。
次に、図4Eに示すように、第2絶縁層8の上面および下面に金属膜13を形成する。金属膜13は、例えばスパッタ技術や無電解めっき技術を用いて銅等の金属により形成される。金属膜13の厚みは、例えば0.1〜3μmに設定される。
次に、図5Fに示すように、金属膜13の上面および下面に、配線溝9のパターンに対応する開口14aを有するエッチングレジスト14を形成して、開口14a内に露出する金属膜13をエッチングにより除去する。これにより、金属膜13に配線溝9のパターンに対応する開口13aが形成される。
次に、図5Gに示すように、エッチングレジスト14を除去した後、開口13a内に露出する第2絶縁層8に配線溝9を形成する。このとき、配線溝9の底面が第2絶縁層8内に位置するように形成する。これにより、比較的粒径が小さい第2絶縁粒子8fによる凹凸の影響を受けにくいとともに、第1絶縁層7に含まれる第1絶縁粒子7fの凹凸の影響が少ない底面を形成することができる。また、配線溝9の側面においては、第2絶縁樹脂8rの断面および第2絶縁粒子8fの断面が、同一面になるように平坦に形成される。配線溝9は、例えば四フッ化炭素および酸素の混合ガスを用いたドライエッチング加工により形成される。このドライエッチング加工において、加工時間および加工出力の両方、あるいは一方を調整することにより、配線溝9の底面の位置を適宜調整することができる。なお、ドライエッチング加工の後は、ドライエッチング加工により生じた第2絶縁樹脂8rの変質層を除去するために、プラズマ処理やアルカリ溶液による除去処理等を行っても構わない。この変質層の除去により、配線導体4と配線溝9との密着力が向上する。
次に、図5Hに示すように、配線溝9の底面の一部に、例えばレーザー光を照射して、コア用絶縁層1の表面に位置する配線導体4を底面とするビアホール10を形成する。
次に、図5Iに示すように、配線溝9内およびビアホール10内に配線導体4を形成する。配線導体4は、例えばセミアディティブ法により銅めっき金属を配線溝9内およびビアホール10内に析出させておき、配線導体4の上面と第2絶縁層8の上面とが同一平面となるように平坦に研磨することで形成される。
最後に、図5Jに示すように、第2絶縁層8の表面および配線導体4の表面にソルダーレジスト5を形成する。ソルダーレジスト5は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂のフィルムを第2絶縁層8の表面に貼着し、露光および現像により開口5a、5bを形成して熱硬化することで形成される。これにより、配線基板20が形成される。
上述のように、本開示の配線基板の製造方法によれば、配線導体4を形成するための配線溝9の底面が、第1絶縁粒子7fの粒径よりも小さい粒径の第2絶縁粒子8fを含有する第2絶縁層8内に形成されている。このため、配線溝9内に形成された配線導体4の底面は、粒径の小さな第2絶縁粒子8fによる凹凸の影響を受けにくいとともに、第1絶縁層7に含まれる粒径の大きな第1絶縁粒子7fの凹凸の影響も受けにくいことから、平坦な底面が形成される。また、配線溝9の側面においては、第2絶縁樹脂8rの断面および第2絶縁粒子8fの断面が、同一面になるように平坦に形成される。このため、配線導体4の側面は、平坦に形成される。さらに、配線導体4の上面も、上述の研磨により、平坦に形成されている。これにより、高周波信号の伝送特性に優れた配線基板を提供することができる。
なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例においては、配線溝9が第2絶縁層8にのみ位置している場合を示したが、図3に示すように、配線溝9が、第1絶縁層7および第2絶縁層8に渡って位置していても構わない。この場合、積層体3は、二層の第1絶縁層7に一層の第2絶縁層8が挟まれた三層構造を有している。このときも、配線溝9の底面は、第2絶縁層8内に位置しているため、配線溝9内に位置する配線導体4の底面は、比較的粒径が小さい第2絶縁粒子による凹凸の影響を受けにくいとともに、第1絶縁層7に含まれる第1絶縁粒子7fの凹凸の影響も受けにくいことから平坦面を構成し易い。また、配線導体4の側面および上面に関しても、上述のように平坦面を構成している。これにより、高周波信号の伝送特性に優れた配線基板を提供することができる。このような、熱膨張係数が小さい第1絶縁層7の層数が、熱膨張係数の大きい第2絶縁層8の層数よりも多い場合は、熱膨張係数の小さい配線基板を形成する上で有利である。

3 積層体
4 配線導体
7 第1絶縁層
7f 第1絶縁粒子
7r 第1絶縁樹脂
8 第2絶縁層
8f 第2絶縁粒子
8r 第2絶縁樹脂
9 配線溝
10 ビアホール
20 配線基板

Claims (6)

  1. 第1絶縁粒子と第1絶縁樹脂とを含有する少なくとも1層の第1絶縁層、および前記第1絶縁粒子の粒径よりも小さな粒径を有する第2絶縁粒子と第2絶縁樹脂とを含有する少なくとも1層の第2絶縁層が、交互に位置する積層体と、
    該積層体の少なくとも上面に位置しており側面および底面を有する配線溝と、
    前記積層体における前記第1絶縁層に位置するビアホールと、
    前記配線溝内および前記ビアホール内に位置する配線導体と、を有しており、
    前記配線溝の底面は前記第2絶縁層内に位置しており、前記配線溝の側面は連続して位置する前記第1絶縁層および前記第2絶縁層に渡り位置しているとともに、前記側面において前記第1絶縁粒子の断面、前記第1絶縁樹脂の断面、前記第2絶縁粒子の断面、および前記第2絶縁樹脂の断面が同一面に位置していることを特徴とする配線基板。
  2. 第1絶縁粒子と第1絶縁樹脂とを含有する熱膨張係数が18〜20ppm/℃の少なくとも1層の第1絶縁層、および前記第1絶縁粒子の粒径よりも小さな粒径を有する第2絶縁粒子と第2絶縁樹脂とを含有する熱膨張係数が30〜35ppm/℃の少なくとも1層の第2絶縁層が、交互に位置する積層体と、
    該積層体の少なくとも上面に位置しており側面および底面を有する配線溝と、
    前記積層体における前記第1絶縁層に位置するビアホールと、
    前記配線溝内および前記ビアホール内に位置する配線導体と、を有しており、
    前記配線溝の底面は前記第2絶縁層内に位置していることを特徴とする配線基板。
  3. 前記配線溝の側面が、前記第2絶縁層にのみ位置しているとともに、前記側面において前記第2絶縁粒子の断面および前記第2絶縁樹脂の断面が同一面に位置していることを特徴とする請求項に記載の配線基板。
  4. 第1絶縁粒子と第1絶縁樹脂とを含有する第1絶縁層、および前記第1絶縁粒子の粒径よりも小さな粒径を有する第2絶縁粒子と第2絶縁樹脂とを含有する第2絶縁層を準備する工程と、少なくとも1層の前記第1絶縁層および少なくとも1層の前記第2絶縁層を交互に積層して積層体を形成する工程と、
    前記積層体の表面に、配線パターンに対応する開口を有する金属マスクを形成する工程と、
    前記開口内に露出する積層体をエッチングして、前記第2絶縁層内に底面が位置しており、連続して位置する前記第1絶縁層および前記第2絶縁層に渡り側面が位置しているとともに、前記側面において前記第1絶縁粒子の断面、前記第1絶縁樹脂の断面、前記第2絶
    縁粒子の断面、および前記第2絶縁樹脂の断面が同一面に位置する配線溝を形成する工程と、
    前記第1絶縁層に、該第1絶縁層の上面と下面とを貫通するビアホールを形成する工程と、
    前記配線溝内および前記ビアホール内に、配線導体を形成する工程と、
    を含むことを特徴とする配線基板の製造方法。
  5. 第1絶縁粒子と第1絶縁樹脂とを含有する熱膨張係数が18〜20ppm/℃の第1絶縁層、および前記第1絶縁粒子の粒径よりも小さな粒径を有する第2絶縁粒子と第2絶縁樹脂とを含有する熱膨張係数が30〜35ppm/℃の第2絶縁層を準備する工程と、少なくとも1層の前記第1絶縁層および少なくとも1層の前記第2絶縁層を交互に積層して積層体を形成する工程と、
    前記積層体の表面に、配線パターンに対応する開口を有する金属マスクを形成する工程と、
    前記開口内に露出する積層体をエッチングして、前記第2絶縁層内に底面が位置する配線溝を形成する工程と、
    前記第1絶縁層に、該第1絶縁層の上面と下面とを貫通するビアホールを形成する工程と、
    前記配線溝内および前記ビアホール内に、配線導体を形成する工程と、
    を含むことを特徴とする配線基板の製造方法。
  6. 前記配線溝を形成する工程において、該配線溝の側面を前記第2絶縁層にのみ形成するとともに、前記側面において前記第2絶縁粒子の断面および前記第2絶縁樹脂の断面を同一面に形成することを特徴とする請求項に記載の配線基板の製造方法。
JP2017123966A 2017-06-26 2017-06-26 配線基板およびその製造方法 Active JP6885800B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017123966A JP6885800B2 (ja) 2017-06-26 2017-06-26 配線基板およびその製造方法
US16/000,278 US10172235B1 (en) 2017-06-26 2018-06-05 Wiring board and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017123966A JP6885800B2 (ja) 2017-06-26 2017-06-26 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019009297A JP2019009297A (ja) 2019-01-17
JP6885800B2 true JP6885800B2 (ja) 2021-06-16

Family

ID=64693013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017123966A Active JP6885800B2 (ja) 2017-06-26 2017-06-26 配線基板およびその製造方法

Country Status (2)

Country Link
US (1) US10172235B1 (ja)
JP (1) JP6885800B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
US11871525B2 (en) * 2019-03-15 2024-01-09 Kyocera Corporation Wiring board and manufacturing method for same
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) * 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831696B2 (ja) 1993-01-11 1996-03-27 日本電気株式会社 絶縁層の構造
JPH07240568A (ja) * 1994-02-28 1995-09-12 Mitsubishi Electric Corp 回路基板およびその製造方法
JP3985633B2 (ja) * 2002-08-26 2007-10-03 株式会社日立製作所 低誘電正接絶縁材料を用いた高周波用電子部品
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
JP2015008261A (ja) * 2013-05-28 2015-01-15 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
US20180376589A1 (en) 2018-12-27
US10172235B1 (en) 2019-01-01
JP2019009297A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
JP6885800B2 (ja) 配線基板およびその製造方法
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP5066192B2 (ja) 配線基板及び実装構造体
JP2018504776A (ja) プリント回路基板のための高速インターコネクト
JP2015122545A (ja) 多層配線基板及びその製造方法
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP7097139B2 (ja) 配線基板
KR102117242B1 (ko) 배선 기판
TW201444440A (zh) 配線基板及其製造方法
JP7234049B2 (ja) プリント配線基板
TWI665772B (zh) 配線基板
JP3674662B2 (ja) 配線基板の製造方法
JP2020161732A (ja) 配線基板
JP5565951B2 (ja) 配線基板およびその製造方法
JP2008124124A (ja) コア基板の製造方法及び配線基板の製造方法
CN108093566B (zh) 配线基板及其制造方法
WO2023162965A1 (ja) 配線基板
JP5157332B2 (ja) 多層配線板
JP2022179156A (ja) 配線基板及び配線基板の製造方法
JP2009290043A (ja) 配線基板
JP7133329B2 (ja) 配線基板
JP2006005052A (ja) 多層配線基板およびその製造方法
JP2023111607A (ja) 配線基板
JP4492071B2 (ja) 配線基板の製造方法
JP2023010237A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210513

R150 Certificate of patent or registration of utility model

Ref document number: 6885800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150