TWI629491B - 接合處阻抗檢測方法及接合處阻抗檢測系統 - Google Patents

Abstract

一種接合處阻抗檢測之方法及接合處阻抗檢測系統。接合處阻抗檢測方法係確認電路迴路內連接之接合處是否具有不良區域。方法包括以下步驟：提供用以接合二電路元件之接合處，其中接合處具有複數接腳，該些接腳耦接二電路元件；電性連接該些接腳之至少二接腳以形成電路迴路，其中電路迴路具有第一量測接點及第二量測接點，第一量測接點、至少二接腳及第二量測接點之間係彼此串聯連接；透過第一量測接點及第二量測接點測量電路迴路之迴路阻抗值；判斷迴路阻抗值是否超過參考阻抗值；以及若是，判定電路迴路內連接之接合處具有不良區域。

Description

接合處阻抗檢測方法及接合處阻抗檢測系統

本發明係關於一種接合處阻抗檢測之方法及其系統，特別是一種可以有效判斷接合處是否具有接合不良區域的接合處阻抗檢測之方法及其系統。

隨著科技的進步，現今的電路的製程已經發展出一種利用異方性導電膠(Anisotropic Conductive Film，ACF)進行貼合的製程。異方性導電膠是指在兩基材之間貼合的特殊材料，其特點在於利用導電粒子連接晶片與基板兩者之間的電極，讓電流只能從黏合方向導通流動，但又同時能避免相鄰兩電極間導通短路。因此於先前技術中利用異方性導電膠通過預壓將電路晶片、軟式排線或集成電路等接合(Bonding)在LCD玻璃基板上已經是常見的技術。

然而於先前技術中對於接合品質的檢測方式通常是用顯微鏡觀察導電粒子在接合後的破裂狀況以及有效壓著的導電粒子顆數是否足夠。例如會顯示如圖1的示意圖，圖1係先前技術中之接合處之示意圖。接合處90可能會觀察出優良區域91及不良區域92。但是只有當基板為透明材質(例如玻璃)時才可以用顯微鏡觀察。如果壓著基板非透明材質(例如印刷電路板)，顯微鏡就無法使用。再者，用顯微鏡觀察導電粒子破裂狀況的方式無法量化，只能以比較方式來判定。所以容易造成誤判，導致不良品流出。

因此，有必要發明一種新的接合處阻抗檢測之方法及其系統，以解決先前技術的缺失。

本發明之主要目的係在於提供一種接合處阻抗檢測方法，其能夠有效判斷接合處是否具有接合不良區域。

本發明之另一主要目的係在於提供一種使用上述方法的接合處阻抗檢測之系統。

為達成上述之目的，本發明之接合處阻抗檢測方法係用以確認電路迴路內連接之接合處是否具有不良區域。方法包括以下步驟：提供用以接合二電路元件之接合處，其中接合處具有複數接腳，該些接腳耦接二電路元件；電性連接該些接腳之至少二接腳以形成電路迴路，其中電路迴路具有第一量測接點及第二量測接點，第一量測接點、至少二接腳及第二量測接點之間係彼此串聯連接；透過第一量測接點及第二量測接點測量電路迴路之迴路阻抗值；判斷迴路阻抗值是否超過參考阻抗值；以及若是，判定電路迴路內連接之接合處具有不良區域。

本發明之接合處阻抗檢測系統包括：至少一接合處、電路迴路、量測模組以及處理模組。接合處用以接合二電路元件，且接合處包括複數接腳，該些接腳耦接二電路元件；電路迴路係由該些接腳之至少二接腳電性連接所形成，電路迴路具有第一量測接點及第二量測接點且電性連接至少二接腳，第一量測接點、至少二接腳及第二量測接點之間係彼此串聯連接；量測模組電性連接第一測量點及第二測量點以測量電路迴路之迴路阻抗值。處理模組電性連接量測模組，處理模組用以判斷迴路阻抗值是否超過參考阻抗值；若是，則判定電路迴路內連接之至少一接合處具有不良區域。

藉由上述本發明提供之接合處阻抗檢測方法及接合處阻抗檢測系統，透過電性連接接合處的該些接腳之至少二接腳以形成電路迴路，並測量電路迴路之一迴路阻抗值以判斷迴路阻抗值是否超過一參考阻抗值，以藉此檢測二電路元件之間的接合處的接合品質。

為能讓 貴審查委員能更瞭解本發明之技術內容，特舉較佳具體實施例說明如下。

以下請先參考圖2係本發明之接合處阻抗檢測系統之第一實施例之架構示意圖。

於本發明之第一實施例中，接合處阻抗檢測系統1用以判斷電路迴路C1連接之接合處51是否具有一不良區域。接合處阻抗檢測系統1包括接合處51、電路迴路C1、量測模組20及處理模組30。接合處51用以接合二電路元件，且接合處51包含複數接腳41，該些接腳41耦接該二電路元件。電路迴路C1是由該些接腳41中的至少二接腳41電性連接所形成。電路迴路C1具有一第一量測接點11及一第二量測接點12，第一量測接點11、至少二接腳41及第二量測接點12之間係彼此串聯連接。於本發明之第一實施例中，二電路元件包括基板61及電路晶片62，接合處51係用以接合基板61及電路晶片62，例如利用異方性導電膠(Anisotropic Conductive Film，ACF)進行接合，但本發明並不限於此。電路迴路C1可以佈線的方式電性連接於耦接基板61及電路晶片62之該些接腳41中的至少二接腳41。

於本發明之第一實施例中，各個電路元件包括一子電路迴路（圖未示出），而部份的接腳41可包含一連通部411，於本發明之第一實施例中，接腳41的連通部411設置於接腳41的中間位置，電路迴路C1能夠經由接腳41的連通部411電性連接電路元件（即基板61或電路晶片62）之子電路迴路。請參圖2，於本發明之第一實施例中，第一量測接點11係連接接腳41a，電路迴路C1係由接腳41a的連通部411連接到基板61的子電路迴路，再經由基板61的子電路迴路連接到接腳41a，並由接腳41a連接到接腳41b、41c之佈線設計所形成，而第二量測接點12係連接接腳41c，其中接腳41b、41c係透過電路晶片62的子電路迴路相互電性連接。也就是說，第一量測接點11及第二量測接點12與耦接基板61及電路晶片62的接合處51的接腳41a、接腳41b及接腳41c之間係彼此串聯連接。

量測模組20係電性連接第一量測接點11及第二量測接點12，量測模組20用以測量電路迴路C1之一迴路阻抗值。需注意的是，第一量測接點11及第二量測接點12之間相隔一特定數量之接腳41，例如相隔5至10個接腳，本發明並不限於此。但當第一量測接點11及第二量測接點12之間相隔的接腳數過多時，其測量得到的阻抗值就會有較大的誤差。

處理模組30係電性連接該量測模組20，處理模組30用以判斷迴路阻抗值是否超過一參考阻抗值，如此處理模組能夠判斷接合處的接合品質，於本實施例中參考阻抗值為一基礎阻抗值之三倍，其中基礎阻抗值為在接合處不具有不良區域的情況下電路迴路應測得之阻抗值，例如在接合處不具有不良區域的情況下，量測模組20所量測得電路迴路C1的迴路阻抗值應不超過10歐姆，其中10歐姆作為基礎阻抗值，但在接合處具有不良區域的情況下，量測模組20所量測得電路迴路C1的迴路阻抗值卻超過30歐姆，即迴路阻抗值超過基礎阻抗值之三倍。如此即可判定電路迴路C1連接的接合處51具有該不良區域，才會讓迴路阻抗值大幅增加。因此若迴路阻抗值超過基礎阻抗值之三倍，則處理模組30判定該接合處51具有接合不良的區域（即所述不良區域）。

接著，請參考圖3係本發明之接合處阻抗檢測方法之步驟流程圖。此處需注意的是，本發明之接合處阻抗檢測方法可搭配上述接合處阻抗檢測系統1為例說明，但本發明之接合處阻抗檢測方法並不以使用在上述相同結構的接合處阻抗檢測系統1為限。

首先進行步驟301：提供用以接合二電路元件之一接合處，其中接合處包括複數接腳，該些接腳耦接二電路元件。

接著進行步驟302：電性連接該些接腳之至少二接腳以形成一電路迴路，其中電路迴路具有一第一量測接點及一第二量測接點，第一量測接點、至少二接腳及第二量測接點之間係彼此串聯連接。

再進行步驟303：透過第一量測接點及第二量測接點測量電路迴路之一迴路阻抗值。

接著進行步驟304：判斷迴路阻抗值是否超過一參考阻抗值。

最後，若迴路阻抗值超過一參考阻抗值，則進行步驟305：判定電路迴路連接之接合處具有一不良區域，反之，若迴路阻抗值未超過一參考阻抗值，則進行步驟306：判定電路迴路連接之接合處不具有一不良區域。

此處需注意的是，本發明之接合處阻抗檢測方法並不以上述之步驟次序為限，只要能達成本發明之目的，上述之步驟次序亦可加以改變。

本發明可以適用於多種不同的電路迴路。接著請參考圖4A係本發明之接合處阻抗檢測系統之第二實施例之架構示意圖，其中相同或相似元件使用相同或相似標號。

於本發明之第二實施例中，二電路元件包括基板61及軟性電路板63，各個電路元件（即基板61或軟性電路板63）包括一子電路迴路（圖未示出），接合處阻抗檢測系統2包括接合處52、電路迴路C2、量測模組20及處理模組30。接合處阻抗檢測系統2係用以判斷電路迴路C2連接之接合處52是否具有一不良區域。接合處52係用以接合基板61及軟性電路板63，且接合處52包含複數接腳42，複數之接腳42耦接基板61及軟性電路板63，電路迴路C2是由該些接腳42中的至少二接腳42電性連接所形成。電路迴路C2具有一第一量測接點11及一第二量測接點12且包含電路迴路C2a、C2b、C2c，電路迴路C2a、C2b、C2c電性連接該些接腳42中的至少二接腳42，其中第一量測接點11、至少二接腳42及第二量測接點12之間係彼此串聯連接，且電路迴路C2可以佈線的方式電性連接於耦接基板61及軟性電路板63之該些接腳42中的至少二接腳42。

於本發明之第二實施例中，部分的接腳42可包含一連通部421，其中接腳42a、42b、42c、42d分別包含一連通部421，且連通部421設置於接腳42a、42b、42c、42d的末端位置，電路迴路C2能夠經由接腳42a、42b、42c、42d的連通部421電性連接電路元件（即基板61或軟性電路板63）之子電路迴路。

請參圖4A，於本發明之第二實施例中，第一量測接點11係連接接腳42a，電路迴路C2a為由接腳42a的連通部421連接到基板61的子電路迴路，再經由基板61的子電路迴路連接到接腳42b的連通部421之佈線設計所形成，電路迴路C2b為由接腳42b連接到接腳42c之佈線設計所形成，電路迴路C2c為由接腳42c的連通部421連接到基板61的子電路迴路，再經由基板61的子電路迴路連接到接腳42d的連通部421之佈線設計所形成，而第二量測接點12係連接接腳42d，透過量測模組20測量電路迴路C2之一迴路阻抗值，並由處理模組30判斷迴路阻抗值是否超過一參考阻抗值，如此處理模組30能夠判斷基板61及軟性電路板63的接合處的接合品質。其餘技術特徵與第一實施例相同之處於此不再贅述。

接著，請參考圖4B係本發明之接合處阻抗檢測系統之第三實施例之架構示意圖，其中相同或相似元件使用相同或相似標號。

於本發明之第三實施例大致類似於第二實施例，以下將針對本實施例與第二實施例不同之處進行說明。接合處阻抗檢測系統3包括接合處53、電路迴路C3、量測模組20及處理模組30，接合處阻抗檢測系統3係用以判斷電路迴路C3連接之接合處53是否具有一不良區域。接合處53係用以接合基板61及軟性電路板63，且接合處53包含複數接腳43，複數之接腳43耦接基板61及軟性電路板63，電路迴路C3是由該些接腳43中的至少二接腳43電性連接所形成。電路迴路C3具有一第一量測接點11及一第二量測接點12且包含電路迴路C3a、C3b、C3c。

於本發明之第三實施例中，部分的接腳43可包含一連通部431，其中接腳43a、43b、43c、43d分別包含一連通部431，且連通部431設置於接腳43a、43b、43c、43d的中間位置，電路迴路C3能夠經由接腳43a、43b、43c、43d的連通部431電性連接電路元件（即基板61或軟性電路板63）之子電路迴路。

請參圖4B，於本發明之第三實施例中，第一量測接點11係連接接腳43a，電路迴路C3a由接腳43a的連通部431連接到基板61的子電路迴路，再經由基板61的子電路迴路連接到接腳43a，並由接腳43a連接至接腳43b之佈線設計所形成，電路迴路C3b由接腳43b的連通部431連接到基板61的子電路迴路，再經由基板61的子電路迴路連接到接腳43b，並由接腳43b連接至接腳43c之佈線設計所形成，電路迴路C3c由接腳43c的連通部431連接到基板61的子電路迴路，再經由基板61的子電路迴路連接到接腳43c，並由接腳43c連接至接腳43d，又由接腳43d的連通部431連接到基板61的子電路迴路，再經由基板61的子電路迴路連接到接腳43d之佈線設計所形成，而第二量測接點12係連接接腳43d，透過量測模組20測量電路迴路C3之一迴路阻抗值，並由處理模組30判斷迴路阻抗值是否超過一參考阻抗值，如此處理模組30能夠判斷基板61及軟性電路板63的接合處的接合品質。其餘技術特徵與第一實施例相同之處於此不再贅述。

接著請參考圖5A係本發明之接合處阻抗檢測系統之第四實施例之架構示意圖，其中相同或相似元件使用相同或相似標號。

於本發明之第四實施例中，二電路元件包括軟性電路板63及印刷電路板64，各個電路元件（即軟性電路板63或印刷電路板64）包括一子電路迴路（圖未示出），接合處阻抗檢測系統4包括接合處54、電路迴路C4、量測模組20及處理模組30。接合處阻抗檢測系統4係用以判斷電路迴路C4連接之接合處54是否具有一不良區域。接合處54係用以接合軟性電路板63及印刷電路板64，且接合處54包含複數接腳44，複數之接腳44耦接軟性電路板63及印刷電路板64。電路迴路C4是由該些接腳44中的至少二接腳44電性連接所形成。電路迴路C4具有第一量測接點11及第二量測接點12且包含電路迴路C4a、C4b、C4c，電路迴路C4a、C4b、C4c電性連接該些接腳44中的至少二接腳44，其中第一量測接點11、至少二接腳44及第二量測接點12之間係彼此串聯連接，且電路迴路C4可以佈線的方式電性連接於耦接軟性電路板63及印刷電路板64之該些接腳44中的至少二接腳44。

於本發明之第四實施例中，部分的接腳44可包含一連通部441，其中接腳44a、44b、44c、44d分別包含一連通部441，且連通部441設置於接腳44a、44b、44c、44d的末端位置，電路迴路C4能夠經由接腳44a、44b、44c、44d的連通部441電性連接電路元件（即軟性電路板63或印刷電路板64）之子電路迴路。

請參圖5A，於本發明之第四實施例中，第一量測接點11係連接接腳44a，電路迴路C4a由接腳44a的連通部441連接到印刷電路板64的子電路迴路，再經由印刷電路板64的子電路迴路連接到接腳44b的連通部441之佈線設計所形成，電路迴路C4b由接腳44b連接到接腳44c之佈線設計所形成，電路迴路C4c由接腳44c的連通部441連接到印刷電路板64的子電路迴路，再經由印刷電路板64的子電路迴路連接到接腳44d的連通部441之佈線設計所形成，而第二量測接點12係連接接腳44d，透過量測模組20測量電路迴路C4之一迴路阻抗值，並由處理模組30判斷迴路阻抗值是否超過一參考阻抗值，如此處理模組30能夠判斷軟性電路板63及印刷電路板64的接合處的接合品質。其餘技術特徵與第一實施例相同之處於此不再贅述。

接著請參考圖5B係本發明之接合處阻抗檢測系統之第五實施例之架構示意圖，其中相同或相似元件使用相同或相似標號。

於本發明之第五實施例大致類似於第四實施例，以下將針對本實施例與第四實施例不同之處進行說明。接合處阻抗檢測系統5包括接合處55、電路迴路C5、量測模組20及處理模組30。接合處阻抗檢測系統5係用以判斷電路迴路C5連接之接合處55是否具有一不良區域。接合處55係用以接合軟性電路板63及印刷電路板64，且接合處55包含複數接腳45，複數之接腳45耦接軟性電路板63及印刷電路板64。電路迴路C5是由該些接腳45中的至少二接腳45電性連接所形成。電路迴路C5具有第一量測接點11及一第二量測接點12且包含電路迴路C5a、C5b、C5c。

於本發明之第五實施例中，部分的接腳45可包含一連通部451，其中接腳45a、45b、45c、45d分別包含一連通部451，且連通部451設置於接腳45a、45b、45c、45d的中間位置，電路迴路C5能夠經由接腳45a、45b、45c、45d的連通部451電性連接電路元件（即軟性電路板63或印刷電路板64）之子電路迴路。

請參圖5B，於本發明之第五實施例中，第一量測接點11係連接接腳45a，電路迴路C5a由接腳45a的連通部451連接到印刷電路板64的子電路迴路，再經由印刷電路板64的子電路迴路連接到接腳45a，並由接腳45a連接至接腳45b之佈線設計所形成，電路迴路C5b由接腳45b的連通部451連接到印刷電路板64的子電路迴路，再經由印刷電路板64的子電路迴路連接到接腳45b，並由接腳45b連接至接腳45c之佈線設計所形成，電路迴路C5c由接腳45c的連通部451連接到印刷電路板64的子電路迴路，再經由印刷電路板64的子電路迴路連接到接腳45c，並由接腳45c連接至接腳45d，又由接腳45d的連通部451連接到印刷電路板64的子電路迴路，再經由印刷電路板64的子電路迴路連接到接腳45d之佈線設計所形成，而第二量測接點12係連接接腳45d，透過量測模組20測量電路迴路C5之一迴路阻抗值，並由處理模組30判斷迴路阻抗值是否超過一參考阻抗值，如此處理模組30能夠判斷軟性電路板63及印刷電路板64的接合處的接合品質。其餘技術特徵與第一實施例相同之處於此不再贅述。

接著請參考圖6係本發明之接合處阻抗檢測系統之第六實施例之架構示意圖，其中相同或相似元件使用相同或相似標號。

於本發明之第六實施例中，電路元件包括基板61、電路晶片62及軟性電路板63，接合處阻抗檢測系統6包括接合處56a、56b、電路迴路C6、量測模組20及處理模組30。接合處阻抗檢測系統6係用以判斷電路迴路C6連接之接合處56a、56b是否具有一不良區域。接合處56a係用以接合於基板61與電路晶片62以及接合處56b係用以接合於基板61與軟性電路板63，電路迴路C6是由接合處56a的該些接腳中的至少二接腳及接合處56b的該些接腳中的至少二接腳電性連接所形成。電路迴路C6具有第一量測接點11及第二量測接點12，且第一量測接點11、接合處56a之至少二接腳、接合處56b之至少二接腳及第二量測接點12之間係彼此串聯連接。透過量測模組20測量電路迴路C6之一迴路阻抗值，並由處理模組30判斷迴路阻抗值是否超過一參考阻抗值，藉由上述連接接合於基板61與電路晶片62的接合處56a及接合於基板61與軟性電路板63的接合處56b的電路迴路設計，如此處理模組30能夠判斷基板61與電路晶片62及基板61與軟性電路板63的兩個接合處的接合品質。其餘技術特徵與第一實施例相同之處於此不再贅述。

接著請參考圖7係本發明之接合處阻抗檢測系統之第七實施例之架構示意圖，其中相同或相似元件使用相同或相似標號。

於本發明之第七實施例中，電路元件包括基板61、電路晶片62、軟性電路板63及印刷電路板64，接合處阻抗檢測系統7包括接合處57a、57b、57c、電路迴路C7、量測模組20及處理模組30。接合處阻抗檢測系統7係用以對電路迴路C7連接之接合處57a、57b、57c是否具有一不良區域。接合處57a係用以接合於基板61與電路晶片62，接合處57b係用以接合於基板61與軟性電路板63以及接合處57c係用以接合於軟性電路板63與印刷電路板64。電路迴路C7是由接合處57a的該些接腳中的至少二接腳、接合處57b的該些接腳中的至少二接腳及接合處57c的該些接腳中的至少二接腳電性連接所形成。電路迴路C7具有第一量測接點11及第二量測接點12，且第一量測接點11、接合處57a之至少二接腳、接合處57b之至少二接腳、接合處57c之至少二接腳及第二量測接點12之間係彼此串聯連接。本實施例可透過量測模組20電性連接第一量測接點11及第二量測接點12以測量電路迴路C7之一迴路阻抗值，並由處理模組30判斷迴路阻抗值是否超過一參考阻抗值，藉由上述連接接合於基板61與電路晶片62的接合處57a、接合於基板61與軟性電路板63的接合處57b及接合於軟性電路板63與印刷電路板64的接合處57c的電路迴路設計，如此處理模組30能夠判斷基板61與電路晶片62、基板61與軟性電路板63及軟性電路板63與印刷電路板64的三個接合處的接合品質。

於本實施例中，電路迴路C7可更具有一第三量測接點13及一第四量測接點14，第三量測接點13設置於第一量測接點11及接合處57b之間，第四量測接點14設置於第二量測接點12及接合處57b之間，量測模組電性連接第三量測接點13及第四量測接點14以測量由第三量測接點13、接合處57a之至少二接腳、接合處57b之至少二接腳及第四量測接點14之間彼此串聯連接形成之電路迴路C7之一迴路阻抗值，如此處理模組能夠判斷基板61與電路晶片62及基板61與軟性電路板63的二個接合處的接合品質，其餘技術特徵與第一實施例相同之處於此不再贅述。

藉由上述本發明提供之接合處阻抗檢測方法及接合處阻抗檢測系統，透過電性連接接合處的該些接腳之至少二接腳以形成電路迴路，並測量電路迴路之一迴路阻抗值以判斷迴路阻抗值是否超過一參考阻抗值，以藉此檢測二電路元件之間的接合處的接合品質。此外本發明提供之接合處阻抗檢測方法及接合處阻抗檢測系統亦可以適用於不同電路元件之間的接合處並依據需求設計各式的電路迴路，並不以本說明書所示的電路迴路C1到C7為限，且基板亦不限於LCD的玻璃基板。

需注意的是，上述實施方式僅例示本發明之較佳實施例，為避免贅述，並未詳加記載所有可能的變化組合。然而，本領域之通常知識者應可理解，上述各模組或元件未必皆為必要。且為實施本發明，亦可能包含其他較細節之習知模組或元件。各模組或元件皆可能視需求加以省略或修改，且任兩模組間未必不具有其他模組或元件。只要不脫離本發明基本架構者，皆應為本專利所主張之權利範圍，而應以專利申請範圍為準。

90‧‧‧接合處

91‧‧‧優良區域

92‧‧‧不良區域

1、2、3、4、5、6、7‧‧‧接合處阻抗檢測系統

11‧‧‧第一量測接點

12‧‧‧第二量測接點

13‧‧‧第三量測接點

14‧‧‧第四量測接點

20‧‧‧量測模組

30‧‧‧處理模組

41、41a、41b、41c、42、42a、42b、42c、42d、43、43a、43b、43c、43d、44、44a、44b、44c、44d、45、45a、45b、45c、45d‧‧‧接腳

411、421、431、441、451‧‧‧連通部

51、52、53、54、55、56a、56b、57a、57b、57c‧‧‧接合處

61‧‧‧基板

62‧‧‧電路晶片

63‧‧‧軟性電路板

64‧‧‧印刷電路板

C1、C2、C2a、C2b、C2c、C3、C3a、C3b、C3c、C4、C4a、C4b、C4c、C5、C5a、C5b、C5c、C6、C7‧‧‧電路迴路

301、302、303、304、305、306‧‧‧步驟

圖1係先前技術中之接合處之示意圖。 圖2係本發明之接合處阻抗檢測系統之第一實施例之架構示意圖。 圖3係本發明之接合處阻抗檢測方法之步驟流程圖。 圖4A係本發明之接合處阻抗檢測系統之第二實施例之架構示意圖。 圖4B係本發明之接合處阻抗檢測系統之第三實施例之架構示意圖。 圖5A係本發明之接合處阻抗檢測系統之第四實施例之架構示意圖。 圖5B係本發明之接合處阻抗檢測系統之第五實施例之架構示意圖。 圖6係本發明之接合處阻抗檢測系統之第六實施例之架構示意圖。 圖7係本發明之接合處阻抗檢測系統之第七實施例之架構示意圖。

Claims (12)

1. 一種接合處阻抗檢測方法，該方法包括以下步驟：提供用以接合二電路元件之一接合處，其中該接合處包括複數接腳，該些接腳耦接該二電路元件；電性連接該些接腳之至少二接腳以形成一電路迴路，其中該電路迴路具有一第一量測接點及一第二量測接點，該第一量測接點、該至少二接腳及該第二量測接點之間係彼此串聯連接，其中該第一量測接點及該第二量測接點之間係相隔5至10個接腳；透過該第一量測接點及該第二量測接點測量該電路迴路之一迴路阻抗值；判斷該迴路阻抗值是否超過一參考阻抗值；以及若是，判定該電路迴路連接之該接合處具有一不良區域。
2. 如申請專利範圍第1項所述之接合處阻抗檢測方法，其中判斷該迴路阻抗值是否超過一參考阻抗值的步驟包括：判斷該迴路阻抗值是否超過一基礎阻抗值之三倍。
3. 如申請專利範圍第1項所述之接合處阻抗檢測方法，其中該二電路元件包括一基板及一電路晶片，而提供用以接合該二電路元件之該接合處及電性連接該些接腳之至少二接腳以形成該電路迴路的步驟包括：提供接合該基板及該電路晶片之該接合處；以及電性連接於耦接該基板及該電路晶片之該些接腳之至少二接腳以形成該電路迴路。
4. 如申請專利範圍第1項所述之接合處阻抗檢測方法，其中該二電路元件包括一基板及一軟性電路板，而提供用以接合該二電路元件之該接合處及電性連接該些接腳之至少二接腳以形成該電路迴路的步驟包括：提供接合該基板及該軟性電路板之該接合處；以及電性連接於耦接該基板及該軟性電路板之該些接腳之至少二接腳以形成該電路迴路。
5. 如申請專利範圍第1項所述之接合處阻抗檢測方法，其中該二電路元件包括一軟性電路板及一印刷電路板，而提供用以接合該二電路元件之該接合處及電性連接該些接腳之至少二接腳以形成該電路迴路的步驟包括：提供接合該軟性電路板及該印刷電路板之該接合處；以及電性連接於耦接該軟性電路板及該印刷電路板之該些接腳之至少二接腳以形成該電路迴路。
6. 如申請專利範圍第3項至第5項之任一項所述之接合處阻抗檢測方法，其中各該電路元件包括一子電路迴路，各該接腳包含一連通部，該電路迴路能夠經由該連通部電性連接該電路元件之該子電路迴路。
7. 一種接合處阻抗檢測系統，包括：至少一接合處，各該接合處用以接合二電路元件，且各該接合處包括複數接腳，該些接腳耦接該二電路元件；一電路迴路，係由該些接腳之至少二接腳電性連接所形成，該電路迴路具有一第一量測接點及一第二量測接點，該第一量測接點、該至少二接腳及該第二量測接點之間係彼此串聯連接，其中該第一量測接點及該第二量測接點之間係相隔5至10個接腳；一量測模組，電性連接該第一測量點及該第二測量點以測量該電路迴路之一迴路阻抗值；以及一處理模組，電性連接該量測模組，該處理模組用以判斷該迴路阻抗值是否超過一參考阻抗值；若是，則判定該電路迴路連接之該至少一接合處具有一不良區域。
8. 如申請專利範圍第7項所述之接合處阻抗檢測系統，其中該參考阻抗值為一基礎阻抗值之三倍。
9. 如申請專利範圍第7項所述之接合處阻抗檢測系統，其中該二電路元件包括一基板及一電路晶片，該接合處用以接合該基板及該電路晶片，該電路迴路電性連接於耦接該基板及該電路晶片之該些接腳之至少二接腳。
10. 如申請專利範圍第7項所述之接合處阻抗檢測系統，其中該二電路元件包括一基板及一軟性電路板，該接合處用以接合該基板及該軟性電路板，該電路迴路電性連接於耦接該基板及該軟性電路板之該些接腳之至少二接腳。
11. 如申請專利範圍第7項所述之接合處阻抗檢測系統，其中該二電路元件包括一軟性電路板及一印刷電路板，該接合處用以接合該軟性電路板及該印刷電路板，該電路迴路電性連接於耦接該基板及該軟性電路板之該些接腳之至少二接腳。
12. 如申請專利範圍第9項至第11項之任一項所述之接合處阻抗檢測系統，其中各該電路元件包括一子電路迴路，各該接腳包含一連通部，該電路迴路能夠經由該連通部電性連接該電路元件之該子電路迴路。