CN109270348A - 接合处阻抗检测方法及接合处阻抗检测*** - Google Patents
接合处阻抗检测方法及接合处阻抗检测*** Download PDFInfo
- Publication number
- CN109270348A CN109270348A CN201810247087.0A CN201810247087A CN109270348A CN 109270348 A CN109270348 A CN 109270348A CN 201810247087 A CN201810247087 A CN 201810247087A CN 109270348 A CN109270348 A CN 109270348A
- Authority
- CN
- China
- Prior art keywords
- circuit
- joint
- loop
- pins
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000005259 measurement Methods 0.000 claims description 106
- 239000000758 substrate Substances 0.000 claims description 60
- 238000012545 processing Methods 0.000 claims description 24
- 230000002950 deficient Effects 0.000 claims description 21
- 230000008878 coupling Effects 0.000 claims description 11
- 238000010168 coupling process Methods 0.000 claims description 11
- 238000005859 coupling reaction Methods 0.000 claims description 11
- 238000013461 design Methods 0.000 description 16
- 230000005611 electricity Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000002245 particle Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 2
- 240000001439 Opuntia Species 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
一种接合处阻抗检测方法及接合处阻抗检测***。接合处阻抗检测方法用于确认电路回路内连接的接合处是否具有不良区域。方法包括以下步骤：提供用以接合二电路元件的接合处，其中接合处具有多个引脚，该些引脚耦接二电路元件；电性连接该些引脚的至少二引脚以形成电路回路，其中电路回路具有第一测量接点及第二测量接点，第一测量接点、至少二引脚及第二测量接点之间彼此串联连接；通过第一测量接点及第二测量接点测量电路回路的回路阻抗值；判断回路阻抗值是否超过参考阻抗值；以及若是，判定电路回路内连接的接合处具有不良区域。
Description
技术领域
本发明涉及一种接合处阻抗检测的方法及其***，特别是一种可以有效判断接合处是否具有接合不良区域的接合处阻抗检测的方法及其***。
背景技术
随着科技的进步，现今的电路的工艺已经发展出一种利用异方性导电胶(Anisotropic Conductive Film，ACF)进行贴合的工艺。异方性导电胶是指在两基材之间贴合的特殊材料，其特点在于利用导电粒子连接芯片与基板两者之间的电极，让电流只能从黏合方向导通流动，但又同时能避免相邻两电极间导通短路。因此于现有技术中利用异方性导电胶通过预压将电路芯片、柔性扁平电缆或集成电路等接合(Bonding)在LCD玻璃基板上已经是常见的技术。
然而于现有技术中对于接合质量的检测方式通常是用显微镜观察导电粒子在接合后的破裂状况以及有效压着的导电粒子颗数是否足够。例如会显示如图1的示意图，图1是现有技术中的接合处的示意图。接合处90可能会观察出优良区域91及不良区域92。但是只有当基板为透明材料(例如玻璃)时才可以用显微镜观察。如果压着基板非透明材料(例如印刷电路板)，显微镜就无法使用。再者，用显微镜观察导电粒子破裂状况的方式无法量化，只能以比较方式来判定。所以容易造成误判，导致不良品流出。
因此，有必要发明一种新的接合处阻抗检测的方法及其***，以解决现有技术的缺失。
发明内容
本发明的主要目的在于提供一种接合处阻抗检测方法，其能够有效判断接合处是否具有接合不良区域。
本发明的另一主要目的在于提供一种使用上述方法的接合处阻抗检测的***。
为实现上述的目的，本发明的接合处阻抗检测方法用以确认电路回路内连接的接合处是否具有不良区域。方法包括以下步骤：提供用以接合二个电路元件的接合处，其中接合处包括多个引脚(接脚)，这些引脚耦接二个电路元件；电性连接这些引脚的至少二个引脚以形成电路回路，其中电路回路具有第一测量接点及第二测量接点，第一测量接点、至少二个引脚及第二测量接点之间彼此串联连接；通过第一测量接点及第二测量接点测量电路回路的回路阻抗值；判断回路阻抗值是否超过参考阻抗值；以及若是，判定电路回路连接的接合处具有不良区域。
本发明的接合处阻抗检测***包括：至少一个接合处、电路回路、测量模块以及处理模块。接合处用以接合二个电路元件，且接合处包括多个引脚，这些引脚耦接二个电路元件；电路回路由这些引脚的至少二个引脚电性连接所形成，电路回路具有第一测量接点及第二测量接点，第一测量接点、至少二个引脚及第二测量接点之间彼此串联连接；测量模块电性连接第一测量接点及第二测量接点以测量电路回路的回路阻抗值。处理模块电性连接测量模块，处理模块用以判断回路阻抗值是否超过参考阻抗值；若是，则判定电路回路内连接的至少一个接合处具有不良区域。
通过上述本发明提供的接合处阻抗检测方法及接合处阻抗检测***，通过电性连接接合处的该些引脚的至少二个引脚以形成电路回路，并测量电路回路的回路阻抗值以判断回路阻抗值是否超过参考阻抗值，以此检测二个电路元件之间的接合处的接合质量。
附图说明
图1是现有技术中的接合处的示意图；
图2是本发明的接合处阻抗检测***的第一实施例的架构示意图；
图3是本发明的接合处阻抗检测方法的步骤流程图；
图4A是本发明的接合处阻抗检测***的第二实施例的架构示意图；
图4B是本发明的接合处阻抗检测***的第三实施例的架构示意图；
图5A是本发明的接合处阻抗检测***的第四实施例的架构示意图；
图5B是本发明的接合处阻抗检测***的第五实施例的架构示意图；
图6是本发明的接合处阻抗检测***的第六实施例的架构示意图；
图7是本发明的接合处阻抗检测***的第七实施例的架构示意图。
具体实施方式
为能让贵审查委员能更了解本发明的技术内容，特举优选具体实施例说明如下。
以下请先参考图2。图2是本发明的接合处阻抗检测***的第一实施例的架构示意图。
于本发明的第一实施例中，接合处阻抗检测***1用以判断电路回路C1连接的接合处51是否具有一不良区域。接合处阻抗检测***1包括接合处51、电路回路C1、测量模块20及处理模块30。接合处51用以接合二电路元件，且接合处51包含多个引脚41，该些引脚41耦接该二电路元件。电路回路C1是由该些引脚41中的至少二引脚41电性连接所形成。电路回路C1具有一第一测量接点11及一第二测量接点12，第一测量接点11、至少二引脚41及第二测量接点12之间彼此串联连接。于本发明的第一实施例中，二电路元件包括基板61及电路芯片62，接合处51用以接合基板61及电路芯片62，例如利用异方性导电胶(AnisotropicConductive Film，ACF)进行接合，但本发明并不限于此。电路回路C1可以布线的方式电性连接于耦接基板61及电路芯片62的该些引脚41中的至少二引脚41。
于本发明的第一实施例中，各个电路元件包括一子电路回路(图未示出)，而部分的引脚41可包含一连通部411，于本发明的第一实施例中，引脚41的连通部411设置于引脚41的中间位置，电路回路C1能够经由引脚41的连通部411电性连接电路元件(即基板61或电路芯片62)的子电路回路。请参图2，于本发明的第一实施例中，第一测量接点11连接引脚41a，电路回路C1由引脚41a的连通部411连接到基板61的子电路回路，再经由基板61的子电路回路连接到引脚41a，并由引脚41a连接到引脚41b、41c的布线设计所形成，而第二测量接点12连接引脚41c，其中引脚41b、41c通过电路芯片62的子电路回路相互电性连接。也就是说，第一测量接点11及第二测量接点12与耦接基板61及电路芯片62的接合处51的引脚41a、引脚41b及引脚41c之间彼此串联连接。
测量模块20电性连接第一测量接点11及第二测量接点12，测量模块20用以测量电路回路C1的一回路阻抗值。需注意的是，第一测量接点11及第二测量接点12之间相隔一特定数量的引脚41，例如至少相隔5至10个引脚，本发明并不限于此。但当第一测量接点11及第二测量接点12之间相隔的引脚数过多时，其测量得到的阻抗值就会有较大的误差。
处理模块30电性连接该测量模块20，处理模块30用以判断回路阻抗值是否超过一参考阻抗值，如此处理模块能够判断接合处的接合质量，于本实施例中参考阻抗值为一基础阻抗值的三倍，其中基础阻抗值为在接合处不具有不良区域的情况下电路回路应测得的阻抗值，例如在接合处不具有不良区域的情况下，测量模块20所测量得电路回路C1的回路阻抗值应不超过10欧姆，其中10欧姆作为基础阻抗值，但在接合处具有不良区域的情况下，测量模块20所测量得电路回路C1的回路阻抗值却超过30欧姆，即回路阻抗值超过基础阻抗值的三倍。如此即可判定电路回路C1连接的接合处51具有该不良区域，才会让回路阻抗值大幅增加。因此若回路阻抗值超过基础阻抗值的三倍，则处理模块30判定该接合处51具有接合不良的区域(即所述不良区域)。
接着，请参考图3。图3是本发明的接合处阻抗检测方法的步骤流程图。此处需注意的是，本发明的接合处阻抗检测方法可搭配上述接合处阻抗检测***1为例说明，但本发明的接合处阻抗检测方法并不以使用在上述相同结构的接合处阻抗检测***1为限。
首先进行步骤301：提供用以接合二电路元件的一接合处，其中接合处包括多个引脚，该些引脚耦接二电路元件。
接着进行步骤302：电性连接该些引脚的至少二引脚以形成一电路回路，其中电路回路具有一第一测量接点及一第二测量接点，第一测量接点、至少二引脚及第二测量接点之间彼此串联连接。
再进行步骤303：通过第一测量接点及第二测量接点测量电路回路的一回路阻抗值。
接着进行步骤304：判断回路阻抗值是否超过一参考阻抗值。
最后，若回路阻抗值超过一参考阻抗值，则进行步骤305：判定电路回路连接的接合处具有一不良区域，反之，若回路阻抗值未超过一参考阻抗值，则进行步骤306：判定电路回路连接的接合处不具有一不良区域。
此处需注意的是，本发明的接合处阻抗检测方法并不以上述的步骤次序为限，只要能实现本发明的目的，上述的步骤次序亦可加以改变。
本发明可以适用于多种不同的电路回路。接着请参考图4A。图4A是本发明的接合处阻抗检测***的第二实施例的架构示意图，其中相同或相似元件使用相同或相似标号。
于本发明的第二实施例中，二电路元件包括基板61及柔性电路板63，各个电路元件(即基板61或柔性电路板63)包括一子电路回路(图未示出)，接合处阻抗检测***2包括接合处52、电路回路C2、测量模块20及处理模块30。接合处阻抗检测***2用以判断电路回路C2连接的接合处52是否具有一不良区域。接合处52用以接合基板61及柔性电路板63，且接合处52包含多个引脚42，多个引脚42耦接基板61及柔性电路板63，电路回路C2是由该些引脚42中的至少二引脚42电性连接所形成。电路回路C2具有一第一测量接点11及一第二测量接点12且包含电路回路C2a、C2b、C2c，电路回路C2a、C2b、C2c电性连接该些引脚42中的至少二引脚42，其中第一测量接点11、至少二引脚42及第二测量接点12之间彼此串联连接，且电路回路C2可以布线的方式电性连接于耦接基板61及柔性电路板63的该些引脚42中的至少二引脚42。
于本发明的第二实施例中，部分的引脚42可包含一连通部421，其中引脚42a、42b、42c、42d分别包含一连通部421，且连通部421设置于引脚42a、42b、42c、42d的末端位置，电路回路C2能够经由引脚42a、42b、42c、42d的连通部421电性连接电路元件(即基板61或柔性电路板63)的子电路回路。
请参图4A，于本发明的第二实施例中，第一测量接点11连接引脚42a，电路回路C2a为由引脚42a的连通部421连接到基板61的子电路回路，再经由基板61的子电路回路连接到引脚42b的连通部421的布线设计所形成，电路回路C2b为由引脚42b连接到引脚42c的布线设计所形成，电路回路C2c为由引脚42c的连通部421连接到基板61的子电路回路，再经由基板61的子电路回路连接到引脚42d的连通部421的布线设计所形成，而第二测量接点12连接引脚42d，通过测量模块20测量电路回路C2的一回路阻抗值，并由处理模块30判断回路阻抗值是否超过一参考阻抗值，如此处理模块30能够判断基板61及柔性电路板63的接合处的接合质量。其余技术特征与第一实施例相同之处于此不再赘述。
接着，请参考图4B。图4B是本发明的接合处阻抗检测***的第三实施例的架构示意图，其中相同或相似元件使用相同或相似标号。
于本发明的第三实施例大致类似于第二实施例，以下将针对本实施例与第二实施例不同之处进行说明。接合处阻抗检测***3包括接合处53、电路回路C3、测量模块20及处理模块30，接合处阻抗检测***3用以判断电路回路C3连接的接合处53是否具有一不良区域。接合处53用以接合基板61及柔性电路板63，且接合处53包含多个引脚43，多个引脚43耦接基板61及柔性电路板63，电路回路C3是由该些引脚43中的至少二引脚43电性连接所形成。电路回路C3具有一第一测量接点11及一第二测量接点12且包含电路回路C3a、C3b、C3c。
于本发明的第三实施例中，部分的引脚43可包含一连通部431，其中引脚43a、43b、43c、43d分别包含一连通部431，且连通部431设置于引脚43a、43b、43c、43d的中间位置，电路回路C3能够经由引脚43a、43b、43c、43d的连通部431电性连接电路元件(即基板61或柔性电路板63)的子电路回路。
请参图4B，于本发明的第三实施例中，第一测量接点11连接引脚43a，电路回路C3a由引脚43a的连通部431连接到基板61的子电路回路，再经由基板61的子电路回路连接到引脚43a，并由引脚43a连接至引脚43b的布线设计所形成，电路回路C3b由引脚43b的连通部431连接到基板61的子电路回路，再经由基板61的子电路回路连接到引脚43b，并由引脚43b连接至引脚43c的布线设计所形成，电路回路C3c由引脚43c的连通部431连接到基板61的子电路回路，再经由基板61的子电路回路连接到引脚43c，并由引脚43c连接至引脚43d，又由引脚43d的连通部431连接到基板61的子电路回路，再经由基板61的子电路回路连接到引脚43d的布线设计所形成，而第二测量接点12连接引脚43d，通过测量模块20测量电路回路C3的一回路阻抗值，并由处理模块30判断回路阻抗值是否超过一参考阻抗值，如此处理模块30能够判断基板61及柔性电路板63的接合处的接合质量。其余技术特征与第一实施例相同之处于此不再赘述。
接着请参考图5A。图5A是本发明的接合处阻抗检测***的第四实施例的架构示意图，其中相同或相似元件使用相同或相似标号。
于本发明的第四实施例中，二电路元件包括柔性电路板63及印刷电路板64，各个电路元件(即柔性电路板63或印刷电路板64)包括一子电路回路(图未示出)，接合处阻抗检测***4包括接合处54、电路回路C4、测量模块20及处理模块30。接合处阻抗检测***4用以判断电路回路C4连接的接合处54是否具有一不良区域。接合处54用以接合柔性电路板63及印刷电路板64，且接合处54包含多个引脚44，多个引脚44耦接柔性电路板63及印刷电路板64。电路回路C4是由该些引脚44中的至少二引脚44电性连接所形成。电路回路C4具有第一测量接点11及第二测量接点12且包含电路回路C4a、C4b、C4c，电路回路C4a、C4b、C4c电性连接该些引脚44中的至少二引脚44，其中第一测量接点11、至少二引脚44及第二测量接点12之间彼此串联连接，且电路回路C4可以布线的方式电性连接于耦接柔性电路板63及印刷电路板64的该些引脚44中的至少二引脚44。
于本发明的第四实施例中，部分的引脚44可包含一连通部441，其中引脚44a、44b、44c、44d分别包含一连通部441，且连通部441设置于引脚44a、44b、44c、44d的末端位置，电路回路C4能够经由引脚44a、44b、44c、44d的连通部441电性连接电路元件(即柔性电路板63或印刷电路板64)的子电路回路。
请参图5A，于本发明的第四实施例中，第一测量接点11连接引脚44a，电路回路C4a由引脚44a的连通部441连接到印刷电路板64的子电路回路，再经由印刷电路板64的子电路回路连接到引脚44b的连通部441的布线设计所形成，电路回路C4b由引脚44b连接到引脚44c的布线设计所形成，电路回路C4c由引脚44c的连通部441连接到印刷电路板64的子电路回路，再经由印刷电路板64的子电路回路连接到引脚44d的连通部441的布线设计所形成，而第二测量接点12连接引脚44d，通过测量模块20测量电路回路C4的一回路阻抗值，并由处理模块30判断回路阻抗值是否超过一参考阻抗值，如此处理模块30能够判断柔性电路板63及印刷电路板64的接合处的接合质量。其余技术特征与第一实施例相同之处于此不再赘述。
接着请参考图5B。图5B是本发明的接合处阻抗检测***的第五实施例的架构示意图，其中相同或相似元件使用相同或相似标号。
于本发明的第五实施例大致类似于第四实施例，以下将针对本实施例与第四实施例不同之处进行说明。接合处阻抗检测***5包括接合处55、电路回路C5、测量模块20及处理模块30。接合处阻抗检测***5用以判断电路回路C5连接的接合处55是否具有一不良区域。接合处55用以接合柔性电路板63及印刷电路板64，且接合处55包含多个引脚45，多个引脚45耦接柔性电路板63及印刷电路板64。电路回路C5是由该些引脚45中的至少二引脚45电性连接所形成。电路回路C5具有第一测量接点11及一第二测量接点12且包含电路回路C5a、C5b、C5c。
于本发明的第五实施例中，部分的引脚45可包含一连通部451，其中引脚45a、45b、45c、45d分别包含一连通部451，且连通部451设置于引脚45a、45b、45c、45d的中间位置，电路回路C5能够经由引脚45a、45b、45c、45d的连通部451电性连接电路元件(即柔性电路板63或印刷电路板64)的子电路回路。
请参图5B，于本发明的第五实施例中，第一测量接点11连接引脚45a，电路回路C5a由引脚45a的连通部451连接到印刷电路板64的子电路回路，再经由印刷电路板64的子电路回路连接到引脚45a，并由引脚45a连接至引脚45b的布线设计所形成，电路回路C5b由引脚45b的连通部451连接到印刷电路板64的子电路回路，再经由印刷电路板64的子电路回路连接到引脚45b，并由引脚45b连接至引脚45c的布线设计所形成，电路回路C5c由引脚45c的连通部451连接到印刷电路板64的子电路回路，再经由印刷电路板64的子电路回路连接到引脚45c，并由引脚45c连接至引脚45d，又由引脚45d的连通部451连接到印刷电路板64的子电路回路，再经由印刷电路板64的子电路回路连接到引脚45d的布线设计所形成，而第二测量接点12连接引脚45d，通过测量模块20测量电路回路C5的一回路阻抗值，并由处理模块30判断回路阻抗值是否超过一参考阻抗值，如此处理模块30能够判断柔性电路板63及印刷电路板64的接合处的接合质量。其余技术特征与第一实施例相同之处于此不再赘述。
接着请参考图6。图6是本发明的接合处阻抗检测***的第六实施例的架构示意图，其中相同或相似元件使用相同或相似标号。
于本发明的第六实施例中，电路元件包括基板61、电路芯片62及柔性电路板63，接合处阻抗检测***6包括接合处56a、56b、电路回路C6、测量模块20及处理模块30。接合处阻抗检测***6用以判断电路回路C6连接的接合处56a、56b是否具有一不良区域。接合处56a用以接合于基板61与电路芯片62以及接合处56b用以接合于基板61与柔性电路板63，电路回路C6是由接合处56a的该些引脚中的至少二引脚及接合处56b的该些引脚中的至少二引脚电性连接所形成。电路回路C6具有第一测量接点11及第二测量接点12，且第一测量接点11、接合处56a的至少二引脚、接合处56b的至少二引脚及第二测量接点12之间彼此串联连接。通过测量模块20测量电路回路C6的一回路阻抗值，并由处理模块30判断回路阻抗值是否超过一参考阻抗值，通过上述连接接合于基板61与电路芯片62的接合处56a及接合于基板61与柔性电路板63的接合处56b的电路回路设计，如此处理模块30能够判断基板61与电路芯片62及基板61与柔性电路板63的两个接合处的接合质量。其余技术特征与第一实施例相同之处于此不再赘述。
接着请参考图7。图7是本发明的接合处阻抗检测***的第七实施例的架构示意图，其中相同或相似元件使用相同或相似标号。
于本发明的第七实施例中，电路元件包括基板61、电路芯片62、柔性电路板63及印刷电路板64，接合处阻抗检测***7包括接合处57a、57b、57c、电路回路C7、测量模块20及处理模块30。接合处阻抗检测***7用以对电路回路C7连接的接合处57a、57b、57c是否具有一不良区域。接合处57a用以接合于基板61与电路芯片62，接合处57b用以接合于基板61与柔性电路板63以及接合处57c用以接合于柔性电路板63与印刷电路板64。电路回路C7是由接合处57a的该些引脚中的至少二引脚、接合处57b的该些引脚中的至少二引脚及接合处57c的该些引脚中的至少二引脚电性连接所形成。电路回路C7具有第一测量接点11及第二测量接点12，且第一测量接点11、接合处57a的至少二引脚、接合处57b的至少二引脚、接合处57c的至少二引脚及第二测量接点12之间彼此串联连接。本实施例可通过测量模块20电性连接第一测量接点11及第二测量接点12以测量电路回路C7的一回路阻抗值，并由处理模块30判断回路阻抗值是否超过一参考阻抗值，通过上述连接接合于基板61与电路芯片62的接合处57a、接合于基板61与柔性电路板63的接合处57b及接合于柔性电路板63与印刷电路板64的接合处57c的电路回路设计，如此处理模块30能够判断基板61与电路芯片62、基板61与柔性电路板63及柔性电路板63与印刷电路板64的三个接合处的接合质量。
于本实施例中，电路回路C7还可具有一第三测量接点13及一第四测量接点14，第三测量接点13设置于第一测量接点11及接合处57b之间，第四测量接点14设置于第二测量接点12及接合处57b之间，测量模块电性连接第三测量接点13及第四测量接点14以测量由第三测量接点13、接合处57a的至少二引脚、接合处57b的至少二引脚及第四测量接点14之间彼此串联连接形成的电路回路C7的一回路阻抗值，如此处理模块能够判断基板61与电路芯片62及基板61与柔性电路板63的二个接合处的接合质量，其余技术特征与第一实施例相同之处于此不再赘述。
通过上述本发明提供的接合处阻抗检测方法及接合处阻抗检测***，通过电性连接接合处的该些引脚的至少二引脚以形成电路回路，并测量电路回路的一回路阻抗值以判断回路阻抗值是否超过一参考阻抗值，以此检测二电路元件之间的接合处的接合质量。此外本发明提供的接合处阻抗检测方法及接合处阻抗检测***亦可以适用于不同电路元件之间的接合处并依据需求设计各式的电路回路，并不以本说明书所示的电路回路C1到C7为限，且基板亦不限于LCD的玻璃基板。
需注意的是，上述实施方式仅例示本发明的优选实施例，为避免赘述，并未详加记载所有可能的变化组合。然而，本领域技术人员应可理解，上述各模块或元件未必皆为必要。且为实施本发明，亦可能包含其他较细节的已知模块或元件。各模块或元件皆可能视需求加以省略或修改，且任两模块间未必不具有其他模块或元件。只要不脱离本发明基本架构者，皆应为本专利所主张的权利要求范围，而应以权利要求为准。
Claims (14)
1.一种接合处阻抗检测方法，其特征在于，所述方法包括以下步骤：
提供用以接合二个电路元件的接合处，其中所述接合处包括多个引脚，所述多个引脚耦接所述二个电路元件；
电性连接所述多个引脚的至少二个引脚以形成电路回路，其中所述电路回路具有第一测量接点及第二测量接点，所述第一测量接点、所述至少二个引脚及所述第二测量接点之间彼此串联连接；
通过所述第一测量接点及所述第二测量接点测量所述电路回路的回路阻抗值；
判断所述回路阻抗值是否超过参考阻抗值；以及
若是，判定所述电路回路连接的所述接合处具有不良区域。
2.根据权利要求1所述的接合处阻抗检测方法，其特征在于，所述第一测量接点及所述第二测量接点之间至少相隔5至10个引脚。
3.根据权利要求1所述的接合处阻抗检测方法，其特征在于，判断所述回路阻抗值是否超过参考阻抗值的步骤包括：
判断所述回路阻抗值是否超过基础阻抗值的三倍。
4.根据权利要求1所述的接合处阻抗检测方法，其特征在于，所述二个电路元件包括基板及电路芯片，而提供用以接合所述二个电路元件的所述接合处及电性连接所述多个引脚的至少二个引脚以形成所述电路回路的步骤包括：
提供接合所述基板及所述电路芯片的所述接合处；以及
电性连接于耦接所述基板及所述电路芯片的所述多个引脚的至少二个引脚以形成所述电路回路。
5.根据权利要求1所述的接合处阻抗检测方法，其特征在于，所述二个电路元件包括基板及柔性电路板，而提供用以接合所述二个电路元件的所述接合处及电性连接所述多个引脚的至少二个引脚以形成所述电路回路的步骤包括：
提供接合所述基板及所述柔性电路板的所述接合处；以及
电性连接于耦接所述基板及所述柔性电路板的所述多个引脚的至少二个引脚以形成所述电路回路。
6.根据权利要求1所述的接合处阻抗检测方法，其特征在于，所述二个电路元件包括柔性电路板及印刷电路板，而提供用以接合所述二个电路元件的所述接合处及电性连接所述多个引脚的至少二个引脚以形成所述电路回路的步骤包括：
提供接合所述柔性电路板及所述印刷电路板的所述接合处；以及
电性连接于耦接所述柔性电路板及所述印刷电路板的所述多个引脚的至少二个引脚以形成所述电路回路。
7.根据权利要求4至6中任一权利要求所述的接合处阻抗检测方法，其特征在于，各所述电路元件包括子电路回路，各所述引脚包含连通部，所述电路回路能够经由所述连通部电性连接所述电路元件的所述子电路回路。
8.一种接合处阻抗检测***，其特征在于，包括：
至少一个接合处，各所述接合处用以接合二个电路元件，且各所述接合处包括多个引脚，所述多个引脚耦接所述二个电路元件；
电路回路，由所述多个引脚的至少二个引脚电性连接所形成，所述电路回路具有第一测量接点及第二测量接点，所述第一测量接点、所述至少二个引脚及所述第二测量接点之间彼此串联连接；
测量模块，电性连接所述第一测量接点及所述第二测量接点以测量所述电路回路的回路阻抗值；以及
处理模块，电性连接所述测量模块，所述处理模块用以判断所述回路阻抗值是否超过参考阻抗值；若是，则判定所述电路回路连接的所述至少一个接合处具有不良区域。
9.根据权利要求8所述的接合处阻抗检测***，其特征在于，所述第一测量接点及所述第二测量接点之间至少相隔5至10个引脚。
10.根据权利要求8所述的接合处阻抗检测***，其特征在于，所述参考阻抗值为基础阻抗值的三倍。
11.根据权利要求8所述的接合处阻抗检测***，其特征在于，所述二个电路元件包括基板及电路芯片，所述接合处用以接合所述基板及所述电路芯片，所述电路回路电性连接于耦接所述基板及所述电路芯片的所述多个引脚的至少二个引脚。
12.根据权利要求8所述的接合处阻抗检测***，其特征在于，所述二个电路元件包括基板及柔性电路板，所述接合处用以接合所述基板及所述柔性电路板，所述电路回路电性连接于耦接所述基板及所述柔性电路板的所述多个引脚的至少二个引脚。
13.根据权利要求8所述的接合处阻抗检测***，其特征在于，所述二个电路元件包括柔性电路板及印刷电路板，所述接合处用以接合所述柔性电路板及所述印刷电路板，所述电路回路电性连接于耦接所述柔性电路板及所述印刷电路板的所述多个引脚的至少二个引脚。
14.根据权利要求11至13中任一权利要求所述的接合处阻抗检测***，其特征在于，各所述电路元件包括子电路回路，各所述引脚包含连通部，所述电路回路能够经由所述连通部电性连接所述电路元件的所述子电路回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106123874A TWI629491B (zh) | 2017-07-17 | 2017-07-17 | 接合處阻抗檢測方法及接合處阻抗檢測系統 |
| TW106123874 | 2017-07-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109270348A true CN109270348A (zh) | 2019-01-25 |
Family
ID=63640643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810247087.0A Pending CN109270348A (zh) | 2017-07-17 | 2018-03-23 | 接合处阻抗检测方法及接合处阻抗检测*** |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109270348A (zh) |
| TW (1) | TWI629491B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111308209A (zh) * | 2020-03-13 | 2020-06-19 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示面板接合点的接触阻抗测量方法及液晶显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1580793A (zh) * | 2003-12-12 | 2005-02-16 | 友达光电股份有限公司 | 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板 |
| JP2006322821A (ja) * | 2005-05-19 | 2006-11-30 | Hioki Ee Corp | インピーダンス測定装置 |
| CN101377528A (zh) * | 2007-08-27 | 2009-03-04 | 富士通株式会社 | 焊点的高灵敏度阻抗测量设备及其监控方法 |
| CN202119854U (zh) * | 2011-03-03 | 2012-01-18 | 昌硕科技(上海)有限公司 | 接脚焊接状况检测装置 |
| CN102339250A (zh) * | 2010-07-16 | 2012-02-01 | 鸿富锦精密工业（深圳）有限公司 | 主板信号测试装置 |
| CN202694326U (zh) * | 2012-06-13 | 2013-01-23 | 深圳市祈飞科技有限公司 | 一种测试装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6937028B2 (en) * | 2003-05-30 | 2005-08-30 | Agere Systems Inc. | Resistor value detection circuit |
| TWI252943B (en) * | 2004-05-24 | 2006-04-11 | Hannstar Display Corp | Measuring method and structure for bonding impedance |
| CN100419438C (zh) * | 2004-06-22 | 2008-09-17 | 瀚宇彩晶股份有限公司 | 接合阻抗测量方法与测量电路 |
| TWI308220B (en) * | 2006-11-10 | 2009-04-01 | Innolux Display Corp | Bonding impedance detecting method for integrated circuit system |
| TWI411841B (zh) * | 2008-12-02 | 2013-10-11 | Au Optronics Corp | 液晶顯示模組及其中電路板間接觸阻抗之量測方法 |
-
2017
- 2017-07-17 TW TW106123874A patent/TWI629491B/zh active
-
2018
- 2018-03-23 CN CN201810247087.0A patent/CN109270348A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1580793A (zh) * | 2003-12-12 | 2005-02-16 | 友达光电股份有限公司 | 液晶显示面板的接合点的接触阻抗测量方法及液晶显示板 |
| JP2006322821A (ja) * | 2005-05-19 | 2006-11-30 | Hioki Ee Corp | インピーダンス測定装置 |
| CN101377528A (zh) * | 2007-08-27 | 2009-03-04 | 富士通株式会社 | 焊点的高灵敏度阻抗测量设备及其监控方法 |
| CN102339250A (zh) * | 2010-07-16 | 2012-02-01 | 鸿富锦精密工业（深圳）有限公司 | 主板信号测试装置 |
| CN202119854U (zh) * | 2011-03-03 | 2012-01-18 | 昌硕科技(上海)有限公司 | 接脚焊接状况检测装置 |
| CN202694326U (zh) * | 2012-06-13 | 2013-01-23 | 深圳市祈飞科技有限公司 | 一种测试装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111308209A (zh) * | 2020-03-13 | 2020-06-19 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示面板接合点的接触阻抗测量方法及液晶显示面板 |
| CN111308209B (zh) * | 2020-03-13 | 2022-04-08 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示面板接合点的接触阻抗测量方法及液晶显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI629491B (zh) | 2018-07-11 |
| TW201908753A (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7307427B2 (en) | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards | |
| US9013197B2 (en) | Chip on glass substrate and method for measuring connection resistance of the same | |
| TWI250291B (en) | Methods and apparatus for diagnosing defect locations in electrical paths of connections of circuit assemblies | |
| CN112164359B (zh) | 一种显示装置及其检测方法 | |
| JP2008078628A (ja) | 電子モジュールおよびその製造方法 | |
| JPH10239371A (ja) | 基板検査装置および基板検査方法 | |
| EP0862061A2 (en) | Circuit board inspection apparatus and method | |
| CN103675581B (zh) | 电性连接组件及其检测方法 | |
| CN112825231A (zh) | 显示装置和显示装置的检测方法 | |
| CN109270348A (zh) | 接合处阻抗检测方法及接合处阻抗检测*** | |
| CN104144557B (zh) | 电子设备的基板及包括该基板的电子设备 | |
| US10084214B2 (en) | Automatic switchover from cell voltage to interconnect voltage monitoring | |
| US7224169B2 (en) | Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections | |
| TWI308220B (en) | Bonding impedance detecting method for integrated circuit system | |
| TW200422627A (en) | Method of testing FPC bonding yield and FPC having testing pads thereon | |
| JP6076709B2 (ja) | 導通検査装置および導通検査方法 | |
| CN109752413B (zh) | 测试两基板之间多个焊球的结构及其方法 | |
| JP2001050995A (ja) | 電子部品のインピーダンス測定装置 | |
| JP2006332612A5 (zh) | ||
| WO2007138831A1 (ja) | 基板検査方法及び基板検査装置 | |
| CN209402829U (zh) | 柔性电路板连接结构及显示装置 | |
| JP4411064B2 (ja) | バイパスコンデンサの実装・非実装検査方法 | |
| TWM579282U (zh) | Aging test circuit board module | |
| JPH0348171A (ja) | 混成集積回路板の電気的特性検査を行う方法 | |
| TWI321656B (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190125 |