JPWO2016024534A1 - プローブカードおよびこのプローブカードが備える積層配線基板 - Google Patents

プローブカードおよびこのプローブカードが備える積層配線基板 Download PDF

Info

Publication number
JPWO2016024534A1
JPWO2016024534A1 JP2016542562A JP2016542562A JPWO2016024534A1 JP WO2016024534 A1 JPWO2016024534 A1 JP WO2016024534A1 JP 2016542562 A JP2016542562 A JP 2016542562A JP 2016542562 A JP2016542562 A JP 2016542562A JP WO2016024534 A1 JPWO2016024534 A1 JP WO2016024534A1
Authority
JP
Japan
Prior art keywords
power supply
wiring board
supply line
power
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016542562A
Other languages
English (en)
Inventor
竹村　忠治
忠治 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016024534A1 publication Critical patent/JPWO2016024534A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/36—Overload-protection arrangements or circuits for electric measuring instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0293—Individual printed conductors which are adapted for modification, e.g. fusable or breakable conductors, printed switches
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10181—Fuse
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Measuring Leads Or Probes (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

電源ラインに想定外の大電流が流れた場合の修復コストの低減を図ることができるプローブカードを提供する。被検査物の電気検査に使用されるプローブカード１ａは、マザー基板２と、該マザー基板２の一方主面に実装された積層配線基板３ａと、マザー基板２に設けられた外部電極７ａと、積層配線基板３ａのマザー基板２と反対側の主面に形成され、被検査物に電源を供給するためのプローブピン５ａが接続される接続電極１１ａと、外部電極７ａと接続電極１１ａとを接続する電源ラインＰＬと、該電源ラインＰＬに挿入され電流容量が電源ラインＰＬよりも小さいヒューズ配線２０ａを有する溶断部１９とを備え、電源ラインＰＬは、積層配線基板３ａの表面に露出した露出部１９を有し、溶断部１９が、電源ラインＰＬの露出部１８に設けられている。

Description

本発明は、被検査物の電気検査に使用されるプローブカードおよびこのプローブカードが備える積層配線基板に関する。
ＬＳＩなどの半導体素子の電気検査に使用されるプローブカードでは、マザー基板の外部電極とプローブピンとの間の接続配線を形成する基板としてセラミック多層基板が広く採用されている。また、近年では、半導体素子の高集積化により、その端子数の増加や、端子の狭ピッチ化が進んでいるため、セラミック多層基板の一部の層を、微細な配線形成が容易なポリイミドなどの樹脂層に置き換えた積層配線基板が用いられるようになっている。
例えば、特許文献１に記載の積層配線基板１００では、図１０に示すように、複数のセラミック層１０１ａが積層されて成るセラミック積層体１０１と、複数の樹脂層１０２ａが積層されて成る樹脂積層体１０２とを備え、セラミック積層体１０１上に樹脂積層体１０２が積層された構造となっている。このとき、積層配線基板１００の上面には、それぞれプローブピンに接続される複数の表面電極１０３が狭ピッチで形成される。また、積層配線基板１００の下面には、各表面電極１０３に対応して設けられ、対応する表面電極１０３にそれぞれ接続された複数の裏面電極１０４が形成される。各裏面電極１０４は、マザー基板との接続用に設けられている。
また、樹脂積層体１０２およびセラミック積層体１０１の内部には、隣接する裏面電極１０４間のピッチが、隣接する表面電極１０３間のピッチよりも広くなるように、再配線構造が形成されている。
このような再配線構造を形成するに当たり、表面電極１０３に近い方の樹脂積層体１０２では、その内部に形成する配線の細線化や、隣接する配線間の距離を狭くする必要があるため、微細な配線形成が可能なポリイミド等から成る樹脂層１０２ａで構成されている。また、比較的配線の形成スペースに余裕があるセラミック積層体１０１では、樹脂層１０２ａよりも剛性が高く、線膨張係数がＩＣウエハ等の検査媒体の線膨張係数に近いセラミック層１０１ａで構成されている。積層配線基板１００をこのように構成することで、端子数の増加や、端子間が狭ピッチ化された近年の半導体素子の電気検査を可能にしている。
特開２０１１−９６９４号公報（段落００１９〜００２２、図１等参照）
ところで、この種のプローブカードでは、例えば、被検査物の電源端子に電源を供給するための電源ラインに許容電流を超える大電流が流れる場合がある。この場合、従来では、電源ラインに接続されたプローブピンが熱溶融して損傷していたが、近年では、被検査物の多端子化に伴って、積層配線基板１００内の配線電極（電源ライン）の細線化、特に、ポリイミド等から成る樹脂層１０２ａ（樹脂積層体１０２）に形成された配線電極が細線化しているため、樹脂層１０２ａに形成された配線電極が断線するリスクが高い。積層配線基板１００内の配線電極が断線すると、積層配線基板１００自体の交換が必要になるため、プローブピンの交換と比較してプローブカードの修復コストが高くなる。
本発明は、上記した課題に鑑みてなされたものであり、電源ラインに想定外の大電流が流れた場合の修復コストの低減を図ることができるプローブカードを提供する目的とする。
上記した目的を達成するために、本発明のプローブカードは、被検査物の電気検査に使用されるプローブカードにおいて、マザー基板と、前記マザー基板の一方主面に実装された積層配線基板と、前記マザー基板に設けられた電源供給用電極と、前記積層配線基板の前記マザー基板と反対側の主面に形成され、前記被検査物に電源を供給するためのプローブピンが接続される電源用接続電極と、前記電源供給用電極と前記電源用接続電極とを接続する電源ラインと、前記電源ラインに挿入され電流容量が前記電源ラインよりも小さいヒューズ配線を有する溶断部とを備え、前記積層配線基板は、前記マザー基板側に配置されたセラミック層と、前記セラミック層に積層された樹脂層とを備え、前記電源ラインは、前記マザー基板または前記積層配線基板の表面に露出した露出部を有し、前記溶断部が、前記電源ラインの前記露出部に設けられていることを特徴としている。
この場合、電源ラインよりも電流容量が小さいヒューズ配線が、当該電源ラインに挿入されるため、電源ラインに想定外の大電流が流れた場合であっても、電源ラインよりも先にヒューズ配線が溶断して電源ラインをオープン状態にすることができる。そのため、電源ラインに電流容量を超える電流が流れず、電源ラインの破損を防止できる。
また、ヒューズ配線を有する溶断部を電源ラインの露出部に設けることで、ヒューズ配線が溶断して電源ラインがオープン状態になった場合でも、その後の修復を積層配線基板を交換せずに行うことができるため、電源ラインに許容電流よりも大きな電流が流れた場合の修復コストの低減を図ることができる。
また、前記溶断部には、前記ヒューズ配線が形成されたチップ部品が配置されていてもよい。このようにすると、ヒューズ配線が溶断した場合であっても、新たなチップ部品に付け替えるだけで、電源ラインのオープン状態からの修復を行うことができるため、修復コストの低減を図ることができる。
また、前記ヒューズ配線のライン幅が、前記電源ラインのライン幅よりも細く形成されていてもよい。この場合、電源ラインよりも電流容量が小さいヒューズ配線を容易に形成することができる。
また、前記ヒューズ配線が、導電性ペーストで形成されていてもよい。この場合、ヒューズ配線の形成およびヒューズ配線が溶断した場合の修復を、安価かつ容易に行うことができる。
また、前記溶断部が、前記積層配線基板に設けられていてもよい。この場合、積層配線基板に溶断部が形成されたプローブカードを提供することができる。
また、前記電源用接続電極は、平面視で前記積層配線基板の前記反対側の主面の中央に配置され、前記溶断部は、当該反対側の主面の周縁部に配置されていてもよい。このように電源用接続電極に接続されるプローブピンと溶断部とを離して配置すると、ヒューズ配線が溶断した後の修復作業の作業性を向上することができる。
また、前記溶断部が、前記マザー基板に設けられていてもよい。この場合、ヒューズ配線が溶断した後に、マザー基板と積層配線基板とを分解せずに、ヒューズ配線の修復を行うことができる。
また、本発明の積層配線基板は、被検査物の電気検査に使用されるプローブカードが備える積層配線基板において、セラミック層と、前記セラミック層に積層された樹脂層と、前記樹脂層の前記セラミック層と反対側の主面に形成され、前記被検査物に電源を供給するためのプローブピンが接続される電源用接続電極と、前記セラミック層の前記樹脂層と反対側の主面に形成された電源供給用外部電極と、前記電源供給用外部電極と前記電源用接続電極とを接続する電源ラインと、前記電源ラインに挿入され電流容量が前記電源ラインよりも小さいヒューズ配線を有する溶断部とを備え、前記電源ラインは、前記樹脂層の表面に露出した露出部を有し、前記溶断部が、前記電源ラインの前記露出部に設けられていることを特徴としている。
この構成によると、電源ラインに許容電流よりも大きな電流が流れた場合の修復コストを低減できる積層配線基板を提供することができる。
また、本発明の他の積層配線基板は、被検査物の電気検査に使用されるプローブカードが備える積層配線基板において、セラミック層と、平面視の面積が前記セラミック層よりも小さく形成されて、前記セラミック層に積層された樹脂層と、前記樹脂層の前記セラミック層と反対側の主面に形成され、前記被検査物に電源を供給するためのプローブピンが接続される電源用接続電極と、前記セラミック層の前記樹脂層と反対側の主面に形成された電源供給用外部電極と、前記電源供給用外部電極と前記電源用接続電極とを接続する電源ラインと、前記電源ラインに挿入され電流容量が前記電源ラインよりも小さいヒューズ配線を有する溶断部とを備え、前記電源ラインは、前記セラミック層の前記樹脂層に対向する主面の前記樹脂層が積層されていない領域に露出した露出部を有し、前記溶断部が、前記電源ラインの前記露出部に設けられていてもよい。この構成によると、例えば、ヒューズ配線が形成されたチップ部品を、セラミック層上に実装することができるため、積層配線基板と当該チップ部品との固着強度を向上することができる。
本発明によれば、電源ラインよりも電流容量が小さいヒューズ配線が、当該電源ラインに挿入されるため、電源ラインに想定外の大電流が流れた場合であっても、電源ラインよりも先にヒューズ配線が溶断して電源ラインをオープン状態にすることができる。そのため、電源ラインに電流容量を超える電流が流れず、電源ラインの破損を防止できる。また、ヒューズ配線を有する溶断部を電源ラインの露出部に設けることで、ヒューズ配線が溶断して電源ラインがオープン状態になった場合でも、その後の修復を積層配線基板を交換せずに行うことができるため、電源ラインに許容電流よりも大きな電流が流れた場合の修復コストの低減を図ることができる。
本発明の第１実施形態にかかるプローブカードの断面図である。 図１の積層配線基板の断面図である。 本発明の第２実施形態にかかる積層配線基板の断面図である。 本発明の第３実施形態にかかる積層配線基板の断面図である。 図４の溶断部の平面図である。 ヒューズ配線の変形例を説明するための図である。 本発明の第４実施形態にかかるプローブカードの部分断面図である。 本発明の第５実施形態にかかる積層配線基板の断面図である。 ヒューズ配線の他の変形例を説明するための図である。 従来のプローブカードが備える積層配線基板の断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかるプローブカード１ａについて、図１および図２を参照して説明する。なお、図１はプローブカード１ａの断面図、図２は図１の積層配線基板３ａの断面図である。なお、図１では、マザー基板２に形成される配線電極およびビア導体の一部を図示省略している。
この実施形態にかかるプローブカード１ａは、図１に示すように、マザー基板２と、該マザー基板２の一方主面に実装された積層配線基板３ａと、それぞれ積層配線基板３ａに接続される複数のプローブピン５ａ〜５ｅを支持するプローブヘッド４とを備え、例えば、半導体素子などの被検査物の電気検査に使用されるものである。
マザー基板２は、一方主面に積層配線基板３ａを実装するための複数の実装電極６が形成されるとともに、他方主面に外部接続用の複数の外部電極７ａ〜７ｆが形成される。ここで、各実装電極６は、マザー基板の内部に形成された配線電極３０やビア導体３１により所定の外部電極７ａ〜７ｆに接続される。マザー基板２は、例えば、ガラスエポキシ樹脂などで形成されている。
積層配線基板３ａは、マザー基板２側に配置されたセラミック層８と、該セラミック層８に積層された樹脂層９とを備える。セラミック層８は、例えば、ホウケイ酸系ガラスを含有するセラミック（例えば、アルミナ）を主成分とする低温同時焼成セラミック（ＬＴＣＣ）、高温焼成セラミック（ＨＴＣＣ）など、種々のセラミックで形成することができる。樹脂層９は、例えば、ポリイミドなどの樹脂で形成される。なお、この実施形態では、セラミック層８および樹脂層９は、それぞれ多層構造で形成されている。
また、セラミック層８の樹脂層９と反対側の主面には、マザー基板２に実装するための複数の外部接続電極１０ａ〜１０ｆが形成され、これらの各外部接続電極１０ａ〜１０ｆがマザー基板２に形成された所定の実装電極６にそれぞれ半田で接続される。また、図２に示すように、樹脂層９のセラミック層８と反対側の主面には、それぞれプローブピン５ａ〜５ｅが接続される複数の接続電極１１ａ〜１１ｅが形成される。各外部接続電極１０ａ〜１０ｆは、例えば、Ｃｕ、Ａｇ、Ａｌ等の金属で形成される。また。各接続電極１１ａ〜１１ｅは、例えば、Ｃｕ等で形成された下地電極１２と、該下地電極１２上にＮｉ／Ａｕめっきが施されて成る表面電極１３とでそれぞれ構成される。
セラミック層８の内部には、各種配線電極１４および複数のビア導体１５が形成される。各ビア導体１５および各配線電極１４は、Ｃｕ、Ａｇ、Ａｌ等の金属でそれぞれ形成される。ここで、セラミック層８に形成される配線電極１４は、例えば、上記金属（Ｃｕ、Ａｇ、Ａｌ等）を含有する導電性ペーストを用いたスクリーン印刷により形成される。
樹脂層９の内部には、各種配線電極１６および複数のビア導体１７が形成される。ここで、各配線電極１６は、例えば、樹脂層９を構成する所定の層の主面に、下地電極としてのＴｉ膜をスパッタ等により成膜し、同じくスパッタ等によりＴｉ膜上にＣｕ膜を成膜する。そして、Ｃｕ膜上に、電解または無電解めっきにより、同じくＣｕ膜を成膜することで形成することができる。また、樹脂層９に形成される配線電極１６は、フォトリソグラフィ加工により微細パターンに形成される。なお、セラミック層８に形成された配線電極１４は、スクリーン印刷などで形成されるため、厚膜パターンとなり、樹脂層９に形成された配線電極１６は、スパッタ等で成膜されるため、薄膜パターンとなる。さらに、樹脂層９に形成された配線電極１６は、上記したようにフォトリソグラフィ加工で細線化されているため、セラミック層８に形成された配線電極１４よりも、樹脂層９に形成された配線電極１６の許容電流が小さく、耐電流性が低い。
各接続電極１１ａ〜１１ｅは、マザー基板２の他方主面に形成された所定の外部電極７ａ〜７ｆにそれぞれ電気的に接続される。具体的には、図１および図２に示すように、各接続電極１１ａ〜１１ｅは、それぞれ、樹脂層９に形成された配線電極１６およびビア導体１７、セラミック層８に形成された配線電極１４およびビア導体１５、マザー基板２に形成された配線電極３０およびビア導体３１を介して所定の外部電極７ａ〜７ｆに接続される。
例えば、各接続電極１１ａ〜１１ｅのうち、被検査物に電源を供給するためのプローブピン５ａに接続される接続電極１１ａは、樹脂層９内の配線電極１６およびビア導体１７、並びに、セラミック層８内の配線電極１４およびビア導体１５を介して、セラミック層８に形成された外部接続電極１０ａに接続される。また、外部接続電極１０ａは、マザー基板２の一方主面に形成された各実装電極６のうち、図１の左端の実装電極６に半田で接続される。この実装電極６は、マザー基板２内の配線電極３０おおよびビア導体３１を介してマザー基板２の他方主面の外部電極７ａに接続される。このようにして、電源供給用のプローブピン５ａに接続される接続電極１１ａと、マザー基板２の他方主面に形成された外部電極７ａとを接続する電源ラインＰＬが、積層配線基板３ａおよびマザー基板２に形成される。
また、電源ラインＰＬは、積層配線基板３ａの表面（樹脂層９のセラミック層８と反対側の主面）に露出した露出部１８を有し、該露出部１８にヒューズ配線２０ａを有する溶断部１９が設けられる。具体的には、溶断部１９には、ヒューズ配線２０ａが形成されたチップ部品２０（いわゆる、ヒューズチップ）が配置される。ここで、電源ラインＰＬの露出部１８は、チップ部品２０の実装用のランド電極を形成するように途中で分断形成されており、この分断された部分を繋ぐようにチップ部品２０が半田で実装される。そして、露出部１８で分断された電源ラインＰＬがチップ部品２０に形成されたヒューズ配線２０ａにより、電気的に接続される。つまり、ヒューズ配線２０ａが電源ラインＰＬに直列に接続（挿入）される。
チップ部品２０は、例えば、平面視略矩形状の基体がセラミックで形成されており、その一端部と他端部それぞれに電極２０ｂが形成される。そして、これらの両電極２０ｂを導通するようにヒューズ配線２０ａが形成されている。ここで、ヒューズ配線２０ａは、マザー基板２および積層配線基板３ａ内に形成された配線電極１４，１６のうち、最も許容電流（電流容量）が小さい樹脂層９内の配線電極１６よりも許容電流が小さく設定される。なお、この実施形態では、それぞれ所定のプローブピン５ａ〜５ｅに接続される各接続電極１１ａ〜１１ｅが、平面視で積層配線基板３ａの中央部に配置されるとともに、溶断部１９が、平面視で積層配線基板３ａの周縁部に配置されている。
以上のように、被検査物に電源を供給するためのプローブピン５ａが電気的に接続される積層配線基板３ａの接続電極１１ａが本発明の「電源用接続電極」に相当し、当該接続電極１１ａに電気的に接続される積層配線基板３ａの外部接続電極１０ａが本発明の「電源供給用外部電極」に相当し、当該外部接続電極１０ａに電気的に接続されるマザー基板の外部電極７ａが本発明の「電源供給用電極」に相当する。
各プローブピン５ａ〜５ｅを保持するプローブヘッド４は、図１に示すように、所定間隔で略平行に配置された２枚の保持板４ａと、両保持板４ａの間に配置されたスペーサ４ｂとで形成され、マザー基板２に固定されたカバー体２１に固定配置される。
したがって、上記した実施形態によれば、電源ラインＰＬ（配線電極１６）よりも許容電流（電流容量）が小さいヒューズ配線２０ａが、当該電源ラインＰＬの途中に挿入されるため、電源ラインＰＬに想定外の大電流が流れた場合であっても、電源ラインＰＬよりも先にヒューズ配線２０ａが溶断して電源ラインＰＬをオープン状態にすることができる。そのため、電源ラインＰＬに許容電流以上の電流が流れるのを防止することができ、電源ラインＰＬの破損を防止できる。
また、電源ラインＰＬの露出部１８に溶断部１９を設けることで、ヒューズ配線２０ａが溶断して電源ラインＰＬがオープン状態になった場合でも、新たなチップ部品２０を実装し直すことで、オープン状態の電源ラインＰＬの再生を図ることができる。すなわち、電源ラインＰＬの再生（修復）を積層配線基板３ａを交換せずに行うことができるため、電源ラインＰＬに許容電流よりも大きな電流が流れた場合の再生コストの低減を図ることができる。
また、それぞれ所定のプローブピン５ａ〜５ｅに接続される各接続電極１１ａ〜１１ｅが、平面視で積層配線基板３ａ（樹脂層９におけるセラミック層と反対側の主面）の中央部に配置されるとともに、溶断部１９が、平面視で当該反対側の主面の周縁部に配置される。このようにすると、各接続電極１１ａ〜１１ｅに接続されるプローブピン５ａ〜５ｅと溶断部１９との距離を離すことができるため、チップ部品２０のヒューズ配線２０ａが溶断した後に、新たなチップ部品２０に交換するという電源ラインＰＬの再生作業の作業性を向上することができる。
＜第２実施形態＞
本発明の第２実施形態にかかる積層配線基板３ｂについて、図３を参照して説明する。なお、図３は第２実施形態にかかる積層配線基板３ｂの断面図である。
この実施形態にかかる積層配線基板３ｂが、図２を参照して説明した第１実施形態の積層配線基板３ａと異なるところは、図３に示すように、溶断部１９が有するヒューズ配線２２が、導電性ペーストで形成されていることである。その他の構成は第１実施形態の積層配線基板３ｂと同じであるため、同一符号を付すことにより説明を省略する。
この場合、露出部１８で分断形成された電源ラインＰＬを繋ぐように、導電性ペーストによりヒューズ配線２２が形成される。導電性ペーストは、ＡｇやＣｕ等の金属から成るフィラおよび有機溶剤等で形成されており、ヒューズ配線２２の許容電流が、電源ラインＰＬ（配線電極１６）よりも小さくなるように、金属フィラの量が調整されている。このヒューズ配線２２は、スクリーン印刷や、ディッピング方式などでパターン形成することができる。なお、ヒューズ配線２２が溶断した場合は、再度、導電性ペーストでヒューズ配線２２を形成してもよいし、第１実施形態のプローブカード１ａのように、溶断部１９にヒューズ配線２０ａが形成されたチップ部品２０を実装するようにしてもよい。
この構成によると、ヒューズ配線２２の形成およびヒューズ配線２２が溶断した場合の電源ラインＰＬの再生（修復）を安価かつ容易に行うことができる。
＜第３実施形態＞
本発明の第３実施形態にかかる積層配線基板３ｃについて、図４および図５を参照して説明する。なお、図４は積層配線基板３ｃの断面図、図５は溶断部１９の平面図である。
この実施形態にかかる積層配線基板３ｃが、図２を参照して説明した第１実施形態の積層配線基板３ａと異なるところは、図５に示すように、溶断部１９が有するヒューズ配線２３のライン幅Ｗ１が、電源ラインＰＬのライン幅Ｗ２よりも細く形成されていることである。その他の構成は第１実施形態の積層配線基板３ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、電源ラインＰＬの一部として、樹脂層９におけるセラミック層８と反対側の主面上に配線電極１６が形成され、該配線電極１６が電源ラインＰＬの露出部１８を成している。また、露出部１８を成す配線電極１６の途中には溶断部１９が設けられ、図５に示すように、ヒューズ配線２３のライン幅Ｗ１が、露出部１８を成す配線電極１６のライン幅Ｗ２よりも細く形成される。ここで、ヒューズ配線２３と配線電極１６とは略同じ厚みに形成される。このようなヒューズ配線２３の形状により、電源ラインＰＬ（配線電極１６）の許容電流よりも小さいヒューズ配線２３が形成される。なお、ヒューズ配線２３は、電源ラインＰＬの露出部１８を成す配線電極１６と一体的に形成されていてもよいし、別で形成されていてもよい。また、ヒューズ配線２３が溶断した後は、第１実施形態のように、ヒューズ配線２０ａが形成されたチップ部品２０を溶断部１９に配置したり、第２実施形態のように導電性ペーストによりヒューズ配線２２を形成することで、電源ラインＰＬを再生することができる。
なお、電源ラインＰＬの露出部１８として形成された、配線電極１６は、その全体が樹脂層９の表面に露出している必要はなく、例えば、溶断部１９周辺が樹脂層９の表面に露出し、他の部分は樹脂層９に被覆されていてもよい。このようにすると、配線電極１６の保護を図ることができる。
この構成によると、電源ラインＰＬよりも許容電流が小さいヒューズ配線２３を安価かつ容易に形成することができる。
（ヒューズ配線の変形例）
ヒューズ配線２３の変形例について、図６を参照して説明する。なお、図６は、ヒューズ配線２３の変形例を説明するための図であり、図５に対応する図である。
上記したヒューズ配線２３の形状は、電源ラインＰＬよりも許容電流が小さいものであれば、適宜、変更することができる。例えば、図６に示すように、溶断部１９に位置する配線電極１６のライン幅方向の一端側を切欠き、この切欠きによりライン幅が細くなった部分をヒューズ配線２４として利用してもよい。
＜第４実施形態＞
本発明の第４実施形態にかかるプローブカード１ｂについて、図７を参照して説明する。なお、図７は第４実施形態にかかるプローブカードの部分断面図である。
この実施形態にかかるプローブカード１ｂが、図１を参照して説明した第１実施形態のプローブカード１ａと異なるところは、図７に示すように、溶断部１９がマザー基板２に設けられていることである。その他の構成は、第１実施形態のプローブカード１ａと同じか相当するものであるため、同一符号を付すことにより説明を省略する。
この場合、マザー基板２の一方主面に形成された配線電極２５により、電源ラインＰＬの露出部１８が形成される。また、当該露出部１８に設けられた溶断部１９には、第１実施形態と同様に、ヒューズ配線２０ａが形成されたチップ部品２０が実装される。
この構成によると、プローブカード１ｂを分解することなく、マザー基板２上のチップ部品２０を交換するだけで、オープン状態の電源ラインＰＬを再生（修復）することができる。
＜第５実施形態＞
本発明の第５実施形態にかかる積層配線基板３ｄについて、図８を参照して説明する。なお、図８は積層配線基板３ｄの断面図である。
この実施形態にかかる積層配線基板３ｄが、図２を参照して説明した第１実施形態の積層配線基板３ａと異なるところは、図８に示すように、樹脂層９がセラミック層８よりも小さく形成されていることと、電源ラインＰＬの露出部１８が、セラミック層８の樹脂層９に対向する主面（上面）の樹脂層９が積層されない領域に設けられていることである。その他の構成は、第１実施形態の積層配線基板３ａと同じであるため、同一符号を付すことにより説明を省略する。
この構成によると、ヒューズ配線２０ａが設けられたチップ部品２０を、セラミック層８側に実装することができるため、第１実施形態の積層配線基板３ａと比較して、積層配線基板３ｄとチップ部品２０との固着強度の向上を図ることができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態では樹脂層９を多層構造としたが、単層構造としてもよい。また、セラミック層８および樹脂層９それぞれの層数は適宜変更することができる。
また、ヒューズ配線２０ａ，２２〜２４は、電源ラインＰＬよりも許容電流が小さくなるように構成したが、プローブピン５ａ〜５ｅも含めて、最も許容電流が小さくなるようにするとよい。この場合、想定外の大電流が流れたときに、プローブピン５ａ〜５ｅが溶けて損傷するのを防止することができる。
また、上記した第３実施形態では、ヒューズ配線２３のライン幅Ｗ１を電源ラインＰＬ（配線電極１６）のライン幅Ｗ２よりも細くすることで、許容電流を電源ラインＰＬよりも小さくしたが、例えば、図９に示すように、ヒューズ配線２３の厚みＤ１を電源ラインＰＬ（配線電極１６）の厚みＤ２よりも薄くして許容電流を小さくしてもよい。なお、図９はヒューズ配線２３の他の変形例を示す図である。
また、本発明は、被検査物の電気検査に使用される種々のプローブカードに広く適用することができる。
１ａ，１ｂ プローブカード
２ マザー基板
３ａ，３ｂ，３ｃ，３ｄ 積層配線基板
５ａ〜５ｅ プローブピン
７ａ 外部電極（電源供給用電極）
８ セラミック層
９ 樹脂層
１０ａ 外部接続電極（電源供給用外部電極）
１１ａ 接続電極（電源用接続電極）
１８ 露出部
１９ 溶断部
２０ チップ部品
２０ａ，２２〜２４ ヒューズ配線
ＰＬ 電源ライン
このような再配線構造を形成するに当たり、表面電極１０３に近い方の樹脂積層体１０２では、その内部に形成する配線の細線化や、隣接する配線間の距離を狭くする必要があるため、微細な配線形成が可能なポリイミド等から成る樹脂層１０２ａで構成されている。また、比較的配線の形成スペースに余裕があるセラミック積層体１０１では、樹脂層１０２ａよりも剛性が高く、線膨張係数がＩＣウエハ等の検査媒体の線膨張係数に近いセラミック層１０１ａで構成されている。積層配線基板１００をこのように構成することで、端子数が多く、端子間のピッチが狭い近年の半導体素子の電気検査を可能にしている。
本発明は、上記した課題に鑑みてなされたものであり、電源ラインに想定外の大電流が流れた場合の修復コストの低減を図ることができるプローブカードを提供すること目的とする。
この構成によると、電源ラインよりも電流容量が小さいヒューズ配線が、当該電源ラインに挿入されるため、電源ラインに想定外の大電流が流れた場合であっても、電源ラインよりも先にヒューズ配線が溶断して電源ラインをオープン状態にすることができる。そのため、電源ラインに電流容量を超える電流が流れず、電源ラインの破損を防止できる。
また、本発明の他の積層配線基板は、被検査物の電気検査に使用されるプローブカードが備える積層配線基板において、セラミック層と、平面視の面積が前記セラミック層よりも小さく形成されて、前記セラミック層に積層された樹脂層と、前記樹脂層の前記セラミック層と反対側の主面に形成され、前記被検査物に電源を供給するためのプローブピンが接続される電源用接続電極と、前記セラミック層の前記樹脂層と反対側の主面に形成された電源供給用外部電極と、前記電源供給用外部電極と前記電源用接続電極とを接続する電源ラインと、前記電源ラインに挿入され電流容量が前記電源ラインよりも小さいヒューズ配線を有する溶断部とを備え、前記電源ラインは、前記セラミック層の前記樹脂層に対向する主面の前記樹脂層が積層されていない領域に露出した露出部を有し、前記溶断部が、前記電源ラインの前記露出部に設けられていることを特徴としている。この構成によると、例えば、ヒューズ配線が形成されたチップ部品を、セラミック層上に実装することができるため、積層配線基板と当該チップ部品との固着強度を向上することができる。
本発明の第１実施形態にかかるプローブカードの断面図である。 図１の積層配線基板の断面図である。 本発明の第２実施形態にかかる積層配線基板の断面図である。 本発明の第３実施形態にかかる積層配線基板の断面図である。 図４の積層配線基板の部分平面図である。 ヒューズ配線の変形例を説明するための図である。 本発明の第４実施形態にかかるプローブカードの部分断面図である。 本発明の第５実施形態にかかる積層配線基板の断面図である。 ヒューズ配線の他の変形例を説明するための図である。 従来のプローブカードが備える積層配線基板の断面図である。
マザー基板２は、一方主面に積層配線基板３ａを実装するための複数の実装電極６が形成されるとともに、他方主面に外部接続用の複数の外部電極７ａ〜７ｆが形成される。ここで、各実装電極６は、マザー基板２の内部に形成された配線電極３０やビア導体３１により所定の外部電極７ａ〜７ｆに接続される。マザー基板２は、例えば、ガラスエポキシ樹脂などで形成されている。
積層配線基板３ａは、マザー基板２側に配置されたセラミック層８と、該セラミック層８に積層された樹脂層９とを備える。セラミック層８は、例えば、ホウケイ酸系ガラスを含有するセラミック（例えば、アルミナ）を主成分とする低温同時焼成セラミック（ＬＴＣＣ）、高温同時焼成セラミック（ＨＴＣＣ）など、種々のセラミックで形成することができる。樹脂層９は、例えば、ポリイミドなどの樹脂で形成される。なお、この実施形態では、セラミック層８および樹脂層９は、それぞれ多層構造で形成されている。
また、セラミック層８の樹脂層９と反対側の主面には、マザー基板２に実装するための複数の外部接続電極１０ａ〜１０ｆが形成され、これらの各外部接続電極１０ａ〜１０ｆがマザー基板２に形成された所定の実装電極６にそれぞれ半田で接続される。また、図２に示すように、樹脂層９のセラミック層８と反対側の主面には、それぞれプローブピン５ａ〜５ｅが接続される複数の接続電極１１ａ〜１１ｅが形成される。各外部接続電極１０ａ〜１０ｆは、例えば、Ｃｕ、Ａｇ、Ａｌ等の金属で形成される。また、各接続電極１１ａ〜１１ｅは、例えば、Ｃｕ等で形成された下地電極１２と、該下地電極１２上にＮｉ／Ａｕめっきが施されて成る表面電極１３とでそれぞれ構成される。
例えば、各接続電極１１ａ〜１１ｅのうち、被検査物に電源を供給するためのプローブピン５ａに接続される接続電極１１ａは、樹脂層９内の配線電極１６およびビア導体１７、並びに、セラミック層８内の配線電極１４およびビア導体１５を介して、セラミック層８に形成された外部接続電極１０ａに接続される。また、外部接続電極１０ａは、マザー基板２の一方主面に形成された各実装電極６のうち、図１の左端の実装電極６に半田で接続される。この実装電極６は、マザー基板２内の配線電極３０およびビア導体３１を介してマザー基板２の他方主面の外部電極７ａに接続される。このようにして、電源供給用のプローブピン５ａに接続される接続電極１１ａと、マザー基板２の他方主面に形成された外部電極７ａとを接続する電源ラインＰＬが、積層配線基板３ａおよびマザー基板２に形成される。
この実施形態にかかる積層配線基板３ｂが、図２を参照して説明した第１実施形態の積層配線基板３ａと異なるところは、図３に示すように、溶断部１９が有するヒューズ配線２２が、導電性ペーストで形成されていることである。その他の構成は第１実施形態の積層配線基板３ａと同じであるため、同一符号を付すことにより説明を省略する。
＜第３実施形態＞
本発明の第３実施形態にかかる積層配線基板３ｃについて、図４および図５を参照して説明する。なお、図４は積層配線基板３ｃの断面図、図５は積層配線基板３ｃの部分平面図である。
この場合、電源ラインＰＬの一部として、樹脂層９におけるセラミック層８と反対側の主面上に配線電極１６が形成され、該配線電極１６が電源ラインＰＬの露出部１８を成している。また、露出部１８を成す配線電極１６の途中には溶断部１９が設けられ、図５に示すように、ヒューズ配線２３のライン幅Ｗ１が、露出部１８を成す配線電極１６のライン幅Ｗ２よりも細く形成される。ここで、ヒューズ配線２３と配線電極１６とは略同じ厚みに形成される。このような形状により、電源ラインＰＬ（配線電極１６）よりも許容電流が小さいヒューズ配線２３が形成される。なお、ヒューズ配線２３は、電源ラインＰＬの露出部１８を成す配線電極１６と一体的に形成されていてもよいし、別で形成されていてもよい。また、ヒューズ配線２３が溶断した後は、第１実施形態のように、ヒューズ配線２０ａが形成されたチップ部品２０を溶断部１９に配置したり、第２実施形態のように導電性ペーストによりヒューズ配線２２を形成することで、電源ラインＰＬを再生することができる。

Claims (9)

  1. 被検査物の電気検査に使用されるプローブカードにおいて、
    マザー基板と、
    前記マザー基板の一方主面に実装された積層配線基板と、
    前記マザー基板に設けられた電源供給用電極と、
    前記積層配線基板の前記マザー基板と反対側の主面に形成され、前記被検査物に電源を供給するためのプローブピンが接続される電源用接続電極と、
    前記電源供給用電極と前記電源用接続電極とを接続する電源ラインと、
    前記電源ラインに挿入され電流容量が前記電源ラインよりも小さいヒューズ配線を有する溶断部とを備え、
    前記積層配線基板は、前記マザー基板側に配置されたセラミック層と、前記セラミック層に積層された樹脂層とを備え、
    前記電源ラインは、前記マザー基板または前記積層配線基板の表面に露出した露出部を有し、
    前記溶断部が、前記電源ラインの前記露出部に設けられている
    ことを特徴とするプローブカード。
  2. 前記溶断部には、前記ヒューズ配線が形成されたチップ部品が配置されることを特徴とする請求項１に記載のプローブカード。
  3. 前記ヒューズ配線のライン幅が、前記電源ラインのライン幅よりも細く形成されていることを特徴とする請求項１または２に記載のプローブカード。
  4. 前記ヒューズ配線が、導電性ペーストで形成されていることを特徴とする請求項１ないし３のいずれかに記載のプローブカード。
  5. 前記溶断部が、前記積層配線基板に設けられていることを特徴とする請求項１ないし４のいずれかに記載のプローブカード。
  6. 前記電源用接続電極は、平面視で前記積層配線基板の前記反対側の主面の中央に配置され、
    前記溶断部は、当該反対側の主面の周縁部に配置されていることを特徴とする請求項５に記載のプローブカード。
  7. 前記溶断部が、前記マザー基板に設けられていることを特徴とする請求項１ないし４のいずれかに記載のプローブカード。
  8. 被検査物の電気検査に使用されるプローブカードが備える積層配線基板において、
    セラミック層と、
    前記セラミック層に積層された樹脂層と、
    前記樹脂層の前記セラミック層と反対側の主面に形成され、前記被検査物に電源を供給するためのプローブピンが接続される電源用接続電極と、
    前記セラミック層の前記樹脂層と反対側の主面に形成された電源供給用外部電極と、
    前記電源供給用外部電極と前記電源用接続電極とを接続する電源ラインと、
    前記電源ラインに挿入され電流容量が前記電源ラインよりも小さいヒューズ配線を有する溶断部とを備え、
    前記電源ラインは、前記樹脂層の表面に露出した露出部を有し、
    前記溶断部が、前記電源ラインの前記露出部に設けられている
    ことを特徴とする積層配線基板。
  9. 被検査物の電気検査に使用されるプローブカードが備える積層配線基板において、
    セラミック層と、
    平面視の面積が前記セラミック層よりも小さく形成されて、前記セラミック層に積層された樹脂層と、
    前記樹脂層の前記セラミック層と反対側の主面に形成され、前記被検査物に電源を供給するためのプローブピンが接続される電源用接続電極と、
    前記セラミック層の前記樹脂層と反対側の主面に形成された電源供給用外部電極と、
    前記電源供給用外部電極と前記電源用接続電極とを接続する電源ラインと、
    前記電源ラインに挿入され電流容量が前記電源ラインよりも小さいヒューズ配線を有する溶断部とを備え、
    前記電源ラインは、前記セラミック層の前記樹脂層に対向する主面の前記樹脂層が積層されていない領域に露出した露出部を有し、
    前記溶断部が、前記電源ラインの前記露出部に設けられている
    ことを特徴とする積層配線基板。









JP2016542562A 2014-08-11 2015-08-07 プローブカードおよびこのプローブカードが備える積層配線基板 Pending JPWO2016024534A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014163875 2014-08-11
JP2014163875 2014-08-11
PCT/JP2015/072453 WO2016024534A1 (ja) 2014-08-11 2015-08-07 プローブカードおよびこのプローブカードが備える積層配線基板

Publications (1)

Publication Number Publication Date
JPWO2016024534A1 true JPWO2016024534A1 (ja) 2017-05-25

Family

ID=55304162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016542562A Pending JPWO2016024534A1 (ja) 2014-08-11 2015-08-07 プローブカードおよびこのプローブカードが備える積層配線基板

Country Status (4)

Country Link
US (1) US20170146570A1 (ja)
JP (1) JPWO2016024534A1 (ja)
CN (1) CN106796251A (ja)
WO (1) WO2016024534A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150232A1 (ja) * 2016-03-03 2017-09-08 株式会社村田製作所 プローブカード用積層配線基板およびこれを備えるプローブカード
WO2017169760A1 (ja) * 2016-03-30 2017-10-05 株式会社村田製作所 電子デバイス
JP6699969B2 (ja) * 2016-06-17 2020-05-27 日本特殊陶業株式会社 電子部品検査用の多層配線基板
JP2019060817A (ja) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2020072136A (ja) * 2018-10-30 2020-05-07 株式会社村田製作所 セラミック電子部品およびセラミック電子部品の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045258A (ja) * 2002-07-12 2004-02-12 Seiko Epson Corp プローブカード
JP2005079144A (ja) * 2003-08-28 2005-03-24 Kyocera Corp 多層配線基板およびプローブカード
JP2006339105A (ja) * 2005-06-06 2006-12-14 Tdk Corp チップ型ヒューズ素子及びその製造方法
JP2008153184A (ja) * 2006-12-15 2008-07-03 Qiankun Kagi Kofun Yugenkoshi チップヒューズとその製造法
US20090065774A1 (en) * 2004-10-21 2009-03-12 Elpida Memory Inc. Multilayer semiconductor device
WO2013111767A1 (ja) * 2012-01-27 2013-08-01 株式会社村田製作所 多層配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7143500B2 (en) * 2001-06-25 2006-12-05 Micron Technology, Inc. Method to prevent damage to probe card
TWI234218B (en) * 2002-03-29 2005-06-11 Toshiba Corp Semiconductor test device, contact substrate for testing semiconductor device, testing method of semiconductor device, semiconductor device and the manufacturing method thereof
JP4439950B2 (ja) * 2004-03-10 2010-03-24 富士通マイクロエレクトロニクス株式会社 半導体集積回路
JP4823667B2 (ja) * 2005-12-05 2011-11-24 日本発條株式会社 プローブカード
CN101149392A (zh) * 2006-09-18 2008-03-26 中芯国际集成电路制造(上海)有限公司 一种晶片测试卡的过电流保护方法及相应的晶片测试***
JP2011089891A (ja) * 2009-10-22 2011-05-06 Micronics Japan Co Ltd 電気的接続装置及びこれを用いる試験装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045258A (ja) * 2002-07-12 2004-02-12 Seiko Epson Corp プローブカード
JP2005079144A (ja) * 2003-08-28 2005-03-24 Kyocera Corp 多層配線基板およびプローブカード
US20090065774A1 (en) * 2004-10-21 2009-03-12 Elpida Memory Inc. Multilayer semiconductor device
JP2006339105A (ja) * 2005-06-06 2006-12-14 Tdk Corp チップ型ヒューズ素子及びその製造方法
JP2008153184A (ja) * 2006-12-15 2008-07-03 Qiankun Kagi Kofun Yugenkoshi チップヒューズとその製造法
WO2013111767A1 (ja) * 2012-01-27 2013-08-01 株式会社村田製作所 多層配線基板

Also Published As

Publication number Publication date
CN106796251A (zh) 2017-05-31
US20170146570A1 (en) 2017-05-25
WO2016024534A1 (ja) 2016-02-18

Similar Documents

Publication Publication Date Title
WO2016024534A1 (ja) プローブカードおよびこのプローブカードが備える積層配線基板
JP3917133B2 (ja) インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるインターポーザ、インターフェイスモジュール、接続モニタ回路、信号処理ｌｓｉ
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
JP5010737B2 (ja) プリント配線板
US8138609B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
KR101121644B1 (ko) 프로브 카드용 공간 변환기 및 공간 변환기의 복구 방법
US20160323996A1 (en) Multilayer circuit board and inspection apparatus including the same
JP2007163327A (ja) 半導体装置および半導体装置の検査方法
US20080157792A1 (en) Probe Card and Method of Manufacturing the Same
JP2012021965A (ja) プローブカードのリペア方法及びこれを利用するプローブ基板
JP6847780B2 (ja) 回路基板およびプローブカード
TW201803416A (zh) 中間連接體、具備中間連接體之半導體裝置、及中間連接體之製造方法
JP6589990B2 (ja) プローブカード用積層配線基板およびこれを備えるプローブカード
JP2013077842A (ja) 配線板、配線板の検査方法
JP6683533B2 (ja) 配線基板
JP6496622B2 (ja) セラミックス配線基板及び電子部品収納用パッケージ
US10834812B2 (en) Wiring board
WO2016114170A1 (ja) プローブカードおよびこのプローブカードが備える積層配線基板
RU2134466C1 (ru) Носитель кристалла ис
JP5332247B2 (ja) 配線板
JP2011114019A (ja) 回路モジュールおよび回路モジュールの実装方法
KR101545815B1 (ko) 검사 공정 시 손상된 박막 저항 교체가 가능한 프로브 카드 및 박막 저항 교체 방법
KR20190093488A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180529