CN102339250A - 主板信号测试装置 - Google Patents

主板信号测试装置 Download PDF

Info

Publication number
CN102339250A
CN102339250A CN2010102290316A CN201010229031A CN102339250A CN 102339250 A CN102339250 A CN 102339250A CN 2010102290316 A CN2010102290316 A CN 2010102290316A CN 201010229031 A CN201010229031 A CN 201010229031A CN 102339250 A CN102339250 A CN 102339250A
Authority
CN
China
Prior art keywords
signal
mainboard
testing apparatus
resistance
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102290316A
Other languages
English (en)
Inventor
许李
卫明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2010102290316A priority Critical patent/CN102339250A/zh
Priority to US12/969,413 priority patent/US20120013346A1/en
Publication of CN102339250A publication Critical patent/CN102339250A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种主板信号测试装置，用以测试计算机主板的双倍数据速率总线的信号质量。所述主板信号测试装置包括一电路板及设于该电路板上的一连接模块、一校验模块及一信号采集单元，该连接模块包括若干连接端子，该校验模块和信号采集模块均通过所述连接端子与计算机主板电性连接，该校验模块内预设待测双倍数据速率总线的信息，以使计算机主板识别该主板信号测试装置，该信号采集单元包括多个信号采集模块，每一信号采集模块上设有一信号测试点，所述信号测试点用以采集双倍数据速率总线的信号。本发明的主板信号测试装置测试方便，测量精度高。

Description

主板信号测试装置
技术领域
本发明涉及一种主板信号测试装置，尤其涉及一种用于测试主板双倍数据速率总线信号的测试装置。
背景技术
随着计算机技术的飞速发展，双倍数据速率(Double Data Rate，DDR)总线的常用类型也从DDR266型发展到目前的DDR3/1333型，其数据传输速度提升了大约5倍。但是随着总线信号传输速度的提高，各种干扰因素，例如阻抗变动，邻近信号串扰，电磁干扰(ElectroMagnetic Interference，EMI)等对总线信号传输造成的影响也更加明显，故在设计中有必要对DDR3/1333型总线进行性能检测。
由于目前DDR3内存上的动态随机存取存储器(DynamicRandom Access Memory，DRAM)芯片大都采用细间距球栅阵列(Fine-Pitch Ball Grid Array，FBGA)封装，其焊接点被完全覆盖，难以直接使用示波器的探针进行点测，而只能在内存背面的测试点上焊接上延长线，然后再连接探针进行测量。然而，延长线本身容易影响探测信号的精确度，且在密集的测试点上焊接延长线操作难度较高，也容易造成短路。
发明内容
有鉴于此，有必要提供一种便于测试且精度较高的主板信号测试装置。
一种主板信号测试装置，用以测试计算机主板的双倍数据速率总线的信号质量，所述主板信号测试装置包括一电路板及设于该电路板上的一连接模块、一校验模块及一信号采集单元，该连接模块包括若干连接端子，该校验模块和信号采集模块均通过所述连接端子与计算机主板电性连接，该校验模块内预设待测双倍数据速率总线的信息，以使计算机主板识别该主板信号测试装置，该信号采集单元包括多个信号采集模块，每一信号采集模块上设有一信号测试点，所述信号测试点用以采集双倍数据速率总线的信号。
相较于现有技术，本发明将一校验模块及一信号采集模块集成于一电路板上，并通过连接端子***主板。测试时，通过使计算机主板识别校验模块，进而通过信号采集模块上的测试点采集双倍数据速率总线的信号。该主板信号测试装置结构简单，操作方便，测量精度高。
附图说明
图1为本发明较佳实施方式的主板信号测试装置的模块示意图；
图2为图1所示主板信号测试装置的校验模块与连接模块的电路图；
图3为图1所示的信号采集模块的电路图；
图4为本发明主板信号测试装置测得信号的波形仿真图。
主要元件符号说明
主板信号测试装置                 100
印刷电路板                       10
连接模块                         20
                                 Pin3、Pin12、Pin21、Pin30、
                                 Pin81、Pin90、Pin99、
                                 Pin108、Pin117、Pin118、
连接端子                         Pin119、Pin237、Pin238
校验模块                         30
地址引脚                         SA0、SA1、SA2
时钟引脚                         SCL
数据引脚                         SDA
接地引脚                         WP
信号采集单元            40
信号采集模块            42
第一电阻                R1
电压源                  V
第二电阻                R2
第三电阻                R3
电容                    C
信号测试点              TP1
接地测试点              TP2
曲线                    1、2
具体实施方式
本发明提供一种主板信号测试装置，其用于模拟计算机的内存条的功能，以测试计算机主板DDR总线的信号传输质量。
请参阅图1，本发明较佳实施方式提供一主板信号测试装置100，其包括一印刷电路板(printed circuit board，PCB)10、一连接模块20、一校验模块30及多个信号采集单元40，该连接模块20、校验模块30及信号采集单元40均集成于该印刷电路板10上。
所述连接模块20与印刷电路板10电性连接，其包括若干连接端子，当该主板信号测试装置100***待测计算机主板的DDR双列直插式存储模块插槽(Dual Inline Memory Modules，DIMM)中时，所述连接端子与计算机主板电性连接。在本实施例中，该连接端子的数量为240个，其中，该连接端子Pin3、Pin12、Pin21、Pin30、Pin81、Pin90、Pin99及Pin108分别用以将计算机主板DDR总线的8位数据信号(DQ0、DQ8、DQ16、DQ24、DQ32、DQ40、DQ48及DQ56)引入信号采集单元40。连接端子Pin117、Pin118、Pin119、Pin237和Pin238用于电性连接计算机主板DDR总线和校验模块30。
请参阅图2，所述校验模块30用以模拟计算机内存条上的串行配置检测模块(Serial Presence Detect，SPD)，其内预先写入待测DDR总线的传输速率、容量、电压、行列地址及带宽等相关参数信息。该校验模块30包括一组地址引脚SA0～SA2、一时钟引脚SCL、一数据引脚SDA及一接地引脚WP。所述地址引脚SA0～SA2分别电性连接于连接模块20的连接端子Pin117、Pin237及Pin119，以向计算机主板传送地址信号；时钟引脚SCL及数据引脚SDA分别电性连接于连接模块20的引脚Pin118和Pin238，以分别向计算机主板传送时钟信号及串行数据信号；所述接地引脚WP接地。当启动计算机并***该主板信号测试装置100时，计算机主板将通过地址引脚SA0～SA2、时钟引脚SCL及数据引脚SDA自动读取该校验模块30内预存的信息，进而识别该主板信号测试装置100。
请结合参阅图3，所述信号采集单元40用以检测DDR总线的信号质量，在本实施例中，该信号采集单元40的数量为8，每一所述信号采集单元40包括一信号采集模块42及一第一电阻R1。该信号采集模块42包括一电压源V、一第二电阻R2、一第三电阻R3、一电容C、一信号测试点TP1及一接地测试点TP2。该电压源V用于为该信号采集模块42提供1.5V的电压，该第二电阻R2与电压源V电性连接，该第三电阻R3和电容C并联于第二电阻R2和一接地点(图未标)之间。其中，该第二电阻R2和第三电阻R3的电阻值分别为220和340欧姆，二者用以模拟内存条上的DRAM芯片对信号的接收效果；该电容C的电容值为1.3pF，其用以模拟DRAM芯片的寄生电容。该信号测试点TP1设于第二电阻R2和电容C之间，接地测试点TP2接地。所述8个信号采集单元40的第一电阻R1的一端分别与连接模块20的连接端子Pin3、Pin12、Pin21、Pin30、Pin81、Pin90、Pin99及Pin108电性连接，另一端分别电性连接于对应的信号采集模块42的第二电阻R2和第三电阻R3之间。每一第一电阻R1的电阻值约为20欧姆，以在计算机主板信号线和该主板信号测试装置100的信号线之间起阻抗匹配作用，进而避免影响待测信号。
当需要测试计算机主板DDR总线的信号质量时，先启动计算机，再将该主板信号测试装置100***计算机主板的DIMM插槽中，计算机主板通过自动读取校验模块30内预存的信息，以识别该主板信号测试装置100。此时，将一波形测试装置(如示波器，图未示)的探针的信号端连接到信号采集单元40的信号测试点TP1，探针的接地端连接到信号采集单元40的接地测试点TP2，以此通过连接模块20的连接端子Pin3采集到主板DDR总线的DQ0信号，进而做出判断。同理，改变不同的信号测试点TP1即可测试出DQ8、DQ16、DQ24、DQ32、DQ40、DQ48及DQ56的信号。
请参阅图4，曲线1和曲线2分别为DDR的DRAM和本发明主板信号测试装置100的测试信号的波形图。在相同的输入信号下，DRAM接收到的最大信号电压为1.436V，主板信号测试装置100接收到的最大信号电压为1.440V，其中曲线1和曲线2两个波形的最大信号电压差为13.9mV，故由此可得本发明的主板信号测试装置100测试的信号误差小于1％(13.9mV/1.436V＝0.97％)。
可以理解，由于主板DDR总线的64位数据信号每8位一组，故本发明的信号采集单元40的第一电阻R1也可与连接模块20的其他连接端子电性连接，如Pin2、Pin10或Pin88等，只要选择与主板DDR总线的数据信号每一组中的任意1位电性连接即可。同理，该信号采集模块42的数量也可适量增减，如调整为6个或10个。
本发明的主板信号测试装置100模拟计算机内存条的功能，以通过连接模块20采集计算机主板DDR总线的数据信号，并在信号采集单元40上设置多个信号测试点TP1及接地测试点TP2，以便于检测DDR总线的数据信号质量。该主板信号测试装置100测试方便且测量精度高。

Claims (10)

1.一种主板信号测试装置，用以测试计算机主板的双倍数据速率总线的信号质量，其特征在于：所述主板信号测试装置包括一电路板及设于该电路板上的一连接模块、一校验模块及一信号采集单元，该连接模块包括若干连接端子，该校验模块和信号采集模块均通过所述连接端子与计算机主板电性连接，该校验模块内预设待测双倍数据速率总线的信息，以使计算机主板识别该主板信号测试装置，该信号采集单元包括多个信号采集模块，每一信号采集模块上设有一信号测试点，所述信号测试点用以采集双倍数据速率总线的信号。
2.如权利要求1所述的主板信号测试装置，其特征在于：每一所述信号采集单元还包括一第一电阻，所述第一电阻电性连接于信号采集模块和连接模块之间，以匹配计算机主板和所述主板信号测试装置之间的阻抗。
3.如权利要求2所述的主板信号测试装置，其特征在于：所述信号采集模块包括一电压源、一第二电阻、一第三电阻及一电容，所述第二电阻一端电性连接于电压源，所述第三电阻与电容并联，二者一端同时电性连接于第二电阻，另一端同时接地。
4.如权利要求1所述的主板信号测试装置，其特征在于：所述信号采集模块包括一接地测试点，所述接地测试点接地。
5.如权利要求3所述的主板信号测试装置，其特征在于：所述第二电阻和第三电阻用以模拟计算机内存条上的动态随机存取存储器对信号的接收效果，所述电容用以模拟动态随机存取存储器的寄生电容。
6.如权利要求3所述的主板信号测试装置，其特征在于：所述第一电阻一端电性连接于第二电阻和第三电阻之间，另一端与连接模块的连接端子电性连接。
7.如权利要求3所述的主板信号测试装置，其特征在于：所述信号测试点设于第二电阻和电容之间。
8.如权利要求1所述的主板信号测试装置，其特征在于：所述校验模块用以模拟计算机内存条上的串行配置检测模块，其内预先写入双倍数据速率总线的传输速率、容量、电压、行列地址及带宽参数信息。
9.如权利要求1所述的主板信号测试装置，其特征在于：所述校验模块包括一组地址引脚、一时钟引脚、一数据引脚及一接地引脚，所述地址引脚均与连接模块电性连接，以向计算机主板传送地址信号，所述时钟引脚及数据引脚均与连接模块电性连接，以分别向计算机主板传送时钟信号及串行数据信号，所述接地引脚接地。
10.如权利要求1所述的主板信号测试装置，其特征在于：所述主板信号测试装置用以***待测计算机主板的双倍数据速率双列直插式存储模块插槽。
CN2010102290316A 2010-07-16 2010-07-16 主板信号测试装置 Pending CN102339250A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010102290316A CN102339250A (zh) 2010-07-16 2010-07-16 主板信号测试装置
US12/969,413 US20120013346A1 (en) 2010-07-16 2010-12-15 Signal test device for motherboards

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102290316A CN102339250A (zh) 2010-07-16 2010-07-16 主板信号测试装置

Publications (1)

Publication Number Publication Date
CN102339250A true CN102339250A (zh) 2012-02-01

Family

ID=45466455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102290316A Pending CN102339250A (zh) 2010-07-16 2010-07-16 主板信号测试装置

Country Status (2)

Country Link
US (1) US20120013346A1 (zh)
CN (1) CN102339250A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544085A (zh) * 2013-09-24 2014-01-29 北京时代民芯科技有限公司 微处理器总线驱动能力验证方法
CN109270348A (zh) * 2017-07-17 2019-01-25 和硕联合科技股份有限公司 接合处阻抗检测方法及接合处阻抗检测***

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103699499A (zh) * 2012-09-27 2014-04-02 鸿富锦精密工业（深圳）有限公司 具有电容侦测电路的固态硬盘
WO2015083226A1 (ja) * 2013-12-02 2015-06-11 富士通株式会社 情報処理装置及び情報処理装置制御プログラム
CN106155958B (zh) * 2015-04-13 2020-01-31 联想(北京)有限公司 电子设备
KR102375142B1 (ko) * 2015-06-30 2022-03-17 삼성전자주식회사 연결 장치 및 장치 인식 방법
CN109634880B (zh) * 2018-12-12 2022-11-04 广东浪潮大数据研究有限公司 一种数据采集设备、数据交互设备及数据采集***
CN115932425A (zh) * 2021-08-24 2023-04-07 三赢科技（深圳）有限公司 电子产品的测试方法、电子装置及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198031A1 (en) * 2002-04-18 2003-10-23 Melvin Peterson Optimized conductor routing for multiple components on a printed circuit board
US20040059975A1 (en) * 2002-09-20 2004-03-25 Keith Grimes Methodology to accurately test clock to signal valid and slew rates of PCI signals
US20050201489A1 (en) * 2002-10-11 2005-09-15 Dell Products L.P. Adaptive reference voltage method and system
CN1959651A (zh) * 2005-11-02 2007-05-09 鸿富锦精密工业（深圳）有限公司 Rs232端口测试装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101634962B (zh) * 2008-07-21 2011-11-09 鸿富锦精密工业（深圳）有限公司 Pci 接口测试卡

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030198031A1 (en) * 2002-04-18 2003-10-23 Melvin Peterson Optimized conductor routing for multiple components on a printed circuit board
US20040059975A1 (en) * 2002-09-20 2004-03-25 Keith Grimes Methodology to accurately test clock to signal valid and slew rates of PCI signals
US20050201489A1 (en) * 2002-10-11 2005-09-15 Dell Products L.P. Adaptive reference voltage method and system
CN1959651A (zh) * 2005-11-02 2007-05-09 鸿富锦精密工业（深圳）有限公司 Rs232端口测试装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103544085A (zh) * 2013-09-24 2014-01-29 北京时代民芯科技有限公司 微处理器总线驱动能力验证方法
CN109270348A (zh) * 2017-07-17 2019-01-25 和硕联合科技股份有限公司 接合处阻抗检测方法及接合处阻抗检测***

Also Published As

Publication number Publication date
US20120013346A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
CN102339250A (zh) 主板信号测试装置
US8081004B2 (en) Testing card for peripheral component interconnect interfaces
US9159451B2 (en) Testing system and testing method thereof
CN101458289A (zh) 主机板线路检测装置
US20140304445A1 (en) Memory bus loading and conditioning module
US8659314B2 (en) Test apparatus for peripheral component interconnect expansion slot
CN102339251A (zh) 测试***及其usb接口测试连接卡
CN101957419A (zh) 贴装内存卡连接器测试装置
CN117409851B (zh) 一种存储芯片的测试***及测试方法
US8564322B2 (en) Receiver signal probing using a shared probe point
CN115831211A (zh) 一种测试板卡、测试***和测试方法
CN102650677A (zh) Pci-e信号测试装置
CN102411528A (zh) Mxm接口测试连接卡及具有该测试连接卡的测试***
US7868625B2 (en) Slot interposer probe
CN102567167A (zh) mSATA接口测试卡及测试***
CN104038380A (zh) 服务器主板检测***及方法
CN104569512A (zh) 可释放的探针连接
CN102692526A (zh) 辅助测试装置
CN104679172A (zh) 支持混合式存储设备的主板
US6442718B1 (en) Memory module test system with reduced driver output impedance
US20160124888A1 (en) Memory Bus Loading and Conditioning Module
CN102253878B (zh) Sas接口输出信号侦测装置
CN216249224U (zh) 主板及电子设备
CN101752013A (zh) 测试装置
TW201205279A (en) Main board signal testing device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120201