TWI309831B - Clocked inverter, nand, nor and shift register - Google Patents

Clocked inverter, nand, nor and shift register Download PDF

Info

Publication number
TWI309831B
TWI309831B TW092126375A TW92126375A TWI309831B TW I309831 B TWI309831 B TW I309831B TW 092126375 A TW092126375 A TW 092126375A TW 92126375 A TW92126375 A TW 92126375A TW I309831 B TWI309831 B TW I309831B
Authority
TW
Taiwan
Prior art keywords
transistor
power source
electrically connected
tft
signal
Prior art date
Application number
TW092126375A
Other languages
English (en)
Other versions
TW200409131A (en
Inventor
Mitsuaki Osame
Aya Anzai
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200409131A publication Critical patent/TW200409131A/zh
Application granted granted Critical
Publication of TWI309831B publication Critical patent/TWI309831B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

1309831 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於時鐘反相器以和包括時鐘反相器當成單 元電路的移位暫存器。此外’本發明亦關於例如非且閘和 非或閘的電子電路。 【先前技術】 近年來’諸如液晶顯示裝置和光發射裝置之類的顯示 裝置已取得很大發展’這是因爲移動式裝置的需求增加。 一種利用在絕緣體上由多晶矽半導體形成的電晶體來整合 圖素和驅動電路（下面稱爲內部電路）的技術已經取得很 大發展，因爲這種技術有助於使設備小型化，降低功耗。 在絕緣體上形成的內部電路與控制器1C (積體電路）等 (下面稱爲外部電路）藉由FPC等相連，以便加以控制 〇 一般而言’內部電路的電源電壓大致爲10伏特，而 構成外部電路的1C準備幅度大致爲3伏特的訊號，因爲 1C可借助低於內部電路的電源電壓工作。爲了用幅度大 致爲3伏特的訊號來操作內部電路，存在一種移位暫存器 ’其中’在每一級設置電位轉換部分（參考文件1 .日本公 開特許公報 N0.2000-339985)。 圖11A、11B、11C和11D分別顯示時鐘反相器的電 路圖、該時鐘反相器的邏輯符號、非且閘的電路圖和非或 閘的電路圖。 -5- (2) 1309831 當在內部電路中執行電位轉換時，會引 例如，使驅動電路的佔用面積增加、波形延 率特性降低。此外，如對比文件1所述，當 型移位暫存器時，有必要抑制相鄰的TFT « 的波動。相反的，當把電位轉換器設置在外 會引發各種問題，例如，由於例如1C的元 加導致裝置外殼總尺寸增大，製造成本增加 器的功耗增加。因此，最好使用無需採用電 大致爲3伏特的訊號。 而且，電晶體的臨界電壓發生波動是因 製造步驟的差異引起的閘極絕緣薄膜的薄膜 閘極長度和閘極寬度波動，因此，臨界電壓 望値。在這種情況下，當使用小幅度訊號時 臨界電壓波動的影響而不能正確工作。 【發明內容】 本發明正是考慮到以上問題而作出。本 藉由提供無需在外部電路中設置任何電位轉 存器來實現裝置外殼的小型化並降低製造成 外，根據本發明，可以無需在內部電路中設 換器來實現移位暫存器，以解決諸如時鐘的 畸變、設置在內部電路中的電源線的電壓下 。而且，可以減少內部電路中驅動電路佔據 功耗以及可以實現高頻工作。 發各種問題， 遲或畸變使頻 使用電流驅動 L間TFT特性 部電路中時， 件的數量的增 以及移位暫存 位轉換的幅度 爲所用基底或 厚度波動或者 可能不同於期 ，TFT可能因 發明的目的是 換器的移位暫 本和功耗。另 置任何電位轉 波形有延遲和 降之類的問題 的面積、減少 -6- (3) 1309831 另外’本發明的另一目的是提供一種時鐘反相器、一 種可藉由減輕TFT特性波動的影響而得以正確工作的移 位暫存器。而且’提供一種非且閘電路或者非或閘電路， 該非且閘電路或者非或閘電路具有比習知非且閘電路或者 非或閘電路低的輸入負載和高的輸出能力。 爲了獲得上述目的’根據本發明，採取了如下這些措 施： 根據本發明，提供一種時鐘反相器，包含： 串聯的第一電晶體和第二電晶體，以及 包括串聯的第三電晶體和第四電晶體的補償電路，其 中： 第三電晶體和第四電晶體的閘極彼此相連， 第三電晶體和第四電晶體的汲極分別連接到第一電晶 體的閘極， 第一電晶體和第四電晶體的源極分別電連接到第一電 源， 第二電晶體的源極電連接到第二電源；以及 輸入到第三電晶體的源極的訊號的幅度小於第一電源 和第二電源之間的電位差。 根據本發明的時鐘反相器，第一電源是高電位電源， 第二電源是低電位電源，第一電晶體和第四電晶體均是P 型電晶體，以及第二電晶體和第三電晶體均是N型電晶 體。 根據本發明的時鐘反相器’第一電源是低電位電源， -7- (4) 1309831
第二電源是高電位電源，第一電晶體和第四電晶體均是N 型電晶體，以及第二電晶體和第三電晶體均是P型電晶體 〇 根據本發明，提供一種非且閘，包含： 並聯的第一電晶體和第二電晶體； 與第一電晶體和第二電晶體串聯的第三電晶體：以及 包括串聯的第四電晶體和第五電晶體的補償電路，其 中： 第四電晶體和第五電晶體的閘極彼此相連； 第四電晶體和第五電晶體的汲極分別連接到第三電晶 體的閘極； 第一電晶體和第二電晶體的源極分別電連接到高電位 電源； 第三電晶體和第五電晶體的源極分別電連接到低電位 電源；以及 輸入到第四電晶體的源極的訊號的幅度以及輸入到第 一電晶體、第二電晶體、第四電晶體和第五電晶體中的每 一個的閘極的訊號的幅度均小於高電位電源和低電位電源 之間的電位差。 根據本發明，提供一種非或閘，包含： 並聯的第一電晶體和第二電晶體； 與第一電晶體和第二電晶體串聯的第三電晶體；以及 包括串聯的第四電晶體和第五電晶體的補償電路，其 中·· -8- (5) 1309831 第四電晶體和第五電晶體的閘極彼此相連； 第四電晶體和第五電晶體的汲極分別連接到第三電晶 體的閘極； 第一電晶體和第二電晶體的源極分別電連接到低電位 電源， 第三電晶體和第五電晶體的源極分別電連接到高電位 電源；以及 輸入到第一電晶體、第二電晶體、第四電晶體和第五 電晶體中的每一個的閘極的訊號的幅度以及輸入到第四電 晶體的源極的訊號的幅度均小於高電位電源和低電位電源 之間的電位差。 根據本發明，提供一種移位暫存器，包含： 包括串聯的第一電晶體至第三電晶體的時鐘反相器； 以及 包括串聯的第四電晶體和第五電晶體的補償電路，其 中： 第一電晶體和第五電晶體的的源極分別電連接到第一 電源； 第三電晶體的源極電連接到第二電源； 第一電晶體的閘極連接到補償電路的輸出端； 在第n-1級産生的脈衝輸入到設置在第η級的補償電 路的輸入端；以及 在第η- 2級産生的脈衝或時鐘訊號輸入到設置在第r 級的第四電晶體的源極。 -9- (6) 1309831 具有上述結構的本發明提供一種時鐘反相器和移位暫 存器，它們能夠減輕TFT臨界値波動的影響’從而無需 對電壓幅度小於電路的電源電壓幅度的訊號進行電位轉換 就可以完成操作，並且執行高頻操作和低電壓操作。還提 供具有低輸入負載和高輸出能力的非且閘和非或閘。 而且，不在外部電路中設置電位轉換器，從而實現外 殼小型化、減少製造成本以及減小功耗。這樣，就可以解 決時鐘波形有延遲和畸變以及設置在內部電路中的電源線 的電壓下降這類問題。而且，可以減小內部電路中驅動電 路佔用的面積、減少功耗以及可以實現高頻工作。 應注意，時鐘反相器不限於圖1 1 A至1 1 D中所示的 類型，它亦可包括這樣的類型，其中，修改了圖1 1 A中 所示的時鐘反相器而且不直接輸入時鐘訊號，例如圖1A 中的時鐘反相器10、圖1C中的時鐘反相器10、圖2A中 的時鐘反相器10、圖2C中的時鐘反相器10、圖3A中的 時鐘反相器1 0和1 7、圖3 C中的時鐘反相器1 〇和1 7以 及圖12A中的時鐘反相器10和17。 【實施方式】 實施例模式1 參照圖1A至1D說明本發明的實施例模式。在本實 施例模式中’作爲示例’假定CK在5伏特（高電位）和 2伏特（低電位）之間切換，VDD (高電位電源）爲7伏 特’而VSS (低電位電源）爲0伏特。即，假定ck的幅 -10- 1309831 度爲3伏特以及電源電壓幅度爲7伏特。 參照圖1 A說明本發明的第一種結構。圖1 a是顯示 設置在第n級的移位暫存器的結構元件的電路圖。每一級 由如下元件構成：包括串聯的TFT 11至TFT 13的時鐘反 相器10、包括串聯的TFT 14a和TFT 15a的補償電路19a 、反相器1 6以及時鐘反相器1 7。藉由將各級級聯而形成 移位暫存器’追些電路就佈置在各級中，其中，來自 CK 和CKB的訊號交替地在各級輸入。 TFT 11的閘極連接到時鐘訊號線並接收CK。TFT 12 的閘極接收訊號S，訊號S爲啓動脈衝或設置在η-1級的 反相器16的輸出，TFT 14a和TFT 15a的閘極接收訊號 SB，訊號SB是訊號S的反相訊號，而TFT 14a的源極接 收設置在第η·2級的時鐘反相器10的輸出。注意，在附 圖中，設置在第η-2級的時鐘反相器10的輸出表示爲“ 兩級前訊號”。 在本發明中，在補償電路19中，TFT 14a和TFT 15a 的閘極彼此相連，且每個閘極都作爲輸入端，而TFT 1 4a 和TFT 15a的汲極彼此相連，且每個汲極都作爲輸出端。 將參照圖1 B所示的時間圖來說明各種操作。在圖1 B 中，時鐘訊號周期的一半設爲“ T ” 。下面說明周期T1 和T2中的操作。 在周期T1中，兩級前訊號處於V S S，訊號S處於 VDD，訊號SB處於VSS以及CK處於Η電位（5伏特） ，從而TFT 12關斷，TFT 14a關斷，TFT 15a關斷以及 -11 - (8) 1309831 TFT 1 3關斷。在這種情況下，由反相器1 6和時鐘反相器 17形成的迴路保持VDD，因此輸出OUT爲VDD。 接著，當時間從周期T1前進到周期T2時，兩級前
訊號從VSS切換到VDD，訊號S保持在VDD，訊號SB
保持在VSS，而CK切換到L電位（2伏特），從而TFT 12保持關斷，TFT 14a導通，而TFT 1 5a保持關斷。在這 種情況下’輸入到TFT 1 3閘極的訊號切換到VDD，從而 TFT 13從關斷狀態切換到導通狀態。因此，輸出OUT爲 VSS。在本發明中，OUT從VDD切換到VSS稱爲“下降 ” 〇 接下來，將參照圖1 C說明本發明的第二結構。圖1 C 是顯示設置在第η級的移位暫存器的結構元件的電路圖。 與上述第一結構的不同之處在於：包括串聯的TFT 1 4b和 TFT 1 5b的補償電路I 9b連接到TFT 1 1的閘極，取消了 P 型TFT 12，取而代之的是設置了 N型TFT 18，TFT 15b 的源極接收設置在第n-2級的時鐘反相器1 0的輸出，TFT 1 8的閘極接收訊號s，而時鐘訊號線連接到TFT 1 3的閘 極以及CIC輸入到TFT 13的閘極。 接下來’參照圖1 D所示的時間圖說明周期T1和T2 中的操作。注意，根據第二種結構的操作類似於根據上述 第一種結構的操作，因此將簡短地加以說明。 在周期T1中，輸出OUT爲VSS。當時間從周期T1 前進到周期T2時，輸入到TFT 1 1的閘極的兩級前訊號從 VDD切換到VSS’從而TFT 11導通。另一方面，TFT 18 -12- (9) 1309831 關斷，從而輸出OUT爲VDD。在本發明中’ OU丁從VSS 切換到V D D稱爲“上升”。 具有上述第一種結構的本發明對於所述“下降”非常 有效，而具有上述第二種結構的本發明對於所述“上升” 非常有效。結果是提供效果（1 )。 首先將說明效果（1 )。當CK實際輸入到圖1 A所示 的TFT Wa的源極或者圖1C所示的TFT 15b的源極時， 出現這樣一個問題：CK的幅度小，導致上述TFT的導通 時間早於期望時間。更詳細地說，出現這樣一個問題：産 生了圖1B所示的具有虛線波形170的訊號或圖1D中所 示具有虛線波形1 7 1的訊號。即，出現這樣一個問題：當 漏電流很大時，不會出現脈衝的電位轉換。但是，在本發 明中，採用了兩級前訊號，從而有可能在期望時間而不是 過早使上述TFT導通。因此，有可能解決脈衝的電位轉 換不會發生這種問題。 除了上述說明的效果（1)以外，具有上述第一種結 構或第二種結構的本發明還提供如下有利效果（2 )和（3 )°
首先說明效果（2 )。在通常情況下，時鐘反相器由 四個TFT形成，其中有兩個串聯的N型TFT，兩個串聯 的P型TFT。而且，爲了獲得很大的導通電流，使串聯的 兩個TFT的閘極寬度很大，導致有必要增加其閘極作爲 負載的TFT的閘極寬度。結果是’總的負載增加，高頻 操作受到防礙。然而，在本發明中，有可能將雙閘極T F T • 13 - (10) 1309831 (兩個串聯的TFT)改成單閘極TFT。例如’就圖]A所 示結構而言’一般要求使兩個N型TFT串聯。但是，在 本發明中只設置一個N型TFT 13就足夠了。因此，在本 發明中，沒有必要增加 TFT的寬度，而且有可能減小 TFT的尺寸，這使得有可能實現高整合度。另外，其閘極 (閘極電容）充當負載的元件上的負荷減輕了，從而總的 負載也減小了 ’因而高頻工作成爲可能。 接下來，將說明效果（3 )。串聯的兩個相同導電類 型的TFT在電流性能方面很弱（功率）。然而，在本發 明中，有可能將雙閘極TFT改成單閘極TFT，使得有可 能增強TFT的電流性能。例如，在圖1A所示的結構中， 有可能增強N型TFT 13的電流性能。同樣，在圖1 C所 示的結構中，有可能增強P型T F T 1 1的電流性能。注意 ，電流性能定義爲：K = pC0XW/2L，其中 K爲電流性能 ，μ是載子遷移率，Cox是每單位面積閘極絕緣薄膜的電 容，W是通道寬度，而L是通道長度。 如上所述，圖1 A所示的結構對上升操作和下降操作 都非常有效。但是，在圖1 A和圖1B中，當閘極前進到 周期T3時，S切換到VSS，SB切換到VDD，而CK切換 到Η電位，從而TFT 1 2導通，TFT 1 3關斷，而TFT ] 1 根據其臨界値導通或關斷。如果TFT 1 1的臨界値低於期 望値’則出現這樣一種情況：TF T 1 1導通，移位暫存器 因而不能正確工作。 鑒於這個問題，現提出作爲本發明第三種結構的一種 -14 - (11) 1309831 結構，該結構對保持V S S有效而又無需使Ο U T在周期τ 3 中較早上升。 着 參照圖2Α說明本發明的第三種結構。圖2Α是顯示 設置在第η級的移位暫存器的結構元件的電路圖。每一級 由如下元件構成：包括串聯的TFT 11和TFT 13的時鐘反 相器10、包括TFT 14a和TFT 15a的補償電路19a、包括 TFT 14b和TFT 15b的補償電路19b、反相器16以及包括 TFT 22至TFT 25的時鐘反相器17。藉由將各級級聯而形 成移位暫存器，在各級中設置這些電路，同時CK和CKB 交替地在各級輸入。圖2A所示結構和圖1A所示結構之 間的不同之處在於：消除了 TFT 12，補償電路1 9b的輸 出連接到TFT 1 1的閘極，SB連接到補償電路1 9b的輸入 端，VDD連接到TFT 14b的源極，CK連接到TFT 15b的 源極，且設置大的通道寬度使得TFT 24和TFT 25的電流 性能得以增強。
下面參照圖2 B所示的時間圖說明周期Τ 1和T2中圖 2A所示結構的操作。 在周期T1中，兩級前訊號處於VDD，訊號SB處於 VSS而時鐘訊號CK處於L電位，從而TFT 14a導通， TFT 15a 關斷，TFT 13 導通，TFT 14b 導通，TFT 15b 關 斷，以及TFT 11關斷。結果，輸出OUT爲VSS。 接著’在周期T2中，兩級前訊號保持在VDD，訊號 SB切換到VDD，時鐘訊號CK切換到Η電位，從而TFT 13關斷而TFT 11導通或關斷。在這種狀態下，反相器16 -15- (12) 1309831 和反相器17形成的迴路使OUT保持在VSS，而VSS連續 作爲OUT輸出。注意，在本發明中，周期T2中執行的操 作稱爲“保持”。此結構對保持操作非常有效。下面將對 周期T2中的保持操作作更詳細的說明。 在周期T2中，訊號SB處於VDD ( 7伏特）。當訊 號SB處於VDD (7伏特）而CK處於Η電位（5伏特） 時，TFT 15b的VGS變成2伏特。 在這種條件下，如果TFT 15b的臨界電壓（|VTH| ) 等於或小於2伏特，則TFT 1 5b導通，從而CK ( Η電位 ，5伏特）輸入到TFT 1 1的閘極。然後，TFT II根據其 臨界電壓導通或關斷。 如果TFT 1 1導通，則它試圖將VDD作爲OUT輸出 。然而，保持VSS的時鐘反相器17的TFT 24和TFT 25 的電流容量定得大，以便輸出V S S且理論上可執行正確 的操作。結果，如圖2 B中時間圖中虛線波形1 7 2所示， 防止了出現這樣一種情形：其中，作爲out輸出的訊號 沒有得到正確保持，從VSS到VDD的切換早於期望時間 執行。
而且，即使如上所述執行了正確的操作，當應當關斷 的P型TFT 1 1保持導通時，出現這樣一個問題：漏電流 在VDD和VSS之間流動，電流消耗因而增加。在這種情 形下，如圖2 A所示，反相器2 0和2 1可連接到T F T 1 4 b 和TFT 1 5b的閘極。利用這種結構，如圖2B中時間圖中 虛線波形174所示，有可能延遲訊號SB以及延遲TFT -16- (13) 1309831 1 5 b導通的時刻’從而有可能延遲漏電流開始流動的時刻 。注意，只要沒有理論上的差別，則對將要連接的反相器 的數量沒有特殊限制’儘管延遲程度被設置爲等於或小於 C K周期的一半。 另一方面，如果TFT 11或TFT 15b的臨界電壓（ | V Τ Η I )等於或小於2伏特’貝(1 T F T 1 5 b不導通’沒有漏 電流産生。如果有可能防止漏電流的座生’則防止電流消 耗增加，輸出型號Ο U τ的波形早於期望時間上升。結果 ，就産生了具有穩定波形的訊號。 而且，在圖1C和1D所示的周期T3中，出現這樣一 種情況：其中，N型TFT 1 5b的臨界値低於期望値，從而 N型TFT 15b導通。在這種情況下，不可能使OUT保持 在VDD，移位暫存器不會正確操作。 有鑒於此，現提出作爲本發明第四種結構的一種結構 ’該結構對在周期T3中使OUT保持在VDD有效。 參照圖2 C說明本發明的第四種結構。圖2 C是顯示 設置在第η級的移位暫存器的結構元件電路圖。圖2 C所 示結構與第二種結構之間的不同之處在於：消除了 TFT 1 8，補償電路！ 9a的輸出連接到TFT 1 3的閘極，S B連接 到補償電路19a的輸入端，CK連接到TFT 14a的源極， VSS連接到TFT 的源極，通道寬度定得大，從而TFT 22和TFT 23的電流性能得以增強。 下面將遵循圖2D所示的時間圖說明周期τι和T2中 的操作。注意，根據圖2C所示結構的操作類似於上述根 -17- (14) 1309831 據圖2A所示結構的操作，因此將簡短地加以說明。 在周期T1中，兩級前訊號處於VSS，訊號SB處於 VDD而時鐘訊號CK處於Η電位，從而TFT 14b關斷， TFT 15b導通，TFT 11導通。結果，輸出OUT爲VDD。 接著，在周期T2中，兩級前訊號保持在VSS，訊號 SB切換到VSS，時鐘訊號CK切換到L電位，從而TFT 1 1關斷而TFT 1 3導通或關斷。在這種狀態下，由反相器 1 6和時鐘反相器1 7形成的迴路使OUT保持在VDD。此 結構對保持操作非常有效。下面將對周期T2中的操作作 更詳細的說明。 在周期T2中，訊號SB處於VSS(0伏特）。當訊號 SB處於VSS(0伏特）而CK處於L電位（2伏特）時， TFT 14a的VGS變成2伏特。 在這種條件下，如果TFT Ma的臨界電壓（|VTH| ) 等於或小於2伏特，貝(]TFT 14a導通，從而CK ( L電位 ，2伏特）輸入到TFT 13的閘極。然後’ TFT 13根據其 臨界電壓導通或關斷。 如果TFT 13導通，則它試圖將VSS作爲OUT輸出 。然而，保持VDD的時鐘反相器17的TFT 22和TFT 23 的電流容量定得大，從而在理論上執行正確的操作。結果 ，如圖2D所示時間圖中虛線波形1 73所示，防止了出現 這樣一種情形：其中，作爲OUT輸出的訊號沒有得到正 確保持，並且從VDD到VSS的切換早於期望時間執行。 而且，即使如上所述執行了正確的操作’當應當關斷 -18- (15) 1309831 的N型T F T 1 3保持導通時，出現這樣一個問題：漏電流 在V D D和V S S之間流動，電流消耗因而增加。在這種情 形下，如圖2 C所示’反相器2 0和21可連接到T F Τ ] 4 a 和TFT 1 5a的閘極。利用這種結構，如圖2D中虛線波形 !75所示，有可能延遲訊號SB以及延遲P型TFT 14a導 通的時刻，從而有可能延遲漏電流開始流動的時刻。注意 ’只要沒有理論上的差別，則對將要連接的反相器的數量 沒有特殊限制，儘管延遲程度被設置爲等於或小於C K周 期的一半。 另一方面，如果TFT 13或TFT 14a的臨界電壓（ IVTH| )等於或小於2伏特，則TFT 13不導通，沒有漏電 流産生。如果有可能防止漏電流的産生，則防止電流消耗 增加。而且，輸出訊號out的波形不會早於期望時間轉 換。結果就産生了具有穩定波形的訊號。 總之，具有上述第三或第四種結構的本發明對保持操 作非常有效並且提供如下效果（4 )和（5 )。 首先說明效果（4 )。當圖2A所示結構中 TFT 15b 的臨界電壓（|VTH| )或圖2C所示結構中TFT 14a的臨界 電壓（|VTH| )等於或小於期望値（2伏特），則多個反 相器可以連接到補償電路1 9a或1 9b的輸入端。利用這種 結構，即使上述TFT的臨界電壓等於或小於期望値，還 是有可能延遲漏電流産生的時刻。 接下來說明效果（5 )。照常一直存在這樣一個問題 :應當關斷的TFT保持導通且漏電流在VDD和VSS之間 -19- (16) 1309831 流動，從而導致電流消耗的增加。例如，在圖2 A所示結 構中，應當關斷的P型TFT 1 1保持導通。同樣’在圖2C 所示結構中，應當關斷的^^型TFT 13保持導通。但是’ 在本發明中，當圖2A所示結構中TFT 11或TFT 15b的 臨界電壓（|VTH| )或圖2C所示結構中TFT 13或TFT 14a的臨界電壓（|VTH|)等於或小於期望値（2伏特）時 ，則有可能抑制漏電流的産生。
而且，與第一結構和第二結構中的情況一樣，具有上 述第三或第四結構的本發明提供上述的有利效果（2 )和 (3)。
然而，在圖2A和2B所示的結構中，爲了即使在 TFT 1 1導通時在理論上執行正確的操作，將保持時鐘反 相器中TFT 24和TFT 25的電流容量定得大。因而出現這 樣一種情況：即使當時間從周期T2前進到周期T3以及 CK切換到L電位，OUT也不切換到VDD，從而移位暫存 器不能正確工作。 有鑒於此，現提出作爲本發明第五種結構的一種結構 ’該結構能夠在保持周期獲得波形穩定的OUT，並且對 從周期T2到周期T3的上升操作有效。 下面參照圖3A說明本發明的第五種結構。圖3 A是 顯示設置在第η級的移位暫存器的結構元件的電路圖。每 一級由如下元件構成：包括串聯的TFT 11和TFT 13的時 鐘反相器1 〇、包括TFT 1 4a和TFT 1 5a的補償電路1 9a、 包括TFT 14b和TFT 15b的補償電路19b、反相器16、包 -20- (17) 1309831
括串聯的TFT 22至TFT 24的時鐘反相器17以及包括N 型TFT 34和類比開關35的補償電路19c。藉由將各級級
聯而形成移位暫存器，在各級中設置這些電路，同時C K 和CKB交替地在各級輸入。與圖2A的不同之處在於：從 保持時鐘反相器17中取消了 TFT 25，補償電路19c的輸 出連接到TFT 24的閘極，反相器〗6的輸入端（即，時鐘 反相器1 〇的輸出端）連接到補償電路1 9c的TFT 34的閘
極和類比開關3 5的P型T F T側的閘極，V S S連接到T F T 3 4的源極以及C K連接到類比開關3 5的源極。
T F T 2 2的閘極連接到時鐘條訊號線並接收c K B，T F T 2 3的閘極接收反相器1 6的輸出。而且，T F T 2 4的電流效 能設定成較大。更詳細地說，如果假定“ W 2 4 / L : W , ! / L = X: y” ’ TFT 24 的 W24/L 和 TFT 11 的 Wh/L 分別設爲“ y=l’x>l” （其中’W是閘極寬度而L是閘極長度） 〇 下面遵循圖3B所示時間圖說明周期T1至T3中的操 作。在周期T1中，V S S從時鐘反相器1 0輸出。 接下來說明周期T2中的操作。在時鐘反相器17中， CKB(L電位’ 2伏特）輸入到TFT 22的閘極，從而TFT 22導通。OUT的反相訊號（VDD)輸入到TFT 23的閘極 ，從而TFT 23關斷。輸出〇UT(VSS)輸入到TFT 34的 閘極’從而TFT 34關斷。訊號CK(H電位，5伏特）藉 由類比開關35輸入到TFT 24的閘極，從而TFT 24導通 。在這種條件下，TFT 23關斷’而TFT 24導通，從而輸 -21 - (18) 1309831 出 VSS。 此外，在時鐘反相器10中TFT 1 1或導通或 使TFT 1 1導通’但TFT 24的電流效能設定成較 在周期T2中輸出的VSS很穩定。 希望當時間從周期T2前進到周期T3時， 器1 〇的輸出從VSS精確地切換到VDD。但是， TFT 24的電流效能設定成較大，結果如圖3B所 中的波形1 76所示，出現這樣一種情況··其中， 行從VSS到VDD的切換，從而移位暫存器不能 。然而，在本發明中，爲了防止這種情形，採取 策。 當時間從周期T2前進到周期T3時，時鐘f 試圖將其輸出從VSS (0伏特）切換到VDD (7 但是，時鐘反相器1 7所擁有的N型T F T 2 4的 設定成較大’結果就出現這樣一種情況：其中， TFT 11上的|VGS|從2伏特變化到5伏特，並 VDD作爲OUT輸出，但不可能使輸出從〇伏特 伏特。在這種情況下，反相器1 6的輸出不會變f ，且7伏特連續輸入到保持時鐘反相器1 7中 TFT 23和TFT 24的導通/關斷狀態沒有互換，並 〇伏特）連續作爲OUT輸出，這意味著移位暫 正確工作。 然而，在本發明中，即使時鐘反相器1 0的 從 VSS ( 0伏特）切換到 VDD ( 7伏特），如 關斷。即 大，因此 時鐘反相 因爲N型 示時間圖 不可能執 正確工作 了如下對 乏相器1 0 伏特）。 電流效能 儘管加到 且試圖將 增加到7 交〇伏特 。因此， 且 VSS ( 存器沒有 輸出沒有 果在加到 -22- (19) 1309831 TFT 1 1上的VGS從2伏特變化到5伏特時，輸出OUT變 化量至少等於TFT 34的臨界値，則TFT 34導通且TFT 24被迫關斷。因此，TFT 1 1有可能不受TFT 24影響就將 輸出OUT提高到VDD。此外，OUT的上升操作可以在期 望時間執行。而且，當TFT 3 5被類比開關3 5替代時，在 該時刻將L電位的CK輸入到TFT 24的閘極。如果TFT 24的臨界値等於或大於2伏特，則TFT 24關斷。而且， 即使該臨界値等於或小於2伏特，從而TFT 24導通，則 丨VGS丨從5伏特減小到2伏特，以致保持能力受到削弱。 結果，輸出OUT容易變化。 TFT 24的電流性能也適用於臨界値。因此，可以想 像，當N型TFT的臨界値降低以及TFT 24的電流性能增 強時，具有相同極性的TFT 3 4的臨界値會降低。結果， 即使OUT的變化程度小也會執行導通。與此相反，即使 TFT 34的臨界値大，則這時TFT 24的臨界値也大，因而 保持能力被削弱。結果，可以執行正確的操作而不存在任 何問題。 總之，具有上述第五種結構的本發明對保持和上升操 作非常有效，且提供如下效果（6 )和（7 )。 首先將說明效果（6)。在本發明中，時鐘反相器17 所擁有的N型TFT 24的電流效能設定成較大。當VSS爲 反相器16和反相器17形成的迴路保持時，因TFT 24的 電流效能設定成較大，以致有可能輸出穩定的V S S。 接下來說明效果（7)。在時鐘反相器10的輸出從 -23- (20) 1309831 VSS上升到VDD時’時鐘反相器17所擁有的N型TFT 2 4的電流效能設定成較大’以致出現這樣一種情況··上 升操作沒有執行從而正確的操作沒有執行。但是，該上升 時刻由時鐘反相器10擁有的P型TFT II來確定=如果輸 出Ο U T在T F T 1 1的V G S的變化時刻變化，則當N型 TFT 34的臨界値被超過時，TFT 34導通。結果，輸出 OUT精確上升。 類似於圖2 C和2 D中’存在這樣—種情況：其中， 甚至當時間從周期T2前進到周期T3以及CK切換到Η電 位時’ OUT沒有切換到VSS，從而移位暫存器沒有正確工 作。 有鑒於此’現提出作爲本發明第六種結構的一種結構 ，該結構能夠在保持周期獲得波形穩定的OUT，並且對 從周期T2到周期T3的上升操作有效。
下面參照圖3 C說明本發明的第六種結構。圖3 C是 顯示設置在第η級的移位暫存器的結構元件的電路圖。每 —級由如下元件構成：包括串聯的TFT 1 1和TFT 13的時 鐘反相器10、包括TFT 14a和TFT 15a的補償電路19a、 包括TFT 14b和TFT 15b的補償電路19b、反相器16、包 括串聯的T F T 2 3至T F T 2 5的時鐘反相器1 7以及包括P 型T F T 3 7和類比開關3 5的補償電路1 9 d。藉由將各級級 聯而形成移位暫存器，在各級中設置這些電路，同時CK 和CKB交替地在各級輸入。與圖2C的不同之處在於：從 保持時鐘反相器17中取消了 TFT 22，補償電路19d的輸 -24- (21) 1309831
出連接到TFT 23的閘極，反相器1 6的輸入端（即，時鐘 反相器10的輸出端）連接到補償電路19d的P型TFT 37 的閘極以及類比開關3 5的N型TFT側的閘極，反相器1 6 的輸出端連接到類比開關35的P型TFT側的閘極，VDD 連接到TFT 3 7的源極以及CK連接到類比開關3 5的源極 〇 T F T 2 5的閘極連接到時鐘條訊號線並接收C K，T F T 37的閘極接收時鐘反相器10的輸出（OUT )。而且， TFT 23的電流性能設定很大。更詳細地說，如果假定“ W23/L : W13/L = X ·· y” ，TFT 23 的 W23/L 和 TFT 13 的 W13/L分別設爲“ y = 1，x 2 1” （其中，W是閘極寬度而 L是聞極長度）。 下面參照圖3D所示時間圖說明周期T1至T3中的操 作。在周期T1中，VDD從時鐘反相器10輸出。 接下來說明周期T2中的操作。在時鐘反相器17中， CKB ( Η電位，5伏特）輸入到TFT 25的閘極，從而TFT 25導通。OUT的反相訊號（VSS )輸入到TFT 24的閘極 ，從而TFT24關斷。輸出OUT(VDD)輸入到TFT37的 閘極，從而TFT 37關斷。訊號CK ( L電位，2伏特）藉 由類比開關35輸入到TFT 23的閘極，從而TFT 23導通 。在這種條件下，TFT 24關斷，而TFT 23導通，從而輸 出 VDD。 此外，在時鐘反相器10中TFT 13或導通或關斷。即 使TFT 13導通，但TFT 23的電流效能設定成較大，因此 -25- (22) 1309831 在周期T2中輸出的VDD很穩定。 希望當時間從周期T2前進到周期T3時，時鐘反相 器10的輸出從VDD精確地切換到VSS。但是，因爲P型 TFT 23的電流效能設定成較大，結果如圖3D所示時間圖 中的波形1 77所示，出現這樣一種情況：其中，不可能執 行從VDD到VSS的切換，從而移位暫存器不能正確工作 。然而，在本發明中，爲了防止這種情形，採取了如下對 策。 當時間從周期T2前進到周期T3時，時鐘反相器10 試圖將其輸出從VDD(7伏特）切換到VSS(0伏特）。 但是，時鐘反相器1 7所擁有的P型TFT 23的電流效能設 定成較大，結果就出現這樣一種情況：其中，儘管加到 TFT 13上的丨VGS|從2伏特變化到5伏特，並且試圖將 VSS作爲OUT輸出，但不可能使輸出從7伏特減小到0 伏特。在這種情況下，反相器1 6的輸出不會變成7伏特 ，且〇伏特連續輸入到保持時鐘反相器1 7中。因此， TFT 23和TFT 24的導通/關斷狀態沒有互換，並且VDD (7伏特）連續作爲OUT輸出，這意味著移位暫存器沒 有正確工作。 然而，在本發明中，即使時鐘反相器1 0的輸出沒有 從VDD ( 7伏特）切換到VSS ( 0伏特），如果在加到 TFT 13上的VGS從2伏特變化到5伏特時，輸出out變 化量至少等於TFT 37的臨界値，則TFT 37導通且TFT 23被迫關斷。結果，TFT 13有可能不受TFT 23影響就將 -26- (23) 1309831 輸出OUT降低到VDD。此外，OUT的上升操作可以在期 望時間執行。而且’當T F T 3 5被類比開關3 5替代時’在 該時刻將Η電位的C K輸入到T F T 2 3的閘極。如果T F T 23的臨界値等於或大於2伏特，則TFT 23關斷。而且’ 即使該臨界値小於2伏特，從而TFT 24導通，則|VGS|從 5伏特減小到2伏特，以致保持能力受到削弱。結果’輸 出OUT容易變化。
TFT 23的電流性能也適用於臨界値。因此’可以想 像，當P型TFT的臨界値降低以及TFT 23的電流性能增 強時，具有相同極性的T F T 3 7的臨界値會降低。結果’ 即使Ο U T的變化程度小也會執行導通。與此相反，即使 TFT 37的臨界値大，則這時TFT 24的臨界値也大，因而 保持能力被削弱。結果，可以執行正確的操作而不存在任 何問題。
總之，具有上述第六種結構的本發明對保持和上升操 作非常有效，且提供如下效果（8 )和（9 )。 首先將說明效果（8)。在本發明中，時鐘反相器17 所擁有的P型TFT 23的電流效能設定成較大。當VDD被 由反相器16和反相器17形成的迴路保持時，因TFT 23 的電流效能設定成較大，以致有可能輸出穩定的V D D。 接下來說明效果（9 )。在時鐘反相器1 0的輸出從 VDD上升到VSS時，時鐘反相器17所擁有的P型TFT 23的電流效能設定成較大，以致出現這樣—種情況：沒 有引起下降操作從而正確的操作沒有執行。但是，該下降 -27- (24) 1309831 時刻由時鐘反相器1 0擁有的N型TFT 1 3來確定。如 輸出OUT在TFT 13的VGS的變化時刻變化，則當P TFT 37的臨界値被超過時，TFT 37導通。結果，輸 OUT精確下降。 實施例模式2 有可能藉由將以上參照圖1A至1D、圖2A至2D 及圖3 A至3 D來說明的第一至第六種結構自由組合這 來利用它們。在本實施例模式中，將參照圖6A和6B 及圖7A和7B說明一種組合示例。注意，在這些附圖 ，訊號S是啓動脈衝或者設置在第η-1級的時鐘反相 1 6的輸出，訊號S Β對應於訊號S的反相訊號。此外， 謂“兩級前訊號”對應於設置在第η-2級的時鐘反相 1 0的輸出。 圖6Α是一個其中組合了第三種結構（參見圖2Α) 第五種結構（參見圖3Α)的電路圖，它顯示設置在第 級的移位暫存器的結構元件。每一級由如下元件構成： 括串聯的TFT 71至TFT 73的時鐘反相器10、反相器 、包括串聯的TFT 74和TFT 75的時鐘反相器17、串 的TFT 76和TFT 77、反相器78和79、TFT 80和類比 關8 1。藉由將各級級聯而形成移位暫存器，在各級中 置這些電路，同時CK和CKB交替地在各級輸入。 圖6B是一個電路圖，其中，第二種結構（參見圖 )、第四種結構（參見圖2 C )和第六種結構（參見圖 果 型 出
以 樣 以 中 器 所 器 與 η 包 16 聯 開 三几 叹 1C 3C -28- (25) 1309831 )彼此組合在一起，圖6B顯示設置在第η級的移位暫存 器的結構元件。每一級由如下元件構成：包括串聯的TFT 91至TFT 93的時鐘反相器1〇、反相器16、包括串聯的 TFT 94和TFT 95的時鐘反相器】7、串聯的TFT 96和 TFT 97、串聯的 TFT 98 和 TFT 99、反相器 120 和 121、P 型TFT 1 22和類比開關1 23。藉由將各級級聯而形成移位 暫存器，在各級中設置這些電路，同時CK和CKB交替 地在各級輸入。 圖7A是一個電路圖，其中，第四種結構（參見圖2C )與第六種結構（參見圖3C)彼此組合在一起，圖7A顯 示設置在第η級的移位暫存器的結構元件。每一級由如下 元件構成：包括串聯的TFT 131至TFT 133的時鐘反相器 10、反相器16、包括串聯的TFT 134和TFT 135的時鐘 反相器17、串聯的TFT 136和TFT 137 '反相器138和 139、P型TFT 140和類比開關141。藉由將各級級聯而形 成移位暫存器，在各級中設置這些電路，同時CK和CKB 交替地在各級輸入。 圖7B是一個電路圖，其中，第一種結構（參見圖1A ) '第三種結構（參見圖2A)以及第五種結構（參見圖 3A)彼此組合在一起，圖7B顯示設置在第η級的移位暫 存器的結構元件。每一級由如下元件構成：包括串聯的 TFT 151至TFT 153的時鐘反相器10、反相器16、包括 串聯的 TFT 154和 TFT 155的時鐘反相器 17、串聯的 TFT 156 和 TFT 157、串聯的 TFT 158 和 TFT 159、反相 -29- (26) 1309831 器160和161、N型TFT 162和類比開關163。藉由將各 級級聯而形成移位暫存器，在各級中設置這些電路，同時 CK和CKB交替地在各級輸入。
應注意’在組合上述第一至第六種結構中的一些結構 或所有結構時，如果電路可以無故障工作，則可以取消不 必要的TFT。在圖6A和7B所示的結構中，就確實取消 了圖3A中的TFT 22。而且，在圖6B和7A所示的結構 中，的確取消了圖3C中的TFT 25。以同樣的方式，如果 在工作中沒有故障出現，必要時可以額外設置其他的TFT 實施例模式3 下面參照圖1 0A和1 0B說明根據本發明的本實施例 模式。 圖10A顯不圖6B所不電路圖的平面版圖（頂視圖） 。圖1 0B顯示由光學顯微鏡放大的實際製作的面板照片。 圖10A和圖10B中的標號和符號對應於圖6B的那些 標號和符號，因此這裏可以省略說明。在圖l〇A和10B 中，P型TFT 16a和N型TFT 16b構成反相器16，P型 TFT 123a和N型TFT 123b構成類比開關123。 TFT 94的W (閘極寬度）設得大。如果需要與TFT 94串聯且尺寸與TFT 94相同的另一 TFT，則版圖面積變 得更大。然而，在本發明中只需要一個TFT 94’該TFT 94的W設得大，版圖面積的擴大受到控制。 -30- (29) 1309831 果，輸出OUT爲VSS。在周期T2中，Vinl保持在L電 位，VinBl保持在Η電位，而Vin2切換到L電位，從而 TFT 61保持關斷，TFT 62關斷，TFT 65保持關斷，以及 TFT 66保持導通。而且，Vin2(處於L電位）藉由TFT 66輸入到TFT 64，從而TFT 64導通。結果，輸出OUT 爲 VDD。 在周期T3中，Vinl切換到Η電位，VinBl切換到L 電位以及Vin2保持在L電位，從而TFT 61導通，TFT 62 保持關斷，TFT 65導通以及TFT 66關斷。而且，VDD藉 由TFT 65輸入到TFT 64，從而TFT 64關斷。結果，輸 出 OUT爲 VSS。在周期T4中，Vinl保持在Η電位， VinBl保持在L電位，並且Vin2切換到Η電位，從而 TFT 61保持導通，TFT 62導通，TFT 65保持導通關以及 TFT 66保持斷。而且，VDD藉由TFT 65輸入到TFT 64 ，從而TFT64保持關斷。結果，輸出OUT爲VSS。 接下來，圖5C顯示這樣一種結構：其中，用類比開 關67代替上述結構中的TFT 66。圖5C所示的結構按照 圖5D所示的時間圖工作。注意，圖5C所示的結構及其 工作原理類似於圖5 A所示的結構以及其上述工作原理， 故在此不作說明。 上述具有圖4 A或4 C所示結構的本發明的非且閘以 及上述具有圖5A或5C所示結構的本發明的非或閘提供 如下有利效果（1 〇 )。 現說明效果（1 〇 )。在通常情況下’非且閘和非或閘 -33- (30) 1309831 分別由四個TFT形成，其中有兩個串聯的N型TFT和兩 個串聯的P型TFT。而且，爲了獲得大的導通電流，串聯 的兩個TFT的閘極帶寬（W )設得大。結果，需要增加其 閘極充當負載的TFT的閘極寬度，這增加了總的負載並 妨礙高頻工作。但是，在本發明中，雙閘極TFT (串聯的 兩個TFT )變成了單閘極TFT。例如，在圖4A所示的結 構中，一般需要設置串聯的兩個N型TFT。但是，在本發 明中僅設置了一個N型TFT 13。結果，在本發明中，無 需增加TFT的閘極寬度，從而有可能減小TFT的尺寸， 這使得有可能實現高整合度。此外，減小了其閘極（閘極 電容）充當負載的元件上的負荷，因而總的負載也減小了 。結果，高頻工作就成爲可能。 在本實施例模式中，儘管已參照圖4A至4D以及圖 5A至5D對非且閘和非或閘作了說明，但本發明還適用於 其他電路。然而，本發明最好應用到使用至少兩個訊號的 電路中。 實施例模式5 下面參照圖8 A至8 C說明本發明的本實施例模式。 圖8A顯不一種顯示設備的外觀。該顯不設備具有圖 素部分102，在該圖素部分1〇2中，圖素101 (X X y) 在基底1 〇 7上以矩陣形式排列。訊號線驅動電路1 〇 3、第 一掃描驅動電路104以及第二掃描驅動電路105設置在圖 素部分1 02的週邊。訊號從外部藉由FPC 1 06提供給訊號 -34- (31) 1309831 線驅動電路i 〇 3、第一掃描驅動電路1 ο4以及第二掃描驅 動電路1 〇 5。此外，訊號線驅動電路1 〇 3、第一掃描驅動 電路104以及第二掃描驅動電路105可以設置在圖素部分 102在其中形成的基底1〇7的外部。在圖8A中，提供了 一個訊號線驅動電路以及兩個掃描驅動電路’但訊號線驅 動電路和掃描驅動電路的數量不受此限。對應於圖素1 〇 1 的結構，這些電路的數量可以任意設置。注意，本發明中 的顯示設備包括面板、面板上的模組以及顯示器，在所述 面板中，圖素部分和驅動電路被密封在基底和覆蓋材料之 間，而所述模組中裝備有1C等。 圖8B顯示訊號線驅動電路1 03的結構示例。訊號線 驅動電路103具有移位暫存器111、第一鎖存電路112以 及第二鎖存電路113。圖8C顯示第一掃描驅動電路1〇4 的結構示例。第一掃描驅動電路1 〇 4具有移位暫存器1 1 4 和緩衝器115。圖1A至3D、圖6A至7B所示的結構中的 任何一個可自由應用於移位暫存器U1或移位暫存器U4 。圖4 A至5 D所示的結構中的任何一個或者根據本發明 的另〜個電路可以自由地應用於第一鎖存電路n2 '第二 鎖存電路113或者緩衝器115。本實施例模式可與實施例 模式1至4自由組合。 實施例模式6 以下是採用本發明的電子設備的示例··視頻相機、數 位相機、護目鏡式顯示器（頭戴式顯示器）、導航系統、 -35- (32) 1309831 音頻再生單元（汽車音響、音頻部件等）、筆β5型個人電 腦、遊戲機、攜帶型資訊終端（移動電腦、行動電話、移 動型遊戲機、電子書等）、配備了記錄媒體的影像再生單 元（具體地說，配備了若干顯示器’且其中每一個顯示器 均能夠播放例如數位多功能光碟（DVD )的記錄媒體並顯 示其中的影像）、等。 圖9A顯示一種發光設備，該設備包括外殼2001、支 撐座2002、顯示部分2003、揚聲器部分2004、視頻輸入 端2005等。本發明可應用於顯示部分2003的驅動電路。 圖9A所示的發光設備可以根據本發明完成。該發光設備 具有比液晶顯示設備還要薄的的顯示部分，因爲，該發光 設備是自發光的，不需要背光。注意，用於顯示資訊的所 有顯示設備如個人電腦、用於接收電視廣播的設備以及用 於顯示廣告的設備也包括在該發光設備中。 圖9 B顯示一種數位相機，該數位相機包括機身2 1 〇 1 、顯示部分2102、影像接收部分2103 '操作鍵2104、外 部連接埠2 1 05、快門2 1 06等。本發明可應用於顯示部分 21〇2的驅動電路。圖9B所示的數位相機根據本發明完成 〇 圖9C顯示一種筆記型個人電腦，該筆記型個人電腦 包括機身2201、外殼2202、顯示部分2203、鍵盤2204、 外部連接埠220 5、指示滑鼠2206等。本發明可應用於顯 示部分2 2 0 3的驅動電路。圖9 C所示的筆記型個人電腦根 據本發明完成。 -36- (33) 1309831 圖9D顯示一種移動電腦，該移動電腦包括機身2 3 〇】 、顯不部分23 02、開關23 03、操作鍵23 04、紅外線埠 2305等等。本發明可應用於顯示部分23〇2的驅動電路。 圖9D所示的移動電腦根據本發明完成。 圖9E顯示一種配備了記錄媒體的攜帶型影像再生單 兀（具體說爲DVD播放器），該影像再生單元包括機身 2401、外殼2402、顯示部分a 2403、顯示部分B 2404' δ己錄媒體（例如DVD)讀取部分2405、操作鍵2406、揚 聲器部分2407、等等。顯示部分a 2403主要顯示影像資 訊，而顯示部分B 2404主要顯示字元資訊。本發明可應 用於顯不部分A 2403和B 2404的驅動電路。注意，配備 了記錄媒體的影像再生單元包括家用的遊戲機等。圖93 所示的影像再生單元根據本發明完成。 圖9F顯示一種護目鏡式顯示器（頭戴式顯示器）， 該顯示器包括機身2501、顯示部分2502、臂部分2503等 等。本發明可應用於顯示部分2502的驅動電路。匱| 9D 所示的護目鏡式顯示器根據本發明完成。 圖9 G顯示一種視頻相機，該視頻相機包括機身2 6 〇 j '顯示部分2602、外殼2603、外部連接埠2604、遙控接 收部分2605、影像接收部分2606、電池26〇7、音頻輸入 部分2608、操作鍵2609'目鏡2610等等。配備了根據本 發明而形成的發光元件的圖素部分可應用於顯示部分 2 602。圖9G所示的視頻相機根據本發明完成。 圖9H顯示一種行動電話’該行動電話包括機身27〇1 -37- (34) 1309831 、外殼2702、顯示部分2703'音頻輸入部分2704、音 輸出部分2 70 5、操作鍵2 706、外部連接埠2 707、天 27〇8等。本發明可應用於顯示部分2703的驅動電路。 意，藉由在顯示部分2 703的黑背景上顯示白色字元， 可以減少該行動電話的功耗。圖9H所示的行動電話根 本發明完成。 此外，電子設備外殼的小型化、內部電路中驅動電 所佔用的面積的減少、製造成本的降低、功耗的降低以 高頻工作都可根據本發明實現。本發明可爲所有上述電 設備帶來相輔相乘的效應，而且，尤其是能給移動終端 來較大的相輔相乘的效應。 如上所述，本發明可以廣泛應用於各種領域中的電 設備。另外，本實施例模式下的電子設備可採用實施例 式1至5中的任何一種圖素結構。 實施例模式7 下面參照圖12A和12B說明本發明的第七種結構 圖1 2 A是顯示設置在第η級的移位暫存器的結構元件 電路圖。每一級由如下元件構成：包括串聯的TFT 1 1 TFT 13的時鐘反相器10、包括TFT 14a和TFT 15a的 償電路19a、包括TFT 14b和TFT 15b的補償電路19b 包括串聯的TFT 24和TFT 181的保持時鐘反相器1 7、 括TFT 1 82和類比開關184的補償電路以及包括TFT 1 和類比開關1 8 5的補償電路。藉由將各級級聯而形成移 頻 線 注 就 據 路 及 子 帶 子 模 的 和 補 、 包 83 位 -38- (35) 1309831 暫存器，在各級中設置這些電路，同時CK和CKB交替 地在各級輸入。圖12A中的結構與圖3A中的結構的不同 之處在於：CKB輸入到TFT 14a的源極而不是輸入兩級前 訊號’ T F T 1 8 1代替T F T 2 2和2 3設置在保持時鐘反相器 1 7中，包括T F T 1 8 2和類比開關丨8 4的補償電路連接到 TFT 1 8 1的閘極，而包括TFT 1 83和類比開關1 85的補償 電路連接到TFT 24的閘極。 下面參照圖12B所示時間圖說明周期T1至T3中的 操作。在周期T1中，VSS從時鐘反相器1〇輸出。 接下來說明周期T2中的操作。在時鐘反相器17中， VDD輸入到TFT 181的閘極以使之關斷。TFT 24處於導 通狀態。因此，V S S作爲Ο U T輸出。此外，在時鐘反相 器1 0中，TFT 1 1或處於導通狀態或處於關斷狀態。即使 TFT 1 1處於導通狀態，由於TFT 24具有高電流性能’故 在周期T2期間VSS作爲OUT穩定輸出。 在上述結構中，不必如圖3 A和3 B所示結構那樣使 用兩級前訊號。因此’可以減少引出線數量。這種結構可 與上述結構中的任何一種結構相結合。 在具有第一或第二結構的本發明中，藉由使用兩級前 訊號使得TFT在預定時刻導通。 在具有第三或第四結構的本發明中，使補償電路的 TFT導通時刻延遲，因此’即使補償電路的TFT的臨界 値等於或小於期望値’藉由將多個反相器連接到補償電路 的輸入端’從而延遲了漏電流開始流動的時刻。另一方面 -39- (36) 1309831 ’補償電路的TFT的臨界電壓等於或大於期望値，從而 可以抑制漏電流。 在具有第五或第六結構的本發明中，時鐘反相器的電 流效能設定成較大，以便精確地保持訊號。另外，有可能 在訊號上升或下降時提供具有穩定波形的訊號。 另外，在本發明中，有可能將雙閘極TFT (串聯的兩 個TFT )改爲單閘極TFT。結果’在本發明中，不必增加 TFT的閘極寬度，從而有可能減少TFT的尺寸，這使得 有可能實現高整合度。另外’其閘極（閘極電容）充當負 載的元件上的負荷減輕了，從而總的負載也減小了，因而 高頻工作成爲可能。還可能增強要用的TFT的電流性能 。可用低電壓完成精確的操作，即便在直接使用幅度爲3 伏的訊號時，這是因爲根據本發明的結構不受TFT臨界 電壓波動的影響。 【圖式簡單說明】 附圖中： 圖1A至1D是移位暫存器的一級的電路圖和時間圖 ， 圖2A至2D是移位暫存器的一級的電路圖和時間圖 ， 圖3A至3D是移位暫存器的一級的電路圖和時間圖 ♦ 圖4A至4D是非且閘的電路圖和時間圖； -40- (37) 1309831 圖5A至5D是非或閘的電路圖和時間圖； 圖6 A至6 B是移位暫存器的一級的電路圖和時間圖 圖7A至7B是移位暫存器的一級的電路圖和時間圖 圖8A至8C顯示一面板； 圖9A至9H顯示根據本發明的電子設備； 圖1 0A和1 0B是掩模佈局及其頂部照片； 路圖 時間 【主 10、 11 -1 19、 1 4 a、 1 6 1 4b、 1 8 圖1 1 A至1 1 D是時鐘反相器、非且閘和非或閘的電 :以及 圖12A和12B分別是移位暫存器的—級的電路圖和 圖。 要元件對照表】
17 時鐘反相器 3 TFT
19a、19b 補償電路 1 5a TFT
反相器 15b TFT
N M TFT
170、 172, 172 « 173' 22-25 TFT 1 74 波形 (38) 1309831
34 N M TFT 3 7 P 型 TFT 7 1-73 TFT 74、7 5 、76 、 77 78、7 9 反相器 80 TFT 8 1 類比開關 9 1-99 TFT 120、1 21 反相器 122 P 型 TFT 123 類比開關 131-13 9 TFT 140 P 型 TFT 14 1 類比開關 151-15 9 TFT 160-16 1 反相器 162 N m TFT 163 類比開關 5 1 ' 52 P M TFT 54 N M TFT 5 5 P 型 TFT 56 N 型 TFT 5 7 類比開關 61、62 N 型 TFT
TFT (39)1309831 6 4、( 35 P 型 TFT 66 N M TFT 67 類比開關 10 1 圖素 102 圖素部份 103 訊號線驅動電路 104 第一掃描線驅動電路 1 05 第二掃描線驅動電路 106 FPC 107 基底 111 移位暫存器 112 第一鎖存電路 113 第二鎖存電路 114 移位暫存器 115 緩衝器 18 1、 182、1 83 TFT 184、 185 類比開關 200 1 外殼 2002 支撐座 2003 顯示部份 2004 揚聲器部份 2005 視頻輸入端 2 10 1 機身 2 102 顯示部份
-43- (40) 影像接收部份 操作鍵 外部連接埠 快門 機身 外殼 顯示部份 鍵盤 外部連接埠 指示滑鼠 機身 顯示部份 開關 操作鍵 紅外線埠 機身 外殼 顯示部份A 顯示部份B 記錄媒體讀取部份 操作鍵 揚聲器部份 機身 顯示部份 -44- (41) 臂部份 機身 顯不部份 外殼 外部連接埠 遙控接收部份 影像接收部份 電池 音頻輸入部份 操作鍵 目鏡 機身 外殼 顯示部份 音頻輸入部份 音頻輸出部份 操作鍵 外部連接埠 天線 -45-

Claims (1)

  1. 1309831 拾、申請專利範圍 第92 1 26375號專利申請案 中文申請專利範圍修正本 民國97年12月31日修正 1 . 一種時鐘反相器，包含： 以串聯方式電連接的第一電晶體和第二電晶體， 以串聯方式電連接的第三電晶體和第四電晶體，以及 以串聯方式電連接的第五電晶體和第六電晶體，其中 第三電晶體和第四電晶體的閘極彼此電連接， 第三電晶體和第四電晶體的汲極分別電連接到第一電 晶體的閘極， 第一電晶體和第四電晶體的源極分別電連接到第一電 源， 第二電晶體和第六電晶體的源極分別電連接到第二電 源， 第五電晶體和第六電晶體的閘極彼此電連接， 第五電晶體和第六電晶體的汲極分別電連接到第二電 晶體的閘極， 第一訊號被輸入第三電晶體的源極， 第二訊號被輸入第五電晶體的源極， 第一訊號相異於第二訊號， 第一訊號的幅度小於第一電源和第二電源之間的電位 1309831 修正替換頁 差，以及 第二訊號的幅度小於第一電源和第二電源之間的電位 差。 2 .如申請專利範圍第1項之時鐘反相器，其中： 該第一電源是高電位電源； 該第二電源是低電位電源；
    第一電晶體、第四電晶體、和第五電晶體均是Ρ型電 晶體；以及 第二電晶體、第三電晶體、和第六電晶體均是Ν型 電晶體。 3 .如申請專利範圍第1項之時鐘反相器，其中： 該第一電源是低電位電源； 該第二電源是高電位電源； 第一電晶體、第四電晶體、和第五電晶體均是Ν型 電晶體；以及
    第二電晶體、第三電晶體、和第六電晶體均是Ρ型電 晶體。 4.如申請專利範圍第1項之時鐘反相器，其中：該第 三電晶體由類比開關代替。 5 . —種時鐘反相器，包含： 以串聯方式電連接的第一至第三電晶體，以及 以串聯方式電連接的第四電晶體和第五電晶體，其中 第四電晶體和第五電晶體的閘極彼此電連接， -2- 1309831 丨— 年月a修正替換頁 |ft7.12. 31 ~ 第四電晶體和第五電晶體的汲極分別電連接到第一電 晶體的閘極， 第一電晶體和第五電晶體的源極分別電連接到第一電 源， 第三電晶體的源極電連接到第二電源； 第一訊號被輸入第四電晶體的源極； 第二訊號被輸入第二電晶體的閘極； 第一訊號相異於第二訊號； 第一訊號的幅度小於第一電源和該第二電源之間的電 位差； 該第一電源是高電位電源； 該第二電源是低電位電源； 第一電晶體和第五電晶體均是p型電晶體；以及 第二至第四電晶體均是N型電晶體。 6. —種時鐘反相器，包含： 以串聯方式電連接的第一至第三電晶體， 以串聯方式電連接的第四電晶體和第五電晶體，以及 以串聯方式電連接的第六電晶體和第七電晶體，其中 第四電晶體和第五電晶體的閘極彼此電連接， 第四電晶體和第五電晶體的汲極分別電連接到第一電 晶體的閘極， 第六電晶體和第七電晶體的閘極彼此電連接， 第六電晶體和第七電晶體的汲極分別電連接到第三電 1309831 .........1 ;4. K； 3f正替換頁1 晶體的閘極， 第一電晶體和第五電晶體的源極分別電連接到第一電 源； 第三電晶體和第七電晶體的源極分別電連接到第二電 源； 第一訊號被輸入第四電晶體的源極； 第二訊號被輸入第六電晶體的源極； 第一訊號相異於第二訊號； 第一訊號的幅度小於第一電源和該第二電源之間的電 位差； 該第一電源是高電位電源； 該第二電源是低電位電源； 第一電晶體、第二電晶體、第五電晶體、和第六電晶 體均是P型電晶體；以及 第三電晶體、第四電晶體、和第七電晶體均是N型 電晶體。 7. —種時鐘反相器，包含： 以串聯方式電連接的第一至第三電晶體，以及 以串聯方式電連接的第四電晶體和第五電晶體，其中 第四電晶體和第五電晶體的閘極彼此電連接， 第四電晶體和第五電晶體的汲極分別電連接到第一電 晶體的閘極， 第一電晶體和第五電晶體的源極分別電連接到第一電 -4- 1309831 年月日修正替換頁 Q7. - 源； 第三電晶體的源極電連接到第二電源； 第一訊號被輸入第四電晶體的源極； 第二訊號被輸入第二電晶體的閘極； 第一訊號相異於第二訊號； 第一訊號的幅度小於第一電源和該第二電源之間的電 _ 位差； 該第一電源是低電位電源； Φ 該第二電源是高電位電源； 第一電晶體和第五電晶體均是Ν型電晶體；以及 第二至四電晶體均是Ρ型電晶體。 _ 8. —種時鐘反相器，包含： 以串聯方式電連接的第一至第三電晶體， 以串聯方式電連接的第四電晶體和第五電晶體，以及 以串聯方式電連接的第六電晶體和第七電晶體，其中 第四電晶體和第五電晶體的閘極彼此電連接， 第四電晶體和第五電晶體的汲極分別電連接到第一電 晶體的閘極， 第六電晶體和第七電晶體的閘極彼此電連接， 第六電晶體和第七電晶體的汲極分別電連接到第三電 晶體的閘極， 第一電晶體和第五電晶體的源極分別電連接到第一電 源； 1309831 年月日修 B102,-3l-- 第三電晶體和第七電晶體的源極分別電連接到第二電 源； 第一訊號被輸入第四電晶體的源極； 第二訊號被輸入第六電晶體的源極； 第一訊號相異於第二訊號； 第一訊號的幅度小於第一電源和該第二電源之間的電 位差；
    該第一電源是低電位電源； 該第二電源是高電位電源； 第二電晶體、第三電晶體、第四電晶體、和第七電晶 體均是N型電晶體；以及 第一電晶體、第五電晶體、和第六電晶體均是P型電 晶體。 9. 如申請專利範圍第5項之時鐘反相器，其中：第四 電晶體由類比開關代替。
    10. —種非且閘（NAND)，包含： 第一電晶體和第二電晶體； 第三電晶體；以及 以串聯方式電連接的第四電晶體和第五電晶體，其中 第一電晶體的汲極電連接到第二電晶體的汲極和第三 電晶體的汲極； 第四電晶體和第五電晶體的閘極彼此電連接； 第四電晶體和第五電晶體的汲極分別電連接到第三電 -6-
    1309831 晶體的閘極； 第一電晶體和第二電晶體的源極分別電連接到第一電 位電源； 第三電晶體和第五電晶體的源極分別電連接到第二電 位電源；以及 輸入到第四電晶體的源極的訊號的幅度以及輸入到第 一電晶體、第二電晶體、第四電晶體和第五電晶體中的每 一個的閘極的訊號的幅度均小於第一電位電源和第二電位 電源之間的電位差。 1 1.如申請專利範圍第1 〇項之非且閘，其中： 第一電源是高電位電源； 第二電源是低電位電源；以及 第一電晶體、第二電晶體和第四電晶體均是P型電晶 體，以及第三電晶體和第五電晶體均是N型電晶體。 1 2 .如申請專利範圍第1 0項之非且閘，其中：該第四 電晶體由類比開關代替。 1 3 _ —種非或閘（Ν Ο R )，包含： 第一電晶體和第二電晶體； 第三電晶體；以及 以串聯方式電連接的第四電晶體和第五電晶體，其中 第一電晶體的汲極電連接到第二電晶體的汲極和第三 電晶體的汲極； 第四電晶體和第五電晶體的閘極彼此電連接； -7- 1309831 aiuii 曰修正替换頁 31___ 第四電晶體和第五電晶體的汲極分別電連接到第三電 晶體的閘極； 第一電晶體和第二電晶體的源極分別電連接到第一電 位電源， 第三電晶體和第五電晶體的源極分別電連接到第二電 位電源；以及 輸入到第一電晶體、第二電晶體、第四電晶體和第五 電晶體中的每一個的閘極的訊號的幅度以及輸入到第四電 晶體的源極的訊號的幅度均小於第一電位電源和第二電位 電源之間的電位差。 1 4 .如申請專利範圍第1 3項之非或閘，其中： 第一電源是低電位電源； 第二電源是高電位電源；以及 該第一電晶體、該第二電晶體和該第四電晶體均是N 型電晶體，以及該第三電晶體和該第五電晶體均是P型電 晶體。 1 5 .如申請專利範圍第1 3項之非或閘，其中：該第四 電晶體由類比開關代替。 16.—種移位暫存器，包含： 包括以串聯方式電連接的第一電晶體至第三電晶體的 時鐘反相器；以及 以串聯電連接的第四電晶體和第五電晶體，其中： 該第一電晶體和該第五電晶體的源極分別電連接到第 一電源， -8-
    1309831 該第三電晶體 該第一電晶體的閘極電連接到該第四電晶體和第五電 晶體的汲極； 在第η- 1級産生的脈衝輸入到設置在第η級的第四電 晶體和第五電晶體的閘極；以及 在第η-2級産生的脈衝或時鐘訊號輸入到設置在第η 級的該第四電晶體的源極。 1 7 .如申請專利範圍第1 6之移位暫存器，其中： 該第一電源是低電位電源； 該第二電源是高電位電源； 該第一電晶體和該第五電晶體均是Ν型電晶體；以 及 該第二至該第四電晶體均是Ρ型電晶體。 1 8 .如申請專利範圍第1 6之移位暫存器，其中： 該第一電源是高電位電源；
    該第二電源是低電位電源； 該第一電晶體和該第五電晶體均是Ρ型電晶體；以及 該第二至該第四電晶體均是Ν型電晶體。 1 9 .如申請專利範圍第1 6之移位暫存器，其中：該第 四電晶體由類比開關代替。 2 0.如申請專利範圍第16之移位暫存器，其中：該第 二電晶體被取消。 21. —種移位暫存器，包含： 多級電路，其中每級電路包括：包括以串聯方式電連 -9- 1309831 · I登月曰修正替 3 197.19 3 1 ----1 接的第一電晶體和第二電晶體的時鐘反相器；反相器；以 及第三電晶體和類比開關，其中： 該第一電晶體是P型電晶體，而該第二電晶體和第三 電晶體均是N型電晶體； 該第一電晶體的閘極電連接到該反相器的輸出端而該 第一電晶體的源極電連接到高電位電源； 該第二電晶體的閘極藉由該類比開關電連接到時鐘訊 號線，而該第二電晶體的源極電連接到低電位電源；以及 該類比開關電連接到該反相器的輸出端和該反相器的 輸入端。 22. —種移位暫存器，包含： 多級電路，其中每級電路包括：包括以串聯方式電連 接的第一電晶體和第二電晶體的時鐘反相器；反相器；以 及第三電晶體和類比開關，其中： 該第一電晶體是N型電晶體；而該第二電晶體和第 三電晶體均是P型電晶體； 該第一電晶體的閘極電連接到該反相器的輸出端而該 第一電晶體的源極電連接到低電位電源； 該第二電晶體的閘極藉由該類比開關電連接到時鐘訊 號線，而該第二電晶體的源極電連接到高電位電源；以及 該類比開關電連接到該反相器的輸出端和該反相器的 輸入端。 23. —種時鐘反相器，包含： 以串聯方式電連接的第一電晶體和第二電晶體， -10- 1309831 I i年月曰修正替換頁 97. \9 Λ ι，^__ 以串聯方式電連接的第三電晶體和第四電晶體，以及 以串聯方式電連接的第五電晶體和第六電晶體，其中 該第三電晶體和該第四電晶體的閘極彼此電連接， 該第三電晶體和該第四電晶體的汲極分別電連接到該 第一電晶體的閘極， 該第一電晶體和該第四電晶體的源極分別電連接到第 一電源，和 該第二電晶體和該第六電晶體的源極分別電連接到第 二電源， 該第五電晶體和該第六電晶體的閘極彼此電連接， 該第五電晶體和該第六電晶體的汲極分別電連接到該 第二電晶體的閘極， 第一訊號被輸入第三電晶體的源極，以及 第二訊號被輸入第五電晶體的源極。 24. —種移位暫存器，包含： 輸入以第一訊號的第一電路； 輸入以第二訊號的第二電路； 與該第一和該第二電路電連接的第一時鐘反相器； 包括第一類比開關、輸入以第一訊號的第三電路； 包括第二類比開關、輸入以第二訊號的第四電路；和 與該第三和該第四電路電連接的第二時鐘反相器。 25. 如申請專利範圍第1項之時鐘反相器，其中：該 第五電晶體由類比開關代替。 -11 - 1309831 [ 年η 替換頁j 2 6.如申請專利範圍第16項之移位暫存器，其中： 該第一電源是低電位電源； 該第二電源是高電位電源； 第一電晶體、第二電晶體、和第五電晶體均是N型 電晶體；以及 第三電晶體和第四電晶體均是P型電晶體。 2 7 .如申請專利範圍第1 6項之移位暫存器，其中： 該第一電源是高電位電源； 該第二電源是低電位電源； 第一電晶體、第二電晶體、和第五電晶體均是P型電 晶體；以及 第二電晶體和第四電晶體均是N型電晶體。 2 8 .如申請專利範圍第2 1項之移位暫存器，其中： 該第三電晶體的閘極電連接到該反相器的輸入端， 該第三電晶體的源極電連接到該低電位電源，以及 該第三電晶體的汲極電連接到該第二電晶體的閘極。 2 9.如申請專利範圍第22項之移位暫存器，其中： 該第三電晶體的閘極電連接到該反相器的輸入端， 該第三電晶體的源極電連接到該高電位電源，以及 該第三電晶體的汲極電連接到該第二電晶體的閘極。 3 0 .如申請專利範圍第24項之移位暫存器，其中： 該第一時鐘反相器包含串聯的第一電晶體和第二電晶 am 體， 該第一電路包含串聯的第三電晶體和第四電晶體， -12- 1309831 ^ 埭換頁j a7·12 ” ， 該第二電路包含串聯的第五電晶體和第六電晶體，以 及 該第二時鐘反相器包含串聯的第七電晶體和第八電晶 體。 3 1 .如申請專利範圍第24項之移位暫存器，另包含一 反相器。 3 2 .如申請專利範圍第6項之時鐘反相器，其中：第 四電晶體由類比開關代替。 3 3 .如申請專利範圍第7項之時鐘反相器，其中：第 四電晶體由類比開關代替。 3 4 .如申請專利範圍第8項之時鐘反相器，其中：第 四電晶體由類比開關代替。 -13-
TW092126375A 2002-09-25 2003-09-24 Clocked inverter, nand, nor and shift register TWI309831B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002278724 2002-09-25
JP2002316363 2002-10-30

Publications (2)

Publication Number Publication Date
TW200409131A TW200409131A (en) 2004-06-01
TWI309831B true TWI309831B (en) 2009-05-11

Family

ID=32032897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092126375A TWI309831B (en) 2002-09-25 2003-09-24 Clocked inverter, nand, nor and shift register

Country Status (5)

Country Link
US (4) US7327169B2 (zh)
EP (2) EP1408614B1 (zh)
KR (1) KR100939751B1 (zh)
CN (2) CN101060323B (zh)
TW (1) TWI309831B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109961B2 (en) * 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
JP4173887B2 (ja) * 2003-08-13 2008-10-29 富士通株式会社 パルス生成回路
KR20050099259A (ko) * 2004-04-09 2005-10-13 삼성전자주식회사 고속 플립플롭들 및 이를 이용한 복합 게이트들
US7602215B2 (en) * 2004-06-14 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Shift register and semiconductor display device
WO2006064822A1 (en) * 2004-12-13 2006-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
US7688107B2 (en) * 2005-04-19 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Shift register, display device, and electronic device
EP1717783B1 (en) * 2005-04-28 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit, driving method of the data latch circuit, and display device
US7483013B2 (en) * 2005-05-20 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, display device, and electronic appliance therewith
US7764086B2 (en) * 2006-12-22 2010-07-27 Industrial Technology Research Institute Buffer circuit
TWI453711B (zh) * 2007-03-21 2014-09-21 Semiconductor Energy Lab 顯示裝置
US7978515B2 (en) * 2007-03-23 2011-07-12 Sharp Kabushiki Kaisha Semiconductor storage device and electronic equipment therefor
CN101399086B (zh) * 2007-09-27 2010-09-15 北京京东方光电科技有限公司 移位寄存器及其栅极驱动装置
JP5182291B2 (ja) * 2007-11-12 2013-04-17 富士通セミコンダクター株式会社 半導体装置
US9715845B2 (en) * 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
CN102687400B (zh) * 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR102183102B1 (ko) 2009-11-27 2020-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN102299705B (zh) * 2010-06-22 2014-06-04 上海复旦微电子股份有限公司 电平转换与非电路
KR101718068B1 (ko) * 2010-08-20 2017-03-21 삼성디스플레이 주식회사 표시 장치용 전원 공급 장치 및 전원 공급 방법
US8570066B2 (en) * 2011-03-24 2013-10-29 Electronics And Telecommunications Research Institute Inverter, NAND gate, and NOR gate
US8779799B2 (en) * 2011-05-19 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Logic circuit
KR102081792B1 (ko) * 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
KR101353212B1 (ko) * 2011-06-14 2014-01-22 한국과학기술원 인버터 및 인버터가 구비된 스위칭회로
CN103268749B (zh) * 2012-11-21 2015-04-15 上海天马微电子有限公司 一种反相器、amoled补偿电路和显示面板
CN104575424B (zh) * 2015-01-09 2017-03-15 深圳市华星光电技术有限公司 扫描驱动电路及其或非门逻辑运算电路
CN105991126B (zh) * 2015-02-06 2019-02-01 中国科学院微电子研究所 一种反相器
KR102455054B1 (ko) * 2015-12-17 2022-10-13 엘지디스플레이 주식회사 GIP(Gate In Panel) 구동회로와 이를 이용한 표시장치
TWI563488B (en) * 2016-02-01 2016-12-21 Sitronix Technology Corp Gate driving circuit
US11387819B2 (en) * 2020-12-10 2022-07-12 Qualcomm Incorporated Fault resilient flip-flop with balanced topology and negative feedback
CN113707069B (zh) * 2021-08-30 2024-06-25 Tcl华星光电技术有限公司 时序控制器、显示终端及显示补偿方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045512B2 (ja) * 1980-03-05 1985-10-09 株式会社東芝 ダイナミック型シフトレジスタ回路
JPS635553A (ja) * 1986-06-25 1988-01-11 Fujitsu Ltd バツフア回路
JPH01261923A (ja) 1988-04-13 1989-10-18 Seiko Epson Corp 出力回路
JPH0227598A (ja) 1988-07-18 1990-01-30 Hitachi Ltd シフトレジスタ
US5039883A (en) * 1990-02-21 1991-08-13 Nec Electronics Inc. Dual input universal logic structure
US5136622A (en) * 1991-02-28 1992-08-04 Thomson, S.A. Shift register, particularly for a liquid crystal display
JPH05129934A (ja) * 1991-10-31 1993-05-25 Nec Ic Microcomput Syst Ltd クロツクドインバータ
US5291079A (en) * 1992-07-23 1994-03-01 Xilinx, Inc. Configuration control unit for programming a field programmable gate array and reading array status
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
JP3285442B2 (ja) * 1993-12-13 2002-05-27 株式会社日立製作所 メモリ装置
JPH087571A (ja) * 1994-04-20 1996-01-12 Hitachi Ltd ゲート回路，半導体集積回路，半導体記憶回路及びそれらを用いた半導体集積回路装置、それらを用いた情報処理装置
JPH088724A (ja) * 1994-06-20 1996-01-12 Hitachi Ltd 論理回路およびそれを用いて構成された半導体集積回路装置
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
JP3224712B2 (ja) * 1995-06-20 2001-11-05 富士通株式会社 論理＆レベル変換回路及び半導体装置
JP3233580B2 (ja) * 1995-09-05 2001-11-26 シャープ株式会社 レベル変換回路
JP2806335B2 (ja) * 1996-01-17 1998-09-30 日本電気株式会社 論理回路及びこれを用いた半導体集積回路
JP3998278B2 (ja) * 1996-02-27 2007-10-24 株式会社ルネサステクノロジ 内部電位発生回路
TW325608B (en) * 1996-04-17 1998-01-21 Toshiba Co Ltd Timing signal generation circuit and a display device using such a circuit
DE19638163C1 (de) 1996-09-18 1998-02-05 Siemens Ag Verzögerungsstufe mit steilen Flanken
JP2891297B2 (ja) * 1996-09-30 1999-05-17 日本電気株式会社 電圧電流変換回路
JPH1155089A (ja) * 1997-07-29 1999-02-26 Mitsubishi Electric Corp 半導体ゲート回路
JPH11163713A (ja) 1997-11-25 1999-06-18 Hitachi Ltd 半導体集積回路装置
JPH11184440A (ja) * 1997-12-25 1999-07-09 Sony Corp 液晶表示装置の駆動回路
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP3166740B2 (ja) * 1998-11-30 2001-05-14 日本電気株式会社 論理回路
US6114907A (en) * 1998-12-08 2000-09-05 National Semiconductor Corporation Amplifier with dynamic compensation and method
JP3789251B2 (ja) 1999-04-08 2006-06-21 Ｎｅｃエレクトロニクス株式会社 レジスタ回路及びラッチ回路
JP3705985B2 (ja) 1999-05-28 2005-10-12 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3530422B2 (ja) 1999-06-16 2004-05-24 Ｎｅｃエレクトロニクス株式会社 ラッチ回路とレジスタ回路
JP3566608B2 (ja) * 1999-12-28 2004-09-15 Ｎｅｃエレクトロニクス株式会社 半導体集積回路
JP3734664B2 (ja) * 2000-02-24 2006-01-11 株式会社日立製作所 表示デバイス
US6252426B1 (en) * 2000-03-07 2001-06-26 Honeywell International Inc. High speed logic family
JP4366858B2 (ja) * 2000-09-18 2009-11-18 ソニー株式会社 Ｍｏｓトランジスタ回路
JP2002298582A (ja) * 2001-03-29 2002-10-11 Oki Electric Ind Co Ltd 半導体記憶装置
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP2003032096A (ja) 2001-07-11 2003-01-31 Casio Comput Co Ltd 電子装置
SG103872A1 (en) * 2001-07-16 2004-05-26 Semiconductor Energy Lab Shift register and method of driving the same
US6593744B2 (en) * 2001-11-20 2003-07-15 Koninklijke Philips Electronics, N.V. Multi-channel RF cable trap for magnetic resonance apparatus
US7109961B2 (en) * 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
CN100380811C (zh) * 2002-12-13 2008-04-09 株式会社半导体能源研究所 半导体器件和使用该半导体器件的显示器件
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20040027405A (ko) 2004-04-01
CN101060323B (zh) 2010-09-01
CN1320760C (zh) 2007-06-06
CN1497853A (zh) 2004-05-19
EP2538561A1 (en) 2012-12-26
US20040061542A1 (en) 2004-04-01
KR100939751B1 (ko) 2010-02-04
US8432385B2 (en) 2013-04-30
US20120086346A1 (en) 2012-04-12
US20080150587A1 (en) 2008-06-26
US7327169B2 (en) 2008-02-05
US7535259B2 (en) 2009-05-19
CN101060323A (zh) 2007-10-24
EP1408614B1 (en) 2013-04-03
EP1408614A2 (en) 2004-04-14
EP1408614A3 (en) 2004-11-10
TW200409131A (en) 2004-06-01
US8264254B2 (en) 2012-09-11
US20090201077A1 (en) 2009-08-13

Similar Documents

Publication Publication Date Title
TWI309831B (en) Clocked inverter, nand, nor and shift register
US10916319B2 (en) Pulse output circuit, shift register and display device
EP2104110B1 (en) Shift register and semiconductor display device
JP4741293B2 (ja) シフトレジスタ及び半導体表示装置
JP4260589B2 (ja) クロックドインバータ、ｎａｎｄ、ｎｏｒ、シフトレジスタ及び表示装置
JP4890078B2 (ja) シフトレジスタ、表示装置、電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees