CN100380811C - 半导体器件和使用该半导体器件的显示器件 - Google Patents

半导体器件和使用该半导体器件的显示器件 Download PDF

Info

Publication number
CN100380811C
CN100380811C CNB2003801096891A CN200380109689A CN100380811C CN 100380811 C CN100380811 C CN 100380811C CN B2003801096891 A CNB2003801096891 A CN B2003801096891A CN 200380109689 A CN200380109689 A CN 200380109689A CN 100380811 C CN100380811 C CN 100380811C
Authority
CN
China
Prior art keywords
transistor
mentioned
signal
transistorized
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801096891A
Other languages
English (en)
Other versions
CN1748366A (zh
Inventor
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1748366A publication Critical patent/CN1748366A/zh
Application granted granted Critical
Publication of CN100380811C publication Critical patent/CN100380811C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

为了提供一种半导体器件，其具有即使信号电压的振幅比电源电压的振幅小也可正常地工作的单元，因而在欲使之正常地工作的数字电路之前设置校正单元。关于校正单元输出的信号，在成为对象的数字电路中的晶体管必须成为截止状态时，从校正单元输出满足这一点的信号、即第1电源电位。此时，上述晶体管截止。另一方面，在欲使上述晶体管导通时，从校正单元输出第1输入电位。其结果，成为对象的数字电路在必须成为截止状态时截止，在必须成为导通状态时导通。于是，成为对象的数字电路可正常地工作。

Description

半导体器件和使用该半导体器件的显示器件
技术领域
本发明涉及根据数字信号而工作的数字电路。更详细地说，涉及一种半导体器件，其具有1个或多个、输入信号的信号电压的振幅比数字电路的电源电压的振幅小的情况下的数字电路。
背景技术
处理数字信号的逻辑电路(以下称为数字电路)单独地用成为基本单位的逻辑元件来构成，或组合了多个上述逻辑元件来构成。逻辑元件是对于单个或多个输入可得到一个输出的电路，例如倒相器、AND、OR、NOT、NAND、NOR、定时倒相器、传输门(模拟开关)等就相当于所述逻辑元件。
逻辑元件连接晶体管、电阻、电容元件等单个或多个电路元件而被构成。而且，通过该多个各电路元件按照对逻辑元件输入了的数字信号而工作，控制对后级的电路供给的信号的电位或电流。
举出作为逻辑元件的一个的倒相器为例，具体地说明其结构和工作。
在图16中示出一般的倒相器的电路图。在图16中，IN意味着被输入的信号(输入信号)，OUT意味着被输出的信号(输出信号)。此外，VDD、VSS意味着电源电位，假定VDD＞VSS。
图16中示出的倒相器具有p沟道型TFT1301和n沟道型TFT1302。互相连接了p沟道型TFT1301的栅(G)与n沟道型TFT1302的栅，对该2个栅输入了输入信号IN。而且，对p沟道型TFT1301的第1端子供给了VDD，对n沟道型TFT1302的第1端子供给了VSS。此外，互相连接了p沟道型TFT1301的第2端子与n沟道型TFT1302的第2端子，从该2个端子对后级的电路输出输出信号OUT。
再有，第1端子和第2端子的任一方相当于源，另一方相当于漏。在p沟道型TFT的情况下，电位高的一方成为源，低的一方成为漏。此外，n沟道型TFT的电位低的一方成为源，高的一方成为漏。于是，在图16中，在2个TFT中第1端子相当于源(S)，第2端子相当于漏(D)。
一般来说，在输入信号中使用具有2进制值的电位的数字信号。倒相器具有的2个电路元件按照该输入信号IN的电位来工作，控制输出信号OUT的电位。
如果对输入信号IN输入VDD或VSS，则输出信号OUT的电位分别成为VSS或VDD，信号的逻辑反转。
此外，在对输入信号IN输入了振幅比电源电压的振幅大的VDD’、VSS’的情况下，也与输入了VDD、VSS的情况同样地各电路元件工作，输出信号OUT的电位分别成为VSS、VDD，可得到具有所希望的电位的输出信号OUT。
这样，通常各电路元件按照输入信号IN的电位来工作，控制输出信号OUT的电位。
(发明欲解决的课题)
如果对输入信号IN输入了振幅比电源电压的振幅小的VDD’、VSS’，则有时各电路元件不能正常地工作，不能得到所希望的输出信号。
验证输入信号IN具有的2进制值的电位VDD’、VSS’分别假定为VDD’<VDD、VSS’>VSS时的倒相器的工作。其中，假定VSS’＜VDD’。
首先，在图16(A)中示出输入信号IN具有高电位侧的电位VDD’(VDD’＜VDD)时的各电路元件的工作的状况。在此，为了使说明简单起见，假定n沟道型TFT的阈值电压VTHn≥0，p沟道型TFT的阈值电压VTHp≤0。
如果对输入信号IN输入高电位侧的电位VDD’，则n沟道型TFT1302的栅、源间电压VGS(VDD’-VS S)＞0。通常，由于(VDD’-VSS)比n沟道型TFT1302的阈值电压VTHn大，故n沟道型TFT1302导通。
另一方面，如果对输入信号IN输入高电位侧的电位VDD’，则p沟道型TFT1301的栅、源间电压VGS(VDD’-VDD)＜0。在p沟道型TFT1301的栅、源间电压VGS与p沟道型TFT1301的阈值电压VTHp相等或比其大的情况下，p沟道型TFT1301截止，其结果，输出供给n沟道型TFT1302的电位VSS，信号的逻辑反转。但是，在p沟道型TFT1301的栅、源间电压VGS比p沟道型TFT1301的阈值电压VTHp小的情况下，p沟道型TFT1301导通。由于栅、源间电压是VGS(VDD’-VDD)＜0，此外阈值电压VTHp≤0，故与取两者的绝对值比较，则在|VGS|≤|VTHp|时，p沟道型TFT1301截止，但在|VGS|＞|VTHp|、即|VDD’  -VDD|＞|VTHp|时，p沟道型TFT1301导通。
这样，如果对p沟道型TFT1301的栅供给电位VDD’，则由于VDD’＜VDD，故栅、源间电压VGS＜0。于是，在|VGS|＞|VTHp|时，即|VDD’-VDD|＞|VTHp|时，p沟道型TFT1301导通。
于是，根据VDD、VDD’、VTHp的值，p沟道型TFT1301和n沟道型TFT1302一起导通。在该情况下，即使输入信号具有高电位侧的电位VDD’，输出信号OUT的电位也不成为VSS。
p沟道型TFT1301和n沟道型TFT1302一起导通了时的输出信号OUT的电位由流过各自的晶体管的电流、即导通电阻(或源、漏间电压)来决定。在输入信号具有高电位侧的电位VDD’的图16(A)中，如果将n沟道型TFT的VGS定为VGSn，将p沟道型TFT的VGS定为VGSp，则|VGSn|＞|VGSp|，如果在各自的晶体管的特性或沟道宽度W和沟道长度L的比中没有差异，则输出信号OUT的电位与VDD相比接近于VSS。但是，根据各TFT的迁移率、阈值电压、沟道宽度与沟道长度的比等，有时输出信号OUT的电位成为与VSS相比接近于VDD的电位。在该情况下，该数字电路的工作不能说是正常的，错误工作的可能性大。而且，该情况可能以连锁的方式成为在后级设置的数字电路的错误工作的原因。
此外，在图16(B)中示出输入信号IN具有低电位侧的电位VSS’(VSS’＞VSS)时的各电路元件的工作的状况。在此，为了使说明简单起见，假定n沟道型TFT的阈值电压VTHn≥0，p沟道型TFT的阈值电压VTHp≤0。
如果对输入信号IN输入低电位侧的电位VSS’，则p沟道型TFT1301的栅、源间电压VGS(VSS’-VDD)＜0。通常，由于(VSS’-VDD)比p沟道型TFT1301的阈值电压VTHp小，故p沟道型TFT1301导通。
另一方面，如果对输入信号IN输入低电位侧的电位VSS’，则n沟道型TFT1302的栅、源间电压VGS为(VSS’-VSS)＞0。在n沟道型TFT1302的栅、源间电压VGS与n沟道型TFT1302的阈值电压VTHn相等或比其小的情况下，n沟道型TFT1302截止。其结果，输出供给p沟道型TFT1301的电位VDD，信号的逻辑反转。但是，在n沟道型TFT1302的栅、源间电压VGS比n沟道型TFT1302的阈值电压VTHn大的情况下，n沟道型TFT1302导通。由于栅、源间电压VGS(VSS’-VSS)＞0，此外阈值电压VTHn≥0，故如果取两者的绝对值比较，则在|VGS|≤|VTHn|时，n沟道型TFT1302截止，但在|VGS|＞|VTHn|、即|VSS’-VSS|＞|VTHn|时，n沟道型TFT1302导通。
这样，如果对n沟道型TFT1302的栅供给电位VSS’，则由于VSS’＞VSS，故栅、源间电压VGS＞0。于是，在|VGS|＞|VTHn|时，即|VSS’-VSS|＞|VTHn|时，n沟道型TFT1302导通。
于是，根据VSS、VSS’、VTHn的值，p沟道型TFT1301和n沟道型TFT1302一起导通。在该情况下，即使输入信号具有低电位侧的电位VSS’，输出信号OUT的电位也不成为VDD。
p沟道型TFT1301和n沟道型TFT1302一起导通时的输出信号OUT的电位由流过各自的晶体管的电流、即导通电阻(或源、漏间电压)来决定。在输入信号具有低电位侧的电位VSS’的图16(B)中，|VGSn|＜|VGSp|，故如果在各自的晶体管的特性或沟道宽度W和沟道长度L的比中没有差异，则输出信号OUT的电位与VSS相比接近于VDD。但是，根据各TFT的迁移率、阈值电压、沟道宽度与沟道长度的比等，有时输出信号OUT的电位成为与VDD相比接近于VSS的电位。在该情况下，该数字电路的工作不能说是正常的，错误工作的可能性大。而且，该情况可能以连锁的方式成为在后级设置的数字电路的错误工作的原因。
这样，在图16中示出的倒相器中，在输入信号IN具有的2进制值的电位VDD’、VSS’分别为VDD’≥VDD、VSS’≤VSS时，可得到具有所希望的电位的输出信号OUT，可以说倒相器正常地工作。但是，如果输入信号IN具有的2进制值的电位VDD’、VSS’分别为VDD’＜VDD、VSS’＞VSS时，有时不能得到具有所希望的电位的输出信号OUT，倒相器不能正常地工作。
这个情况不限于倒相器，对于其它的数字电路来说也是适用的。即，如果输入信号具有的2进制值的电位偏离既定的范围，则由于数字电路具有的电路元件发生错误工作，故不能得到具有所希望的电位的输出信号OUT，该数字电路不能正常地工作。
从前级的电路或布线供给的输入信号的电位不一定是该数字电路正常地工作那样的高度。在该情况下，通过用电平移动器调整输入信号的电位，可确保数字电路的正常的工作。但是，一般来说，由于对于电平移动器来说，电路元件相互间连动地工作以在电平移动器内通过1个电路元件工作其它的电路元件才开始工作的方式，故输出信号的电位的上升或下降慢，往往成为妨碍半导体器件的高速工作的原因。
再者，因为n沟道型TFT1302和p沟道型TFT1301同时导通而流过贯通电流，故也产生消耗电流增大的问题。
发明内容
鉴于上述的问题，在本发明中以与输入信号具有的2进制值的电位无关地可使之正常地工作的数字电路的提供为课题。更详细地说，以即使输入信号的振幅比电源电压的振幅小也能正常地工作的数字电路的提供为课题。
(解决课题用的装置)
本发明为了解决上述的问题而使用以下示出的装置。
本发明是具有校正单元和晶体管的半导体器件，本发明提供具有下述特征的半导体器件：上述校正单元具有输入端子和输出端子，对上述校正单元的输入端子输入第1输入电位或第2输入电位的任一个，上述校正单元具有根据对上述输入端子输入的电位对上述输出端子输出第1电源电位或第1输入电位的任一个的单元，上述校正单元的输出端子连接到上述晶体管的栅端子上。
即，在欲使之正常地工作的数字电路之前设置校正单元。关于校正单元输出的信号，在成为对象的数字电路中的晶体管必须成为截止状态时，从校正单元输出满足其的信号，即第1电源电位。此时，上述晶体管截止。另一方面，在欲使上述晶体管导通时，从校正单元输出第1输入电位。其结果，成为对象的数字电路在必须成为截止状态时截止，在必须成为导通状态时导通。于是，成为对象的数字电路可正常地工作。
此外，由于在应截止时截止，故可防止电流漏泄而持续流动。因而，可降低功耗。
在此，在图2中示出本发明的数字电路的结构。数字电路201具有校正对输入端子202输入的信号的电位的校正单元204和根据被校正单元204校正了的输入信号来控制工作的1个或多个电路元件205。电路元件205是成为被校正的对象的数字电路。然后，按照该电路元件205的工作，从输出端子203输出信号。
再有，也有数字电路201具有多个输入端子202或输出端子203的情况。同样，也有数字电路201具有多个校正单元204或电路元件205的情况。
此外，本发明提供一种具有第1晶体管、第2晶体管和第3晶体管的半导体器件，其特征在于：上述第1晶体管的栅端子与上述第2晶体管的栅端子电连接，对上述第1晶体管的源端子供给第1电源电位，对上述第2晶体管的源端子供给与上述第1信号电位相同的电位，上述第1晶体管的漏端子与上述第2晶体管的漏端子电连接，上述第1晶体管的漏端子与上述第3晶体管的栅端子电连接，对上述第3晶体管的源端子供给第2电源电位，对上述第1晶体管的栅端子供给第1信号电位或第2信号电位的任一个。
此外，本发明在上述结构中提供以下述为特征的半导体器件：上述第1晶体管与上述第2晶体管的导电型不同。
此外，本发明提供一种具有第1晶体管、第2晶体管和第3晶体管的半导体器件，其特征在于：上述第1晶体管的栅端子与上述第2晶体管的栅端子电连接，上述第1晶体管的漏端子与上述第2晶体管的漏端子电连接，上述第1晶体管的漏端子与上述第3晶体管的栅端子电连接，对上述第1晶体管的栅端子供给第1信号电位或第2信号电位的任一个，对上述第1晶体管的源端子供给第1电源电位，对上述第2晶体管的源端子供给与上述第1信号电位相同的电位，对上述第3晶体管的源端子供给第2电源电位，上述第1晶体管和上述第3晶体管是P沟道型的晶体管，上述第2晶体管是N沟道型的晶体管，上述第1电源电位和上述第2电源电位是高电位侧电源电位，上述第1信号电位是低电位侧的电位，上述第2信号电位是高电位侧的电位。
此外，本发明提供一种具有第1晶体管、第2晶体管和第3晶体管的半导体器件，其特征在于：上述第1晶体管的栅端子与上述第2晶体管的栅端子电连接，上述第1晶体管的漏端子与上述第2晶体管的漏端子电连接，上述第1晶体管的漏端子与上述第3晶体管的栅端于电连接，对上述第1晶体管的栅端子供给第1信号电位或第2信号电位的任一个，对上述第1晶体管的源端子供给第1电源电位，对上述第2晶体管的源端子供给与上述第1信号电位相同的电位，对上述第3晶体管的源端子供给第2电源电位，上述第1晶体管和上述第3晶体管是N沟道型的晶体管，上述第2晶体管是P沟道型的晶体管，上述第1电源电位和上述第2电源电位是低电位侧电源电位，上述第1信号电位是高电位侧的电位，上述第2信号电位是低电位侧的电位。
再有，本发明中的晶体管可以是利用任何的材料、手段、制造方法形成的晶体管，也可以是任何类型的晶体管。例如，可以是薄膜晶体管(TFT)。即使在TFT中，半导体层可以是非晶质的，可以是多晶的，也可以是单晶的。作为其它的晶体管，可以是在单晶基板中制成的晶体管，可以是在SOI基板中制成的晶体管，可以是在塑料基板上形成的晶体管，也可以是在玻璃基板上形成的晶体管。除此以外，也可以是用有机物或碳纳米管形成的晶体管。此外，可以是MOS型晶体管，也可以是双极型晶体管。
再有，在本发明中，所谓连接，与电连接是同义的。因而，可以在其间配置另外的元件等。
(发明的效果)
本发明利用上述结构，即使输入信号的振幅比电源电压的振幅小，也可使数字电路正常地工作。
附图说明
图1是示出将本发明应用于倒相器的情况的电路结构的图。
图2是示出本发明的数字电路的结构的图。
图3是示出本发明的数字电路的结构的图。
图4是示出本发明的数字电路的结构的图。
图5是示出将本发明应用于倒相器的情况的电路结构的图。
图6是示出将本发明应用于倒相器的情况的电路结构的图。
图7是示出将本发明应用于定时倒相器的情况的电路结构的图。
图8是示出将本发明应用于定时倒相器的情况的电路结构的图。
图9是示出将本发明应用于NAND电路的情况的电路结构的图。
图10是示出将本发明应用于NOR电路的情况的电路结构的图。
图11是示出本发明的显示器件的结构的图。
图12是示出本发明的移位寄存器的结构的图。
图13是示出本发明的第1锁存电路的结构的图。
图14是示出将本发明应用于倒相器的情况的电路的布局的图。
图15是应用本发明的电子装置的图。
图16是示出一般的倒相器的结构和输入信号的电位不为所希望的高度时倒相器错误工作的状况的图。
具体实施方式
(实施方式1)
在本实施方式中，说明构成数字电路201的校正单元204和成为校正对象的电路元件205的具体的结构和工作。
在图3中简单地示出构成成为校正对象的电路元件205的晶体管301的极性为P沟道型的情况的校正单元204的结构的例子。
数字电路201具有校正对输入端子202输入的信号的电位的校正单元204和根据被校正单元204校正的输入信号来控制工作的电路元件205。而且，按照该电路元件205的工作，从输出端子203输出信号。校正单元204由倒相电路构成。
对输入端子202输入高电位侧输入电位VH或低电位侧输入电位VL的任一个作为输入信号。高电位侧输入电位VH是小于等于高电位侧电源(Vdd、Vdd1、Vdd2等)的电位，低电位侧输入电位VL是大于等于低电位侧电源(Vss、Vss1、Vss2等)的电位。
再有，为了简单起见，假定在输入值为1(H信号)的情况下输入高电位侧输入电位VH，在输入值为0(L信号)的情况下输入低电位侧输入电位VL。但是，不限定于此。
构成成为校正对象的电路元件205的晶体管301的源端子与高电位侧电源Vdd1连接，漏端子与输出端子203连接。晶体管301的栅端子与校正单元204的输出端子连接。校正单元204由倒相电路构成。构成该倒相器的N沟道型晶体管303的源端子跟与低电位侧输入电位VL相等的电位或与低电位侧输入电位VL大致相等的电位连接。N沟道型晶体管303的栅端子与输入端子202连接，漏端子作为校正单元204的输出端子与晶体管301的栅端子连接。构成该倒相器的P沟道型晶体管302的源端子与高电位侧电源Vdd2连接。P沟道型晶体管302的栅端子与输入端子202连接，漏端子作为校正单元204的输出端子与晶体管301的栅端子连接。
其次，说明图3中的数字电路201的工作。
首先，在对输入端子202输入了低电位侧输入电位VL的情况下，N沟道型晶体管303的栅、源间电压为0V或大致0V。如果假定N沟道型晶体管303的阈值电压大于等于0V，则在该情况下N沟道型晶体管303截止。另一方面，对P沟道型晶体管302的栅、源间电压施加(VL-Vdd2)。通常由于P沟道型晶体管302的栅、源间电压(VL-Vdd2)比P沟道型晶体管302的阈值电压小，故P沟道型晶体管302导通。其结果，对晶体管301的栅施加高电位侧电源Vdd2。在该情况下，如果晶体管301的栅、源间电压(Vdd2-Vdd1)比晶体管301的阈值电压大，则晶体管301截止。即，在对输入端子202输入了低电位侧输入电位VL的情况下，晶体管301截止。
其次，在对输入端子202输入了高电位侧输入电位VH的情况下，N沟道型晶体管303的栅、源间电压为(VH-VL)。因而，通常由于(VH-VL)比N沟道型晶体管303的阈值电压大，故N沟道型晶体管303导通。另一方面，P沟道型晶体管302的栅、源间电压为(VH-Vdd2)。在(VH-Vdd2)比P沟道型晶体管302的阈值电压大的情况下，P沟道型晶体管302截止。因而，对晶体管301的栅端子施加VL，晶体管301导通。即，在对输入端子202输入了高电位侧输入电位VH的情况下，晶体管301导通，输出高电位侧电源Vdd1。
但是，在P沟道型晶体管302的栅、源间电压(VH-Vdd2)比P沟道型晶体管302的阈值电压小的情况下，P沟道型晶体管302导通。在该情况下，由于N沟道型晶体管303也导通，故对晶体管301的栅端子供给的电位由P沟道型晶体管302和N沟道型晶体管303的导通电阻(或源、漏间电压)来决定，成为具有从Vdd2到VL之间的大小的电位。在该情况下，尽可能要对晶体管301的栅端子施加容易导通的电位。因而，使N沟道型晶体管303的导通电阻减小。其结果，对晶体管301的栅端子施加接近于VL的电位，晶体管301导通。
这样，在对输入端子202输入了低电位侧输入电位VL的情况下，晶体管301截止。相反，在输入了高电位侧输入电位VH的情况下，晶体管301导通，输出高电位侧电源Vdd1。即，晶体管301在应截止时截止，在应导通时导通。因而，可使之正常地工作。
此外，由于在应截止时截止，故可防止电流漏泄而持续流动。因而，可降低功耗。再有，由于校正单元204利用倒相电路来构成，故必须注意对晶体管301输入使输入信号反转了的信号。
再有，为了使N沟道型晶体管303的导通电阻比P沟道型晶体管302的导通电阻小，使N沟道型晶体管303的电流驱动能力提高即可。一般来说，晶体管的电流驱动能力与作为栅宽W与栅长L的比率的W/L成比例。因而，使N沟道型晶体管303的W/L比P沟道型晶体管302的W/L大很多即可。具体地说，使N沟道型晶体管303的W/L大于等于P沟道型晶体管302的W/L的5倍即可。
这样，即使增大N沟道型晶体管303的W/L，也不产生大的副作用。例如，在对输入端子202输入了低电位侧输入电位VL的情况下，使P沟道型晶体管302导通，对晶体管301的栅施加高电位侧电源Vdd2。此时，如果N沟道型晶体管303未截止，则由于N沟道型晶体管303的导通电阻小，故对晶体管301的栅施加比高电位侧电源Vdd2低的电位，作为结果，可设想晶体管301不截止。但是，在对输入端子202输入了低电位侧输入电位VL的情况下，N沟道型晶体管303截止了。因而，即使增大N沟道型晶体管303的W/L，也不产生大的副作用。
再有，如果满足在对输入端子202输入了低电位侧输入电位VL的情况下晶体管301截止的条件、即晶体管301的栅、源间电压(Vdd2-Vdd1)比晶体管301的阈值电压大那样的条件，则对于高电位侧电源Vdd1和高电位侧电源Vdd2来说，可以是相同的电位，也可以是不同的电位。即，只要数字电路201输出正常的逻辑，或只要在后级设置的数字电路不错误工作，就可以是任何的状态。通常，希望高电位侧电源Vdd1和高电位侧电源Vdd2定为相同的电位。通过定为相同的电位，由于可减少应供给的电位的数目，故可减少电源电路的数目。此外，如果是相同的电位，则可连接到相同的布线上。其结果，可减小布局面积。
再有，N沟道型晶体管303的源端子的电位与低电位侧输入电位VL可以是相同的电位，也可以是不同的电位。只要数字电路201输出正常的逻辑，或只要在后级设置的数字电路不错误工作，就可以是任何的状态。通常，希望N沟道型晶体管303的源端于的电位与低电位侧输入电位VL定为相同的电位。通过定为相同的电位，由于可减少应供给的电位的数目，故可减少电源电路的数目。
在图3中说明了构成成为校正对象的电路元件205的晶体管301的极性为P沟道型的情况的校正单元204，接下来，在图4中说明构成成为校正对象的电路元件205的晶体管401的极性为N沟道型的情况的校正单元204。
在晶体管401应截止时，使其以截止的方式来工作。
在图4中，数字电路201具有校正对输入端子202输入的信号的电位的校正单元204和根据被校正单元204校正的输入信号来控制工作的电路元件205。而且，按照该电路元件205的工作，从输出端子203输出信号。校正单元204由倒相电路构成。
构成成为校正对象的电路元件205的晶体管401的源端子与低电位侧电源Vss1连接，漏端子与输出端子203连接。晶体管401的栅端子与校正单元204的输出端子连接。校正单元204由倒相电路构成。构成该倒相器的P沟道型晶体管403的源端子跟与高电位侧输入电位VH相等的电位或与高电位侧输入电位VH大致相等的电位连接。P沟道型晶体管403的栅端子与输入端子202连接，漏端子作为校正单元204的输出端子与晶体管401的栅端子连接。构成该倒相器的N沟道型晶体管402的源端子与低电位侧电源Vss2连接。N沟道型晶体管402的栅端子与输入端子202连接，漏端子作为校正单元204的输出端子与晶体管401的栅端子连接。
其次，说明图4中的数字电路201的工作。
首先，在对输入端子202输入了高电位侧输入电位VH的情况下，P沟道型晶体管403的栅、源间电压为0V或大致0V。如果假定P沟道型晶体管403的阈值电压小于等于0V，则在该情况下P沟道型晶体管403截止。另一方面，对N沟道型晶体管402的栅、源间电压施加(VH-Vss2)。通常由于N沟道型晶体管402的栅、源间电压(VH-Vss2)比N沟道型晶体管402的阈值电压大，故N沟道型晶体管402导通。其结果，对晶体管401的栅施加低电位侧电源Vss2。在该情况下，如果晶体管401的栅、源间电压(Vss2-Vss1)比晶体管401的阈值电压小，则晶体管401截止。即，在对输入端子202输入了高电位侧输入电位VH的情况下，晶体管401截止。
其次，在对输入端子202输入了低电位侧输入电位VL的情况下，P沟道型晶体管403的栅、源间电压为(VL-VH)。因而，通常由于(VL-VH)比P沟道型晶体管403的阈值电压小，故P沟道型晶体管403导通。另一方面，N沟道型晶体管402的栅、源间电压为(VL-Vss2)。在(VL-Vss2)比N沟道型晶体管402的阈值电压小的情况下，N沟道型晶体管402截止。因而，对晶体管401的栅端子施加VH，晶体管401导通。即，在对输入端子202输入了低电位侧输入电位VL的情况下，晶体管401导通，输出低电位侧电源Vss1。
但是，在N沟道型晶体管402的栅、源间电压(VL-Vss2)比N沟道型晶体管402的阈值电压大的情况下，N沟道型晶体管402导通。在该情况下，由于P沟道型晶体管403也导通，故对晶体管401的栅端子供给的电位由N沟道型晶体管402和P沟道型晶体管403的导通电阻来决定，成为具有从Vss2到VH之间的大小的电位。在该情况下，尽可能要对晶体管401的栅端子施加容易导通的电位。因而，使P沟道型晶体管403的导通电阻减小。其结果，对晶体管401的栅端子施加接近于VH的电位，晶体管401导通。
这样，在对输入端子202输入了高电位侧输入电位VH的情况下，晶体管401截止。相反，在输入了低电位侧输入电位VL的情况下，晶体管401导通，输出低电位侧电源Vss1。即，晶体管401在应截止时截止，在应导通时导通。因而，可使之正常地工作。
此外，由于在应截止时截止，可防止电流漏泄而持续流动。因而，可降低功耗。再有，由于校正单元204利用倒相电路来构成，故必须注意对晶体管401输入使输入信号反转了的信号。
再有，为了使P沟道型晶体管403的导通电阻比N沟道型晶体管402的导通电阻小，使P沟道型晶体管403的电流驱动能力提高即可。因而，使P沟道型晶体管403的W/L比N沟道型晶体管402的W/L大很多即可。具体地说，使P沟道型晶体管403的W/L大于等于N沟道型晶体管402的10倍即可。一般来说，P沟道型晶体管与N沟道型晶体管相比，其迁移率小。即，电流驱动能力小。因而，希望使P沟道型晶体管403的W/L更大。
这样，即使增大P沟道型晶体管403的W/L，也不产生大的副作用。例如，在对输入端子202输入了高电位侧输入电位VH的情况下，使N沟道型晶体管402导通，对晶体管401的栅施加低电位侧电源Vss2，此时，如果P沟道型晶体管403未截止，则由于P沟道型晶体管403的导通电阻小，故对晶体管401的栅施加比低电位侧电源Vss2高的电位，作为结果，可设想晶体管401不截止。但是，在对输入端子202输入了高电位侧输入电位VH的情况下，P沟道型晶体管403截止了。因而，即使增大P沟道型晶体管403的W/L，也不产生大的副作用。
再有，如果满足在对输入端子202输入了高电位侧输入电位VH的情况下晶体管401截止的条件、即晶体管401的栅、源间电压(Vss2-Vss1)比晶体管401的阈值电压小那样的条件，则对于低电位侧电源Vss1和低电位侧电源Vss2来说，可以是相同的电位，也可以是不同的电位。即，只要数字电路201输出正常的逻辑，或只要在后级设置的数字电路不错误工作，就可以是任何的状态。通常，希望低电位侧电源Vss1和低电位侧电源Vss2定为相同的电位。通过定为相同的电位，由于可减少应供给的电位的数目，故可减少电源电路的数目。此外，如果是相同的电位，则可连接到相同的布线上。其结果，可减小布局面积。
再有，P沟道型晶体管403的源端子的电位与高电位侧输入电位VH可以是相同的电位，也可以是不同的电位。只要数字电路201输出正常的逻辑，或只要在后级设置的数字电路不错误工作，就可以是任何的状态。通常，希望P沟道型晶体管403的源端子的电位与高电位侧输入电位VH定为相同的电位。通过定为相同的电位，由于可减少应供给的电位的数目，故可减少电源电路的数目。
再有，在图3、图4中，使用倒相器构成了校正单元204，但不限于此。也可使用NAND电路或NOR电路等那样的另外的电路来构成校正单元204。
此外，根据本发明的结构，由于即使输入信号的振幅比电源电压的振幅小也可正常地工作，故可不另外设置升压电路，对成本削减有贡献。此外，在将来自IC的信号作为输入信号供给在玻璃基板上形成的数字电路的情况下，可不使用升压电路直接将输入信号供给数字电路。
(实施方式2)
在本实施方式中，说明将本发明应用于作为数字电路的1个的倒相器的情况。但是，准确地说，如果将本发明应用于倒相器，则输出信号的逻辑是相反的。这是因为数字电路的校正单元是由倒相器构成的。即，在将使输入信号反转了的信号输入到倒相器中时，从倒相器输出的信号成为输出信号。其结果，必须注意以下这一点：如果输入1(H信号)作为输入信号，则在逻辑不反转的情况下输出1(H信号)。
在图1中示出本实施方式的以倒相器为校正对象的数字电路201的结构。在图1中，数字电路201具有校正对输入端子202输入的信号的电位的校正单元204和根据被校正单元204校正的输入信号来控制工作的电路元件205。而且，按照该电路元件205的工作，从输出端子203输出信号。
成为校正对象的电路元件205用P沟道型晶体管301和N沟道型晶体管401构成。校正单元204分成与P沟道型晶体管301对应的部分和与N沟道型晶体管401对应的部分。
在校正单元204中，将与P沟道型晶体管301对应的部分作成与图3中示出的校正单元204相同的结构。即，校正单元204由倒相器构成。该倒相器用N沟道型晶体管303和P沟道型晶体管302构成。在图3中，P沟道型晶体管302的源端子与高电位侧电源Vdd2连接。但是，在图1中，将高电位侧电源归纳为1个。于是，P沟道型晶体管302的源端子和P沟道型晶体管301的源端子连接到高电位侧电源Vdd上。再有，与图3同样，也可分开地设置高电位侧电源。
在校正单元204中，将与N沟道型晶体管401对应的部分作成与图4中示出的校正单元204相同的结构。即，校正单元204由倒相器构成。该倒相器用P沟道型晶体管403和N沟道型晶体管402构成。在图4中，N沟道型晶体管402的源端子与低电位侧电源Vss2连接。但是，在图1中，将低电位侧电源归纳为1个。于是，N沟道型晶体管402的源端子和N沟道型晶体管401的源端子连接到高电位侧电源Vss上。再有，与图4同样，也可分开地设置低电位侧电源。
这样，与N沟道型晶体管401对应的部分使用与图4中示出的校正单元204相同的结构、与P沟道型晶体管301对应的部分使用与图3中示出的校正单元204相同的结构即可。
其次，说明图1中示出的数字电路201的工作。再有，由于基本的工作与图3、图4是同样的，故省略详细的说明。
首先，假定对输入端子202输入了0(L信号)。此时的电位是低电位侧输入电位VL。再有，假定低电位侧输入电位VL比低电位侧电源Vss高。首先，说明此时的P沟道型晶体管301的工作。如果对输入端子202输入低电位侧输入电位VL，则P沟道型晶体管302导通，N沟道型晶体管303截止。因此，对P沟道型晶体管301的栅端子输入高电位侧电源Vdd。于是，P沟道型晶体管301截止。
其次，说明N沟道型晶体管401的工作。如果对输入端子202输入低电位侧输入电位VL，则P沟道型晶体管403导通，N沟道型晶体管402截止。但是，在N沟道型晶体管402的栅、源间电压(VL-Vss)比N沟道型晶体管402的阈值电压大的情况下，N沟道型晶体管402导通。在该情况下，由于P沟道型晶体管403也导通了，故N沟道型晶体管401的栅端子的电位由P沟道型晶体管403和N沟道型晶体管402的导通电阻来决定，成为从高电位侧输入电位VH到低电位侧电源Vss为止之间的电位。此时，如果预先减小P沟道型晶体管403的导通电阻，则对N沟道型晶体管401的栅端子施加接近于高电位侧输入电位VH的电位。因而，N沟道型晶体管401导通。
这样，如果对输入端子202输入0(L信号)，则P沟道型晶体管301截止，N沟道型晶体管401导通。因而，输出端子203的电位成为低电位侧电源Vss。即，输出0(L信号)。
其次，假定对输入端子202输入了1(H信号)。此时的电位是高电位侧输入电位VH。再有，使高电位侧输入电位VH比高电位侧电源Vdd低。首先，说明此时的N沟道型晶体管401的工作。如果对输入端子202输入高电位侧输入电位VH，则N沟道型晶体管402导通，P沟道型晶体管403截止。因此，对N沟道型晶体管401的栅端子输入低电位侧电源Vss。于是，N沟道型晶体管401截止。
其次，说明P沟道型晶体管301的工作。如果对输入端子202输入高电位侧输入电位VH，则N沟道型晶体管303导通，P沟道型晶体管302截止。但是，在P沟道型晶体管302的栅、源间电压(VH-Vdd)比P沟道型晶体管302的阈值电压小的情况下，P沟道型晶体管302导通。在该情况下，由于N沟道型晶体管303也导通了，故P沟道型晶体管301的栅端子的电位由P沟道型晶体管302和N沟道型晶体管303的导通电阻来决定，成为从高电位侧电源Vdd到低电位侧输入电位VL为止之间的电位。此时，如果预先减小N沟道型晶体管303的导通电阻，则对P沟道型晶体管301的栅端子施加接近于低电位侧输入电位VL的电位。因而，P沟道型晶体管301导通。
这样，如果对输入端子202输入1(H信号)，则P沟道型晶体管301导通，N沟道型晶体管401截止。因而，输出端子203的电位成为高电位侧电源Vdd。即，输出1(H信号)。
通过作成以上那样的结构，即使输入信号的振幅比电源电压的振幅小，也能使之正常地工作。而且，从数字电路201输出的信号的振幅与电源电压的振幅大致相等。因而，在将另外的数字电路连接到数字电路201的输出端子203上的情况下，由于对该电路输入与电源电压的振幅大致相等的信号，故可正常地工作。
再有，在图1的数字电路201中，输出具有与输入信号相同的逻辑值的信号。因而，信号的逻辑未反转。于是，在欲使逻辑反转的情况下，将通常的倒相电路连接到数字电路201的输出端子203上即可。
再有，在图1中，示出了CMOS型的倒相器，但也可用电阻或以二极管方式连接的晶体管等来置换P沟道型晶体管301或N沟道型晶体管401的任一个而构成倒相器。在图5中示出使用了以二极管方式连接的晶体管来代替P沟道型晶体管301的情况的电路图。在图6中示出使用了电阻元件来代替P沟道型晶体管301的情况的电路图。在图5和图6中对于与图1相同的部分使用了相同的符号。由于符号的说明与图1是相同的，故予以省略。在图5和图6的情况下也与图1的情况同样地工作。再有，在图5、6中，使用了另外的元件来代替P沟道型晶体管301，但也可使用另外的元件来代替N沟道型晶体管401。
再有，在实施方式1中已说明的情况也可适用于本实施方式。
(实施方式3)
在本实施方式中，说明将本发明应用于作为数字电路的1个的定时倒相器的情况。
首先，在图7中示出将本发明应用于构成定时倒相器的晶体管中控制是否传递信号的晶体管的部分的情况的结构。在图7中，数字电路201具有校正对输入端子202a、202b输入的信号的电位的校正单元204和根据被校正单元204校正的输入信号来控制工作的电路元件205。而且，按照该电路元件205的工作，从输出端子203输出信号。
作为成为校正对象的电路元件205的定时倒相器使用晶体管301、401、702、703来构成。校正单元204使用晶体管302、303、402、403来构成。
对晶体管301、401输入同步信号。即，控制了是否将从输入端子701输入的信号输出给输出端子203。因而，晶体管301和晶体管401同时导通，同时截止。在图7中示出了同步信号的信号振幅比电源电压的振幅小的情况。对同步信号用的输入端子202a、202b输入电位为VH或VL的信号。于是，即使同步信号的信号振幅比电源电压的振幅小也可利用校正单元204对晶体管301、401输入适当的信号。再有，由于详细的工作的说明与实施方式1、2的情况是同样的，故予以省略。
再有，对输入端子202a、输入端子202b输入互相具有相反的逻辑的信号。例如，如果对输入端子202 a输入电位VH作为1(H信号)，则对输入端子202 b输入电位VL作为0(L信号)。
从输入端子701对晶体管702、703输入数据信号。假定该数据信号的振幅与电源电压的振幅相同。于是，与晶体管301、401的导通截止同步地对输出端子203输出信号。
再有，虽然在晶体管703与低电位侧电源Vss之间配置了晶体管401，但不限定于此。也可在晶体管401与低电位侧电源Vss之间配置晶体管703。
同样，虽然在晶体管702与高电位侧电源Vdd之间配置晶体管301，但不限定于此。也可在晶体管301与高电位侧电源Vdd之间配置了晶体管702。
再有，因校正单元204的缘故，从同步信号用的输入端子202a、202b输入的信号的逻辑反转。其结果，必须注意晶体管301、401的导通截止也成为相反的。
其次，在图8中示出将本发明应用于构成定时倒相器的晶体管中输入数据信号的部分的晶体管的情况的结构。在图8中，数字电路201具有校正对输入端子202输入的信号的电位的校正单元204和根据被校正单元204校正的输入信号来控制工作的电路元件205。而且，按照该电路元件205的工作，从输出端子203输出信号。
作为成为校正对象的电路元件205的定时倒相器使用晶体管301、401、802、804来构成。校正单元204使用晶体管302、303、402、403来构成。
从同步信号用的输入端子801、803对晶体管802、804输入同步信号。假定同步信号的信号振幅与电源电压的振幅相同。再有，晶体管802和晶体管804同时导通，同时截止。由此，控制了是否将从输入端子202输入的信号输出给输出端子203。于是，由于晶体管802和晶体管804的导电型是相反的，故同步信号的逻辑也成为相反的。
另一方面，从输入端子202对晶体管301、401输入数据信号。在图8中示出了数据信号的信号振幅比电源电压的振幅小的情况。对数据信号用的输入端子202输入电位为VH或VL的信号。于是，即使数据信号的信号振幅比电源电压的振幅小也可利用校正单元204对晶体管301、401输入适当的信号。再有，由于详细的工作的说明与实施方式1、2的情况是同样的，故予以省略。
再有，虽然在晶体管401与低电位侧电源Vss之间配置晶体管804，但不限定于此。也可在晶体管804与低电位侧电源Vss之间配置晶体管401。
同样，虽然在晶体管301与高电位侧电源Vdd之间配置晶体管802，但不限定于此。也可在晶体管802与高电位侧电源Vdd之间配置晶体管301。
再有，因校正单元204的缘故，从数据信号用的输入端子202输入的信号的逻辑反转。其结果，必须注意从输出端子203输出具有与从输入端子202输入的信号相同的逻辑的信号。
再有，在图7中，对控制同步的部分应用了校正单元204，在图8中，对控制数据的部分应用了校正单元204，但不限定于此，也可对两者的部分应用校正单元204。
这样，与N沟道型晶体管401对应的部分使用与图4中示出的校正单元204相同的结构、与P沟道型晶体管301对应的部分使用与图3中示出的校正单元204相同的结构即可。
通过作成以上那样的结构，即使数据信号或同步信号的振幅比电源电压的振幅小，也能使之正常地工作。而且，从数字电路201输出的信号的振幅与电源电压的振幅大致相等。因而，在将另外的数字电路连接到数字电路201的输出端子203上的情况下，由于对该电路输入与电源电压的振幅大致相等的信号，故可正常地工作。
再有，在实施方式1、2中已说明的情况也可应用于本实施方式。
(实施方式4)
在本实施方式中，说明将本发明应用于作为数字电路的1个的NAND电路的情况。但是，准确地说，如果将本发明应用于NAND电路，则输出信号的逻辑与通常的NAND电路的情况相比是不同的。更准确地说，与OR电路是相同的。即，在将使输入信号反转了的信号输入到NAND电路时，从NAND电路输出的信号成为输出信号。
在图9中示出将本发明应用于NAND电路的情况的电路图。校正单元204使用晶体管302a、303a、302b、303b、402a、403a、402b、403b来构成。
如图9中所示，与N沟道型晶体管对应的部分使用与图4中示出的校正单元204相同的结构、与P沟道型晶体管对应的部分使用与图3中示出的校正单元204相同的结构即可。
从输入端子202a、202b输入的信号通过使用校正单元204而成为适当的电位的信号，输入到各晶体管中。再有，由于详细的工作的说明与实施方式1、2的情况是同样的，故予以省略。
通过作成以上那样的结构，即使输入信号的振幅比电源电压的振幅小，也能使之正常地工作。而且，从数字电路201输出的信号的振幅与电源电压的振幅大致相等。因而，在将另外的数字电路连接到数字电路201的输出端子203上的情况下，由于对该电路输入与电源电压的振幅大致相等的信号，故可正常地工作。
再有，在实施方式1、2中已说明的情况也可应用于本实施方式。
(实施方式5)
在本实施方式中，说明将本发明应用于作为数字电路的1个的NOR电路的情况。但是，准确地说，如果将本发明应用于NOR电路，则输出信号的逻辑与通常的NOR电路的情况相比是不同的。更准确地说，与AND电路是相同的。即，在将使输入信号反转了的信号输入到NOR电路时，从NOR电路输出的信号成为输出信号。
在图10中示出将本发明应用于NOR电路的情况的电路图。校正单元204使用晶体管302a、303a、302b、303b、402a、403a、402b、403b来构成。
如图10中所示，与N沟道型晶体管对应的部分使用与图4中示出的校正单元204相同的结构、与P沟道型晶体管对应的部分使用与图3中示出的校正单元204相同的结构即可。
从输入端子202a、202b输入的信号通过使用校正单元204而成为适当的电位的信号，输入到各晶体管中。再有，由于详细的工作的说明与实施方式1、2的情况是同样的，故予以省略。
通过作成以上那样的结构，即使输入信号的振幅比电源电压的振幅小，也能使之正常地工作。而且，从数字电路201输出的信号的振幅与电源电压的振幅大致相等。因而，在将另外的数字电路连接到数字电路201的输出端子203上的情况下，由于对该电路输入与电源电压的振幅大致相等的信号，故可正常地工作。
再有，在实施方式1、2中已说明的情况也可应用于本实施方式。
(实施例)
〔实施例1〕
在本实施例中，说明显示器件和信号线驱动电路等的结构及其工作。可将本发明的电路应用于信号线驱动电路的一部分或栅线驱动电路的一部分。
在图11中示出显示器件的例子。显示器件，如图11中所示，具有像素部1101、栅线驱动电路1102和信号线驱动电路1110。栅线驱动电路1102依次对像素部1101输出选择信号。信号线驱动电路1110依次对像素部1101输出视频信号。在像素部1101中通过按照视频信号控制光的状态来显示图像。从信号线驱动电路1110对像素部1101输入的视频信号大多是电压。即，利用从信号线驱动电路1110输入的视频信号(电压)使在像素中配置的显示元件或控制显示元件的元件的状态变化的情况较多。在很稀少的情况下，也有对像素部1101输入的视频信号是电流的情况。作为在像素中配置的显示元件的例子，可举出在液晶显示器(LCD)或有机EL(电致发光)显示器或FED(场发射显示器)等中使用的显示元件。
再有，也可配置多个栅线驱动电路1102或信号线驱动电路1110。
可将信号线驱动电路1110的结构分成多个部分。作为一例，大致可分成移位寄存器1103、第1锁存电路(LAT1)1104、第2锁存电路(LAT2)1105和数字模拟变换电路1106等。
在此简单地说明信号线驱动电路1110的工作。使用触发电路(FF)等来构成移位寄存器1103，输入时钟信号(S-CLK)1112、开始脉冲(SP)1113和时钟反转信号(S-CLKb)1111。按照这些信号的时序，依次输出取样脉冲。
对第1锁存电路1104输入从移位寄存器1103输出的取样脉冲。从视频信号线1108对第1锁存电路1104输入视频信号，按照输入取样脉冲的时序，在各列中保持了视频信号。再有，在配置了数字模拟变换电路1106的情况下，视频信号是数字值。
如果在第1锁存电路1104中到最终列为止结束视频信号的保持，则在水平回线期间中从锁存控制线1109输入锁存脉冲，将第1锁存电路1104中保持的视频信号一起传送给第2锁存电路1105。其后，将在第2锁存电路1105中保持的视频信号的1行部分同时输入到数字模拟变换电路1106中。然后，对像素部1101输入从数字模拟变换电路1106输出的信号。
在将第2锁存电路1105中保持的视频信号经由各种各样的电路输入到像素部1101中的期间内，在移位寄存器1103中再次输出取样脉冲。即，同时进行2个工作。由此，可进行线顺序驱动。以后，重复进行该工作。
在第1锁存电路1104或第2锁存电路1105是能保存模拟值的电路的情况下，可省略数字模拟变换电路1106。此外，在对像素部1101输出的数据是2进制值、即数字值的情况下，也可省略数字模拟变换电路1106。此外，也有在信号线驱动电路1110中内置了电平移动电路或γ校正电路或电压电流变换电路、放大电路等的情况。这样，信号线驱动电路1110的结构不限于图11中的结构，而是有各种各样的结构。
另一方面，由于栅线驱动电路1102只是依次对像素部1101输出选择信号的情况较多，故大多利用具有与信号线驱动电路1110的移位寄存器1103同样的结构的移位寄存器或电平移动电路、放大电路等来构成。但是，栅线驱动电路1102的结构不限于此，有各种各样的结构。
本发明可应用于信号线驱动电路1110或栅线驱动电路1102等中的移位寄存器或信号线驱动电路1110的第1锁存电路(LAT1)1104等。
在图12中示出移位寄存器的一部分。移位寄存器由倒相器或定时倒相器1201、1202、1203、1204构成。而且，移位寄存器与时钟信号(S-CLK)1112、时钟反转信号(S-CLKb)1111同步地工作。在此，假定时钟信号(S-CLK)1112、时钟反转信号(S-CLKb)1111的信号的振幅比电源电压的振幅小。在这样的情况下，可将本发明应用于被输入比电源电压的振幅小的信号的部分。即，可对于定时倒相器1201、1202、1203、1204可使用图7中示出的定时倒相器。对图7中的同步信号用的输入端子202a、202b输入时钟信号(S-CLK)1112、时钟反转信号(S-CLKb)1111即可。
其次，在图13中示出第1锁存电路(LAT1)1104的一部分。该一部分由倒相器或定时倒相器13001、13002来构成。而且，对布线13003输入从移位寄存器1103输出的取样脉冲。此外，从视频信号线1108输入视频信号。于是，与取样脉冲同步地在第1锁存电路(LAT1)1104保存视频信号。在此，使视频信号的振幅比电源电压的振幅小。在这样的情况下，可将本发明应用于被输入比电源电压的振幅小的信号的部分。即，对于定时倒相器13001可使用图8中示出的定时倒相器。对于定时倒相器13002，由于不存在被输入比电源电压的振幅小的信号的部分，故用通常的电路结构就可以了。于是，对图8中的同步信号用的输入端子801、803输入取样脉冲、对图8中的数据信号用的输入端子202从视频信号线1108输入视频信号即可。
再有，如已叙述的那样，本发明的晶体管可以是任何类型的晶体管，可在任何的基板上形成。因而，在图11中示出的电路可全部在玻璃基板上形成，可在塑料基板上形成，可在单晶基板上形成，也可在SOI基板上形成，可在任何的基板上形成。或者，图11中的电路的一部分在某个基板上形成，图11中的电路的另外的一部分可在另外的基板上形成。即，图11中的电路的全部可不在相同的基板上形成。例如，在图11中，也可在玻璃基板上使用TFT形成像素部1101和栅线驱动电路1102，在单晶基板上形成信号线驱动电路1110(或其一部分)，用COG(Chip On Glass：将IC封装于玻璃上)连接该IC芯片并配置在玻璃基板上。或者，也可使用TAB(Tape Auto Bonding：将芯片绑定在柔性线路板上)或印刷基板将该IC芯片与玻璃基板连接。
〔实施例2〕
在本实施例中，说明应用了本发明的倒相器的布局图。在图1中示出对应的电路图。
在图14中示出以图1中示出的倒相器为校正对象的数字电路的布局图。在由多晶硅等构成的半导体层1401上的层上有栅绝缘膜的层、在其上的层上有栅布线(第1布线)1402的部分是晶体管。在栅布线(第1布线)1402上的层上有层间绝缘膜，在其上有第2布线1404。通过对接点1403进行开口，连接了第2布线1404与半导体层1401或第2布线1404与栅布线(第1布线)1402。
在图14中，对与图1对应的部分使用了相同的符号。由于符号的说明与图1是相同的，故予以省略。成为校正对象的电路元件用P沟道型晶体管301和N沟道型晶体管401构成。将校正单元分成与P沟道型晶体管301对应的部分和与N沟道型晶体管401对应的部分。与P沟道型晶体管301对应的部分用N沟道型晶体管303和P沟道型晶体管302构成。此外，与N沟道型晶体管401对应的部分用P沟道型晶体管403和N沟遭型晶体管402构成。
如果使用图14那样的布局图并使用已知的技术，则可实现本发明的半导体器件。
再有，在图14中，增大了晶体管403和晶体管303的栅宽W。由此，提高了晶体管403和晶体管303的电流驱动能力，减小了导通电阻。
再有，本实施例可与实施方式1～5、实施例1任意地组合。
〔实施例3〕
作为使用了本发明的电子装置，可举出摄像机、数码相机、护目镜型显示器(头载显示器)、导航***、音响播放装置(汽车音响、组合音响等)、笔记本型个人计算机、游戏机、便携式信息终端(移动计算机、便携式电话机、便携式游戏机或电子书籍等)、具备记录媒体的图像播放装置(具体地说是播放数字通用盘(DVD)等的记录媒体并具备能显示其图像的显示器的装置)等。在图15中示出这些电子装置的具体例。
图15(A)是发光器件，包含壳体13001、支撑台13002、显示部13003、扬声器部13004、视频输入端子13005等。本发明可用于构成显示部13003的电路。此外，利用本发明来完成图15(A)中示出的发光器件。由于发光器件是自分光型的，故不需要背照光源，可作成比液晶显示器薄的显示部。再有，发光器件包含个人计算机用、TV广播接收用、广告显示用等的全部的信息显示用显示器件。
图15(B)是数码相机，包含主体13101、显示部13102、受像部13103、操作键13104、外部连接端口13105、快门13106等。本发明可用于构成显示部13102的电路。此外，利用本发明来完成图15(B)中示出的数码相机。
图15(C)是笔记本型个人计算机，包含主体13201、壳体13202、显示部13203、键盘13204、外部连接端口13205、指示鼠标13206等。本发明可用于构成显示部13203的电路。此外，利用本发明来完成图15(C)中示出的笔记本型个人计算机。
图15(D)是移动计算机，包含主体13301、显示部13302、开关13303、操作键13304、红外线端口13305等。本发明可用于构成显示部13302的电路。此外，利用本发明来完成图15(D)中示出的移动计算机。
图15(E)是具备记录媒体便携式的图像播放装置(具体地说是DVD播放装置)，包含主体13401、壳体13402、显示部A13403、显示部B13404、记录媒体(DVD等)读入部13405、操作键13406、扬声器部13407等。显示部A13403主要显示图像信息，显示部B13404主要显示文字信息，但本发明可用于构成显示部A、B13403、B13404的电路。再有，在具备记录媒体的图像播放装置中也包含家庭用游戏机等。此外，利用本发明来完成图15(E)中示出的DVD播放装置。
图15(F)是护目镜型显示器(头载显示器)，包含主体13501、显示部13502、臂部13503。本发明可用于构成显示部13502的电路。此外，利用本发明来完成图15(F)中示出的护目镜型显示器。
图15(G)是摄像机，包含主体13601、显示部13602、壳体13603、外部连接端口13604、遥控接收部13605、受像部13606、电池13607、声音输入部13608、操作键13609等。本发明可用于构成显示部13602的电路。此外，利用本发明来完成图15(G)中示出的摄像机。
图15(H)是便携式电话机，包含主体13701、壳体13702、显示部13703、声音输入部13704、声音输出部13705、操作键13706、外部连接端口13707、天线13708等。本发明可用于构成显示部13703的电路。再有，显示部13703通过在黑色的背景上显示白色的文字，可抑制便携式电话机的消耗电流。此外，利用本发明来完成图15(H)中示出的便携式电话机。
再有，如果将来发光材料的发光亮度提高了，则也可用透镜等对包含输出的图像信息的光进行放大投影，用于正投型或背投型的投影机。
此外，上述电子装置大多显示通过因特网或CATV(有线电视)等的电子通信线路分发的信息，特别是显示动画信息的机会正在增加。由于发光材料的响应速度非常快，故发光器件对于动画显示是较为理想的。
此外，由于发光器件的发光的部分消耗功率，故希望以尽可能减少发光部分的方式来显示信息。因而，在将发光器件用于携带信息终端、特别是便携式电话机或音响播放装置那样的以文字信息为主的显示部的情况下，希望以非发光部分作为背景、用发光部分形成文字信息的方式来驱动。
如上所述，本发明的适用范围极为广泛，可用于所有的领域的电子装置。此外，本实施方式的电子装置也可使用在实施方式1～5、实施例1～2中示出的任一结构的半导体器件。

Claims (13)

1.一种半导体器件，包括第1晶体管、第2晶体管和第3晶体管，其中，
上述第1晶体管的栅端子与上述第2晶体管的栅端子电连接，
上述第1晶体管的漏端子与上述第2晶体管的漏端子电连接，
上述第1晶体管的漏端子与上述第3晶体管的栅端子电连接，
对上述第1晶体管的栅端子供给第1信号电位和第2信号电位中的任一个，
对上述第1晶体管的源端子供给第1电源电位，
对上述第2晶体管的源端子供给与上述第1信号电位相同的电位，
对上述第3晶体管的源端子供给第2电源电位，并且，
第2电源电位低于第1信号电位。
2.如权利要求1中所述的半导体器件，其中，
上述第1晶体管与上述第2晶体管的导电型不同。
3.一种半导体器件，包括第1晶体管、第2晶体管和第3晶体管，其中，
上述第1晶体管的栅端子与上述第2晶体管的栅端子电连接，
上述第1晶体管的漏端子与上述第2晶体管的漏端子电连接，
上述第1晶体管的漏端子与上述第3晶体管的栅端子电连接，
对上述第1晶体管的栅端子供给第1信号电位和第2信号电位的任一个，
对上述第1晶体管的源端子供给与上述第1信号电位相同的电位，
对上述第2晶体管的源端子供给第1电源电位，
对上述第3晶体管的源端子供给第2电源电位，
上述第2晶体管和上述第3晶体管是N沟道型的晶体管，
上述第1晶体管是P沟道型的晶体管，
上述第2电源电位与上述第1电源电位相同，并且，
上述第2信号电位高于上述第1电源电位。
4.如权利要求3所述的半导体器件，其中，
上述第1电源电位和上述第2电源电位是低电位侧电源电位。
5.如权利要求3所述的半导体器件，其中，
对第3晶体管的栅端子供给输出自第1晶体管的漏端子的电位。
6.一种半导体器件，包括第1晶体管、第2晶体管和第3晶体管，其中，
上述第1晶体管的栅端子与上述第2晶体管的栅端子电连接，
上述第1晶体管的漏端子与上述第2晶体管的漏端子电连接，
上述第1晶体管的漏端子与上述第3晶体管的栅端子电连接，
对上述第1晶体管的栅端子供给第1信号电位和第2信号电位中的任一个，
对上述第1晶体管的源端子供给第1电源电位，
对上述第2晶体管的源端子供给与上述第1信号电位相同的电位，
对上述第3晶体管的源端子供给第2电源电位，
上述第1晶体管和上述第3晶体管是N沟道型的晶体管，
上述第2晶体管是P沟道型的晶体管，并且，
第2电源电位低于第1电源电位。
7.如权利要求6所述的半导体器件，其中，
上述第1电源电位和上述第2电源电位是低电位侧电源电位。
8.一种显示器件，包括权利要求1至权利要求7的任一项中所述的半导体器件。
9.一种电子装置，包括权利要求8中所述的显示器件。
10.一种半导体器件，包括第1至第6半导体器件，
其中第1至第4晶体管的栅端子彼此电连接，
其中第1晶体管的漏端子与第2晶体管的漏端子电连接，
其中第3晶体管的漏端子与第4晶体管的漏端子电连接，
其中第5晶体管的栅端子与第1晶体管的漏端子电连接，
其中第6晶体管的栅端子与第3晶体管的漏端子电连接，
其中第5晶体管的漏端子与第6晶体管的漏端子电连接，
其中第1晶体管、第3晶体管和第5晶体管是P沟道型的晶体管，
其中第2晶体管、第4晶体管和第6晶体管是N沟道型的晶体管，
其中对第5晶体管的源端子供给第1电源电位，
其中对第6晶体管的源端子供给第2电源电位，
其中对第1至第4晶体管的栅端子输入第1输入信号和第2输入信号中的一个，
其中对第2晶体管的源端子和第4晶体管的源端于供给第1输入信号的电位，
其中第2电源电位低于第1输入信号的电位。
11.如权利要求10所述的半导体器件，其中，
第1晶体管至第4晶体管的栅端子与输入端子电连接。
12.如权利要求10所述的半导体器件，其中，
第5晶体管和第6晶体管的漏端子与输出端子电连接。
13.如权利要求10所述的半导体器件，
其中对第1晶体管的源端子供给第2输入信号的电位，
其中对第3晶体管的源端子供给第2输入信号的电位，
其中第1输入信号的电位低于第2输入信号的电位。
CNB2003801096891A 2002-12-13 2003-12-02 半导体器件和使用该半导体器件的显示器件 Expired - Fee Related CN100380811C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002362148 2002-12-13
JP362148/2002 2002-12-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2008100054646A Division CN101242177B (zh) 2002-12-13 2003-12-02 半导体器件和使用该半导体器件的显示器件

Publications (2)

Publication Number Publication Date
CN1748366A CN1748366A (zh) 2006-03-15
CN100380811C true CN100380811C (zh) 2008-04-09

Family

ID=32588149

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2003801096891A Expired - Fee Related CN100380811C (zh) 2002-12-13 2003-12-02 半导体器件和使用该半导体器件的显示器件
CN2008100054646A Expired - Fee Related CN101242177B (zh) 2002-12-13 2003-12-02 半导体器件和使用该半导体器件的显示器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008100054646A Expired - Fee Related CN101242177B (zh) 2002-12-13 2003-12-02 半导体器件和使用该半导体器件的显示器件

Country Status (6)

Country Link
US (2) US7355445B2 (zh)
JP (1) JP4440100B2 (zh)
CN (2) CN100380811C (zh)
AU (1) AU2003284528A1 (zh)
TW (1) TWI338949B (zh)
WO (1) WO2004055987A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109961B2 (en) * 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
TWI309831B (en) * 2002-09-25 2009-05-11 Semiconductor Energy Lab Clocked inverter, nand, nor and shift register
US7327168B2 (en) 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN100338879C (zh) 2002-12-25 2007-09-19 株式会社半导体能源研究所 配备了校正电路的数字电路及具有该数字电路的电子装置
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
KR101103373B1 (ko) * 2004-06-14 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터 및 반도체 표시장치
JP2006279883A (ja) * 2005-03-30 2006-10-12 Sanyo Electric Co Ltd ドライバ回路
US7688107B2 (en) * 2005-04-19 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Shift register, display device, and electronic device
EP1717783B1 (en) * 2005-04-28 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit, driving method of the data latch circuit, and display device
US7986287B2 (en) 2005-08-26 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US7659756B2 (en) * 2005-09-29 2010-02-09 Supertex, Inc. MOSFET transistor amplifier with controlled output current
US8213886B2 (en) 2007-05-07 2012-07-03 Paratek Microwave, Inc. Hybrid techniques for antenna retuning utilizing transmit and receive power information
US7626440B1 (en) * 2007-07-04 2009-12-01 Altera Corporation High speed level shift
JP5457628B2 (ja) * 2007-10-26 2014-04-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのタイミング制御方法
US8030964B1 (en) * 2008-05-15 2011-10-04 Altera Corporation Techniques for level shifting signals
KR100991383B1 (ko) * 2008-12-26 2010-11-02 주식회사 하이닉스반도체 반도체 장치의 출력 드라이버
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN113643640B (zh) * 2021-08-03 2023-06-02 武汉华星光电技术有限公司 栅极驱动电路及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635553A (ja) * 1986-06-25 1988-01-11 Fujitsu Ltd バツフア回路
JPH01261923A (ja) * 1988-04-13 1989-10-18 Seiko Epson Corp 出力回路
JPH05235741A (ja) * 1992-02-20 1993-09-10 Hitachi Ltd ゲート回路及びそれを含む半導体装置
JPH05308273A (ja) * 1992-04-28 1993-11-19 Mitsubishi Electric Corp 入力バッファ回路
JPH06152381A (ja) * 1992-11-06 1994-05-31 Hitachi Ltd 入力回路
JPH09257839A (ja) * 1996-03-22 1997-10-03 Nec Corp バッファリング回路
JPH11163713A (ja) * 1997-11-25 1999-06-18 Hitachi Ltd 半導体集積回路装置
JP2002118458A (ja) * 2000-06-27 2002-04-19 Semiconductor Energy Lab Co Ltd レベルシフタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797579A (en) * 1987-07-27 1989-01-10 Raytheon Company CMOS VLSI output driver with controlled rise and fall times
US4877980A (en) * 1988-03-10 1989-10-31 Advanced Micro Devices, Inc. Time variant drive circuit for high speed bus driver to limit oscillations or ringing on a bus
US5128560A (en) * 1991-03-22 1992-07-07 Micron Technology, Inc. Boosted supply output driver circuit for driving an all N-channel output stage
DE4324519C2 (de) * 1992-11-12 1994-12-08 Hewlett Packard Co NCMOS - eine Hochleistungslogikschaltung
US5378943A (en) * 1993-04-20 1995-01-03 International Business Machines Corporation Low power interface circuit
US5519344A (en) * 1994-06-30 1996-05-21 Proebsting; Robert J. Fast propagation technique in CMOS integrated circuits
US5523707A (en) * 1995-06-30 1996-06-04 International Business Machines Corporation Fast, low power exclusive or circuit
JPH09172367A (ja) 1995-12-20 1997-06-30 Seiko Epson Corp レベルシフタ回路
US5808480A (en) * 1996-02-29 1998-09-15 Lucent Technologies Inc. High voltage swing output buffer in low voltage technology
US6242951B1 (en) * 1997-09-05 2001-06-05 Shunji Nakata Adiabatic charging logic circuit
KR20010106478A (ko) * 1998-09-18 2001-11-29 가나이 쓰토무 반도체장치 및 상기를 이용한 액정디스플레이
US6166580A (en) * 1998-12-18 2000-12-26 Vlsi Technology, Inc. CMOS high-to-low voltage buffer
JP2000295094A (ja) * 1999-04-07 2000-10-20 Mitsubishi Electric Corp バッファ回路およびそれを用いた電位検出回路
DE19949144C1 (de) * 1999-10-12 2001-02-01 Texas Instruments Deutschland Digitale Treiberschaltung
US6335637B1 (en) * 2000-04-03 2002-01-01 International Business Machines Corporation Two-supply protection circuit
TW518642B (en) * 2000-06-27 2003-01-21 Semiconductor Energy Lab Level shifter
JP3466151B2 (ja) * 2000-11-21 2003-11-10 沖電気工業株式会社 駆動回路
TWI285024B (en) * 2003-03-17 2007-08-01 Au Optronics Corp Level shifting circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635553A (ja) * 1986-06-25 1988-01-11 Fujitsu Ltd バツフア回路
JPH01261923A (ja) * 1988-04-13 1989-10-18 Seiko Epson Corp 出力回路
JPH05235741A (ja) * 1992-02-20 1993-09-10 Hitachi Ltd ゲート回路及びそれを含む半導体装置
JPH05308273A (ja) * 1992-04-28 1993-11-19 Mitsubishi Electric Corp 入力バッファ回路
JPH06152381A (ja) * 1992-11-06 1994-05-31 Hitachi Ltd 入力回路
JPH09257839A (ja) * 1996-03-22 1997-10-03 Nec Corp バッファリング回路
JPH11163713A (ja) * 1997-11-25 1999-06-18 Hitachi Ltd 半導体集積回路装置
JP2002118458A (ja) * 2000-06-27 2002-04-19 Semiconductor Energy Lab Co Ltd レベルシフタ

Also Published As

Publication number Publication date
US20080246035A1 (en) 2008-10-09
AU2003284528A1 (en) 2004-07-09
TWI338949B (en) 2011-03-11
TW200414534A (en) 2004-08-01
CN101242177B (zh) 2012-10-10
CN1748366A (zh) 2006-03-15
US20040257117A1 (en) 2004-12-23
US7714616B2 (en) 2010-05-11
JPWO2004055987A1 (ja) 2006-04-20
CN101242177A (zh) 2008-08-13
US7355445B2 (en) 2008-04-08
WO2004055987A1 (ja) 2004-07-01
JP4440100B2 (ja) 2010-03-24

Similar Documents

Publication Publication Date Title
CN100380811C (zh) 半导体器件和使用该半导体器件的显示器件
JP6010679B2 (ja) デジタル回路、半導体装置及び電子機器
CN101807907B (zh) 半导体器件及其驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080409

CF01 Termination of patent right due to non-payment of annual fee