CN102299705B - 电平转换与非电路 - Google Patents

电平转换与非电路 Download PDF

Info

Publication number
CN102299705B
CN102299705B CN201010205605.6A CN201010205605A CN102299705B CN 102299705 B CN102299705 B CN 102299705B CN 201010205605 A CN201010205605 A CN 201010205605A CN 102299705 B CN102299705 B CN 102299705B
Authority
CN
China
Prior art keywords
field effect
type field
effect transistor
meets
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010205605.6A
Other languages
English (en)
Other versions
CN102299705A (zh
Inventor
董艺
汤亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Fudan Microelectronics Co Ltd
Original Assignee
Shanghai Fudan Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Fudan Microelectronics Co Ltd filed Critical Shanghai Fudan Microelectronics Co Ltd
Priority to CN201010205605.6A priority Critical patent/CN102299705B/zh
Publication of CN102299705A publication Critical patent/CN102299705A/zh
Application granted granted Critical
Publication of CN102299705B publication Critical patent/CN102299705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明涉及一种电平转换与非电路，该电路包含电路连接的第一N型场效应管、第二N型场效应管、第三N型场效应管、第四N型场效应管、第五N型场效应管、第一P型场效应管和第二P型场效应管。本发明的电平转换与非电路单元采用七个晶体管即实现了电平转换和与非门的双重功能，节省了电路面积，降低生产成本；输出端设有串联的两N型场效应管，其栅极分别连接两输入，栅极上加载VL，导通能力强，本电路对不同工艺有较好的兼容性，使该电路可在低压低功耗下工作。

Description

电平转换与非电路
技术领域
本发明涉及一种电平转换电路，具体涉及一种带电平转换的与非电路。
背景技术
目前，现有技术一：一种现在典型的实现与非操作并完成电平转换的电路如图1所示，由一个两输入与非门101和一个电平转换电路102级连组成，VL(103)是较低的电源电压，和芯片内其他数字电路使用的电源电压一样，VH(104)是较高的电源电压；I1(105)和I2(106)是2个输入信号，其电压范围在0～VL之间；Q(107)是输出信号，其电压范围在0～VH之间；这样就实现了低压输入信号I1和I2到高压输出信号Q的与非操作加电平转换。
该现有技术的相关文献：101是一个最典型的两输入与非门；102是一个典型的电平转换电路，可参考专利CN200510029212.3“电平转换电路”。
其缺点在于，所需要的管子数有10个，在存储器电路中进行大量重复应用时N个这种单元组成的译码阵列所需要的管子数是10×N个，没有面积优势。
现有技术二：另一个改进型的电平转换与非电路如图2所示；该电路单元只有5个管子，比现有技术一节省了很多面积；I1为“1”同时I2为“1”时Q端输出0，而其他情况下Q都输出VH的电压。在I1为“1”同时I2为“1”时，结点A210电压先被N管204充电到VL-VT的电压(VT是N管阈值)，再被P管208上拉到电压VH；
其缺点在于，当一个工艺中的N管阈值VT较大，并伴随着电源电压VL的降低(由于电子市场上低压低功耗的发展趋势)，结点A电压VL-VT将降低从而带来以下2个问题：1、结点A电压不够高使得N管206导通能力不足引起Q点电压下降的速度变慢，而Q点电压不够低也造成P管208导通能力不足引起结点A电压上升速度的变慢；该电路用于驱动存储器电路的字线时由于翻转速度的变慢将使得存储器电路的读速度整体下降从而降低存储器电路的性能；2、结点A电压过低时由于N管206导通能力不足以及P管207无法完全关断，Q点将被维持在一个0～VH之间的一个中间电平而无法被拉到0V，而该中间电平相对于VH来说又不够低，使得P管208导通能力不足而无法上拉结点A的电压，使得结点A电压也被维持在一个0～VH之间的一个中间电平，这样整个电路将产生无法翻转的功能性问题，并在VH上造成持续的静态电流。
发明内容
本发明提供一种电平转换与非电路，节省电路使用面积，降低成本，适应低电压环境下工作，对不同工艺的兼容性好。
为实现上述目的，本发明提供一种电平转换与非电路，其特征是，该电路包含电路连接的第一N型场效应管、第二N型场效应管、第三N型场效应管、第四N型场效应管、第五N型场效应管、第一P型场效应管和第二P型场效应管；
上述第一N型场效应管栅极接第一输入端I1，漏极接信号输入端I2，源极接结点A，衬底接地；
上述第二N型场效应管栅极接反向输入端(该反向输入端
Figure BSA00000161482400022
的信号与第一输出端I1的信号互为反相)，漏极接结点A，源极接地，衬底接地；
上述第三N型场效应管栅极接结点A，漏极接输出Q，源极接地，衬底接地；
上述第四N型场效应管栅极接信号输入端I2或者接第一输入端I1，漏极接输出Q，源极接第五N型场效应管的漏极，衬底接地；
上述第五N型场效应管栅极接第一输入端I1或者接信号输入端I2，漏极接第四N型场效应管的源极，源极接地，衬底接地；
上述第一P型场效应管栅极接结点A，漏极接输出Q，源极接VH，衬底接VH；
上述第二P型场效应管栅极接输出Q，漏极接结点A，源极接VH，衬底接VH。
上述第一输入端I1，信号输入端I2和反向输入端为0V～VL的低压数字输入信号；该VL为数字电路的低电压值的电源电压。
上述输出Q是0V～VH的高压输出信号；该VH为高电压值的电源电压，其电压值高于VL。
本电路中，第一输入端I1，信号输入端I2和反向输入端入端
Figure BSA00000161482400031
的逻辑“0”是0V电压，逻辑“1”是较低的VL电压值；输出Q的逻辑“0”是0V电压，逻辑“1”是较高的VH电压值。
当第一输入端I1为“0”，信号输入端I2为“0”或“1”情况，此时反向输入端
Figure BSA00000161482400032
为“1”，第二N型场效应管305将结点A拉到地，第三N型场效应管和第五N型场效应管关断，第一P型场效应管将输出Q上拉到“1”。
当第一输入端I1为“1”，信号输入端I2为“0”的情况，此时第一N型场效应管将结点A拉到信号输入端I2的电压，第三N型场效应管和第四N型场效应管关断，第一P型场效应管将输出Q上拉到“1”。
本发明电平转换与非电路和现有技术相比，其优点在于，本发明的电平转换与非电路单元采用七个晶体管即实现了电平转换和与非门的双重功能，比现有技术中将与非门和电平转换电路分离时需要十个晶体管，节省了电路布局的面积，提高资源利用，降低生产成本；
本发明的输出端设有串联的第四N型场效应管和第五N型场效应管，其栅极分别连接第一输入端I1和I2，栅极上加载VL，导通能力强，使得本发明的电平转换与非电路单元在工作中，由于工艺原因在造成N型场效应管的阈值VT过高，或者电源电压VL过低，都不会影响电路的正常工作，使该电路可在低压低功耗下工作。
附图说明
图1为现有技术一的典型与非门和电平转换电路的电路图；
图2为现有技术二的改进型的电平转换与非电路的电路图；
图3为本发明电平转换与非电路的一种实施例的电路图；
图4为本发明电平转换与非电路的一种实施例的电路图；
图5为本发明带电平转换的与非译码电路的电路图。
具体实施方式
以下结合附图，进一步具体说明本发明的实施例。
如图3所示，为本发明电平转换与非电路507的一种实施例，该单元包含五个N型场效应管及两个P型场效应管，其分别为第一N型场效应管304、第二N型场效应管305、第三N型场效应管306、第四N型场效应管310、第五N型场效应管311、第一P型场效应管307和第二P型场效应管308。
第一N型场效应管304栅极接第一输入端I1(301)，漏极接信号输入端I2(302)，源极接结点A(312)，衬底接地；第二N型场效应管305栅极接反向输入端
Figure BSA00000161482400041
(303)，漏极接结点A(312)，源极接地，衬底接地；第三N型场效应管306栅极接结点A(312)，漏极接输出Q(309)，源极接地，衬底接地；第四N型场效应管310栅极接信号输入端I2(302)，漏极接输出Q(309)，源极接第五N型场效应管311的漏极，衬底接地；第五N型场效应管311栅极接第一输入端I1(301)，漏极接第四N型场效应管310的源极，源极接地，衬底接地；第一P型场效应管307栅极接结点A(312)，漏极接输出Q(309)，源极接VH，衬底接VH；第二P型场效应管308栅极接输出Q(309)，漏极接结点A(312)，源极接VH，衬底接VH。
其中，第一输入端I1(301)，信号输入端I2(302)和反向输入端
Figure BSA00000161482400042
(303)为0V～VL的低压数字输入信号，VL为数字电路的低电压值的电源电压。第一输入端I1(301)与输入
Figure BSA00000161482400043
(303)在数字电路逻辑中是互为倒相的关系，在本发明的实际应用中，实质上只有两个低压输入，即第一输入端I1(301)与信号输入端I2(302)，第一输入端I1(301)连接一个倒相器(非门)，即为反向输入端
Figure BSA00000161482400044
(303)。而输出Q(309)是0V～VH的高压输出信号；VH为高电压值的电源电压，其电压值高于VL。
该电路中，第一输入端I1(301)，信号输入端I2(302)和反向输入端入端
Figure BSA00000161482400045
(303)的逻辑“0”是0V电压，逻辑“1”是较低的VL电压值；输出Q(309)的逻辑“0”是0V电压，逻辑“1”是较高的VH电压值。
当第一输入端I1(301)为“0”，信号输入端I2(302)为“0”或“1”情况，此时反向输入端
Figure BSA00000161482400046
(303)为“1”，第二N型场效应管305将结点A(312)拉到地，第三N型场效应管306和第五N型场效应管311关断，第一P型场效应管307将输出Q(309)上拉到“1”，即VH电压值。
当第一输入端I1(301)为“1”，信号输入端I2(302)为“0”的情况，此时第一N型场效应管304将结点A(312)拉到信号输入端I2(302)的电压，即0V，第三N型场效应管306和第四N型场效应管310关断，第一P型场效应管307将输出Q(309)上拉到“1”，即VH电压值。
当第一输入端I1(301)为“1”，信号输入端I2(302)为“1”的情况：在第四N型场效应管310和第五N型场效应管311的共同作用下，解决了现有技术二的缺点。在第一输入端I1(301)为“1”，信号输入端I2(302)为“1”时，第四N型场效应管310和第五N型场效应管311都导通，将输出Q(309)的电位拉低；由于第四N型场效应管310和第五N型场效应管311的栅极加的是VL而不是VL-VT(VT为N型场效应管的阈值电压)，因此他们的导通能力较强而能把输出Q(309)的电位拉的足够低；而输出Q(309)的电位的下降也使第二P型场效应管308的导通能力增强，从而把结点A(312)拉高；第一N型场效应管304和第二P型场效应管308提高结点A(312)电压，第三N型场效应管306、第四N型场效应管310和第五N型场效应管311降低输出Q(309)电压，在以上共同作用下，输出Q(309)会以很快的速度翻转到逻辑“0”。即使由于工艺原因造成N型场效应管的阈值电压VT过高，或者由于电源电压VL过低，本发明的带电平转换的与非单元507也能正常工作。
如图4所示，为本发明电平转换与非电路507的另一种实施例，该单元包含该五个N型场效应管及两个P型场效应管，其分别为第一N型场效应管304、第二N型场效应管305、第三N型场效应管306、第四N型场效应管310、第五N型场效应管311、第一P型场效应管307和第二P型场效应管308。
第一N型场效应管304的栅极接第一输入端I1(301)，漏极接信号输入端I2(302)，源极接结点A(312)，衬底接地。第二N型场效应管305的栅极接输入
Figure BSA00000161482400051
(303)，漏极接结点A(312)，源极接地，衬底接地第三N型场效应管306的栅极接结点A(312)，漏极接输出Q(309)，源极接地，衬底接地。第四N型场效应管310的栅极接第一输入端I1(301)，漏极接输出Q(309)，源极接第五N型场效应管311的漏极，衬底接地；第五N型场效应管311的栅极接信号输入端I2(302)，漏极接第四N型场效应管310的源极，其源极接地，衬底接地。第一P型场效应管307的栅极接结点A(312)，漏极接输出Q(309)，源极接VH，衬底接VH。第二P型场效应管308的栅极接输出Q(309)，漏极接结点A(312)，源极接VH，衬底接VH。本实施例的单元与图3中所示的实施例的区别在于，将第四N型场效应管和第五N型场效应管的栅极所连接的第一输入端I1(301)、信号输入端I2(302)互换。
其中，第一输入端I1(301)，信号输入端I2(302)和反向输入端
Figure BSA00000161482400061
(303)为0V～VL的低压数字输入信号，VL为数字电路的低电压值的电源电压。第一输入端I1(301)与反向输入端
Figure BSA00000161482400062
(303)在数字电路逻辑中是互为倒相的关系，在本发明的实际应用中，实质上只有两个低压输入，即第一输入端I1(301)与信号输入端I2(302)，第一输入端I1(301)连接一个倒相器(非门)，即为反向输入端
Figure BSA00000161482400063
(303)。而输出Q(309)是0V～VH的高压输出信号；VH为高电压值的电源电压，其电压值高于VL。
该电路中，第一输入端I1(301)，信号输入端I2(302)和反向输入端入端
Figure BSA00000161482400064
(303)的逻辑“0”是0V电压，逻辑“1”是较低的VL电压值；输出Q(309)的逻辑“0”是0V电压，逻辑“1”是较高的VH电压值。
当第一输入端I1(301)为“0”，信号输入端I2(302)为“0”或“1”情况，此时反向输入端
Figure BSA00000161482400065
(303)为“1”，第二N型场效应管305将结点A(312)拉到地，第三N型场效应管306和第五N型场效应管310关断，第一P型场效应管307将输出Q(309)上拉到“1”，即VH电压值。
当第一输入端I1(301)为“1”，信号输入端I2(302)为“0”的情况，此时第一N型场效应管304将结点A(312)拉到信号输入端I2(302)的电压，即0V，第三N型场效应管306和第四N型场效应管311关断，第一P型场效应管307将输出Q(309)上拉到“1”，即VH电压值。
当第一输入端I1(301)为“1”，信号输入端I2(302)为“1”的情况：在第四N型场效应管310和第五N型场效应管311的共同作用下，解决了现有技术二的缺点。在第一输入端I1(301)为“1”，信号输入端I2(302)为“1”时，第四N型场效应管310和第五N型场效应管311都导通，将输出Q(309)的电位拉低；由于第四N型场效应管310和第五N型场效应管311的栅极加的是VL而不是VL-VT(VT为N型场效应管的阈值电压)，因此他们的导通能力较强而能把输出Q(309)的电位拉的足够低；而输出Q(309)的电位的下降也使第二P型场效应管308的导通能力增强，从而把结点A(312)拉高；第一N型场效应管304和第二P型场效应管308提高结点A(312)电压，第三N型场效应管306、第四N型场效应管310和第五N型场效应管311降低输出Q(309)电压，在以上共同作用下，输出Q(309)会以很快的速度翻转到逻辑“0”。即使由于工艺原因造成N型场效应管的阈值电压VT过高，或者由于电源电压VL过低，本发明的带电平转换的与非单元507也能正常工作。
如图5所示，即为一种带电平转换的与非译码电路，由本发明电平转换与非电路507电路连接成。该带电平转换的与非译码电路包含输入模块501，与输入模块501的输出端电路连接的译码电路阵列502，与译码电路阵列502的输出端电路连接的输出模块503，以及倒相器504。
译码电路阵列502包含若干个并联连接的电平转换与非电路507。输入模块501包含若干路I2输入(如图5中所示的I2[1]～I2[N])，是前级译码电路的输出，分别电路连接到每个电平转换与非电路507的信号输入端I2(302)。输出模块503包含若干路Q输出(如图5中所示的Q[1]～Q[N])，为每个电平转换与非电路单元507的输出Q(309)。
第一输入端I1[1](505)连接到每个电平转换与非电路507的I1端。输入
Figure BSA00000161482400071
[1](506)是第一输入端I1[1](505)经过倒相器504倒相的输出，连接到每个电平转换与非电路507的
Figure BSA00000161482400072
端。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (4)

1.一种电平转换与非电路(507)，其特征在于，该电路包含电路连接的第一N型场效应管(304)、第二N型场效应管(305)、第三N型场效应管(306)、第四N型场效应管(310)、第五N型场效应管(311)、第一P型场效应管(307)和第二P型场效应管(308)；
所述第一N型场效应管(304)栅极接第一输入端I1(301)，漏极接信号输入端I2(302)，源极接结点A(312)，衬底接地；
所述第二N型场效应管(305)栅极接反向输入端(303)，漏极接结点A(312)，源极接地，衬底接地；所述反向输入端
Figure FSB0000120484930000012
(303)的信号与第一输出端I1(301)的信号互为反相；
所述第三N型场效应管(306)栅极接结点A(312)，漏极接输出Q(309)，源极接地，衬底接地；
所述第四N型场效应管(310)栅极接信号输入端I2(302)，漏极接输出Q(309)，源极接第五N型场效应管(311)的漏极，衬底接地；
所述第五N型场效应管(311)栅极接第一输入端I1(301)，漏极接第四N型场效应管(310)的源极，源极接地，衬底接地；
所述第一P型场效应管(307)栅极接结点A(312)，漏极接输出Q(309)，源极接VH，衬底接VH；
所述第二P型场效应管(308)栅极接输出Q(309)，漏极接结点A(312)，源极接VH，衬底接VH；
所述第一输入端I1(301)，信号输入端I2(302)和反向输入端
Figure FSB0000120484930000013
(303)为0V～VL的低压数字输入信号；所述VL为数字电路的低电压值的电源电压；
所述VH为高电压值的电源电压，其电压值高于VL。
2.如权利要求1所述的电平转换与非电路，其特征在于，所述输出Q(309)是0V～VH的高压输出信号。
3.一种电平转换与非电路(507)，其特征在于，该电路包含电路连接的第一N型场效应管(304)、第二N型场效应管(305)、第三N型场效应管(306)、第四N型场效应管(310)、第五N型场效应管(311)、第一P型场效应管(307)和第二P型场效应管(308)；
所述第一N型场效应管(304)栅极接第一输入端I1(301)，漏极接信号输入端I2(302)，源极接结点A(312)，衬底接地；
所述第二N型场效应管(305)栅极接反向输入端
Figure FSB0000120484930000021
(303)，漏极接结点A(312)，源极接地，衬底接地；所述反向输入端
Figure FSB0000120484930000022
(303)的信号与第一输出端I1(301)的信号互为反相；
所述第三N型场效应管(306)栅极接结点A(312)，漏极接输出Q(309)，源极接地，衬底接地；
所述第四N型场效应管(310)栅极接第一输入端I1(301)，漏极接输出Q(309)，源极接第五N型场效应管(311)的漏极，衬底接地；
所述第五N型场效应管(311)栅极接信号输入端I2(302)，漏极接第四N型场效应管(310)的源极，源极接地，衬底接地；
所述第一P型场效应管(307)栅极接结点A(312)，漏极接输出Q(309)，源极接VH，衬底接VH；
所述第二P型场效应管(308)栅极接输出Q(309)，漏极接结点A(312)，源极接VH，衬底接VH；
所述第一输入端I1(301)，信号输入端I2(302)和反向输入端
Figure FSB0000120484930000023
(303)为0V～VL的低压数字输入信号；所述VL为数字电路的低电压值的电源电压；
所述VH为高电压值的电源电压，其电压值高于VL。
4.如权利要求3所述的电平转换与非电路，其特征在于，所述输出Q(309)是0V～VH的高压输出信号。
CN201010205605.6A 2010-06-22 2010-06-22 电平转换与非电路 Active CN102299705B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010205605.6A CN102299705B (zh) 2010-06-22 2010-06-22 电平转换与非电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010205605.6A CN102299705B (zh) 2010-06-22 2010-06-22 电平转换与非电路

Publications (2)

Publication Number Publication Date
CN102299705A CN102299705A (zh) 2011-12-28
CN102299705B true CN102299705B (zh) 2014-06-04

Family

ID=45359900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010205605.6A Active CN102299705B (zh) 2010-06-22 2010-06-22 电平转换与非电路

Country Status (1)

Country Link
CN (1) CN102299705B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106685391A (zh) * 2016-12-30 2017-05-17 合肥恒烁半导体有限公司 电平转换电路
CN107147387B (zh) * 2017-06-06 2020-07-31 上海华力微电子有限公司 一种电平转换与非电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497853A (zh) * 2002-09-25 2004-05-19 ��ʽ����뵼����Դ�о��� 钟控反相器、“与非”门、“或非”门和移位寄存器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2806335B2 (ja) * 1996-01-17 1998-09-30 日本電気株式会社 論理回路及びこれを用いた半導体集積回路
JP3850139B2 (ja) * 1998-05-08 2006-11-29 シャープ株式会社 論理回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497853A (zh) * 2002-09-25 2004-05-19 ��ʽ����뵼����Դ�о��� 钟控反相器、“与非”门、“或非”门和移位寄存器

Also Published As

Publication number Publication date
CN102299705A (zh) 2011-12-28

Similar Documents

Publication Publication Date Title
CN102651238B (zh) 移位寄存器单元、移位寄存器、显示面板及显示器
CN203675093U (zh) 基于浮栅技术的动态异或门设计
CN103580479B (zh) 电压转换电路
CN102340305B (zh) 适用于低电源电压的正高压电平转换电路
CN102857217A (zh) 一种低功耗异或/同或门电路
CN102843123B (zh) 一种高压驱动电路
CN103066990B (zh) 一种基于集成电路的输出单元电路
CN102299705B (zh) 电平转换与非电路
CN101777905A (zh) 一种逻辑电平转换电路
CN113949268A (zh) 一种高压电源域地可浮动的低压转高压电平位移电路
CN101594136A (zh) N沟道功率mos管驱动芯片中电流模式电平转换电路
CN105720948B (zh) 一种基于FinFET器件的时钟控制触发器
CN103456351B (zh) 用于静态随机存储器的驱动器和静态随机存储器
CN102624378B (zh) 一种低功耗多米诺三值文字运算电路
CN105958998B (zh) 一种基于FinFET混合逻辑的一位全加器
CN104158388A (zh) 一种高端mosfet驱动电路
CN103716039B (zh) 一种基于浮栅mos管的增强型动态全加器
CN114268219B (zh) 一种驱动高边nmos管的自举电路
CN116488636A (zh) 一种基于忆阻器设计的通用型逻辑电路
CN102571069B (zh) 一种单电源正负逻辑转换电路
CN107222200A (zh) 基于FinFET器件的电流模RM或非‑异或单元
CN201323560Y (zh) 大容量开关驱动电路
CN210431009U (zh) 一种带硬件逻辑控制功能的双电源切换电路
CN203911896U (zh) 一种可编程芯片的输出电平兼容电路
CN103281063B (zh) Set/mos混合电路构成的选通逻辑电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant