KR20040027405A - 클럭드 인버터, nand, nor 및 시프트 레지스터 - Google Patents
클럭드 인버터, nand, nor 및 시프트 레지스터 Download PDFInfo
- Publication number
- KR20040027405A KR20040027405A KR1020030066474A KR20030066474A KR20040027405A KR 20040027405 A KR20040027405 A KR 20040027405A KR 1020030066474 A KR1020030066474 A KR 1020030066474A KR 20030066474 A KR20030066474 A KR 20030066474A KR 20040027405 A KR20040027405 A KR 20040027405A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- tft
- power source
- type
- clocked inverter
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 9
- 239000010409 thin film Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 33
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000002459 sustained effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
Claims (25)
- 직렬로 접속된 제 1 트랜지스터 및 제 2 트랜지스터와,직렬로 접속된 제 3 트랜지스터 및 제 4 트랜지스터를 갖는 보상 회로를 포함하고,상기 제 3 트랜지스터와 상기 제 4 트랜지스터의 게이트들이 서로 접속되고,상기 제 3 트랜지스터와 상기 제 4 트랜지스터의 드레인들이 각기 상기 제 1 트랜지스터의 게이트에 접속되고,상기 제 1 트랜지스터와 상기 제 4 트랜지스터의 소스들이 각기 제 1 전원에 전기 접속되고,상기 제 2 트랜지스터의 소스가 제 2 전원에 전기 접속되고,상기 제 3 트랜지스터의 소스에 입력된 신호의 진폭이 상기 제 1 전원과 상기 제 2 전원간의 전위차보다 작은 것을 특징으로 하는 클럭드 인버터.
- 제 1 항에 있어서,상기 제 1 전원은 고전위 전원이고,상기 제 2 전원은 저전위 전원이고,상기 제 1 트랜지스터와 상기 제 4 트랜지스터는 각기 P형 트랜지스터이고,상기 제 2 트랜지스터와 상기 제 3 트랜지스터는 각기 N형 트랜지스터인 것을 특징으로 하는 클럭드 인버터.
- 제 1 항에 있어서,상기 제 1 전원은 저전위 전원이고,상기 제 2 전원은 고전위 전원이고,상기 제 1 트랜지스터와 상기 제 4 트랜지스터는 각기 N형 트랜지스터이고,상기 제 2 트랜지스터와 상기 제 3 트랜지스터는 각기 P형 트랜지스터인 것을 특징으로 하는 클럭드 인버터.
- 제 1 항에 있어서, 상기 제 3 트랜지스터는 아날로그 스위치로 치환되는 것을 특징으로 하는 클럭드 인버터.
- 직렬로 접속된 제 1 트랜지스터 내지 제 3 트랜지스터와,직렬로 접속된 제 4 트랜지스터 및 제 5 트랜지스터를 갖는 보상 회로를 포함하고,상기 제 4 트랜지스터와 상기 제 5 트랜지스터의 게이트들이 서로 접속되고,상기 제 4 트랜지스터와 상기 제 5 트랜지스터의 드레인들이 각기 상기 제 1 트랜지스터의 게이트에 접속되고,상기 제 1 트랜지스터와 상기 제 4 트랜지스터의 소스들이 각기 제 1 전원에 전기 접속되고,상기 제 3 트랜지스터의 소스가 제 2 전원에 전기 접속되고,상기 제 4 트랜지스터의 소스에 입력된 신호의 진폭이 상기 제 1 전원과 상기 제 2 전원간의 전위차보다 작은 것을 특징으로 하는 클럭드 인버터.
- 제 5 항에 있어서,상기 제 1 전원은 고전위 전원이고,상기 제 2 전원은 저전위 전원이고,상기 제 1 트랜지스터와 상기 제 5 트랜지스터는 각기 P형 트랜지스터이고,상기 제 2 트랜지스터 내지 상기 제 4 트랜지스터는 각기 N형 트랜지스터인 것을 특징으로 하는 클럭드 인버터.
- 제 5 항에 있어서,상기 제 1 전원은 고전위 전원이고,상기 제 2 전원은 저전위 전원이고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 그리고 상기 제 5 트랜지스터는 각기 P형 트랜지스터이고,상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 각기 N형 트랜지스터인 것을 특징으로 하는 클럭드 인버터.
- 제 5 항에 있어서,상기 제 1 전원은 저전위 전원이고,상기 제 2 전원은 고전위 전원이고,상기 제 1 트랜지스터와 상기 제 5 트랜지스터는 각기 N형 트랜지스터이고,상기 제 2 트랜지스터 내지 상기 제 4 트랜지스터는 각기 P형 트랜지스터인 것을 특징으로 하는 클럭드 인버터.
- 제 5 항에 있어서,상기 제 1 전원은 저전위 전원이고,상기 제 2 전원은 고전위 전원이고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 그리고 상기 제 4 트랜지스터는 각기 N형 트랜지스터이고,상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 각기 P형 트랜지스터인 것을 특징으로 하는 클럭드 인버터.
- 제 5 항에 있어서, 상기 제 4 트랜지스터는 아날로그 스위치로 치환되는 것을 특징으로 하는 클럭드 인버터.
- 병렬로 접속된 제 1 트랜지스터 및 제 2 트랜지스터와,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터에 직렬로 접속된 제 3 트랜지스터와,직렬로 접속된 제 4 트랜지스터 및 제 5 트랜지스터를 갖는 보상 회로를 포함하고,상기 제 4 트랜지스터와 상기 제 5 트랜지스터의 게이트들이 서로 접속되고,상기 제 4 트랜지스터와 상기 제 5 트랜지스터의 드레인들이 각기 상기 제 3 트랜지스터의 게이트에 접속되고,상기 제 1 트랜지스터와 상기 제 2 트랜지스터의 소스들이 각기 고전위 전원에 전기 접속되고,상기 제 3 트랜지스터와 상기 제 5 트랜지스터의 소스들이 각기 저전위 전원에 전기 접속되고,상기 제 4 트랜지스터의 소스, 그리고 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 그리고 상기 제 5 트랜지스터의 각 게이트에 입력된 신호의 진폭이 상기 고전위 전원과 상기 저전위 전원간의 전위차보다 작은 것을 특징으로 하는 NAND.
- 제 11 항에 있어서, 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 그리고 상기 제 4 트랜지스터는 각기 P형 트랜지스터이고, 상기 제 3 트랜지스터와 상기 제 5 트랜지스터는 각기 N형 트랜지스터인 것을 특징으로 하는 NAND.
- 제 11 항에 있어서, 상기 제 4 트랜지스터는 아날로그 스위치로 치환되는 것을 특징으로 하는 NAND.
- 병렬로 접속된 제 1 트랜지스터 및 제 2 트랜지스터와,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터에 직렬로 접속된 제 3 트랜지스터와,직렬로 접속된 제 4 트랜지스터 및 제 5 트랜지스터를 갖는 보상 회로를 포함하고,상기 제 4 트랜지스터와 상기 제 5 트랜지스터의 게이트들이 서로 접속되고,상기 제 4 트랜지스터와 상기 제 5 트랜지스터의 드레인들이 각기 상기 제 3 트랜지스터의 게이트에 접속되고,상기 제 1 트랜지스터와 상기 제 2 트랜지스터의 소스들이 각기 저전위 전원에 전기 접속되고,상기 제 3 트랜지스터와 상기 제 5 트랜지스터의 소스들이 각기 고전위 전원에 전기 접속되고,상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 상기 제 4 트랜지스터, 그리고 상기 제 5 트랜지스터의 각 게이트 및 상기 제 4 트랜지스터의 소스에 입력된 신호의 진폭이 상기 고전위 전원과 상기 저전위 전원간의 전위차보다 작은 것을 특징으로 하는 NOR.
- 제 14 항에 있어서, 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 그리고 상기 제 4 트랜지스터는 각기 N형 트랜지스터이고, 상기 제 3 트랜지스터와 상기 제 5 트랜지스터는 각기 P형 트랜지스터인 것을 특징으로 하는 NOR.
- 제 14 항에 있어서, 상기 제 4 트랜지스터는 아날로그 스위치로 치환되는 것을 특징으로 하는 NOR.
- 직렬로 접속된 제 1 트랜지스터 내지 제 3 트랜지스터를 갖는 클럭드 인버터와,직렬로 접속된 제 4 트랜지스터 및 제 5 트랜지스터를 갖는 보상 회로를 포함하고,상기 제 1 트랜지스터와 상기 제 4 트랜지스터의 소스들이 각기 제 1 전원에 전기 접속되고,상기 제 3 트랜지스터의 소스가 제 2 전원에 전기 접속되고,상기 제 1 트랜지스터의 게이트가 상기 보상 회로의 출력 단자에 접속되고,제 n번째 단에 배열된 상기 보상 회로의 입력 단자에는 제 (n-1)번째 단에서 발생된 펄스가 입력되고,제 n번째 단에 배열된 상기 제 4 트랜지스터의 소스에는 제 (n-2)번째 단에서 발생된 펄스 또는 클럭 신호가 입력되는 것을 특징으로 하는 시프트 레지스터.
- 제 17 항에 있어서,상기 제 1 전원은 저전위 전원이고,상기 제 2 전원은 고전위 전원이고,상기 제 1 트랜지스터와 상기 제 5 트랜지스터는 각기 N형 트랜지스터이고,상기 제 2 트랜지스터 내지 상기 제 4 트랜지스터는 각기 P형 트랜지스터인 것을 특징으로 하는 시프트 레지스터.
- 제 17 항에 있어서,상기 제 1 전원은 고전위 전원이고,상기 제 2 전원은 저전위 전원이고,상기 제 1 트랜지스터와 상기 제 5 트랜지스터는 각기 P형 트랜지스터이고,상기 제 2 트랜지스터 내지 상기 제 4 트랜지스터는 각기 N형 트랜지스터인 것을 특징으로 하는 시프트 레지스터.
- 제 17 항에 있어서, 상기 제 4 트랜지스터는 아날로그 스위치로 치환되는 것을 특징으로 하는 클럭드 인버터.
- 제 17 항에 있어서, 상기 제 2 트랜지스터는 삭제되는 것을 특징으로 하는 클럭드 인버터.
- 각기, 직렬로 접속된 제 1 트랜지스터 및 제 2 트랜지스터를 갖는 제 1 클럭드 인버터, 그 제 1 클럭드 인버터와 함께 루프를 형성하는 인버터, 그리고 N형 트랜지스터와 아날로그 스위치로 구성되는 보상 회로를 포함하는 다수의 단을 가지고있고,상기 제 1 트랜지스터는 P형 트랜지스터이고, 상기 제 2 트랜지스터는 N형 트랜지스터이며,상기 인버터의 출력 단자에는 상기 제 1 트랜지스터의 게이트가 접속되고, 상기 제 1 트랜지스터의 소스는 고전위 전원에 전기 접속되며,상기 제 2 트랜지스터의 게이트는 상기 보상 회로의 상기 N형 트랜지스터의 드레인과 아날로그 스위치를 통해 클럭 신호선에 접속되고, 상기 제 2 트랜지스터의 소스는 저전위 전원에 전기 접속되며,상기 아날로그 스위치는 상기 인버터의 입력 및 출력에 의해 제어되는 것을 특징으로 하는 시프트 레지스터.
- 각기, 직렬로 접속된 제 1 트랜지스터 및 제 2 트랜지스터를 갖는 제 1 클럭드 인버터, 그 제 1 클럭드 인버터와 함께 루프를 형성하는 인버터, 그리고 P형 트랜지스터와 아날로그 스위치로 구성되는 보상 회로를 포함하는 다수의 단을 가지고 있고,상기 제 1 트랜지스터는 N형 트랜지스터이고, 상기 제 2 트랜지스터는 P형 트랜지스터이며,상기 인버터의 출력 단자에는 상기 제 1 트랜지스터의 게이트가 접속되고, 상기 제 1 트랜지스터의 소스는 저전위 전원에 전기 접속되며,상기 제 2 트랜지스터의 게이트는 상기 보상 회로의 상기 P형 트랜지스터의드레인과 아날로그 스위치를 통해 클럭 신호선에 접속되고, 상기 제 2 트랜지스터의 소스는 고전위 전원에 전기 접속되며,상기 아날로그 스위치는 상기 인버터의 입력 및 출력에 의해 제어되는 것을 특징으로 하는 시프트 레지스터.
- 직렬로 접속된 제 1 트랜지스터 및 제 2 트랜지스터와,직렬로 접속된 제 3 트랜지스터 및 제 4 트랜지스터를 갖는 보상 회로를 포함하고,상기 제 3 트랜지스터와 상기 제 4 트랜지스터의 게이트들이 서로 접속되고,상기 제 3 트랜지스터와 상기 제 4 트랜지스터의 드레인들이 각기 상기 제 1 트랜지스터의 게이트에 접속되고,상기 제 1 트랜지스터와 상기 제 4 트랜지스터의 소스들이 각기 제 1 전원에 전기 접속되고,상기 제 2 트랜지스터의 소스가 제 2 전원에 전기 접속된 것을 특징으로 하는 클럭드 인버터.
- 제 1 신호가 입력되는 제 1 보상 회로와,제 2 신호가 입력되는 제 2 보상 회로와,상기 제 1 및 제 2 보상 회로에 전기 접속된 제 1 클럭드 인버터와,제 1 아날로그 스위치를 가지고 있고, 상기 제 1 신호가 입력되는 제 3 보상회로와,제 2 아날로그 스위치를 가지고 있고, 상기 제 2 신호가 입력되는 제 4 보상 회로와,상기 제 3 및 제 4 보상 회로에 전기 접속된 제 2 클럭드 인버터를 포함하는 것을 특징으로 하는 시프트 레지스터.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2002-00278724 | 2002-09-25 | ||
JP2002278724 | 2002-09-25 | ||
JPJP-P-2002-00316363 | 2002-10-30 | ||
JP2002316363 | 2002-10-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040027405A true KR20040027405A (ko) | 2004-04-01 |
KR100939751B1 KR100939751B1 (ko) | 2010-02-04 |
Family
ID=32032897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030066474A KR100939751B1 (ko) | 2002-09-25 | 2003-09-25 | 클록드 인버터, nand, nor 및 시프트 레지스터 |
Country Status (5)
Country | Link |
---|---|
US (4) | US7327169B2 (ko) |
EP (2) | EP1408614B1 (ko) |
KR (1) | KR100939751B1 (ko) |
CN (2) | CN101060323B (ko) |
TW (1) | TWI309831B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170072528A (ko) * | 2015-12-17 | 2017-06-27 | 엘지디스플레이 주식회사 | GIP(Gate In Panel) 구동회로와 이를 이용한 표시장치 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7109961B2 (en) * | 2002-03-13 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit, latch circuit, display apparatus and electronic equipment |
JP4173887B2 (ja) * | 2003-08-13 | 2008-10-29 | 富士通株式会社 | パルス生成回路 |
KR20050099259A (ko) * | 2004-04-09 | 2005-10-13 | 삼성전자주식회사 | 고속 플립플롭들 및 이를 이용한 복합 게이트들 |
US7602215B2 (en) * | 2004-06-14 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and semiconductor display device |
WO2006064822A1 (en) * | 2004-12-13 | 2006-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic appliance using the same |
US7688107B2 (en) * | 2005-04-19 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, display device, and electronic device |
EP1717783B1 (en) * | 2005-04-28 | 2015-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit, driving method of the data latch circuit, and display device |
US7483013B2 (en) * | 2005-05-20 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit, display device, and electronic appliance therewith |
US7764086B2 (en) * | 2006-12-22 | 2010-07-27 | Industrial Technology Research Institute | Buffer circuit |
TWI453711B (zh) * | 2007-03-21 | 2014-09-21 | Semiconductor Energy Lab | 顯示裝置 |
US7978515B2 (en) * | 2007-03-23 | 2011-07-12 | Sharp Kabushiki Kaisha | Semiconductor storage device and electronic equipment therefor |
CN101399086B (zh) * | 2007-09-27 | 2010-09-15 | 北京京东方光电科技有限公司 | 移位寄存器及其栅极驱动装置 |
JP5182291B2 (ja) * | 2007-11-12 | 2013-04-17 | 富士通セミコンダクター株式会社 | 半導体装置 |
US9715845B2 (en) * | 2009-09-16 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
CN102687400B (zh) * | 2009-10-30 | 2016-08-24 | 株式会社半导体能源研究所 | 逻辑电路和半导体装置 |
KR102183102B1 (ko) | 2009-11-27 | 2020-11-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
CN102299705B (zh) * | 2010-06-22 | 2014-06-04 | 上海复旦微电子股份有限公司 | 电平转换与非电路 |
KR101718068B1 (ko) * | 2010-08-20 | 2017-03-21 | 삼성디스플레이 주식회사 | 표시 장치용 전원 공급 장치 및 전원 공급 방법 |
US8570066B2 (en) * | 2011-03-24 | 2013-10-29 | Electronics And Telecommunications Research Institute | Inverter, NAND gate, and NOR gate |
US8779799B2 (en) * | 2011-05-19 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
KR102081792B1 (ko) * | 2011-05-19 | 2020-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 연산회로 및 연산회로의 구동방법 |
KR101353212B1 (ko) * | 2011-06-14 | 2014-01-22 | 한국과학기술원 | 인버터 및 인버터가 구비된 스위칭회로 |
CN103268749B (zh) * | 2012-11-21 | 2015-04-15 | 上海天马微电子有限公司 | 一种反相器、amoled补偿电路和显示面板 |
CN104575424B (zh) * | 2015-01-09 | 2017-03-15 | 深圳市华星光电技术有限公司 | 扫描驱动电路及其或非门逻辑运算电路 |
CN105991126B (zh) * | 2015-02-06 | 2019-02-01 | 中国科学院微电子研究所 | 一种反相器 |
TWI563488B (en) * | 2016-02-01 | 2016-12-21 | Sitronix Technology Corp | Gate driving circuit |
US11387819B2 (en) * | 2020-12-10 | 2022-07-12 | Qualcomm Incorporated | Fault resilient flip-flop with balanced topology and negative feedback |
CN113707069B (zh) * | 2021-08-30 | 2024-06-25 | Tcl华星光电技术有限公司 | 时序控制器、显示终端及显示补偿方法 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6045512B2 (ja) * | 1980-03-05 | 1985-10-09 | 株式会社東芝 | ダイナミック型シフトレジスタ回路 |
JPS635553A (ja) * | 1986-06-25 | 1988-01-11 | Fujitsu Ltd | バツフア回路 |
JPH01261923A (ja) | 1988-04-13 | 1989-10-18 | Seiko Epson Corp | 出力回路 |
JPH0227598A (ja) | 1988-07-18 | 1990-01-30 | Hitachi Ltd | シフトレジスタ |
US5039883A (en) * | 1990-02-21 | 1991-08-13 | Nec Electronics Inc. | Dual input universal logic structure |
US5136622A (en) * | 1991-02-28 | 1992-08-04 | Thomson, S.A. | Shift register, particularly for a liquid crystal display |
JPH05129934A (ja) * | 1991-10-31 | 1993-05-25 | Nec Ic Microcomput Syst Ltd | クロツクドインバータ |
US5291079A (en) * | 1992-07-23 | 1994-03-01 | Xilinx, Inc. | Configuration control unit for programming a field programmable gate array and reading array status |
US5410583A (en) * | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
JP3285442B2 (ja) * | 1993-12-13 | 2002-05-27 | 株式会社日立製作所 | メモリ装置 |
JPH087571A (ja) * | 1994-04-20 | 1996-01-12 | Hitachi Ltd | ゲート回路,半導体集積回路,半導体記憶回路及びそれらを用いた半導体集積回路装置、それらを用いた情報処理装置 |
JPH088724A (ja) * | 1994-06-20 | 1996-01-12 | Hitachi Ltd | 論理回路およびそれを用いて構成された半導体集積回路装置 |
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3224712B2 (ja) * | 1995-06-20 | 2001-11-05 | 富士通株式会社 | 論理&レベル変換回路及び半導体装置 |
JP3233580B2 (ja) * | 1995-09-05 | 2001-11-26 | シャープ株式会社 | レベル変換回路 |
JP2806335B2 (ja) * | 1996-01-17 | 1998-09-30 | 日本電気株式会社 | 論理回路及びこれを用いた半導体集積回路 |
JP3998278B2 (ja) * | 1996-02-27 | 2007-10-24 | 株式会社ルネサステクノロジ | 内部電位発生回路 |
TW325608B (en) * | 1996-04-17 | 1998-01-21 | Toshiba Co Ltd | Timing signal generation circuit and a display device using such a circuit |
DE19638163C1 (de) | 1996-09-18 | 1998-02-05 | Siemens Ag | Verzögerungsstufe mit steilen Flanken |
JP2891297B2 (ja) * | 1996-09-30 | 1999-05-17 | 日本電気株式会社 | 電圧電流変換回路 |
JPH1155089A (ja) * | 1997-07-29 | 1999-02-26 | Mitsubishi Electric Corp | 半導体ゲート回路 |
JPH11163713A (ja) | 1997-11-25 | 1999-06-18 | Hitachi Ltd | 半導体集積回路装置 |
JPH11184440A (ja) * | 1997-12-25 | 1999-07-09 | Sony Corp | 液晶表示装置の駆動回路 |
JP2001051292A (ja) * | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
JP3166740B2 (ja) * | 1998-11-30 | 2001-05-14 | 日本電気株式会社 | 論理回路 |
US6114907A (en) * | 1998-12-08 | 2000-09-05 | National Semiconductor Corporation | Amplifier with dynamic compensation and method |
JP3789251B2 (ja) | 1999-04-08 | 2006-06-21 | Necエレクトロニクス株式会社 | レジスタ回路及びラッチ回路 |
JP3705985B2 (ja) | 1999-05-28 | 2005-10-12 | シャープ株式会社 | シフトレジスタ、および、それを用いた画像表示装置 |
JP3530422B2 (ja) | 1999-06-16 | 2004-05-24 | Necエレクトロニクス株式会社 | ラッチ回路とレジスタ回路 |
JP3566608B2 (ja) * | 1999-12-28 | 2004-09-15 | Necエレクトロニクス株式会社 | 半導体集積回路 |
JP3734664B2 (ja) * | 2000-02-24 | 2006-01-11 | 株式会社日立製作所 | 表示デバイス |
US6252426B1 (en) * | 2000-03-07 | 2001-06-26 | Honeywell International Inc. | High speed logic family |
JP4366858B2 (ja) * | 2000-09-18 | 2009-11-18 | ソニー株式会社 | Mosトランジスタ回路 |
JP2002298582A (ja) * | 2001-03-29 | 2002-10-11 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JP4785271B2 (ja) * | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
JP2003032096A (ja) | 2001-07-11 | 2003-01-31 | Casio Comput Co Ltd | 電子装置 |
SG103872A1 (en) * | 2001-07-16 | 2004-05-26 | Semiconductor Energy Lab | Shift register and method of driving the same |
US6593744B2 (en) * | 2001-11-20 | 2003-07-15 | Koninklijke Philips Electronics, N.V. | Multi-channel RF cable trap for magnetic resonance apparatus |
US7109961B2 (en) * | 2002-03-13 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Electric circuit, latch circuit, display apparatus and electronic equipment |
CN100380811C (zh) * | 2002-12-13 | 2008-04-09 | 株式会社半导体能源研究所 | 半导体器件和使用该半导体器件的显示器件 |
JP4932415B2 (ja) * | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2003
- 2003-09-24 TW TW092126375A patent/TWI309831B/zh not_active IP Right Cessation
- 2003-09-24 US US10/668,247 patent/US7327169B2/en not_active Expired - Fee Related
- 2003-09-25 KR KR1020030066474A patent/KR100939751B1/ko active IP Right Grant
- 2003-09-25 CN CN2007100968968A patent/CN101060323B/zh not_active Expired - Fee Related
- 2003-09-25 EP EP03021743A patent/EP1408614B1/en not_active Expired - Lifetime
- 2003-09-25 EP EP12185468A patent/EP2538561A1/en not_active Withdrawn
- 2003-09-25 CN CNB031271995A patent/CN1320760C/zh not_active Expired - Fee Related
-
2007
- 2007-12-05 US US11/987,838 patent/US7535259B2/en not_active Expired - Fee Related
-
2009
- 2009-04-21 US US12/427,103 patent/US8264254B2/en not_active Expired - Lifetime
-
2011
- 2011-10-12 US US13/271,584 patent/US8432385B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170072528A (ko) * | 2015-12-17 | 2017-06-27 | 엘지디스플레이 주식회사 | GIP(Gate In Panel) 구동회로와 이를 이용한 표시장치 |
Also Published As
Publication number | Publication date |
---|---|
CN101060323B (zh) | 2010-09-01 |
CN1320760C (zh) | 2007-06-06 |
CN1497853A (zh) | 2004-05-19 |
EP2538561A1 (en) | 2012-12-26 |
TWI309831B (en) | 2009-05-11 |
US20040061542A1 (en) | 2004-04-01 |
KR100939751B1 (ko) | 2010-02-04 |
US8432385B2 (en) | 2013-04-30 |
US20120086346A1 (en) | 2012-04-12 |
US20080150587A1 (en) | 2008-06-26 |
US7327169B2 (en) | 2008-02-05 |
US7535259B2 (en) | 2009-05-19 |
CN101060323A (zh) | 2007-10-24 |
EP1408614B1 (en) | 2013-04-03 |
EP1408614A2 (en) | 2004-04-14 |
EP1408614A3 (en) | 2004-11-10 |
TW200409131A (en) | 2004-06-01 |
US8264254B2 (en) | 2012-09-11 |
US20090201077A1 (en) | 2009-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100939751B1 (ko) | 클록드 인버터, nand, nor 및 시프트 레지스터 | |
JP4439761B2 (ja) | 液晶表示装置、電子機器 | |
US20070126685A1 (en) | Display device and electronic device using the same | |
US7688107B2 (en) | Shift register, display device, and electronic device | |
JP4890078B2 (ja) | シフトレジスタ、表示装置、電子機器 | |
JP5025714B2 (ja) | 表示装置、半導体装置、表示モジュール及び電子機器 | |
JP4260589B2 (ja) | クロックドインバータ、nand、nor、シフトレジスタ及び表示装置 | |
JP5504367B2 (ja) | 半導体装置 | |
JP6584701B2 (ja) | 半導体装置 | |
JP6584705B2 (ja) | 液晶表示装置 | |
JP6691185B2 (ja) | 半導体装置 | |
JP6434176B2 (ja) | 半導体装置 | |
JP6159043B1 (ja) | 半導体装置及び表示装置 | |
JP6106227B2 (ja) | 半導体装置及び表示装置 | |
JP5393836B2 (ja) | 表示装置、半導体装置、表示モジュール及び電子機器 | |
JP5648113B2 (ja) | 半導体装置 | |
JP2020035509A (ja) | 半導体装置 | |
JP2018129112A (ja) | 半導体装置 | |
JP2018049679A (ja) | 半導体装置 | |
JP2017076999A (ja) | 半導体装置 | |
JP2015065658A (ja) | 半導体装置及び表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121220 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131219 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180103 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 11 |