JPH05129934A - クロツクドインバータ - Google Patents
クロツクドインバータInfo
- Publication number
- JPH05129934A JPH05129934A JP3285304A JP28530491A JPH05129934A JP H05129934 A JPH05129934 A JP H05129934A JP 3285304 A JP3285304 A JP 3285304A JP 28530491 A JP28530491 A JP 28530491A JP H05129934 A JPH05129934 A JP H05129934A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- input
- transistor
- clocked inverter
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】基本クロックの“H”側にのるノイズによるク
ロックドインバータの誤動作を防止すること。 【構成】基本クロックph1zを入力して“L”データ
を出力するNチャネルトランジスタN4と、出力CIN
V保持期間(HOLD)にPチャネルトランジスタP2
の入力ゲート部をプルアップする抵抗R1を備えてい
る。
ロックドインバータの誤動作を防止すること。 【構成】基本クロックph1zを入力して“L”データ
を出力するNチャネルトランジスタN4と、出力CIN
V保持期間(HOLD)にPチャネルトランジスタP2
の入力ゲート部をプルアップする抵抗R1を備えてい
る。
Description
【0001】
【産業上の利用分野】本発明はクロックドインバータに
関し、特に基本クロックを入力とするクロックドインバ
ータに関する。
関し、特に基本クロックを入力とするクロックドインバ
ータに関する。
【0002】
【従来の技術】図3において、本実施例のクロックドイ
ンバータは、PチャネルトランジスタP1,P2,Nチ
ャネルトランジスタN1,N2の直列体と、P,Nチャ
ネルトランジスタP3,N3の直列体とを有し、トラン
ジスタP1,N2のゲートには入力INが印加され、ト
ランジスタP2のゲートには入力ph1zが印加され、
トランジスタN1のゲートには入力N1が印加され、共
通接続点には出力CINVが出力され、これが次段の
P,NチャネルトランジスタP3,N3のゲートに印加
される。
ンバータは、PチャネルトランジスタP1,P2,Nチ
ャネルトランジスタN1,N2の直列体と、P,Nチャ
ネルトランジスタP3,N3の直列体とを有し、トラン
ジスタP1,N2のゲートには入力INが印加され、ト
ランジスタP2のゲートには入力ph1zが印加され、
トランジスタN1のゲートには入力N1が印加され、共
通接続点には出力CINVが出力され、これが次段の
P,NチャネルトランジスタP3,N3のゲートに印加
される。
【0003】図4には、図3の入力IN,ph1(ph
1z)の各信号のレベル、出力CINVのレベルが示さ
れている。
1z)の各信号のレベル、出力CINVのレベルが示さ
れている。
【0004】図5には、図3の各入力,出力のレベルが
タイミング図として示され、入力ph1zのノイズ30
により、保持データ破壊31が発生し、出力OUTは誤
動作する。
タイミング図として示され、入力ph1zのノイズ30
により、保持データ破壊31が発生し、出力OUTは誤
動作する。
【0005】従来のクロックドインバータは、図4,図
5にも示すように、基本クロックOFF(ph1=
“L”,ph1z=“H”)のとき、出力CINVはフ
ローティングとなる。
5にも示すように、基本クロックOFF(ph1=
“L”,ph1z=“H”)のとき、出力CINVはフ
ローティングとなる。
【0006】クロックドインバータの出力CINVのデ
ータ保持は、トランジスタP2とN1のドレイン容量
(自身容量)、次段のトランジスタP3,N3のゲート
容量及び配線容量により行う。
ータ保持は、トランジスタP2とN1のドレイン容量
(自身容量)、次段のトランジスタP3,N3のゲート
容量及び配線容量により行う。
【0007】ここで、“H”は状態値“1”、“L”は
状態値“0”を示す。以下“H”と“L”を用い、説明
する。
状態値“0”を示す。以下“H”と“L”を用い、説明
する。
【0008】
【発明が解決しようとする課題】この従来のクロックド
インバータでは、図5に示すように、出力CINVが
“L”データ保存期間(HOLD)でかつ入力データI
Nが“L”のとき、基本クロックph1zの“H”側に
図3のPチャネルトランジスタP2の論理しきい値電圧
|VTP|を越えるノイズ30がのった場合、保持デー
タが破壊されるという問題点があった。
インバータでは、図5に示すように、出力CINVが
“L”データ保存期間(HOLD)でかつ入力データI
Nが“L”のとき、基本クロックph1zの“H”側に
図3のPチャネルトランジスタP2の論理しきい値電圧
|VTP|を越えるノイズ30がのった場合、保持デー
タが破壊されるという問題点があった。
【0009】本発明の目的は、前記問題点を解決し、保
持データが破壊されることのないようにしたクロックド
インバータを提供することにある。
持データが破壊されることのないようにしたクロックド
インバータを提供することにある。
【0010】
【課題を解決するための手段】本発明のクロックドイン
バータの構成は、第1乃至第4のトランジスタの直列体
を備え、前記第1,第4のトランジスタのゲートに入力
が印加され、前記第2,第3のトランジスタの共通接続
点を出力となし、前記第2,第3のトランジスタのゲー
トにクロック信号,反転クロック信号がそれぞれ導入さ
れるクロックドインバータにおいて、前記第3のトラン
ジスタのゲートをゲート入力となしかつ前記クロック信
号の入力端子と前記第2のトランジスタのゲートとの間
に第5のトランジスタを介在させ、前記第2のトランジ
スタのゲートと定電圧源との間に抵抗を設けたことを特
徴とする。
バータの構成は、第1乃至第4のトランジスタの直列体
を備え、前記第1,第4のトランジスタのゲートに入力
が印加され、前記第2,第3のトランジスタの共通接続
点を出力となし、前記第2,第3のトランジスタのゲー
トにクロック信号,反転クロック信号がそれぞれ導入さ
れるクロックドインバータにおいて、前記第3のトラン
ジスタのゲートをゲート入力となしかつ前記クロック信
号の入力端子と前記第2のトランジスタのゲートとの間
に第5のトランジスタを介在させ、前記第2のトランジ
スタのゲートと定電圧源との間に抵抗を設けたことを特
徴とする。
【0011】
【実施例】図1は本発明の一実施例のクロックドインバ
ータを示す回路図である。
ータを示す回路図である。
【0012】図1において、本実施例のクロックドイン
バータは、定電源電圧VCCとPチャネルトランジスタ
P2との間に抵抗R1が介在し、入力ph1zはNチャ
ネルトランジスタN4を介してトランジスタP2のゲー
トに入力され、トランジスタN4のゲートは入力ph1
が印加される。その他の回路部分は、図3と同様であ
る。
バータは、定電源電圧VCCとPチャネルトランジスタ
P2との間に抵抗R1が介在し、入力ph1zはNチャ
ネルトランジスタN4を介してトランジスタP2のゲー
トに入力され、トランジスタN4のゲートは入力ph1
が印加される。その他の回路部分は、図3と同様であ
る。
【0013】図2において、図1の入力ph1,ph1
z,INと出力CINVとがタイミング図として示され
ている。
z,INと出力CINVとがタイミング図として示され
ている。
【0014】図4中の真理値表における動作モード1,
2,3,4毎に、本実施例を説明する。
2,3,4毎に、本実施例を説明する。
【0015】動作モード1と3の場合N4はオフ状態の
為、抵抗R1により入力ゲートはプルアップされ、トラ
ンジスタP2はオフ状態、またトランジスタN1もオフ
状態であり、出力CINVのレベルは保持される。
為、抵抗R1により入力ゲートはプルアップされ、トラ
ンジスタP2はオフ状態、またトランジスタN1もオフ
状態であり、出力CINVのレベルは保持される。
【0016】動作モード2の場合、トランジスタP1、
P2、P4はオン状態となり、“H”データが出力され
る。
P2、P4はオン状態となり、“H”データが出力され
る。
【0017】動作モード4の場合、トランジスタN1、
N2はオン状態となり、“L”データが出力される。
N2はオン状態となり、“L”データが出力される。
【0018】このように、本実施例のクロックドインバ
ータは、所定の論理しきい値電圧を有し、クロックドイ
ンバータにて作成され、回路動作の同期をとる目的で供
給される規則性の高い基本クロックを入力とするNチャ
ネルトランジスタN4と、PチャネルトランジスタP2
の入力ゲート部をプルアップする抵抗R1を有すること
を特徴とする。
ータは、所定の論理しきい値電圧を有し、クロックドイ
ンバータにて作成され、回路動作の同期をとる目的で供
給される規則性の高い基本クロックを入力とするNチャ
ネルトランジスタN4と、PチャネルトランジスタP2
の入力ゲート部をプルアップする抵抗R1を有すること
を特徴とする。
【0019】
【発明の効果】以上説明したように、本発明は、例えば
出力CINV保持期間(HOLD)はPチャネルトラン
ジスタP2の入力ゲート部をプルアップする抵抗を有し
ている場合には、特に基本クロックの“H”側にノイズ
がのった場合でも、保持データの破壊を発生させないと
いう効果がある。
出力CINV保持期間(HOLD)はPチャネルトラン
ジスタP2の入力ゲート部をプルアップする抵抗を有し
ている場合には、特に基本クロックの“H”側にノイズ
がのった場合でも、保持データの破壊を発生させないと
いう効果がある。
【図1】本発明の一実施例のクロックドインバータを示
す回路図である。
す回路図である。
【図2】図1の正常動作時のパルス波形を示すタイミン
グ図である。
グ図である。
【図3】従来のクロックドインバータを示す回路図であ
る。
る。
【図4】図3の真理値表を示す図である。
【図5】基本クロック波形の“H”側にノイズがのった
場合の図3のパルス波形を示すタイミング図である。
場合の図3のパルス波形を示すタイミング図である。
P1,P2,P3 Pチャネルトランジスタ N1,N2,N3,N4 Nチャネルトランジスタ R1 抵抗
Claims (1)
- 【請求項1】 第1乃至第4のトランジスタの直列体を
備え、前記第1,第4のトランジスタのゲートに入力が
印加され、前記第2,第3のトランジスタの共通接続点
を出力となし、前記第2,第3のトランジスタのゲート
にクロック信号,反転クロック信号がそれぞれ導入され
るクロックドインバータにおいて、前記第3のトランジ
スタのゲートをゲート入力となしかつ前記クロック信号
の入力端子と前記第2のトランジスタのゲートとの間に
第5のトランジスタを介在させ、前記第2のトランジス
タのゲートと定電圧源との間に抵抗を設けたことを特徴
とするクロックドインバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3285304A JPH05129934A (ja) | 1991-10-31 | 1991-10-31 | クロツクドインバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3285304A JPH05129934A (ja) | 1991-10-31 | 1991-10-31 | クロツクドインバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05129934A true JPH05129934A (ja) | 1993-05-25 |
Family
ID=17689797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3285304A Pending JPH05129934A (ja) | 1991-10-31 | 1991-10-31 | クロツクドインバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05129934A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535259B2 (en) | 2002-09-25 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Clocked inverter, NAND, NOR and shift register |
-
1991
- 1991-10-31 JP JP3285304A patent/JPH05129934A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7535259B2 (en) | 2002-09-25 | 2009-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Clocked inverter, NAND, NOR and shift register |
KR100939751B1 (ko) * | 2002-09-25 | 2010-02-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 클록드 인버터, nand, nor 및 시프트 레지스터 |
US8264254B2 (en) | 2002-09-25 | 2012-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Clocked inverter, NAND, NOR and shift register |
US8432385B2 (en) | 2002-09-25 | 2013-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Clocked inverter, NAND, NOR and shift register |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7365575B2 (en) | Gated clock logic circuit | |
JPH0691431B2 (ja) | フリツプフロツプ回路用クロツク制御回路 | |
JPH097374A (ja) | 半導体メモリ装置のデータ出力バッファ | |
JPS62203416A (ja) | 特にマイクロプロセツサの周辺装置用の、mos技術の論理回路のためのパワ−オンリセツテイング回路 | |
JPS58215827A (ja) | 論理回路 | |
US6853228B2 (en) | Flip-flop circuit | |
JP2001292563A5 (ja) | ||
JPH0897706A (ja) | 出力バッファ回路 | |
JPH0728207B2 (ja) | Cmos駆動回路 | |
JPS5915533B2 (ja) | 電子装置の駆動回路 | |
KR100347355B1 (ko) | 승압회로및그구동방법 | |
JPH0389624A (ja) | 半導体集積回路 | |
KR0135323B1 (ko) | 클램프기능을 가지는 데이타 출력버퍼 | |
JPH05129934A (ja) | クロツクドインバータ | |
JPH0581056B2 (ja) | ||
US5576643A (en) | Data transfer circuit device | |
JPS5926134B2 (ja) | ラツチ回路 | |
JPS59224914A (ja) | デ−タラツチ回路 | |
JPS59224915A (ja) | デ−タラツチ回路 | |
JPS6061987A (ja) | 半導体メモリ装置 | |
JP2803448B2 (ja) | 出力回路 | |
JP3066645B2 (ja) | 半導体装置 | |
KR0144486B1 (ko) | 포스트 차지 로직에 의한 입력 버퍼 | |
JP2644634B2 (ja) | 出力バッファ回路 | |
JPH05152905A (ja) | 半導体装置 |